FR2896338A1 - Procede de realisation d'une couche monocristalline sur une couche dielectrique - Google Patents

Procede de realisation d'une couche monocristalline sur une couche dielectrique Download PDF

Info

Publication number
FR2896338A1
FR2896338A1 FR0600414A FR0600414A FR2896338A1 FR 2896338 A1 FR2896338 A1 FR 2896338A1 FR 0600414 A FR0600414 A FR 0600414A FR 0600414 A FR0600414 A FR 0600414A FR 2896338 A1 FR2896338 A1 FR 2896338A1
Authority
FR
France
Prior art keywords
layer
partially crystalline
monocrystalline
germanium
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0600414A
Other languages
English (en)
Other versions
FR2896338B1 (fr
Inventor
Olivier Kermarrec
Yves Campidelli
Guillaume Pin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0600414A priority Critical patent/FR2896338B1/fr
Priority to US11/653,760 priority patent/US7547914B2/en
Publication of FR2896338A1 publication Critical patent/FR2896338A1/fr
Application granted granted Critical
Publication of FR2896338B1 publication Critical patent/FR2896338B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Le procédé concerne la réalisation d'une couche d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau présentant au moins une ouverture exposant une portion de surface d'un troisième matériau monocristallin 1. Le procédé comprend ainsi les étapes de :a) formation d'une première couche 4 partiellement cristalline dudit premier matériau sur ladite portion de surface du troisième matériau 1, puisb) formation d'une seconde couche 5 amorphe ou partiellement cristalline du premier matériau sur ladite première couche 4 partiellement cristalline du premier matériau et sur une partie du deuxième matériau située autour de ladite ouverture, etc) recuit de recristallisation du premier matériau.

Description

1 Procédé de réalisation d'une couche monocristalline sur une couche
diélectrique
La présente invention concerne une méthode de réalisation d'une couche semi-conductrice monocristalline sur une couche diélectrique, et plus particulièrement la réalisation localisée d'une couche semi-conductrice monocristalline sur une couche diélectrique. Les plaquettes semi-conductrices sont le support de: circuits intégrés actuels. Le choix, la qualité et les dimensions du matériau semi-conducteur de la plaquette conditionnent la réalisation et les performances des circuits intégrés qui seront fabriqués sur la plaquette. Initialement en silicium pur, les compositions des plaquettes ont évolué grâce à l'apparition de nouvelles technologies. Ainsi, un exemple d'évolution en matière de plaquettes semi-conductrices est la réalisation de plaquettes en silicium monocristallin sur isolant appelées Silicon On Insulator (SOI). Dans ces plaquettes, la couche de silicium utile à l'intégration des dispositifs est beaucoup plus fine qu'auparavant, de l'ordre de quelques dizaines de nanomètres. Une couche sous-jacente diélectrique, intercalée entre la couche de silicium utile et le substrat de silicium, permet, quant à elle, d'une part de donner une rigidité à l'ensemble mais également de jouer le rôle d'isolant électrique. Les performances des transistors réalisés dans ce type de plaquettes ont pu ainsi être augmentées. Une autre évolution dans le domaine des plaquettes semi- conductrices est le remplacement du silicium par un matériau semi-conducteur présentant une résistivité électrique plus faible. Un exemple d'un tel matériau est le germanium. On a ainsi proposé des plaquettes en alliage silicium-germanium sur isolant, ainsi que des plaquettes en alliage silicium-germanium contraint sur isolant. Ces dernières présentent une résistivité encore plus faible due aux contraintes exercées sur la couche semi-conductrice. Des plaquettes de germanium sur isolant ont également pu être réalisées, notamment grâce à un procédé déjà utilisé pour réaliser des plaquettes de silicium sur isolant et décrit dans le document Réalisation en première mondiale du substrats Germanium sur Isolant (GeOI) accessible sur le site internet du Commissariat à l'Energie Atomique (www.cea.fr). Le principe de ce procédé est de fragiliser en profondeur. à l'aide d'ions implantés, un matériau en volume, puis d'induire une fracture le long du plan fragilisé pour créer une fine plaquette. Cependant ce procédé ne permet de réaliser que des plaquettes en:ières de germanium sur isolant. Or, le germanium est un matériau coûteux et moins abondant que le silicium. De plus, selon le type de dispositif (transistors à canal n ou p) ou de fonctions (électroniques ou optoélectroniques), la technologie la plus performante peut être celle du silicium ou celle du germanium. Ainsi, afin de combiner les avantages des deux technologies, il peut être intéressant d'intégrer, sur le même circuit intégré, les technologies silicium et germanium. On parle alors de co-intégration. La co-intégration peut ainsi nécessiter d'intégrer localement, sur un substrat de silicium, des zones de germanium sur isolant. Le procédé décrit précédemment n'est donc pas adapté aux cas où les technologies silicium et germanium doivent être utilisées ensemble dans les circuits intégrés. L'invention vise à apporter une solution à ce problème.
L'invention a notamment pour but de proposer un procédé de réalisation d'une couche d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau présentant au moins une ouverture exposant une portion de surface d'un troisième matériau monocristallin. Le procédé comprend ainsi les étapes de : a) formation d'une première couche au moins partiellement cristalline dudit premier matériau sur ladite portion de surface du troisième matériau, puis b) formation d'une seconde couche amorphe ou partiellement cristalline du premier matériau sur ladite première couche au moins partiellement cristalline du premier matériau et sur une partie du deuxième matériau située autour de ladite ouverture, et c) recuit de recristallisation du premier matériau. Les premier et troisième matériaux sont de préférence des matériaux semi-conducteurs comprenant du bore, du germanium, du
3 silicium, de l'arsenic, du phosphore, de l'antimoine, du tellure, du polonium, de l'astate ou leurs mélanges. Avantageusement, le premier matériau comprend du germanium. Le troisième matériau peut comprendre du silicium. Enfin, le deuxième matériau est diélectrique et comprend, de manière préférentielle, un oxyde du troisième matériau ou un nitrure du troisième matériau. Ainsi l'invention remédie aux inconvénients présentés précédemment en permettant de réaliser, de manière localisée, une couche de germanium monocristalline sur une couche diélectrique. En effet, l'ensemble germanium sur isolant est réalisé autour de la portion de surface du troisième matériau. Le choix de l'emplacement de cette portion ainsi que l'étendue de la couche de germanium permet donc de définir la zone sur laquelle on souhaite réaliser la couche germanium sur isolant. Comme indiqué, le troisième matériau comprend préférentiellement du silicium. En particulier, le troisième matériau peut être la couche de silicium monocristalline de la plaquette. La plaquette peut être librement choisie entre une plaquette de silicium monocristallin pur ou une plaquette de silicium sur isolant. Dans ce dernier cas, il est donc possible de réaliser, à moindre coût, une plaquette alliant à la fois les avantages du silicium sur isolant et les avantages du germanium sur isolant. De manière préférentielle, l'étape a) du procédé comprend un dépôt chimique en phase vapeur (RPCVD). On considère ici en particulier le cas dans lequel le premier matériau est du germanium, le troisième du silicium et le deuxième de la silice. L'étape a) permet de réaliser une première couche au moins partiellement cristalline de germanium sur la portion de surface du silicium. Le dépôt RPCVD permet de réaliser d'abord une première couche de germanium partiellement cristalline. La couche comprend ainsi différents germes cristallisés selon des réseaux pouvant être différents. De plus, le dépôt RPCVD permet de déposer sélectivement le germanium au niveau du silicium. En effet, le germanium déposé
4 par RPCVD démouille de la surface de l'oxyde de silicium, et tend à former préférentiellement des liaisons avec la portion de surface du silicium ou avec les autres atomes de germanium. De manière préférentielle, l'étape b) du procédé comprend un dépôt chimique en phase vapeur assisté par plasma (PECVD) ou un dépôt chimique en phase vapeur assisté par plasma à faible énergie (LEPECVD) ou un dépôt physique en phase vapeur (PVD). La seconde couche de germanium ainsi déposée est amorphe ou partiellement cristalline et le dépôt est moins sélectif vis-à-vis du germanium ou du silicium que le dépôt par RPCVD. De cette façon, il est possible de déposer une couche de germanium sur la surface de l'oxyde. Les régions où seront réalisées les couches de germanium monocristallin sur isolant sont déterminées par les régions où le germanium est déposé sur l'oxyde durant l'étape b). Le dépôt de la seconde couche de germanium étant non sélectif, il est possible de déposer la seconde couche de germanium sur la totalité de la surface de l'oxyde. Les régions de germanium sur isolant peuvent alors être définies par des procédés standards de lithographies. Préférentiellement, l'étape b) comprend une étape de polissage mécano-chimique de la surface du deuxième matériau et/ou de la surface de la première couche du premier matériau, puis le dépôt de la seconde couche du premier matériau. Il est ainsi possible de faire en sorte que le dépôt de la seconde couche de premier matériau se fasse sur une surface presque plane comprenant la surface de la première couche de premier matériau et la surface du deuxième matériau. En fonction de l'épaisseur de la première couche de premier matériau et de la profondeur des cavités du deuxième matériau, on pourra polir l'un des deux matériaux de manière à obtenir une surface générale qui présente une bonne planéité avant le dépôt de la seconde couche de premier matériau. Préférentiellement, avant l'étape a), on forme une couche comprenant ledit deuxième matériau sur au moins une partie de la surface dudit troisième matériau monocristallin, puis on réalise au moins une ouverture dans ladite couche comprenant ledit deuxième matériau, de manière à former une ouverture présentant une portion de surface dudit troisième matériau monocristallin. Il est ainsi particulièrement aisé de réaliser à des endroits précis, la couche monocristalline de premier matériau sur le deuxième 5 matériau. Il suffit pour cela de déposer, à l'endroit choisi, une couche de deuxième matériau, puis de réaliser, à proximité de l'endroit choisi, une ouverture présentant une portion de surface du troisième matériau. Préférentiellement, l'étape c) comprend le dépôt d'une couche diélectrique encapsulant la seconde couche du premier matériau, un recuit puis le retrait de la couche diélectrique encapsulante. Cette étape permet de recristalliser ensemble, selon un même réseau cristallin, les deux couches de premier matériau déposées auparavant selon les deux méthodes de dépôt différentes. En effet, la première couche partiellement cristalline devient, lors cu recuit, monocristalline et permet à la seconde couche de cristalliser i son tour selon le même réseau cristallin que la première couche. On obtient donc une seule et même région monocristalline. On peut également former, entre l'étape b) et l'étape c), par un dépôt chimique en phase vapeur (RPCVD), une troisième couche du premier matériau sur ladite seconde couche dudit premier matériau. On peut réaliser une étape supplémentaire de polissage mécano-chimique de la surface du premier matériau. Cette étape de polissage mécano-chimique peut être réalisée soit après le retrait de la couche encapsulante, soit avant le dépôt de la couche encapsulante. L'invention permet donc, dans certains cas, d'intégrer dans les circuits intégrés réalisés sur une couche monocristalline de silicium, la technologie développée autour de germanium, tout en é'itant une augmentation importante des coûts.
L'invention permet en particulier de réaliser, au sein d'une même plaquette, soit des transistors sur substrat de germanium sur isolant avec des transistors sur substrat de silicium sur isolant, soit des transistors sur substrat de germanium sur isolant avec des transistors sur substrat de silicium.
6 D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre et de réalisation, nullement limitatif, et des dessins annexés sur lesquels les figures 1 à 6 illustrent de manière schématique les principales étapes d'un mode de mise en oeuvre du procédé selon l'invention. Sur la figure 1 est représentée une vue en coupe d'une portion de plaquette 10 d'un matériau monocristallin 1, sur lequel est réalisée une couche diélectrique 2. La couche diélectrique 2 présente une ouverture exposant une portion 3 de surface du matériau monocristallin 1. La plaquette de la figure 1 peut être réalisée, par exemple, par dépôt d'une couche diélectrique homogène 2 sur le matériau 1. L'ouverture est alors réalisée par gravure anisotrope. On pourra ainsi utiliser une résine insolée pour définir la position de l'ouverture, puis graver la couche diélectrique 2 jusqu'à exposer une portion 3 de la surface du matériau monocristallin 1. Une fois l'ouverture obtenue, la portion 3 de surface du matériau 1 est préparée selon des procédés de nettoyage avant épitaxie. Ainsi, dans le cas d'une plaquette de silicium monocristallin, on pourra réaliser ce nettoyage à l'aide d'un bain d'acide fluorhydrique (HF) suivi d'un rinçage à l'eau déionisée désoxygénée et d'un séchage l'alcool isopropylique. La figure 2 illustre l'étape de réalisation d'une couche partiellement cristalline 4 du premier matériau sur la portion 3 de surface du matériau 1. Le dépôt de la couche partiellement cristalline 4 de premier matériau s'effectue par exemple par un dépôt chimique en phase vapeur (RPCVD), basse température, dans un réacteur d'épitaxie thermique . Ce type de dépôt est connu en soi et on pourra se référer par exemple au brevet français FR 2 783 254. Le dépôt RPCVD peut être précédé par un nettoyage de la surface in-si':u, à une température comprise entre 700 C et 1050 C, sous une pression de 10 à 80 Torr, et un débit de 10 à 30 slm ( standard liter per minute , c'est-à-dire litre par minute dans des conditions standard de pression (1 atm) et de température (0 C)) de H2. Le dépôt du premier matériau,
7 ici le germanium, s'effectue à une température comprise entre 300 C et 450 C, sous pression atmosphérique ou réduite (20 à 80 Torr), à un débit de GeH4,H2 compris entre 100 et 400 sccm (<, standard centimeter cube per minute , c'est-à-dire centimètre cube par minute dans des conditions standard de pression (1 atm) et de température (0 C)) et à un débit de H2 compris entre 10 et 60 slm. Les dêbits sont donnés à titre d'exemple lorsque GeH4,H2 correspond à du germane GeH4 dilué à 10% dans de l'hydrogène H2. Durant le dépôt, le germanium est naturellement sélectif par rapport à l'isolant.
Après le dépôt du germanium, on peut éventuellement effectuer un recuit de recristallisation à une température comprise entre 800 C et 900 C, pendant 1 minute, dans une atmosphère d'hydrogène, selon la méthode décrite dans le brevet français FR 2 783 254. Ce recuit permet de recristalliser la couche de germanium, sans attendre l'étape c) du procédé. En effet, le recuit permet de rendre la couche monocristalline en recristallisant les différents germes selon un même réseau cristallin, de préférence en continuité avec le réseau du silicium monocristallin. Ce recuit, suivi ensuite d'une descente en température jusqu'à 450 C, peut être répété trois fois.
La figure 3 illustre l'étape pendant laquelle on dépose une seconde couche amorphe ou partiellement cristalline 5 du premier matériau sur la couche 4 de premier matériau formée précédemment et autour de l'ouverture. Dans l'exemple du germanium, on effectue tout d'abord une préparation de surface de la première couche 4 par des procédés connus de nettoyage, tel que le bain d'acide fluorhydrique (HF) suivi d'un rinçage à l'eau déionisée désoxygénée et d'un séchage à l'alcool isopropylique. On réalise alors le deuxième dépôt non sélectif du germanium par PECVD ou par LEPECVD ou par PVD afin de couvrir à la fois l'ouverture précédemment remplie de germanium et la zone diélectrique voisine. Le dépôt s'effectue typiquement à une température comprise entre 300 et 500 C, à partir de GeH4. Au terme de l'étape, on obtient, comme illustré sur la figure 3, une pli.quette de silicium 1 recouverte par une couche d'isolant 2 et une couche partiellement cristalline de germanium 4, les couches 2 et 4 étant elles-mêmes recouvertes par une couche amorphe ou part; ellement cristalline de germanium 5. On réalise alors le dépôt, sur la couche 5, d'une couche encapsulante 6 comprenant de l'oxyde de silicium ou du nitrure de silicium. Puis on effectue un recuit de recristallisation et d'homogénéisation des couches 4, 5 de germanium. Le recuit est effectué à une température comprise entre 800 C et 950 C, dans une atmosphère contrôlée, par exemple d'hydrogène et/ou d'azote, et pendant une durée variant entre une minute et quelques dizaines de minutes suivant la taille des zones de germanium sur oxyde et la qualité finale du germanium désirée. Le recuit permet la cohésion des deux couches de germanium selon un même réseau cristallin, de préférence en continuité avec le réseau du silicium monocris..allin (cf. figure 4). Durant le recuit, la première couche 4 recristallise (dans le cas où le recuit de recristallisation suivant le dépôt RPCVD n'a pas été effectué) pour former une couche monocristalline, puis c'est La couche 5 qui cristallise selon le réseau cristallin de la couche 4. On enlève alors la couche encapsulante 6 de manière à obtenir une plaquette selon la figure 5. On peut réaliser ensuite une étape supplémentaire d'aplanissement de surface par un polissage mécano-chimique. Le polissage est effectué pour éliminer les ondulations rémanentes de la surface de la couche 7 de premier matériau et réduire l'épaisseur de la couche 7 si besoin. On obtient alors une zone 8 de germanium monocristallin sur isolant.
La figure 6 illustre une variante du procédé présenté précédemment. Dans cette variante, la seconde couche 51 de premier matériau n'est déposée qu'avec une épaisseur suffisante pour recouvrir la couche diélectrique 2. Une fois la couche diélectrique 2 recouverte, on peut revenir à la première méthode de dépôt utilisée (RPC VD) pour déposer une troisième couche 52 de premier matériau de manière à obtenir l'épaisseur voulue de premier matériau. Cette variante présente un intérêt lorsque la première méthode de dépôt produit un matériau de meilleure qualité, notamment en terme de contaminant.., que la seconde. L'intérêt du dépôt de la seconde couche de premier- matériau est de permettre la réalisation d'une couche de premier matériau sur la couche diélectrique sans être gêné par le démouillage du premier matériau sur le deuxième. Ainsi, le procédé propose une méthode de réalisation d'une couche d'un matériau tel que le germanium sur une couche diélectrique. En particulier, le procédé permet de réaliser une zone localisée dans laquelle on a une couche monocristalline de germanium sur isolant. La surface de la couche de l'isolant est sensiblement parallèle à la surface du troisième matériau sous-jacent. De plus, le troisième matériau sous-jacent est de préférence une couche de silicium monocristallin. Le procédé comprend le dépôt de deux couches de germanium, l'une partiellement cristalline et l'autre amorphe ou partiellement cristalline, grâce à deux méthodes différentes présentant des sélectivités différentes vis-à-vis d'un isolant. En d'autres termes, l'invention se rapporte aussi à procédé de réalisation d'une couche de germanium monocristalli: sur un isolant et sur une portion de silicium monocristallin, le procédé comprenant une étape de formation d'une couche monocristalline de germanium sur la portion de silicium monocristallin, puis une étape de formation d'une couche de germanium amorphe ou partiellement cristalline sur l'isolant et sur la couche monocristalline de germanium, puis une étape de cristallisation de la couche de germanium amorphe ou partiellement cristalline.
Grâce au procédé, il devient alors possible de réaliser, au sein d'une même plaquette, des transistors sur substrat de germanium sur isolant et des transistors sur substrat de silicium sur isolant ; ou bien des transistors sur substrat de germanium sur isolant et des transistors sur substrat de silicium pur. Le procédé permet également de limiter la quantité de germanium déposée et donc de limiter les coûts. Il est ainsi possible de réaliser des zones de quelques centaines de nanomètres carrés à quelques micromètres carrés présentant une surface de germanium monocristallin sur isolant.

Claims (11)

REVENDICATIONS
1. Procédé de réalisation d'une couche (7) d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau présentant au moins une ouverture exposant une portion (3) de surface d'un troisième matériau monocristallin (1), comprenant les étapes de : a) formation d'une première couche (4) au moins partiellement cristalline dudit premier matériau sur ladite portion (3) de surface du troisième matériau (1), puis b) formation d'une seconde couche (5) amorphe ou par..iellement cristalline du premier matériau sur ladite première couche (4) au moins partiellement cristalline du premier matériau et sur une partie du deuxième matériau située autour de ladite ouverture, et c) recuit de recristallisation du premier matériau.
2. Procédé selon la revendication 1 dans lequel le premier matériau comprend du germanium et le troisième matériau (1) comprend du silicium.
3. Procédé selon la revendication 1 ou 2 dans lequel le deuxième matériau est diélectrique.
4. Procédé selon l'une des revendications précédentes dans lequel le deuxième matériau comprend un oxyde du troisième matériau ou un nitrure du troisième matériau.
5. Procédé selon l'une des revendications précédentes dans lequel l'étape a) comprend un dépôt chimique en phase vapeur (RPCVD).
6. Procédé selon l'une des revendications précédentes dans lequel l'étape b) comprend un dépôt chimique en phase vapeur assisté par plasma (PECVD) ou un dépôt chimique en phase vapeur assisté par plasma à faible énergie (LEPECVD) ou un dépôt physique en phase vapeur (PVD)
7. Procédé selon l'une des revendications précédentes dans lequel l'étape b) comprend :- une étape de polissage mécano-chimique de la surface du deuxième matériau (2) et/ou de la surface de la première couche du premier matériau (4), puis - le dépôt de la seconde couche (5) du premier matériau.
8. Procédé selon l'une des revendications précédentes dans lequel, précédemment à l'étape a) : - on forme une couche (2) comprenant ledit deuxième matériau sur une partie de la surface dudit troisième matériau monocristallin (1), puis - on réalise au moins une ouverture dans ladite couche (2) comprenant le deuxième matériau, ladite ouverture présentant une portion (3) ce surface dudit troisième matériau monocristallin (1).
9. Procédé selon l'une des revendications précédentes dans lequel l'étape c) comprend : - le dépôt d'une couche (6) diélectrique encapsulant la seconde couche (5) du premier matériau formée à l'étape b), - un recuit, puis - un retrait de la couche (6) diélectrique encapsulante.
10. Procédé selon l'une des revendications précédentes dans lequel on forme, entre l'étape b) et l'étape c), par un dépôt chimique en phase vapeur (RPCVD), une troisième couche (52) du premier matériau sur ladite seconde couche (51) dudit premier matériau.
11. Procédé selon l'une des revendications précédentes dans lequel on réalise une étape de polissage mécano-chimique de la surface du premier matériau.
FR0600414A 2006-01-17 2006-01-17 Procede de realisation d'une couche monocristalline sur une couche dielectrique Expired - Fee Related FR2896338B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0600414A FR2896338B1 (fr) 2006-01-17 2006-01-17 Procede de realisation d'une couche monocristalline sur une couche dielectrique
US11/653,760 US7547914B2 (en) 2006-01-17 2007-01-16 Single-crystal layer on a dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0600414A FR2896338B1 (fr) 2006-01-17 2006-01-17 Procede de realisation d'une couche monocristalline sur une couche dielectrique

Publications (2)

Publication Number Publication Date
FR2896338A1 true FR2896338A1 (fr) 2007-07-20
FR2896338B1 FR2896338B1 (fr) 2008-04-18

Family

ID=36809224

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0600414A Expired - Fee Related FR2896338B1 (fr) 2006-01-17 2006-01-17 Procede de realisation d'une couche monocristalline sur une couche dielectrique

Country Status (2)

Country Link
US (1) US7547914B2 (fr)
FR (1) FR2896338B1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8793146B2 (en) * 2001-12-31 2014-07-29 Genworth Holdings, Inc. System for rule-based insurance underwriting suitable for use by an automated system
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100006961A1 (en) * 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
EP2315239A1 (fr) * 2009-10-23 2011-04-27 Imec Procédé de formation de germanium ou silicium germanium monocristallin
US8598020B2 (en) * 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium
KR102085082B1 (ko) 2013-10-30 2020-03-06 삼성전자주식회사 반도체 장치 및 그 제조방법
US9171971B2 (en) 2013-10-31 2015-10-27 Globalfoundries U.S. 2 Llc Encapsulated sensors
US9691812B2 (en) 2015-04-29 2017-06-27 Globalfoundries Inc. Photodetector and methods of manufacture
CN106531683B (zh) * 2016-12-29 2019-05-31 中国科学院微电子研究所 一种绝缘体上半导体材料衬底结构及其制备方法
US10690853B2 (en) 2018-06-25 2020-06-23 International Business Machines Corporation Optoelectronics integration using semiconductor on insulator substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537370B1 (en) * 1998-09-10 2003-03-25 FRANCE TéLéCOM Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained
US20050054180A1 (en) * 2003-09-09 2005-03-10 Sang Han Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US20050136566A1 (en) * 2003-06-30 2005-06-23 Mike Morse Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
GB0111207D0 (en) 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537370B1 (en) * 1998-09-10 2003-03-25 FRANCE TéLéCOM Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained
US20050136566A1 (en) * 2003-06-30 2005-06-23 Mike Morse Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US20050054180A1 (en) * 2003-09-09 2005-03-10 Sang Han Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIN-LIN CHENG ET AL: "SELECTIVE GE CVD AS A VIA HOLE FILLING METHOD AND SELF-ALIGNED IMPURITY DIFFUSION MICROSOURCE IN SI PROCESSING", JAPANESE JOURNAL OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, TOKYO, JP, vol. 28, no. 11, PART 2, 1 November 1989 (1989-11-01), pages L2054 - 2056, XP000086226, ISSN: 0021-4922 *

Also Published As

Publication number Publication date
FR2896338B1 (fr) 2008-04-18
US7547914B2 (en) 2009-06-16
US20070278494A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
FR2896338A1 (fr) Procede de realisation d&#39;une couche monocristalline sur une couche dielectrique
EP2342744B1 (fr) Procede de formation d&#39;une couche monocristalline dans le domaine micro-electronique
EP0197078B1 (fr) Procede de fabrication d&#39;ilots de silicium monocristallin isoles electriquement les uns des autres
FR2983342A1 (fr) Procede de fabrication d&#39;une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP2782119B1 (fr) Procédé de modification localisée des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
EP2342745B1 (fr) Procede d&#39;elaboration d&#39;un substrat hybride ayant une couche continue electriquement isolante enterree
EP1811567B1 (fr) Circuit intégré tridimensionnel de type C-MOS et procédé de fabrication
WO2002047156A1 (fr) Procede de realisation d&#39;une couche mince impliquant l&#39;introduction d&#39;especes gazeuses
EP1344246A2 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP1292975A1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d&#39;une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
WO2007020351A1 (fr) Procédé de report d&#39;une couche mince sur un support
EP1938362A1 (fr) Procede de fabrication d&#39;un element en couches minces
FR2884967A1 (fr) TRANCHE sSOI A COUCHE DE SILICIUM TENDUE
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
EP1808890A1 (fr) Procédé de réalisation d&#39;une couche monocristalline sur une couche diélectrique
EP3809450A1 (fr) Procede d&#39;hetero-integration d&#39;un materiau semi-conducteur d&#39;interet sur un substrat de silicium
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP3890003B1 (fr) Procédé basse température de transfert et de guérison d&#39;une couche semiconductrice
FR3063834A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur tridimensionnel
FR2819631A1 (fr) Procede de fabrication d&#39;un substrat monocristallin, et circuit integre comportant un tel substrat
FR2913815A1 (fr) PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI
FR3141308A1 (fr) Procede de fabrication d’une couche piezoelectrique sur un substrat

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150930