DE102009042324A1 - Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien - Google Patents

Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien Download PDF

Info

Publication number
DE102009042324A1
DE102009042324A1 DE200910042324 DE102009042324A DE102009042324A1 DE 102009042324 A1 DE102009042324 A1 DE 102009042324A1 DE 200910042324 DE200910042324 DE 200910042324 DE 102009042324 A DE102009042324 A DE 102009042324A DE 102009042324 A1 DE102009042324 A1 DE 102009042324A1
Authority
DE
Germany
Prior art keywords
iii
layer
nitride
semiconductor
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200910042324
Other languages
English (en)
Other versions
DE102009042324B4 (de
Inventor
Chantal Mesa Arena
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE102009042324A1 publication Critical patent/DE102009042324A1/de
Application granted granted Critical
Publication of DE102009042324B4 publication Critical patent/DE102009042324B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es werden Verfahren und Strukturen zum Herstellen von Halbleitermaterialien, -substraten und -vorrichtungen mit verbesserten Eigenschaften offenbart. Die Strukturen und Verfahren zum Ausbilden von Strukturen mit verringerter Verspannung enthalten das Ausbilden einer Grenzfläche zwischen einer Trägerstrukturfläche und einer verspannten Halbleiterschicht. Die Trägerstruktur wird selektiv geätzt, um mehrere Halbleiterinseln mit verringerten Verspannungen zu bilden.

Description

  • Die Erfindung betrifft das Gebiet der Herstellung von Halbleiterstrukturen und -vorrichtungen und insbesondere von Verfahren und Strukturen zur Herstellung von Halbleitermaterialien, -substraten und -vorrichtungen mit verbesserten Eigenschaften.
  • Verspannte Schichten von Halbleitermaterialien können aus einer Anzahl von Gründen unerwünscht sein. Die Verspannung in den Halbleiterschichten kann zu einer erhöhten Dichte von Kristalldefekten, zur Rissbildung und zur Phasentrennung und umfassend gesagt zu einer möglichen Verringerung der Materialqualität führen.
  • Verspannungseffekte können nachteilig bei der Herstellung von III-V-Halbleitermaterialien wie etwa III-Nitriden sein. Zum Beispiel werden Lumineszenzdioden auf der Basis von III-Nitrid betrachtet, die Indiumgalliumnitrid (InxGa1-xN) mit einem wesentlichen Indiumgehalt (z. B. x > 0,15) enthalten. Üblicherweise führt der erhöhte Indiumgehalt, der in diesen Vorrichtungen bevorzugt ist, um den Emissionswellenlängenbereich zu erweitern, wegen der Gitterfehlanpassung bei angrenzenden Schichten nachteilige Stärken von Verspannungen ein. In einem Versuch, die Materialphasentrennung und die nachfolgende ungleichförmige Indiumverteilung zu verhindern, weisen die verspannten Schichten üblicherweise eine beschränkte Dicke und einen niedrigen Indiumgehalt auf.
  • Genauer sind die Komponenten der binären Verbindung InGaN, d. h. InN und GaN, nicht vollständig mischbar, sodass es unter einem gegebenen Satz von Wachstumsbedingungen und Lagendicke einen festen Bereich energetisch vorteilhafter InGaN-Zusammensetzungen gibt. Die Einfüh rung von Gitterspannung und Kristalldefekten in das InGaN-System kann dazu führen, dass dickere InGaN-Schichten mit energetisch unvorteilhaften Zusammensetzungen wachsen, die zur Phasentrennung neigen, sodass das Material nicht mehr eine einzige Zusammensetzung aufweist und die In- und Ga-Atome nicht homogen über die gesamte Schicht verteilt werden. Die Inhomogenität in dem InGaN-Material kann zur Verschlechterung der Effizienz von Vorrichtungen auf der Basis von III-Nitrid führen.
  • Somit können die oben skizzierten Zugänge unbrauchbar sein, um hinsichtlich des Materials Ziele zu erreichen, die sich auf im Wesentlichen einphasige, spannungsrelaxierte Materialien mit gewünschten Zusammensetzungen beziehen. Im Ergebnis werden Verfahren und Strukturen gewünscht, um spannungsrelaxierte Halbleiterschichten mit niedrigen Kristalldefektdichten zu erzeugen.
  • US 10/460.628-A offenbart die Epitaxieablagerung einer Siliciumgermaniumschicht (SiGe-Schicht) auf einer darunterliegenden Silicium-auf-Isolator-Basis (SOI-Basis) und die Einführung einer Verspannung in den oberen Siliciumteil der SOI-Basis durch die Relaxation des SiGe. Der Relaxationsprozess wird dadurch erzeugt, dass die isolierende Komponente (SiO2) der SOI-Basis selektiv geätzt wird, um einen Sockel und eine freistehende Halbleiterstruktur herzustellen.
  • Mooney u. a. offenbaren in "Elastic strain relaxation in free-standing SiGe/Si structures" (Applied Physics Letters, 84 (7), S. 1093, 2004) die Ausbildung eines SiO2-Sockels und einer freistehenden Si-Struktur unter Nutzung des selektiven Ätzens eines SOI-Substrats. Die Struktur wurde nachfolgend als eine Basis für die Epitaxieablagerung einer Schicht aus SiGe und für die Relaxation der SiGe-Schicht genutzt.
  • Halbleiterschichten, die heteroepitaktisch auf einem Barunterliegenden Substrat gewachsen sind, können wegen Gitterfehlanpassung zwischen den unähnlichen Schichten unerwünscht verspannt werden. Somit kann die Zusammensetzung der Halbleiterschichten eingeschränkt und die Qualität verschlechtert werden. Somit sind Verfahren und Strukturen zur Schaffung von Halbleiterschichten mit verringerter Verspannung und bevorzugten Zusammensetzungen erwünscht.
  • Der Erfindung liegt daher die Aufgabe zugrunde, Verfahren und Strukturen zur Herstellung von im Wesentlichen phasentrennungsfreien Halbleiterschichten mit verringerten Verspannungen zu schaffen, die die oben erwähnten Nachteile nicht besitzen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Verringern der Verspannung in III-Nitridstrukturen nach Anspruch 1 bzw. durch eine Halbleiterstruktur, die mehrere Halbleiterstrukturen umfasst, nach Anspruch 9. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die verschiedenen Ausführungsformen der Erfindung schaffen allgemein Verfahren und Strukturen für die Herstellung von im Wesentlichen phasentrennungsfreien Halbleiterschichten mit verringerten Verspannungen. Die Verfahren werden nun hinsichtlich bestimmter Ausführungsformen der Erfindung kurz beschrieben. Diese Zusammenfassung soll in vereinfachter Form eine Auswahl von Konzepten einführen, die in der ausführlichen Beschreibung der Ausführungsformen der Erfindung genauer beschrieben sind. Sie soll weder die Hauptmerkmale oder wesentlichen Merkmale des beanspruchten Erfindungsgegenstands identifizie ren noch den Umfang des beanspruchten Erfindungsgegenstands beschränken.
  • Die Ausführungsformen der Erfindung schaffen Verfahren zum Ausbilden einer Halbleiterstruktur; wobei die Verfahren das Ausbilden einer Verbindungsgrenzfläche zwischen einer Verbindungsfläche einer verspannten Halbleiterschicht und einer Verbindungsfläche einer Trägerstruktur enthalten. Die Halbleiterschicht und die Verbindungsfläche der Trägerstruktur werden selektiv geätzt, was dazu führt, dass die angrenzenden Bereiche der Verbindungsfläche der Halbleiterschicht freigelegt werden. Das Freilegen der Verbindungsfläche der Halbleiterschicht erzeugt mehrere Halbleiterinseln, die im Vergleich zu dem Halbleitermaterial vor den Verfahren der Ausführungsformen eine verringerte Verspannung aufweisen.
  • Wie gesagt umfassen die Prozesse das Entfernen ausgewählter Bereiche der Verbindungsfläche der Trägerstruktur, was das Auftragen eines Maskierungsmaterials auf die Oberfläche einer freien Fläche der Halbleiterschicht und das anisotrope Ätzen der nicht maskierten Bereiche der Halbleiterschicht zum Aufdecken von Bereichen der Trägerstruktur umfasst. Um Teile der Trägerstruktur zu entfernen, wird ein isotroper Ätzprozess ausgeführt.
  • In einer Ausführungsform der Erfindung können auf den Halbleiterinseln im Wesentlichen phasentrennungsfreie Vorrichtungsstrukturen mit verringerten Verspannungen ausgebildet werden. Die Vorrichtungsstrukturen können elektronische, optoelektronische, photovoltaische, optische, mikroelektromechanische Systeme usw. enthalten.
  • Weitere Ausführungsformen der Erfindung nutzen die mehreren (im Wesentlichen phasentrennungsfreien) Halbleiterinseln mit verringerten Verspannungen, um eine im Wesent lichen ununterbrochene Schicht aus Halbleitermaterial auszubilden, wobei die ununterbrochene Schicht aus Halbleitermaterial die Eigenschaften der darunterliegenden Halbleiterinseln erbt. Verfahren zum Ausbilden der im Wesentlichen ununterbrochenen Schicht aus Halbleitermaterial enthalten das Ausführen eines lateralen Wachstums von den freien Oberflächen der mehreren Halbleiterinseln mit verringerten Verspannungen. Zusätzliche Ausführungsformen enthalten außerdem die Ablagerung, das Wiederverflüssigen und die Planarisierung einer Schicht aus wiederverflüssigbarem Glasmaterial.
  • In bestimmten Ausführungsformen umfasst das Halbleitermaterial in den oben skizzierten Prozessen ein III-Nitridmaterial einschließlich Galliumnitrid, Indiumnitrid, Aluminiumnitrid und Gemische davon.
  • Zusätzliche Verfahren der Ausführungsformen einschließlich des Verbindens einer verspannten III-Nitridschicht mit einer Trägerstruktur sollen die Verspannung in den III-Nitridstrukturen verringern. In bestimmten Ausführungsformen der Erfindung kann die Trägerstruktur eine Ätzstoppschicht enthalten. Die Ätzstoppschicht kann ein dielektrisches Material umfassen, das die Keimbildung von III-Nitridmaterialien im Wesentlichen verhindern kann.
  • Das III-Nitridmaterial wird selektiv geätzt, um die Trägerstruktur freizulegen, und es wird ein weiteres selektives laterales Ätzen in die Trägerstruktur ausgeführt. Das selektive Ätzen der III-Nitridschicht kann unter Nutzung eines Trockenätzprozesses ausgeführt werden, der anisotropes Plasmaätzen umfasst, wobei das selektive Ätzen der Trägerstruktur unter Nutzung eines nasschemischen Prozesses ausgeführt werden kann.
  • Weitere Verfahren der Ausführungsformen umfassen das Ausbilden einer im Wesentlichen phasentrennungsfreien ununterbrochenen III-Nitridschicht mit verringerten Verspannungen durch Ausführen eines lateralen Wachstums von den ungeätzten Teilen der III-Nitridschicht. In bestimmten Ausführungsformen können zusätzliche Prozesse die Ablagerung, das Wiederverflüssigen und die Planarisierung eines wiederverflüssigbaren Glasmaterials enthalten.
  • Weitere Ausführungsformen der Erfindung nutzen die im Wesentlichen phasentrennungsfreie ununterbrochene III-Nitridschicht mit verringerten Verspannungen auf eine Anzahl von Arten. In bestimmten Ausführungsformen werden auf der ununterbrochenen Schicht aus III-Nitridmaterial Vorrichtungsstrukturen ausgebildet. Die Klassen von Vorrichtungsstrukturen, die ausgebildet werden können, sind oben skizziert worden. In anderen Ausführungsformen der Erfindung wird ein Teil der ununterbrochenen Schicht aus III-Nitridmaterial gelöst, wobei diese Lösung unter Nutzung von Ionenimplantation erzeugt werden kann, oder werden alternativ während des lateralen Wachstumsprozesses mehrere entleerte Gebiete gebildet.
  • Außerdem enthalten die verschiedenen Ausführungsformen der Erfindung während der zuvor skizzierten Prozesse ausgebildete Strukturen. Eine bestimmte Ausführungsform der Erfindung enthält eine Halbleiterstruktur, die eine III-Nitridinsel mit verringerten Verspannungen enthält. Die III-Nitridinsel kann außerdem eine freie Oberfläche mit einem Flächeninhalt von weniger als ca. 2,5 × 105 μm2 enthalten und aus im Wesentlichen einphasigem Indiumgalliumnitrid mit einem Indiumprozentsatz von weniger als ca. 25% bestehen.
  • Außerdem kann die Struktur eine Trägerstruktur enthalten, die einen oder mehrere Bestandteile umfasst, die ein Grundmaterial, eine Ätzstoppschicht und eine Opferschicht enthalten, wobei ein Bestandteil mehrere Funktionen erfüllen kann. Bestimmte Ausführungsformen der Erfindung enthalten eine Verbindungsgrenzfläche zwischen einer Verbindungsfläche der III-Nitridinsel und einer Verbindungsfläche der Trägerstruktur, wobei der Flächeninhalt der Verbindungsfläche der III-Nitridinseln näherungsweise größer als der Flächeninhalt der Verbindungsfläche der Trägerstruktur ist.
  • Die Ausführungsformen der Erfindung enthalten weitere aus den zuvor skizzierten Strukturen hergestellte Strukturen. Die weiteren Strukturen enthalten mehrere zuvor skizzierte Halbleiterstrukturen, deren freie Oberflächen der III-Nitridinseln im Wesentlichen innerhalb derselben horizontalen Ebene liegen und an ihrer Peripherie durch einen Abstand von weniger als ca. 30 μm getrennt sind. Außerdem enthalten die weiteren Halbleiterstrukturen zusätzliches III-Nitridmaterial, das an die freie Oberfläche der III-Nitridinseln angrenzt und dadurch eine im Wesentlichen ununterbrochene Schicht aus III-Nitridmaterial bildet. In bestimmten Ausführungsformen umfasst die im Wesentlichen ununterbrochene Schicht aus III-Nitridmaterial im Wesentlichen einphasiges Indiumgalliumnitrid mit einem Indiumprozentsatz von mehr als ca. 25%.
  • Weitere Aspekte und Einzelheiten und alternative Kombinationen der Bestandteile dieser Erfindung gehen aus der folgenden ausführlichen Beschreibung hervor und liegen ebenfalls im Umfang der Erfindung.
  • Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnungen Bezug nimmt; es zeigen:
  • 1A–G schematische Darstellungen spezifischer Ausführungsformen der Erfindung zur Verringerung der Verspannung in Halbleiterstrukturen;
  • 2 eine schematische Draufsicht einer durch Ausführungsformen der Erfindung erzeugten Struktur;
  • 3 eine schematische Darstellung einer spezifischen Ausführungsform der Erfindung, die die als Teil der Ausbildung ununterbrochener Schichten von Halbleitermaterialien hergestellten Schichten mit verringerter Verspannung nutzt; und
  • 4A–E eine schematische Darstellung einer alternativen Ausführungsform der Erfindung, die die als Teil der Ausbildung der ununterbrochenen Schichten von Halbleitermaterialien hergestellten Schichten mit verringerter Verspannung nutzt.
  • Die Ausführungsformen der Erfindung umfassen Verfahren und Strukturen, um in heteroepitaktisch gewachsenen Halbleiterschichten die Verspannung zu verringern und die Phasentrennung im wesentlichen zu verhindern, und die Ausbildung von Strukturen, Substraten und Vorrichtungen aus diesen Schichten. Die folgende Beschreibung beginnt mit einer kurzen Zusammenfassung von Ausführungsformen der Erfindung, auf die eine ausführlichere Beschreibung folgt.
  • Der Begriff ”im Wesentlichen” bezieht sich hier auf ein Ergebnis, das abgesehen von im Gebiet normalerweise zu erwartenden Unzulänglichkeiten vollständig ist. Zum Beispiel ist nicht zu erwarten, dass eine Epitaxieschicht routinemäßig über makroskopische Dimensionen vollständig ununterbrochen ist (oder vollständig einkristallin ist oder vollständig aus einer Kristallpolarität besteht oder vollständig aus einer einzigen Zusammensetzungsphase besteht). Allerdings ist zu erwarten, dass eine Epitaxieschicht routinemäßig über makroskopische Dimensionen ”im Wesentlichen ununterbrochen” ist (oder ”im Wesentlichen einkristallin ist” oder ”im Wesentlichen aus einer Kristallpolarität besteht” oder ”im Wesentlichen aus einer einzigen Zusammensetzungsphase” besteht), wobei die vorhandenen Unstetigkeiten (oder Kristalldomänen oder Kristallgrenzen) für die Verarbeitungsbedingungen, für die angestrebte Materialqualität usw. im Gebiet zu erwarten sind.
  • Der Begriff ”kritische Dicke” bezieht sich auf eine Dicke, bei der die Verspannung in einer Epitaxieschicht ausreicht, damit Kristalldefekte ausgebildet werden, die die Verspannung verringern.
  • Der Begriff ”verringerte Verspannung” bezieht sich hier für eine gegebene Zusammensetzung auf eine Verspannung, die kleiner als die Verspannung ist, die bei der kritischen Dicke für die Ausbildung von Kristalldefekten während des heteroepitaktischen Wachstums vorliegt.
  • Die Ausführungsformen besitzen Anwendungen auf das epitaktische Wachstum eines weiten Bereichs von Halbleitermaterialien und Kombinationen davon, und zwar sowohl von Element- als auch von Verbindungshalbleitern. Zum Beispiel können sie auf Kombinationen von Si (Silicium) und/oder Ge (Germanium) angewendet werden. Außerdem können sie auf Verbindungshalbleitermaterialien der Gruppen II–VI und der Gruppen III–V angewendet werden. Besondere Anwendungen betreffen das Wachsen reiner oder gemischter Nitride von Metallen der Gruppe III (III-Nitriden, z. B. GaN, InGaN, AlGaN usw.) mit verringerten Verspannungen.
  • Der Kürze und Zweckmäßigkeit der folgenden Beschreibung halber und ohne dass dies die Erfindung beschränken soll, wird die Erfindung hier aber hauptsächlich in Bezug auf Ausführungsformen, die auf das Wachstum von III-Nitriden gerichtet sind, und insbesondere in Bezug auf Ausführungsformen, die auf die Ausbildung von InGaN- und GaN-Materialien gerichtet sind, beschrieben. Der Schwerpunkt der Beschreibung ist nur beispielhaft und soll die Erfindung nicht beschränken. Tatsächlich geht aus der nachfolgenden Beschreibung und aus den beigefügten Figuren hervor, dass die Verfahren der Ausführungsformen leicht auf das Wachstum von Verbindungshalbleitern der Gruppe III–V allgemein, auf das Wachstum von Verbindungshalbleitern, die zu anderen Gruppen (z. B. zur Gruppe II–VI) gehören, und auf das Wachstum von Element- und Legierungshalbleitern angewendet werden können. Somit konzentriert sich die Beschreibung ohne Beschränkung hauptsächlich auf Ausführungsformen der Erfindung, die auf III-Nitride und auf GaN gerichtet sind.
  • Überschriften sind nur der Klarheit halber verwendet und sollen keine Einschränkung darstellen. Es sind hier eine Anzahl von Literaturhinweisen zitiert, deren gesamte Offenbarungen hier in ihrer Gesamtheit für alle Zwecke durch Literaturhinweis eingefügt sind. Ferner wird keiner der zitierten Literaturhinweise, unabhängig davon, wie er oben charakterisiert ist, als bezüglich der Erfindung mit dem hier beanspruchten Gegenstand vorveröffentlicht anerkannt. Kurz gesagt, die Verfahren der Ausführungsformen der Erfindung beginnen mit der Ausbildung einer verspannten Halbleiterschicht auf einer Trägerstruktur unter Nutzung des Verbindens und Trennens des verspannten Materials von einer geeigneten Spenderstruktur. Die Verspan nung in der Halbleiterschicht wird üblicherweise durch die heteroepitaktische Ablagerung des Halbleiters auf einem Substrat mit fehlangepasstem Gitter erzeugt. Der verspannte Halbleiter kann direkt auf einem Substrat abgelagert und nachfolgend mit einer Trägerstruktur verbunden oder alternativ auf einem geeigneten Substrat wachsengelassen und nachfolgend, vor dem Verbinden mit der Trägerstruktur, auf einen Zwischenträger transferiert werden. Um die Ausbildung zusätzlicher Kristalldefekte in dem Material zu verhindern und außerdem die Phasentrennung im Wesentlichen zu verhindern, kann die verspannte Halbleiterschicht mit einer Schichtdicke abgelagert werden, die kleiner als die kritischen Dicke ist.
  • Eine Oberfläche der Spenderstruktur, die eine verspannte Halbleiterschicht (die Verbindungsfläche des verspannten Halbleiters) umfasst, wird mit einer Oberfläche der Trägerstruktur (der Verbindungsfläche der Trägerstruktur) in Kontakt gebracht und an ihr angehaftet, wobei eine Verbindungsgrenzfläche zwischen beiden ausgebildet wird. Beim Verbinden der Halbleiterschicht mit der Trägerstruktur kann das Substrat, dessen Gitter fehlangepasst gewachsen ist, (oder alternativ der Zwischenträger) unter Verwendung im Gebiet bekannter Techniken entfernt werden.
  • Die der Verbindungsfläche gegenüberliegende Oberfläche der verspannten Halbleiterschicht (die als die ”freie” Oberfläche bezeichnet wird), wird mit einem Maskierungsmaterial in der Weise strukturiert, dass Bereiche der freien Oberfläche entweder freigelegt oder mit Maskierungsmaterial bedeckt werden. Die freiliegenden Teile der verspannten Halbleiterschicht werden selektiv anisotrop geätzt, wobei die Ätzprozesse die darunterliegende Verbindungsgrenzfläche zwischen dem Halbleiter und der Trägerstruktur freilegen und dadurch mehrere isolierte Halbleitergebiete ausbilden.
  • Um nicht nur in den freiliegenden Gebieten, sondern auch in den maskierten Gebieten (d. h. in den Gebieten unter der Halbleiterschicht) selektiv Teile der Trägerstruktur zu entfernen, werden zusätzliche Ätzprozesse genutzt, wodurch das Halbleitermaterial unterätzt wird und mehrere erhöhte Halbleiterinseln hergestellt werden. In bestimmten beispielhaften Ausführungsformen umfassen die zusätzlichen Ätzprozesse anisotropes Ätzen, gefolgt von isotropem (lateralem) Ätzen oder alternativ primär isotropem (lateralem) Ätzen.
  • Ein Teil der Verbindungsgrenzfläche zwischen den mehreren Halbleiterinseln und der Trägerstruktur wird erhalten, um eine mechanische Trägerstruktur bereitzustellen. Somit werden mehrere Strukturen hergestellt, die erhöhte Inseln aus Halbleitermaterial umfassen, die auf einer Grundsäule aus Trägerstrukturmaterial getragen sind. Die Entfernung der verspannungserhaltenden Trägerstruktur von Bereichen der Halbleiterinseln führt zu verringerten Verspannungen in den Halbleiterinseln.
  • Weitere Ausführungsformen der Erfindung enthalten die Nutzung der auf einer Grundsäule aus Trägermaterial getragenen erhöhten Inseln aus Halbleitermaterial für die Ausbildung im Wesentlichen phasentrennungsfreier ununterbrochener Schichten aus Halbleitermaterial mit verringerten Verspannungen. Diese Verfahren nutzen die freie Oberfläche der Halbleiterinseln als Keimkristalle für laterale Überwachsungsprozesse, entweder mit oder ohne zusätzliche Ablagerungs- und Planarisierungsprozesse. Das laterale Wachstum von zusätzlichem Halbleitermaterial wird von den Inselkeimkristallen aus fortgesetzt, bis es zur Koaleszenz kommt, wobei eine im Wesentlichen ununterbrochene Lage aus zusätzlichem Halbleitermaterial ausgebildet wird. Das Wachstum des zusätzlichen Halbleitermate rials wird daraufhin fortgesetzt, bis eine gewünschte Dicke erreicht ist. Die ununterbrochene Lage aus im Wesentlichen verspannungsfreiem Material besteht außerdem aus einer Ein-Zusammensetzungs-Phase (d. h., diese ist phasentrennungsfrei). Da das zusätzliche Halbleitermaterial von Inseln mit verringerten Verspannungen geimpft wird, kann das zusätzliche Halbleitermaterial bei verringerter Wahrscheinlichkeit der Phasentrennung eine erhöhte Dicke oder eher gewünschte Zusammensetzungen aufweisen. Das durch Ausführungsformen der Erfindung hergestellte Halbleitermaterial kann in seinem gegenwärtigen Zustand genutzt werden oder es können Teile gelöst und für die Ausbildung alternativer Halbleiterstrukturen, z. B. von Verbundsubstraten, transferiert werden.
  • Anhand von 1A–G werden nun ausführlicher Ausführungsformen der Erfindung beschrieben, die sich auf die Herstellung im Wesentlichen phasentrennungsfreier Halbleitermaterialien mit verringerten Verspannungen beziehen, wobei das III-Nitridmaterialsystem als ein nichteinschränkendes Beispiel verwendet wird. Die Ausführungsformen der Erfindung beginnen mit der in 1A dargestellten Zwischenstruktur 10.
  • Die Zwischenstruktur 10 umfasst eine Trägerstruktur 1 und eine Spenderstruktur 3. Wie die Darstellung zeigt, umfasst die Trägerstruktur 1 mehrere Bestandteile einschließlich einer Opferschicht 11, einer Ätzstoppschicht 9 und einer Basisträgerschicht 7. Es wird angemerkt, dass sowohl die Ätzstoppschicht als auch die Basisträgerschicht wahlfreie Komponenten der Trägerstruktur sind und somit eine oder beide Schichten weggelassen werden können. Außerdem kann ein einzelner Bestandteil der Trägerstruktur mehrere Funktionen erfüllen (d. h., ein einzelner Bestandteil könnte eine Ätzstoppschicht und eine Basisträgerschicht u. a. umfassen). Zum Beispiel könnte eine einzige Materialschicht sowohl die Opferschicht 11 als auch die Basisträgerschicht 7 bilden (wobei z. B. die Ätzstoppschicht weggelassen ist und ein Siliciumoxidsubstrat sowohl die Opferschicht als auch die Basisträgerschicht bereitstellt). Außerdem könnte ein einziges Material sowohl als Ätzstoppschicht 9 als auch als Basisträgerschicht 7 dienen (z. B. eine Siliciumoxid-Opferschicht und eine Saphir-Ätzstoppschicht/Basisträgerschicht). Außerdem kann die Trägerstruktur je nach den gewünschten Eigenschaften, die sie aufweisen soll, zusätzliche Schichten umfassen, die weitere Ätzstoppschichten, Opferschichten, Verbindungsschichten usw. enthalten könnten.
  • In bestimmten Ausführungsformen der Erfindung umfasst die Opferschicht 11 ein Material, das selektiv isotrop geätzt werden kann (d. h. durch Ätzen geätzt werden kann, bei dem die Rate der Ätzreaktion im Wesentlichen ungerichtet ist, d. h. in allen Richtungen gleichzeitig geätzt wird), und kann sie Materialien umfassen, die üblicherweise mit Flüssigätzmitteln einschließlich Oxiden (SiO2, ZnO), Nitriden (SixNx), III-V-Zusammensetzungen (GaAs, InP), Metallen, Polymeren usw. geätzt werden können. Die Verbindungsfläche 19 der Trägerstruktur 1 (d. h. der Opferschicht 11) weist vorzugsweise bestimmte Eigenschaften (d. h. Oberflächenrauigkeit und Oberflächenchemie, um eine hochwertige Verbindungsgrenzfläche mit der Spenderstruktur 3 bereitzustellen) auf. In einer bestimmten Ausführungsform weist die Verbindungsfläche der Trägerstruktur eine Oberflächenrauigkeit von weniger als ca. 15 Å auf.
  • Die Ätzstoppschicht 9 umfasst ein Material mit einer sehr niedrigen Ätzselektivität in Bezug auf die Opferschicht, wobei die Ätzselektivität als Ätzrate der Ätzstoppschicht/Ätzrate der Opferschicht gegeben ist. In bestimm ten Ausführungsformen kann die Ätzstoppschicht dielektrische Materialien, z. B. Siliciumoxide und Siliciumnitride, umfassen. Außerdem können die Eigenschaften der Ätzstoppschicht die Keimbildung von weiterem Halbleitermaterial in nachfolgenden Prozessstufen der Erfindung verhindern.
  • Die Basisträgerstruktur kann eine homogene Basis, die Saphir, Silicium, Siliciumoxide, Siliciumnitride, III-V-Zusammensetzungen enthält, oder eine heterogene Basis, die Silicium-auf-Isolator (SOI), SiC-auf-Isolator (SICOI) usw. enthält, umfassen.
  • Die Spenderstruktur 3 umfasst ein Verbundsubstrat 5 und eine verspannte Halbleiterschicht 13, wobei der verspannte Halbleiter als ein nichteinschränkendes Beispiel Indiumgalliumnitrid (InGaN) umfasst. Das Verbundsubstrat 5 umfasst eine Basis 17 und eine wahlfreie Zwischenschicht 15, wobei die Basis als ein nichteinschränkendes Beispiel Saphir und eine wahlfreie Zwischenschicht, die Galliumnitrid (GaN) umfasst, umfasst. Es sollte gewürdigt werden, dass die Basis 17 ein homogenes Substrat (z. B. GaN) oder ein heterogenes Substrat, das zwei oder mehr Materialien (z. B. GaN auf Saphir (GaNOS), GaN auf Isolator (GaNOI)) umfasst, umfassen kann. Die verspannte Halbleiterschicht 13 kann auf dem Verbundsubstrat entweder durch direkte Ablagerung oder über Transfer von einer Zwischenträgerstruktur (nicht gezeigt) gebildet werden.
  • Falls die direkte Ablagerung auf der Basis 17 problematisch ist, kann die direkte Ablagerung der verspannten Halbleiterschicht eine Zwischenschicht 15 umfassen, die z. B. ein Material zur Unterstützung der Ablagerung der verspannten Halbleiterschicht umfassen kann. Zum Beispiel kann die Zwischenschicht Galliumnitrid auf der Basis 17 (Saphir) umfassen, um bei der Ablagerung der verspannten Halbleiterschicht zu helfen. In anderen Ausführungsformen kann die Zwischenschicht weggelassen sein, falls die Basis eine hochwertige Oberfläche für die direkte Ablagerung der verspannten Halbleiterschicht bereitstellt. Zum Beispiel könnte ein freistehender (ES) Galliumnitridwafer die Basis umfassen, wobei in diesem Fall eine verspannte InGaN-Schicht ohne Notwendigkeit einer Zwischenschicht direkt auf der Basis abgelagert werden könnte.
  • In alternativen Ausführungsformen wird die verspannte Halbleiterschicht auf einer Zwischenträgerstruktur (nicht gezeigt) abgelagert und daraufhin unter Nutzung von Verfahren zum Verbinden und zum Schichttransfer, wie sie im Gebiet bekannt sind, auf das Verbundsubstrat 5 transferiert. Solche Transferprozesse halten im Wesentlichen die Verspannung in dem Halbleitermaterial aufrecht, können aber die Polarität ändern. Zum Beispiel wird InGaN üblicherweise mit Metallpolarität (d. h. Ga-polar) wachsengelassen, wobei es in bestimmten Ausführungsformen aber vorteilhaft sein kann, einen Teil des Ga-polaren Materials mit dem Verbundsubstrat 5 zu verbinden und zu ihm zu transferieren, wobei das Material in diesem Fall auf Grund des Wesens des Transferprozesses, wie im Gebiet bekannt ist, in die Stickstoff-Polarität (N-polar) invertiert würde. In solchen Beispielen kann die Zwischenschicht 15 eine Verbindungshilfsschicht umfassen, die hilft, damit die verspannte Schicht an dem Verbundsubstrat haftet. Zum Beispiel könnte die Zwischenschicht ein Siliciumoxid- oder Siliciumnitridmaterial umfassen, das beim Verbinden einer transferierten InGaN-Schicht von einer Zwischenträgerstruktur hilft.
  • Die Verspannung in der Halbleiterschicht wird üblicherweise entweder durch direkte Ablagerung oder durch Transfer von einer Zwischenträgerstruktur wegen der Gitterfehlanpassung zwischen der Halbleiterschicht und dem Wachstumssubstrat erzeugt. Die verspannte Halbleiterschicht wird üblicherweise unter oder über der kritischen Dicke für die Ausbildung von Kristalldefekten wegen Verspannungsrelaxation abgelagert, wodurch eine wesentliche Zunahme der Kristalldefektdichte in dem Halbleitermaterial und das Einsetzen einer Phasentrennung verhindert werden. Zum Beispiel beträgt die kritische Dicke für In0,15Ga0,85N ca. 20 nm, während zu erwarten ist, dass der Wert für In0,25Ga0,75N im Bereich weniger Nanometer liegt. Die Halbleiterschicht, z. B. ein III-Nitridmaterial, kann durch verschiedene im Gebiet bekannte Techniken einschließlich metallorganischer Gasphasenepitaxie (MOVPE), Halogengasphasenepitaxie (oder Hydridgasphasenepitaxie) (HVPE) oder Molekularstrahlepitaxie (MBE) abgelagert werden. Wie bei der Verbindungsfläche 19 der Trägerstruktur 1 weist die Verbindungsfläche 21 der verspannten Halbleiterschicht eine ausreichend hohe Qualität (d. h. eine atomare Rauigkeit von weniger als ca. 15 Å) auf.
  • Die Zwischenstruktur 20 (1B) wird dadurch gebildet, dass die Trägerstruktur 1 und die Spenderstruktur 3 in direkten Kontakt gebracht werden, sodass die Verbindungsfläche der Trägerstruktur 19 mit der Verbindungsfläche 21 der verspannten Halbleiterschicht in Kontakt gebracht wird und dadurch die Verbindungsgrenzfläche 25 erzeugt wird. Die Verbindungsgrenzfläche 25 kann z. B. durch anodisches oder direktes Verbinden oder durch Verbinden mittels Kleben hergestellt werden. Über im Gebiet bekannte Verfahren wie etwa Hochtemperatur-Hochdruck-Verbinden sowie Reinigungstechniken vor dem Verbinden wie etwa nasschemische Reinigung und reaktive Plasmareinigung kann die Qualität der Verbindungsgrenzfläche 25 weiter verbessert werden.
  • Nach der Ausbildung der Verbindungsgrenzfläche 25 wird der Verbundsubstratteil der Spenderstruktur von der Zwi schenstruktur 20 aus 1B entfernt. Das Verbundsubstrat 5 wird entfernt, um Zugang zur freien Oberfläche 23 des verspannten Halbleitermaterials zu ermöglichen. Die freie Oberfläche kann Metall-polares, Stickstoff-polares, -semipolares oder -nichtpolares Material umfassen, wobei angemerkt wird, dass die Polarität der freien Oberfläche zu der der Verbindungsfläche der polaren III-Nitride entgegengesetzt sein kann. Das Entfernen des Verbundsubstrats 5 (wie in 1C dargestellt) entfernt außerdem den Bestandteil mit fehlangepasstem Gitter von dem verspannten Halbleitermaterial; allerdings wird die Verspannung in dem Material durch die Verbindungsgrenzfläche 25 im Wesentlichen aufrechterhalten. Das Verbundsubstrat 5 kann durch eine Anzahl im Gebiet bekannter Techniken wie etwa Laser-Liftoff, Ätzen, Schleifen oder Ionenimplantationstechniken wie die als SMART CUTTM bekannten Techniken entfernt werden.
  • Beim Entfernen des Verbundsubstrats von der Zwischenstruktur 20 wird die resultierende Struktur, die Zwischenstruktur 30, mit Maskierungsmaterial 27, wie in 1D dargestellt ist, selektiv maskiert, um die Zwischenstruktur 40 auszubilden. Die Ausbildung des Maskierungsmaterials 27 an ausgewählten Orten auf der freien Oberfläche der Halbleiterschicht kann unter Verwendung im Gebiet gut bekannter Prozesse wie etwa jener, die lichtempfindliche Chemikalien und Photolithographietechniken nutzen, sowie durch die Ablagerung von Maskierungsmaterial und strukturiertes Ätzen des Maskierungsmaterials erfolgen. Die Maskierungsmaterialien können lichtempfindliche Polymere, Dielektrika und Metallmaterialien enthalten.
  • Das Maskierungsmaterial 27 wird genutzt, um ausgewählte Bereiche der Halbleiterschicht 13 während der nachfolgenden Ätzprozesse zu schützen, während freiliegende Berei che (d. h. die in 1D gezeigten Bereiche d) zum Ätzen frei bleiben. Die Ätzprozesse werden anfangs genutzt, um nichtmaskierte Gebiete der Halbleiterschicht 13 im Wesentlichen anisotrop (Ätzen, bei dem die Ätzrate in der Richtung normal zur Oberfläche viel höher als in der Richtung parallel zur Oberfläche ist) zu entfernen, um isolierte Halbleitergebiete 13a herzustellen, wie sie in 1E gezeigt sind. In bestimmten Ausführungsformen ist anisotropes Ätzen des Halbleitermaterials bevorzugt, um im Wesentlichen zu verhindern, dass das verspannte Halbleitermaterial lateral geätzt wird, wodurch der nachfolgende laterale Wachstumsabstand zwischen den für die Koaleszenz erforderlichen Keimkristallen erhöht wird, wobei dieser Abstand d zwischen den Wachstumsfronten weiter unten ausführlicher diskutiert wird.
  • In der in 1E dargestellten Ausführungsform ist der anisotrope Ätzprozess in der Weise dargestellt, dass die verspannte Halbleiterschicht durchgeätzt worden ist, um die Opferschicht 11 der Trägerstruktur 1 freizulegen. In den maskierten Gebieten, die den durch Maskierungsmaterial 27 geschützten Orten entsprechen, erhält das anisotrope Ätzen des verspannten Halbleitermaterials (d. h. eines III-Nitridmaterials) die Verbindungsgrenzfläche 25 zwischen den isolierten Halbleitergebieten 13a und der Trägerstruktur 1. Außerdem werden die Verbindungsfläche der Halbleitergebiete 21 und die Verbindungsfläche der Trägerstruktur 19 in den maskierten Gebieten erhalten. In den nichtmaskierten Gebieten werden die Verbindungsgrenzfläche 25 sowie die Verbindungsfläche 19 und 21 durch den Ätzprozess entfernt.
  • Die Techniken zum Ausführen des im Wesentlichen anisotropen Ätzprozesses können nasschemische Ätztechniken oder Plasmaätztechniken enthalten. In bestimmten Ausführungsformen der Erfindung werden Plasmaätztechniken ein schließlich reaktiven Ionenätzens (RIE), Ätzen mittels induktiv gekoppelten Plasmas (ICP), Elektronenzyklotronresonanzätzen (ECR) u. a. genutzt, um den anisotropen Ätzprozess auszuführen. Zum Beispiel ist im Gebiet bekannt, dass die III-Nitride wie etwa InGnN in Plasmen auf der Basis von Chlor effektiv ätzen.
  • Über verschiedene Ausführungsformen der Erfindung kann eine nachfolgende Phase des Ätzprozesses ablaufen. Die nachfolgenden Ätzprozesse entfernen Bereiche der Verbindungsfläche der Trägerstruktur, was zu erhöhten Inseln des Halbleitermaterials mit verringerten Verspannungen und im Wesentlichen einer einzigen Zusammensetzungsphase führt. In 1F–G ist eine Ausführungsform zum teilweisen Entfernen der Trägerstruktur gezeigt, während 1F' eine alternative Ausführungsform zeigt.
  • In der in 1F–G dargestellten Ausführungsform wird die Opferschicht 11 anfangs anisotrop geätzt (1F), worauf ein weiteres isotropes Ätzen (1G) folgt.
  • Der anisotrope Ätzprozess ätzt selektiv durch die nichtmaskierten Gebiete der Opferschicht 11 (der Trägerstruktur 1), wobei der Ätzprozess im Wesentlichen angehalten wird, wenn die Ätzstoppschicht 9 freigelegt worden ist. Das anisotrope Ätzen der Opferschicht 11 kann gegenüber der zuvor für die verspannten Halbleitergebiete 13a genutzten Ätzchemie eine andere Ätzchemie erfordern, falls die Opferschicht 11 andere Ätzeigenschaften aufweist. Zum Beispiel können Siliciumnitrid/Siliciumoxid-Opferschichten unter Nutzung von Chemikalien auf der Basis von Fluor im Gegensatz zu den üblicherweise für III-Nitridmaterialien genutzten Chlorchemikalien plasmageätzt werden.
  • Falls die Ätzstoppschicht 9 genutzt wird, sollte die zum anisotropen Ätzen der Opferschicht genutzte Chemikalie die Ätzstoppschicht nicht wesentlich ätzen. Wenn z. B. die Opferschicht Siliciumdioxid umfasst und das (als Ätzstoppschicht wirkende) Basissubstrat Saphir umfasst, ätzt eine zum Ätzen der Siliciumdioxidschicht genutzte Ätzchemikalie auf der Basis von Fluor die Saphirschicht nicht wesentlich. Nach Abschluss des anisotropen Teils des Trägerstruktur-Ätzprozesses dieser Ausführungsform wird die Zwischenstruktur 60 (1F) hergestellt.
  • Um selektiv Teile der Opferschicht unter den Halbleitergebieten zu entfernen, ohne die Halbleitergebiete selbst wesentlich zu ätzen, werden nachfolgende Ätzprozesse dieser Ausführungsform genutzt, wobei hierfür die Ätzeigenschaften geändert werden können, sodass die Opferschicht 11 (der Trägerstruktur 1), wie in 1G dargestellt ist, im Wesentlichen lateral geätzt wird. Das laterale Ätzen der verbleibenden Opferschicht wird genutzt, um ausgewählte Bereiche der Verbindungsfläche 19 der Trägerstruktur zu entfernen und dadurch die angrenzenden Bereiche der Verbindungsfläche 21 des Halbleitermaterials freizulegen (d. h., für jeden lateralen Anteil der Verbindungsfläche der Trägerstruktur, der entfernt wird, wird ein entsprechender Anteil der Halbleiterverbindungsfläche freigelegt).
  • Das laterale Ätzen der Opferschicht kann unter Verwendung im Gebiet gut bekannter Verfahren ausgeführt werden und kann z. B. durch Plasmatrockenätzen, durch nasschemisches Ätzen usw. erreicht werden. Zum Beispiel können die Plasmaätzparameter optimiert werden, um die Bündelung des Ätzprozesses zu verringern und so eine stärker isotrope Ätzcharakteristik (z. B. höhere Drücke, niedrigere Leistungen usw.) zu erzeugen. Außerdem kann das laterale Ätzen unter Nutzung einer Ätzstoppschicht, die das vertikale Ätzen im Wesentlichen verhindert und ein verstärktes laterales Ätzen bewirkt, erhöht werden. Alternativ ist im Gebiet gut bekannt, dass nasschemisches Ätzen üblicherweise isotropes laterales Ätzen erzeugt.
  • Der für das laterale Entfernen von Teilen der Opferschicht 11 ausgewählte Prozess sollte für die Opferschicht hochselektiv sein, ohne das Halbleitermaterial wesentlich zu ätzen. Zum Beispiel würde eine Opferschicht, die ein Siliciumoxid umfasst, in einem fluorwasserstoffsäurehaltigen (HF-säurehaltigen) Ätzmittel isotrop geätzt, während das HF-Ätzmittel ein III-Nitridmaterial nicht wesentlich ätzen würde.
  • Wie in 1G dargestellt ist, wird das laterale Ätzen fortgesetzt, bis unter dem Halbleitermaterial eine Säule 11a der Opferschicht bleibt, wobei die Säule ausreichend bemessen ist, um die erhöhte Halbleiterinsel zu tragen. In Ausführungsformen, in denen eine Ätzstoppschicht genutzt wird, ist die Höhe der Trägersäule im Wesentlichen dieselbe wie die Dicke der Opferschicht. In Ausführungsformen, in denen keine Ätzstoppschicht genutzt wird, kann die Höhe der Trägersäule von der Dicke der Opferschicht wesentlich verschieden sein.
  • Somit erzeugen die dargelegten Prozesse mehrere Strukturen, die eine Säule als Stützmaterial und erhöhte Inseln aus Halbleitermaterial (z. B. InGaN-Inseln), die mit der Säule über die verbleibenden Teile der Verbindungsflächen 19 und 21 verbunden sind, umfassen, was zur verbleibenden Verbindungsgrenzfläche 25 führt, wobei das Halbleitermaterial der Insel eine verringerte Verspannung aufweist und im Wesentlichen eine einzige Zusammensetzungsphase umfasst. Die Verbindungsfläche des Halbleitermaterials ist während der vorhergehenden Prozesse im Wesentlichen ungeätzt geblieben, während ein wesentlicher Teil der Verbindungsfläche der Trägerstruktur entfernt worden ist. Somit ist der Flächeninhalt der Verbindungsfläche des Halbleiterinselmaterials (d. h. einer III-Nitridinsel) näherungsweise größer als der Flächeninhalt der Verbindungsfläche der Trägerstruktur. Die mehreren Halbleiterinseln umfassen freie Oberflächen 23, die im Wesentlichen innerhalb derselben horizontalen Ebene liegen.
  • Wegen der ausgewählten Entfernung von Bereichen der Verbindungsgrenzfläche zwischen der Trägerstruktur und dem Halbleitermaterial können die Halbleiterinseln 13b der Zwischenstruktur 70 eine Verspannungsrelaxation ausführen. Die ausgewählte Entfernung der Verbindungsgrenzfläche 25 entfernt die Verbindungsfläche der Trägerstruktur und legt die Verbindungsfläche des Halbleitermaterials frei. Die ausgewählte laterale Entfernung der Trägerstruktur entfernt den Bestandteil, der die Verspannung in den Halbleiterinseln erhält. Somit kann das Halbleitermaterial bei Entfernung der Verbindungsfläche der Trägerstruktur eine Verspannungsrelaxation erfahren.
  • In der in 1G dargestellten Ausführungsform sind die erhöhten Inseln aus Halbleitermaterial schematisch über Pfeile 29 in der Weise gezeigt, dass sie sich bei der selektiven Entfernung der Trägerstruktur ausdehnen. In dieser nicht einschränkenden beispielhaften Ausführungsform umfasst das Halbleitermaterial im Wesentlichen einphasiges durch Druck verspanntes Indiumgalliumnitrid (z. B. mit einem Indiumprozentsatz von 25%, In0,25Ga0,75N), das bei Entfernung eines Teils der die Verspannung erhaltenden Trägerstruktur einen gewissen Grad der Druckspannung lösen und sich in Richtung eines Gleichgewichtsspannungswerts ausdehnen kann. In Ausführungsformen der Erfindung, in denen die verbundene Halbleiterschichtstruktur unter Zugspannung steht (z. B. AlGaN und GaN unter Zugspannung), zieht sich der Halbleiter beim selektiven Entfernen von Teilen des Trägerstruk turmaterials auf einen Gleichgewichtsspannungswert zusammen.
  • In 1F' ist eine alternative Ausführungsform der Entfernung der Opferschicht der Trägerstruktur 1 veranschaulicht. In dieser Ausführungsform wird die Opferschicht nicht durch den zuvor beschriebenen anisotropen/isotropen Prozess, sondern nur unter Nutzung von isotropem Ätzen geätzt. Das isotrope Einschrittätzen der alternativen Ausführungsform erzeugt üblicherweise eine Trägerstruktursäule 11a, die im Vergleich zu der schmalen Verbindungsfläche der Trägerstruktur an der Basis der Opferschicht wesentlich breiter ist.
  • 2 zeigt eine Draufsicht einer beispielhaften Ausführungsform der unter Nutzung der zuvor beschriebenen Verfahren hergestellten im Wesentlichen einphasigen Halbleiterinseln mit verringerten Verspannungen. 2 veranschaulicht die Halbleiterinseln beim Abschluss des Ätzens des Halbleitermaterials sowie des Ätzens eines Teils der Trägerstruktur (d. h., dies ist eine Draufsicht der Struktur aus 1G oder 1F'). In der gezeigten Ausführungsform liegen die Halbleiterinseln (d. h. III-Nitridinseln) mit verringerten Verspannungen 203 über der Trägerstruktur 201. Außerdem zeigt die Ansicht 207 eine vergrößerte Ansicht des Gebiets 205 zur näheren Untersuchung einer einzelnen isolierten Halbleiterinselstruktur mit den Dimensionen x und y, wobei jede Insel durch den Abstand d von der Nachbarinsel getrennt ist.
  • Die Halbleiterinselstrukturen in 2 sind mit gleich bemessenen Querseiten x und y gezeigt, die mehrere quadratische Inseln bilden, wobei aber gewürdigt werden sollte, dass die Halbleiterinseln je nach nachfolgender Verwendung des Materials verschiedene Größen und Dimensionen annehmen können. In bestimmten Ausführungsformen der Er findung werden die Dimensionen x und y der im Wesentlichen entspannten Inseln so gewählt, dass sie der Größe einer auf der freiliegenden freien Fläche der Halbleiterinsel herzustellenden Vorrichtung mit verringerten Verspannungen entsprechen. Zum Beispiel kann die Chipgröße in Ausführungsformen, in denen die entspannten Inseln für die Herstellung von elektronischen Bauelementen, von Photovoltaikbauelementen, von optischen Bauelementen oder von optoelektronischen Bauelementen genutzt werden, in der Größenordnung von weniger als ca. 2,5 × 105 μm2, alternativ in der Größenordnung von ca. 6,25 × 104 μm2 oder alternativ in der Größenordnung von weniger als ca. 1 × 104 μm2 liegen. Als ein nichteinschränkendes Beispiel für die Laserdiodenherstellung kann die Größe der Inseln so ausgelegt werden, dass sie der Breite und Länge der gewünschten Hohlraumstruktur entspricht.
  • Der Abstand der Inseln d ist ebenfalls ein wichtiger Parameter. Falls die über der Trägerstruktur liegende verspannte Halbleiterschicht unter Druckspannung steht, z. B., falls es sich um transferiertes InGaN handelt, das anfangs auf GaN gewachsen ist, dehnt sich das III-Nitridmaterial bei Verringerung der Verspannung aus, sodass zwischen den Inseln ein gewisser Abstand erforderlich ist, um diese Ausdehnung zu berücksichtigen. Ein weiterer Faktor, der den Abstand der Inseln bestimmt, beruht auf Betrachtungen, die für die Herstellung von hochwertigem Halbleitermaterial in den nachfolgenden lateralen Überwachsprozessphasen notwendig sind. Falls der Abstand d zwischen den im Wesentlichen entspannten Inseln übermäßig ist, können sich die lateralen Überwachsfronten von getrennten Inseln mit einer gewissen Neigung oder Verdrehung in dem Kristall vereinigen, was die Qualität des Kristalls mindern könnte. Ein hochwertiges laterales Überwachsen kann erzeugt werden, wenn der Abstand der Halbleiterinseln kleiner als ca. 100 μm oder alternativ kleiner als ca. 30 μm oder alternativ kleiner als ca. 10 μm ist.
  • Die bisher dargestellten Ausführungsformen der Erfindung haben Verfahren zum Herstellen mehrerer Strukturen beschrieben, die Säulen aus Trägerstrukturmaterial umfassen, auf denen sich Halbleitermaterialinseln erheben. Zum Beispiel umfasst das Halbleitermaterial ein III-Nitrid, wobei das III-Nitridmaterial der Inseln eine verringerte Verspannung und eine im Wesentlichen einzige Zusammensetzung aufweist. Im Folgenden werden weitere Ausführungsformen der Erfindung beschrieben, die die Halbleiterinseln mit verringerter Verspannung zur Herstellung von Halbleiterstrukturen, -vorrichtungen und -substrat nutzen.
  • Anhand von 3A–C wird eine Ausführungsform beschrieben, die die Halbleiterinseln mit verringerten Verspannungen nutzt. Die für Verfahren dieser Ausführungsform genutzte Anfangsstruktur kann gleich der in 1G dargestellten sein, obgleich gewürdigt werden sollte, dass Verfahren der Erfindung gleichfalls auf die in 1F' dargestellte Struktur angewendet werden können.
  • 3A veranschaulicht die Nutzung der (durch eine Strichlinie gezeigten) freien Oberflächen 23 der Halbleiterinseln mit verringerter Verspannung als Keimkristalle für das laterale Wachstum von zusätzlichem Halbleitermaterial. Genauer wird zusätzliches Halbleitermaterial 29 unter Bedingungen wachsengelassen, die laterales Wachstum bevorzugen, wobei sie von den freiliegenden freien Oberflächen 23 der spannungsrelaxierten Halbleiterinseln 13b beginnen. In bestimmten Ausführungsformen kann das Wachstum von den Inselstrukturen in einem stärker vertikalen Wachstumsmodus begonnen werden und nach Erhalten einer gewünschten vertikalen Höhe in einen stärker lateralen Wachstumsmodus gewechselt werden, während alternativ von Anfang an ein lateraler Wachstumsmodus genutzt werden kann. In bestimmten Ausführungsformen kann ein vertikaler Anfangswachstumsmodus genutzt werden, um Seitenkristallflächen 31 zu erzeugen, von denen ein laterales Wachstum begonnen werden kann. Außerdem können die Wachstumsbedingungen so gewählt werden, dass sie einen Wachstumsmodus liefern, der sowohl laterale als auch vertikale Komponenten enthält. Bedingungen, die zum Erhalten vertikaler und lateraler Wachstumsmodi geeignet sind, sind im Gebiet bekannt.
  • Somit zeigt 3A eine frühe Phase in dem lateralen Wachstum von den freien Oberflächen 23 der Halbleiterinseln 13b, wobei von den freien Oberflächen 23 zusätzliches lateral wachsendes Halbleitermaterial 29 Keime bildet, um laterale Kristallwachstumsfronten 31 herzustellen. Es ist zu erwarten, dass zusätzliches Halbleitermaterial 29, das während des lateralen Wachstumsprozesses abgelagert wird, Eigenschaften des Materials, auf dem es Keime bildet, erbt.
  • Als ein nichteinschränkendes Beispiel und zur Weiterentwicklung des Konzepts der Vererbung von Kristalleigenschaften ist zu erwarten, dass lateral gewachsenes zusätzliches III-Nitridmaterial, das aus III-Nitridinseln wachsengelassen worden ist (d. h. InGaN-Keimkristalle), eine verringerte Verspannung und im Wesentlichen eine einzige Zusammensetzungsphase aufweist (d. h. im Wesentlichen phasentrennungsfrei ist). Da das zusätzliche III-Nitridmaterial aus dem III-Nitridinselmaterial mit verringerten Verspannungen geimpft wird, ist außerdem zu erwarten, dass das zusätzliche III-Nitridmaterial mit einer größeren Dicke und mit einem höheren Prozentsatz Indium bei verringerter Wahrscheinlichkeit, dass eine Phasentrennung einzusetzen beginnt, abgelagert werden kann. In bestimmten Ausführungsformen umfassen die III-Nitridinseln ein im Wesentlichen einphasiges Indiumgalliumnitrid mit einem Indiumprozentsatz von weniger als ca. 25%, während das zusätzliche III-Nitridmaterial im Wesentlichen einphasiges Indiumgalliumnitrid mit einem Indiumprozentsatz von mehr als ca. 25% umfasst. Das zusätzliche III-Nitridmaterial 29 kann je nach der erforderlichen Wachstumsrate und der gewünschten Gesamtschichtdicke unter Nutzung von MOCVD oder alternativ von HVPE abgelagert werden.
  • Es wird angemerkt, dass in der Realität, obgleich zusätzliches Halbleitermaterialwachstum beträchtlich von den freien Oberflächen der Halbleiterinseln ausgeht, wegen des fehlenden Maskierungsmaterials, das die zusätzlichen Oberflächen der Halbleiterinseln verbirgt, ein Grad der Ablagerung auf anderen Oberflächen der Halbleiterinseln aus 3A auftreten kann. Allerdings wird in bestimmten Ausführungsformen, die eine Ätzstoppschicht 9 enthalten, der Ätzstopp so gewählt, dass die Keimbildung zusätzlicher Halbleitermaterialien im Wesentlichen verhindert wird, wobei diese keimbildungshemmenden Materialien üblicherweise als Anti-Surfactants bezeichnet werden, wobei im Gebiet bekannt ist, dass für das III-Nitridmaterialsystem dielektrische Materialien wie etwa Siliciumdioxide und Siliciumnitride solche Anti-Surfactant-Eigenschaften besitzen.
  • Der Grad der Ablagerung auf unerwünschten Flächen (d. h. auf anderen Kristallflächen als den freien Oberflächen 23) kann mit zunehmender Menge an zusätzlichem Halbleitermaterial 1, das von der freien Oberfläche der Halbleiterinseln gebildet wird, ebenfalls abnehmen. Während der laterale Wachstumsprozess fortgesetzt wird, wächst das zusätzliche Halbleitermaterial lateral weiter, wobei die Wachstumsfronten 33, wie in 3B dargestellt ist, zu dem Koaleszenzpunkt hin konvergieren. Während der Konvergenz der Wachstumsfronten kann es in den Bereichen in der Nähe der Trägerstruktur und der Seitenkristallflächen zur Erschöpfung der Gasphase kommen, da die Vorläufergase nicht wirksam kombinieren und reagieren können, wodurch die weitere Ablagerung von Halbleitermaterialien in diesen Bereichen in gewissem Umfang verhindert wird.
  • 3B veranschaulicht den lateralen Wachstumsprozess in der Phase der Koaleszenz des zusätzlichen Halbleitermaterials 29 zum Ausbilden einer im Wesentlichen ununterbrochenen Lage aus Halbleitermaterial, die z. B. ein III-Nitrid wie etwa InGaN, AlGaN usw. umfasst. Die Halbleiterwachstumsfronten 31 konvergieren und vereinigen sich am Ort 33, um eine einzige zusammengewachsene Lage aus zusätzlichem Halbleitermaterial zu bilden. Die räumliche Anordnung, die Größe und die Struktur der freien Oberflächen der Halbleiterinseln 23 wurden vorzugsweise in der Weise optimiert, dass ein (wie zuvor dargelegter) hochwertiger lateraler Wachstumsprozess gefördert wird, wobei die Plattformen z. B. eine Größe, Form und Verteilung aufweisen, die eine Kristallneigung/Verdrehung vor der Koaleszenz verhindern, was eine weitere Bildung von Kristalldefekten im Wesentlichen verhindert.
  • Es wird angemerkt, dass die Verfahren der Ausführungsform nicht nur zur Ausbildung einer ununterbrochenen Halbleitermaterialschicht, sondern auch zur Ausbildung mehrerer entleerter Bereiche 35, die sich zwischen dem zusammengewachsenen Halbleitermaterial befinden, führt. Die räumliche Ausdehnung der entleerten Bereiche hängt von der Verteilung und Dichte der Halbleiterinseln ab, wobei der Grad der lateralen Wachstumsprozesse das vertikale gegenüber dem lateralen Wachstum während der Koaleszenzwachstumsphase fördert.
  • Bei der Koaleszenz der Halbleiterlage kann der Wachstumsmodus auf Wunsch so geändert werden, dass er stärker vertikal ist, um eine ununterbrochene Lage mit einer gewünschten Dicke herzustellen, wie sie in 3C gezeigt ist. Die Dicke der resultierenden Schicht 1 kann kleiner als ca. 1 μm oder als ca. 100 μm oder als ca. 500 μm oder als ca. 1000 μm sein.
  • Die resultierende ununterbrochene Halbleiterschicht 37 kann für die Herstellung von elektronischen Bauelementen, von Photovoltaikbauelementen, von optischen Bauelementen oder von optoelektronischen Bauelementen usw. genutzt werden. In alternativen Ausführungsformen der Erfindung kann entweder ein Teil der ununterbrochenen Halbleiterschicht oder die gesamte ununterbrochene Halbleiterschicht von der Zwischenstruktur 110 transferiert werden, um freistehende Substrate oder Verbundsubstrate zu erzeugen. Der Transferprozess kann mit der Lösung eines Teils der ununterbrochenen Schicht fortschreiten und kann außerdem Verbindungstechniken enthalten.
  • In bestimmten Ausführungsformen kann ein Teil der Halbleiterschicht 37 durch Ionenimplantations- und Trennungstechniken, z. B. unter Verwendung von als SMART-CUTTM bezeichneten Techniken, von der Zwischenstruktur 110 gelöst werden. Solche Prozesse sind z. B. ausführlich in US RE39.484 , US 6.303.468 , US 6.335.258 , US 6.756.286 , US 6.809.044 und US 6.946.365 beschrieben, deren Offenbarungen hier für alle Zwecke in ihrer Gesamtheit durch Literaturhinweis eingefügt sind.
  • Kurz gesagt, die Oberfläche 39 der ununterbrochenen Halbleiterschicht 37 für Ionen (z. B. Wasserstoff, Helium usw.), wie sie in 3C durch die Pfeile 41 dargestellt sind, liegt frei, wobei sie eine Schwächezone 43 bildet.
  • Die Tiefe d der Schwächezone in der ununterbrochenen Schicht kann geändert werden und hängt von den Parametern des Implantationsprozesses ab. Nachfolgend wird die implantierte Zwischenstruktur 110 weiterer Energie (z. B. Wärmeenergie, mechanischer Energie, chemischer Energie) ausgesetzt, um einen Teil der im Wesentlichen ununterbrochenen Schicht aus Halbleitermaterial 37 in der Schwächezone zu lösen. In beispielhaften Ausführungsformen kann der Lösungsprozess in Verbindung mit dem Verbinden eines Teils der Schicht 37 mit einem zweiten Trägerwafer stattfinden.
  • In bestimmten Ausführungsformen der Erfindung wird das zusätzliche Halbleitermaterial 37 mit einer ausreichenden Dicke, damit es selbsttragend ist, z. B. mit mehr als ca. 300 μm für III-Nitride, abgelagert, wobei in diesen Ausführungsformen kein sekundärer Trägerwafer erforderlich ist. In einer alternativen Ausführungsform der Erfindung, in der ein Teil des zusätzlichen Halbleiermaterials, das von der im Wesentlichen zusammenhängenden Halbleitermaterialschicht entfernt werden soll, keine ausreichende Dicke aufweist, um selbsttragend zu sein, wird daraufhin die Oberfläche 39 der ununterbrochenen Schicht zur mechanischen Unterstützung mit einem Sekundärträger verbunden. In beiden Ausführungsformen und als nichteinschränkendes Beispiel kann ein III-Nitridsubstrat (entweder freistehend oder Verbund) hergestellt werden, das je nach der Polarität des anfangs mit der Trägerstruktur aus 1A verbundenen Materials eine obere freiliegende Oberfläche umfassen kann, die Ga-polar, N-polar, -halbpolar oder -nichtpolar umfasst.
  • In alternativen Ausführungsformen der Erfindung nutzen die Lösungsprozesse für den Transfer der ununterbrochenen Halbleitermaterialschicht die oben erwähnten mehreren entleerten Gebiete 35 in der Zwischenstruktur 110 (3C). Die entleerten Gebiete können innerhalb der Struktur als lokalisierte abgeschwächte Zonen wirken, wodurch die Anwendung externer Energie auf die entleerten Gebiete zur Lösung der ununterbrochenen Halbleiterschicht 37 von der verbleibenden Struktur führen kann. In bestimmten Ausführungsformen wird die Trennung dadurch ausgeführt, dass auf die Zwischenstruktur 110 eine (z. B. thermische, chemische und mechanische) äußere Kraft 45 in der Weise ausgeübt wird, dass die ununterbrochene Halbleiterschicht 37 getrennt wird. Wie in der vorherigen Ausführungsform erwähnt wurde, kann der Prozess des Lösens das Verbinden der Oberfläche 39 der ununterbrochenen Halbleiterschicht mit einem zweiten Träger enthalten.
  • Anhand der 4A–4E wird nun eine alternative Ausführungsform beschrieben, die die Halbleiterinseln mit verringerten Verspannungen zur Herstellung im Wesentlichen ununterbrochener Halbleitermaterialschichten nutzt. Wie in den vorhergehenden Ausführungsformen kann die Anfangsstartstruktur gleich der in 1G dargestellten sein, obgleich wieder gewürdigt werden sollte, dass Verfahren der Erfindung gleichfalls auf die in 1F' dargestellte Struktur angewendet werden können.
  • Die alternative Nutzung der Halbleiterinseln mit verringerten Belastungen unterscheidet sich von den zuvor beschriebenen dadurch, dass außerdem ein zusätzlicher Rückfüll- und Planarisierungsprozess genutzt werden kann. Das Rückfüllmaterial wird in der Weise gewählt, dass es die Keimbildung von zusätzlichem Halbmaterial im Wesentlichen verhindert, sodass die für weiteres Halbleitermaterial genutzten Halbleiterinseln (d. h. Keimkristalle) bei der Planarisierung des Rückfüllmaterials nur die freie Oberfläche der Halbleiterinseln umfassen, während die anderen möglichen weniger bevorzugten Oberflächen der Halblei terinseln maskiert werden und somit für das Anfangswachstum nicht zur Verfügung stehen.
  • Die Ausführungsform beginnt wie in 4A dargestellt mit der Ablagerung und dem Wiederverflüssigen eines Rückfüllmaterials 47 über einer Zwischenstruktur 120 (1G). Wegen der geometrischen Form der Zwischenstruktur 120 sind die geätzten Teile der Zwischenstruktur unter Verwendung von Standardablagerungstechniken schwer vollständig zu füllen, ohne dass wegen des Schattens der erhöhten Halbleiterinseln über der darunterliegenden Trägerstruktur mehrere unerwünschte Leerräume 49 ausgebildet werden. Außerdem ist die Oberfläche der Zwischenstruktur 120 wegen der wesentlichen Übereinstimmung üblicher Ablagerungstechniken nicht planar, was weitere Prozessphasen erfordert, um eine gewünschte Oberfläche für das nachfolgende Wachstum zu erzeugen. Somit können Standardablagerungstechniken wie etwa PECVD, PVD allein nicht ausreichen und müssen Techniken genutzt werden, die die Ablagerung von wiederverflüssigbarem Glasmaterial und die Planarisierung nutzen, wobei solche Techniken, z. B. aus US 6.214.698 und US 5.225.358 , im Gebiet gut bekannt sind.
  • Kurz gesagt, das wieder verflüssigbare Glasmaterial 47 wird über der gesamten Zwischenstruktur abgelagert und daraufhin über die Wiederverflüssigungstemperatur (d. h. über die Glasübergangstemperatur, bei der das Glas stärker einer Flüssigkeit ähnlich ist) erwärmt, wobei an diesem Punkt, wie in 4A dargestellt ist, die Mehrzahl der Leerräume entfernt werden, wobei die Richtungspfeile 51 die Flussrichtung des Glasmaterials oberhalb der Glasübergangstemperatur angeben. Solche Glasmaterialien können Niedertemperaturoxide (LTO), Phosphorsilikatgläser (PSG), Borsilikat (BSG), Borphosphorsilikatgläser (BPSG), Polyimide, quasi anorganische SOG-Siloxane (Me thyl-, Ethyl-, Phenyl-, Butyl, dotiert, undotiert), rein anorganische SOG und Silikate (dotiert oder undotiert) umfassen. In beispielhaften Ausführungsformen wird wegen der besseren Materialeigenschaften und dem optimalen Temperaturverhalten BPSG als das wiederverflüssigbare Glas genutzt. BPSG kann unter Nutzung verschiedener im Gebiet bekannter Verfahren einschließlich CVD, PECVD, Schleuderbeschichtungstechniken usw. abgelagert werden.
  • Die Zwischenhalbleiterstruktur 120 wird (z. B. mit einem Brennofen, einem Ofen, einem Abscheidereaktor) erwärmt, um die Viskosität des Glasmaterials zu verringern, wobei die Wiederverflüssigungstemperatur von der Zusammensetzung des Glasmaterials abhängt. Zum Beispiel hängt die Wiederverflüssigungstemperatur von BPSG von dem Prozentsatz von Bor und Phosphor ab, wobei die Wiederverflüssigungstemperatur als ein nichteinschränkendes Beispiel für ca. 4% B und ca. 4% P über ≈ 800°C liegt.
  • Um überschüssiges Glasmaterial zu entfernen, um die Zwischenstruktur 130 zu planarisieren (4B) und um wie in 4C dargestellt die Zwischenstruktur 140 herzustellen, können eine Anzahl von Verfahren genutzt werden. In bestimmten Verfahren kann ein Rückätzprozess genutzt werden, der nasschemisches oder trockenchemisches Ätzen nutzt. Allerdings kann ein Planarisierungsätzprozess wegen möglicher Verschiedenheit der Ätzwiderstände zwischen den Halbleiterinseln und dem Glasmaterial kompliziert sein. In alternativen Verfahren wird chemisch-mechanisches Polieren (CMP) genutzt; eine solche Technik kann z. B. in Ausführungsformen erwünscht sein, die die III-Nitride umfassen, da das III-Nitridmaterial physikalisch wesentlich härter als das Glasmaterial sein kann. Somit kann das III-Nitridmaterial das Entfernen von weiterem Material beim Freilegen freier Oberflächen 23 von dem Glasmaterial, wie in 4C dargestellt ist, im Wesentlichen verhindern.
  • Beim Abschluss des Planarisierungsprozesses umfasst die Zwischenstruktur 140 eine freiliegende Oberfläche, die freie Oberflächen 23 der Halbleiterinseln (z. B. InGaN) mit verringerter Verspannung und im Wesentlichen phasentrennungsfreiem Material umfasst. Die Halbleiterinseln sind von Glasmaterial 47 umgeben, das die Keimbildung von weiterem Halbleitermaterial im Wesentlichen verhindern kann.
  • Die Zwischenstruktur 140 (4C) kann auf eine Anzahl von Arten genutzt werden. In einer Ausführungsform kann eine (in Strichlinien gezeigte) Vorrichtungsstruktur 53 auf den freien Oberflächen der mehreren Halbleiterinseln abgelagert werden. In dem nichteinschränkenden Fall von Halbleitern polarer III-Nitride kann die freie Oberfläche je nach der Polarität des transferierten Materials aus 1A Ga-polares oder N-polares Material umfassen. Somit können die abgelagerten Vorrichtungsstrukturen je nach der besonderen erforderlichen Anwendung wegen der Polaritätsvererbung von dem Keimkristall entweder N-polar oder Ga-polar sein. Die Vorrichtungsstruktur kann mehrere Schichten und Materialien umfassen und als verschiedene zuvor dargelegte Vorrichtungsklassen wirken. Da das die Halbleiterinseln umgebende Glasmaterial so gewählt werden kann, dass es als Anti-Surfactant wirkt, kann das Glasmaterial die Ablagerung von weiterem Halbleitermaterial auf dem Glasmaterial während der Ausbildung der Vorrichtungsstrukturen im Wesentlichen verhindern.
  • In alternativen Ausführungsformen der Erfindung umfasst die Oberfläche 55 der Zwischenstruktur 140 laterale Überwachs-Keimgebiete, die die freie Oberfläche der Inselmaterialien umfassen, und maskierte Gebiete, die das Glasmaterial umfassen, d. h. eine Oberfläche, die gleichwertig der im Stand der Technik für hochwertige laterale Überwachstechniken üblicherweise genutzten ist.
  • 4D zeigt eine frühe Phase im lateralen Überwachsprozess von den freien Oberflächen 23 der Halbleiterinseln. Das zusätzliche übergewachsene Halbleiterüberwachsmaterial 29 bildet von den freien Oberflächen 23 Keime mit lateralen Kristallwachstumsfronten 31. Es ist zu erwarten, dass zusätzliches Halbleitermaterial 29, das während des lateralen Wachstumsprozesses abgelagert wird, die Eigenschaften des Materials, auf dem es Keime bildet, erbt, wobei wie zuvor erwähnt gleichfalls zusätzliches Material durch zuvor skizzierte Ablagerungsverfahren abgelagert werden kann.
  • Wie im Gebiet bekannt ist, kann das laterale Wachstum von den Halbleiterinselstrukturen je nach dem gewünschten Prozess in einem stärker vertikalen Wachstumsmodus oder in einem stärker lateralen Wachstumsmodus oder in einem Gemisch davon begonnen werden. In der in 4D dargestellten beispielhaften Ausführungsform kann das Wachstum von zusätzlichem Halbleitermaterial, wie die Pfeile 57 zeigen, die die Wachstumsrichtung angeben, auf laterale Weise erhalten werden. Das Glasmaterial zwischen den Wachstumsfronten kann die Keimbildung von zusätzlichem Material im Wesentlichen verhindern, wobei die Technik außerdem zur Verringerung von Kristalldefekten in dem erzeugten Material führen kann. Wie in den vorhergehenden Ausführungsformen sind die im Wesentlichen phasentrennungsfreien Halbleiterinseln mit verringerten Verspannungen so bemessen und beabstandet, dass bei der Koaleszenz der Kristallwachstumsfronten ein hochwertiger Kristall sichergestellt wird.
  • Bei der Koaleszenz der Halbleiterlage kann der Wachstumsmodus auf Wunsch auf einen stärker vertikalen geändert werden, um, wie in 4E gezeigt ist, eine ununterbrochene Lage mit einer gewünschten Dicke zu erzeugen. Die resultierende im Wesentlichen ununterbrochene Halbleiterschicht 37 kann eine wie zuvor skizzierte Dicke haben und weist verringerte Verspannungen auf, da die für das Wachstum genutzten Keime III-Nitrid mit verringerter Verspannung umfassen.
  • Wie zuvor skizziert wurde, kann die resultierende im Wesentlichen ununterbrochene Halbleitermateriallage auf eine Vielzahl von Arten einschließlich zur Ausbildung von Vorrichtungen und Substraten (freistehend oder Verbund) genutzt werden. In bevorzugten Ausführungsformen werden Teile des Halbleitermaterials, wie zuvor beschrieben und in 4E gezeigt wurde, für die Bildung eines Verbundsubstrats (z. B. unter Nutzung von Ionenimplantation) von der Zwischenstruktur 160 gelöst.
  • Es werden nun zahlreiche Beispielen beschrieben, um weitere Ausführungsformen der Erfindung zu veranschaulichen. Selbstverständlich dienen die physikalischen Parameter (z. B. Zeiten, Temperaturen usw.) in den folgenden Beispielen nur zur Veranschaulichung und nicht zur Einschränkung.
  • BEISPIEL 1
  • In 1A wird ein Verbundsubstrat 5, das eine Saphirbasis 17 (mit ”0001”-Orientierung) mit einer 2-μm-Oberflächenschicht aus Ga-polarem Galliumnitrid 15 umfasst, als die Ablagerungsbasis für die nachfolgende verspannte Halbleiterschicht genutzt. Die verspannte Halbleiterschicht 13 umfasst In0,15Ga0,85N, das durch MOCVD bei einer Temperatur von 700°C bis zu einer Dicke von ca. 20 nm wachsengelassen wird. Wegen der großen Gitterfehlanpassung zwischen dem darunterliegenden GaN des Verbundsubstrats und der In0,15Ga0,85N-Schicht ist in dem In0,15Ga0,85N eine hohe Druckspannung vorhanden, wobei das In0,15Ga0,85N aber, da es unter der kritischen Dicke gehalten wird, ausreichend niedrige Defektdichten in der Größenordnung von 5 × 108 cm–2 enthält.
  • Die Trägerstruktur 1 (1A) umfasst eine (0001-)Saphirbasis 7, eine 300-nm-Ätzstoppschicht 9 auf Siliciumnitridbasis und eine 1-μm-Opferschicht 11, die ein Siliciumdioxidmaterial umfasst. Um sicherzustellen, dass eine hochwertige Verbindung hergestellt werden kann, weist die Verbindungsfläche der Siliciumdioxid-Opferschicht 19 eine Oberflächenrauigkeit von weniger als ca. 15 Å auf. Die Verbindungsfläche der Siliciumdioxid-Opferschicht 19 und die Verbindungsfläche der In0,15Ga0,85N-Schicht 21 werden in direkten Kontakt gebracht und durch die Anwendung von Wärme und Druck wird zwischen den zwei getrennten Schichten wie in 1B gezeigt eine Verbindungsgrenzfläche 25 ausgebildet.
  • Beim Verbinden der Trägerstruktur und der In0,15Ga0,85N-Schicht wird das Verbundsubstrat 5 z. B. unter Nutzung eines Laser-Liftoff durch die Fläche des Saphirs, die der In0,15Ga0,85N-Schicht gegenüberliegt, entfernt. Das verbleibende GaN (die Zwischenschicht 15) des Verbundsubstrats wird unter Nutzung von Ionenätzen auf der Basis von Chlor (ICP) entfernt, sodass die freie Oberfläche der In0,15Ga0,85N-Schicht freigelegt wird und die wie in 1C gezeigte Zwischenstruktur 30 hergestellt wird.
  • Über der freien Oberfläche der In0,15Ga0,85N-Schicht wird eine lichtempfindliche Chemikalie abgelagert und schleuderbeschichtet und diese wie im Gebiet bekannt durch eine Photolithographiemaske mit einer UV-Lichtquelle belich tet. Nach der Belichtung wird die lichtempfindliche Chemikalie in den geeigneten Chemikalien entwickelt, sodass eine Maskierungsschicht 27 gebildet und eine Zwischenstruktur 40 (1D) hergestellt wird.
  • Um diejenigen Teile der In0,15Ga0,85N-Schicht, die durch die Maskierungsschicht 1 freigelegt worden sind, zu entfernen, wird ein ICP-Ionenätzen auf der Basis von Chlor (z. B. BCl3, Cl2, SiCl4) genutzt, wodurch die In0,15Ga0,85N-Schicht in den nichtmaskierten Gebieten entfernt wird, um isolierte In0,15Ga0,85N-Gebiete 13a und die Zwischenstruktur 50 (1E) zu erzeugen. Um Teile der Opferschicht 11 auf der Basis von Siliciumdioxid anisotrop zu entfernen, während die Ätzstoppschicht 5 auf der Basis von Siliciumnitrid, die die Zwischenstruktur 60 bildet, erhalten bleibt, wird ein weiteres Plasma auf der Basis von Fluor (z. B. unter Nutzung eines starken Perfluorkohlenwasserstoffs, z. B. Hexafluorbutadien (C4F6) oder Hexafluorbenzol (C6F6) genutzt (1F).
  • Um die Opferschicht 11 isotrop zu ätzen, wird ein nasschemisches Ätzmittel auf der Basis von Fluorwasserstoffsäure (HF) genutzt, wodurch ausgewählte Bereiche der Opferschicht und der Verbindungsfläche der Trägerstruktur 19 entfernt werden (1G). Das Ätzmittel wird mit der Opferschicht in Kontakt gehalten, bis nur eine Säule aus Material der Trägerstruktur 11a verbleibt, wobei die Opferschicht an diesem Punkt von dem Ätzmittel entfernt wird und in entionisiertem Wasser gespült wird, um irgendwelches verbleibendes Ätzmittel zu entfernen, wodurch, wie in 1G, der Zwischenstruktur 70, dargestellt ist, mehrere erhöhte Halbleiterinselstrukturen erzeugt werden. Die In0,15Ga0,85N-Inseln 1 können sich wegen der Entfernung von Teilen der verspannungserhaltenden Trägerstruktur ausdehnen, was zu den spannungsrelaxierten Inseln der In0,15Ga0,85N-Schicht mit im Wesentlichen einer einzigen Zusammensetzung führt. Wegen des fortschreitenden Transferprozesses sind die im Wesentlichen phasentrennungsfreien In0,15Ga0,85N-Inseln 13b mit verringerten Verspannungen aus 1G dem Wesen nach Wesen N-polar.
  • BEISPIEL 2
  • Viele Aspekte dieses Beispiels sind ähnlich den in dem obigen Beispiel skizzierten, sodass sich die Beschreibung auf jene Bestandteile konzentriert, die von dem vorigen Beispiel verschieden sind.
  • Für die Ablagerung einer 5 μm dicken Schicht aus Ga-polarem GaN mit im Gebiet gut bekannten Verfahren unter Nutzung von MOCVD-Ablagerungstechniken wird ein Anfangswachstumssubstrat genutzt. Daraufhin wird die freiliegende obere Ga-polare Oberfläche der GaN-Schicht mit einer Zwischenträgerstruktur in Kontakt gebracht, um zwischen der Ga-polaren Oberfläche der GaN-Schicht und der Zwischenträgerstruktur eine Verbindungsgrenzfläche herzustellen. Nachfolgend wird das ursprüngliche Wachstumssubstrat unter Nutzung eines Laser-Liftoff entfernt, um ein Verbundsubstrat 5 herzustellen, das die jetzt N-polare Oberflächen-GaN-Zwischenschicht 15 umfasst.
  • Das Verbundsubstrat 5 wird wie in Beispiel 1 skizziert für das Wachstum von In0,15Ga0,85N und für die Ausbildung mehrerer erhöhter Halbleiterinseln wie in 1G dargestellt genutzt. Allerdings sind in diesem Beispiel die In0,15Ga0,85N-Inseln 1 nicht nur im Wesentlichen mit einer einzigen Zusammensetzung spannungsrelaxiert, sondern wegen der Bildung vorhergehenden Verbundsubstrats auch dem Wesen nach Ga-polar.
  • BEISPIEL 3
  • Viele Aspekte dieses Beispiels sind ähnlich den in dem obigen Beispiel skizzierten, sodass sich die Beschreibung auf jene Bestandteile konzentriert, die von dem vorigen Beispiel verschieden sind.
  • Wie schematisch in den Ausführungsformen von 4A–E dargestellt ist, werden die mehreren durch die Verfahren aus Beispiel 1 hergestellten N-polaren Strukturen als Keimkristalle genutzt. Durch Gasphasenabscheidung nach chemischem Verfahren wird ein Borphosphorsilikatglas (BPSG) 47 abgelagert, damit es die Zwischenstruktur 70 aus 1G konform bedeckt, wodurch eine Zwischenstruktur 120 aus 4A erzeugt wird. Die Zwischenstruktur 120 wird über einen Hochtemperaturschmelzofen einem Erwärmungsprozess bis zu einer Temperatur von 850°C ausgesetzt, wobei das BPSG-Glas in dieser Phase wieder verflüssigt wird und die entleerten Gebiete 49 füllt. Ein chemisch-mechanischer Polierprozess mit einem geeigneten Brei wird genutzt, um überschüssiges PGSG zu entfernen und so die freien Oberflächen 23 der In0,15Ga0,85N-Inseln 13b freizulegen, wodurch die Zwischenstruktur 140 (4C) hergestellt wird. Von der freien Oberfläche der In0,15Ga0,85N-Inseln 23 wird ein epitaktisches laterales Überwachsen begonnen, wobei das zusätzliche III-Nitridmaterial 29 In0,25Ga0,75N (4G) umfasst. Bei der Koaleszenz der im Wesentlichen ununterbrochenen In0,25Ga0,75N-Lage werden die Wachstumsbedingungen geändert, um einen stärker vertikalen Wachstumsmodus zu erzeugen und so eine In0,25Ga0,75N-Schicht von 200 μm 37 (4E) herzustellen.
  • Im Gebiet bekannte Verfahren unter Nutzung von SMART CUTTM-Technologien und das Verbinden mit Trägerstrukturen werden genutzt, um einen Teil der In0,25Ga0,75N-Lage zur Verwendung als weitere Verbundsubstrate zu trennen. In die Oberfläche 39 der im Wesentlichen ununterbrochenen Schicht aus Halbleitermaterial 37 werden Ionen 41 implantiert, um eine Schwächezone 43 zu erzeugen. An der Oberfläche 39 wird durch Waferverbindungstechniken ein zusätzliches Trägersubstrat (nicht gezeigt) befestigt und es wird Wärmeenergie angewendet, um einen Teil der ununterbrochenen Halbleitermaterialschicht in der Schwächezone 43 zu trennen.
  • Die oben beschriebenen beispielhaften Ausführungsformen der Erfindung sollen den Umfang der Erfindung nicht beschränken, sondern mehrere Aspekte der Erfindung veranschaulichen. Alle äquivalenten Ausführungsformen sollen im Umfang der Erfindung enthalten sein. Tatsächlich sind für den Fachmann auf dem Gebiet aus der vorstehenden Beschreibung verschiedene Änderungen der Erfindung neben den hier gezeigten und beschriebenen wie etwa alternative nützliche Kombinationen der beschriebenen Bestandteile offensichtlich. Diese Änderungen sollen im Umfang der beigefügten Ansprüche enthalten sein. Überschriften und Legenden sind im Folgenden (und in der Anmeldung als Ganzes) nur zur Klarheit und Zweckmäßigkeit verwendet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 10/460628 A [0006]
    • - US 39484 [0083]
    • - US 6303468 [0083]
    • - US 6335258 [0083]
    • - US 6756286 [0083]
    • - US 6809044 [0083]
    • - US 6946365 [0083]
    • - US 6214698 [0090]
    • - US 5225358 [0090]
  • Zitierte Nicht-Patentliteratur
    • - Mooney u. a. offenbaren in ”Elastic strain relaxation in free-standing SiGe/Si structures” (Applied Physics Letters, 84 (7), S. 1093, 2004) [0007]

Claims (10)

  1. Verfahren zum Verringern der Verspannung in III-Nitridstrukturen, wobei das Verfahren umfasst: Verbinden einer verspannten III-Nitridschicht (13) mit einer Trägerstruktur (1); selektives Ätzen der verspannten III-Nitridschicht (13), um die Trägerstruktur (1) freizulegen; selektives laterales Ätzen der Trägerstruktur (1); und Bilden einer ununterbrochenen III-Nitridschicht (37) mit verringerten Verspannungen durch Ausführen von lateralem Wachstum von ungeätzten Teilen der III-Nitridschicht (13).
  2. Verfahren nach Anspruch 1, gekennzeichnet durch das Ablagern, Wiederverflüssigen und Planarisieren eines wiederverflüssigbaren Glasmaterials auf der Struktur vor dem Schritt des Ausbildens einer ununterbrochenen III-Nitridschicht (37).
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das selektive Ätzen der verspannten III-Nitridschicht (13) unter Nutzung von anisotropem Plasmaätzen ausgeführt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das selektive laterale Ätzen der Trägerstruktur (1) unter Nutzung von nasschemischem Ätzen ausgeführt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerstruktur (1) eine Ätzstoppschicht (9) enthält, die ein dielektrisches Material umfasst, das eine Keimbildung von III-Nitridmaterial im Wesentlichen verhindern kann.
  6. Verfahren nach Anspruch 1, gekennzeichnet durch das Ablagern einer Vorrichtungsstruktur (53) auf der ununterbrochenen III-Nitridschicht (37).
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Teil der ununterbrochenen Schicht (37) aus III-Nitridmaterial unter Nutzung von Ionenimplantation (41) gelöst wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Teil der ununterbrochenen Schicht (37) aus III-Nitridmaterial unter Nutzung der Anwendung von äußerer Energie auf mehrere entleerte Gebiete gelöst wird.
  9. Halbleiterstruktur, die mehrere Halbleiterstrukturen umfasst und enthält: eine III-Nitridinsel (13b) mit verringerten Verspannungen; eine freie Oberfläche (23) der III-Nitridinsel (13b); eine Trägerstruktur (1), die einen oder mehrere Bestandteile umfasst, die ein Basismaterial (7), eine Ätzstoppschicht (9) und eine Opferschicht (11) enthalten; und eine Verbindungsgrenzfläche (25) zwischen einer Verbindungsfläche der III-Nitridinsel (13b), die der freien Oberfläche (23) gegenüberliegt, und einer Verbindungsfläche der Trägerstruktur (1), ein zusätzliches III-Nitridmaterial, das an die freien Oberflächen (23) der III-Nitridinseln (13b) angrenzt und eine im Wesentlichen ununterbrochene Schicht (37) aus III-Nitridmaterial bildet, wobei der Flächeninhalt der Verbindungsfläche der III-Nitridinsel (13b) größer als der Flächeninhalt der Verbindungsfläche der Trägerstruktur (1) ist, wobei die freien Oberflächen (23) der III-Nitridinseln (13b) im Wesentlichen innerhalb derselben horizontalen Ebene liegen und an ihrer Peripherie durch einen Abstand von weniger als 30 μm getrennt sind.
  10. Halbleiterstruktur nach Anspruch 9, dadurch gekennzeichnet, dass die im Wesentlichen ununterbrochene Schicht (37) aus III-Nitridmaterial im Wesentlichen einphasiges Indiumgalliumnitrid mit einem Indium-Prozentsatz von mehr als 25% umfasst.
DE200910042324 2008-09-22 2009-09-21 Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien Active DE102009042324B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9894408P 2008-09-22 2008-09-22
US61/098,944 2008-09-22
FR0805478A FR2936904B1 (fr) 2008-10-03 2008-10-03 Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
FR0805478 2008-10-03

Publications (2)

Publication Number Publication Date
DE102009042324A1 true DE102009042324A1 (de) 2010-04-01
DE102009042324B4 DE102009042324B4 (de) 2013-04-11

Family

ID=40524936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910042324 Active DE102009042324B4 (de) 2008-09-22 2009-09-21 Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien

Country Status (2)

Country Link
DE (1) DE102009042324B4 (de)
FR (1) FR2936904B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012089540A1 (de) * 2010-12-28 2012-07-05 Osram Opto Semiconductors Gmbh Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118304B1 (fr) * 2020-12-22 2023-06-23 Commissariat Energie Atomique Procédé de réalisation d’une couche à base de matériaux III-N

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US39484A (en) 1863-08-11 Improved smoothing-iron
US5225358A (en) 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US6214698B1 (en) 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US6303468B1 (en) 1997-08-12 2001-10-16 Commissariat A L'energie Atomique Method for making a thin film of solid material
US6335258B1 (en) 1996-11-05 2002-01-01 Commissariat A L'energie Atomique Method for making a thin film on a support and resulting structure including an additional thinning stage before heat treatment causes micro-cavities to separate substrate element
US6756286B1 (en) 1997-12-30 2004-06-29 Commissariat A L'energie Atomique Method for transferring a thin film comprising a step of generating inclusions
US6809044B1 (en) 1999-06-30 2004-10-26 Commissariat A L'energie Atomique Method for making a thin film using pressurization
US6946365B2 (en) 2000-12-08 2005-09-20 Commissariat A L'energie Atomique Method for producing a thin film comprising introduction of gaseous species

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6560006B2 (en) * 2001-04-30 2003-05-06 Agilent Technologies, Inc. Two-dimensional photonic crystal slab waveguide
US7812340B2 (en) * 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
FR2894989B1 (fr) * 2005-12-21 2009-01-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite et substrat composite selon ledit procede
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US39484A (en) 1863-08-11 Improved smoothing-iron
US5225358A (en) 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US6335258B1 (en) 1996-11-05 2002-01-01 Commissariat A L'energie Atomique Method for making a thin film on a support and resulting structure including an additional thinning stage before heat treatment causes micro-cavities to separate substrate element
US6303468B1 (en) 1997-08-12 2001-10-16 Commissariat A L'energie Atomique Method for making a thin film of solid material
US6756286B1 (en) 1997-12-30 2004-06-29 Commissariat A L'energie Atomique Method for transferring a thin film comprising a step of generating inclusions
US6809044B1 (en) 1999-06-30 2004-10-26 Commissariat A L'energie Atomique Method for making a thin film using pressurization
US6214698B1 (en) 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US6946365B2 (en) 2000-12-08 2005-09-20 Commissariat A L'energie Atomique Method for producing a thin film comprising introduction of gaseous species

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mooney u. a. offenbaren in "Elastic strain relaxation in free-standing SiGe/Si structures" (Applied Physics Letters, 84 (7), S. 1093, 2004)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012089540A1 (de) * 2010-12-28 2012-07-05 Osram Opto Semiconductors Gmbh Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
CN103262268A (zh) * 2010-12-28 2013-08-21 奥斯兰姆奥普托半导体有限责任公司 复合衬底、具有复合衬底的半导体芯片和用于制造复合衬底和半导体芯片的方法
US9123528B2 (en) 2010-12-28 2015-09-01 Osram Opto Semiconductors Gmbh Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips
CN103262268B (zh) * 2010-12-28 2016-09-21 奥斯兰姆奥普托半导体有限责任公司 用于制造多个半导体芯片的方法
US9997671B2 (en) 2010-12-28 2018-06-12 Osram Opto Semiconductors Gmbh Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips

Also Published As

Publication number Publication date
FR2936904A1 (fr) 2010-04-09
FR2936904B1 (fr) 2011-01-14
DE102009042324B4 (de) 2013-04-11

Similar Documents

Publication Publication Date Title
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
US8367520B2 (en) Methods and structures for altering strain in III-nitride materials
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
JP6207170B2 (ja) 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法
EP1727190A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
JP2011157272A (ja) 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造
JP2013535090A (ja) 低欠陥密度のエピタキシャル構造のための欠陥キャッピング
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE112013007072T5 (de) Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102016103346A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
JP2012517114A (ja) 半導体材料を形成するためのエピタキシャル方法および構造
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE102009042324B4 (de) Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien
DE112014003803T5 (de) Technische Substrate mit mechanisch schwachen Strukturen und dazugehörige Systeme und Verfahren
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE19838810B4 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE102019116724A1 (de) Finfet-bauelement und verfahren zum bilden desselben
WO2011082857A2 (de) Herstellung eines bauelements
DE19910886B4 (de) Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES, BERNIN, FR

Effective date: 20120905

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120905

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120905

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130712