WO2007074242A1 - Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede - Google Patents

Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede Download PDF

Info

Publication number
WO2007074242A1
WO2007074242A1 PCT/FR2006/002886 FR2006002886W WO2007074242A1 WO 2007074242 A1 WO2007074242 A1 WO 2007074242A1 FR 2006002886 W FR2006002886 W FR 2006002886W WO 2007074242 A1 WO2007074242 A1 WO 2007074242A1
Authority
WO
WIPO (PCT)
Prior art keywords
superstrate
intermediate layer
substrate
heat treatment
silicon
Prior art date
Application number
PCT/FR2006/002886
Other languages
English (en)
Inventor
Bernard Aspar
Chrystelle Lagahe-Blanchard
Original Assignee
Tracit Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracit Technologies filed Critical Tracit Technologies
Priority to DE112006003461T priority Critical patent/DE112006003461T5/de
Priority to US12/087,093 priority patent/US20090301995A1/en
Publication of WO2007074242A1 publication Critical patent/WO2007074242A1/fr
Priority to US13/162,230 priority patent/US8475693B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]

Definitions

  • the present invention relates to the field of the manufacture of multilayer plates and in particular multicouble plates separable or removable, in particular for the manufacture of thin wafers or thin components.
  • the present invention aims to provide manufacturing techniques and structures significantly different from those currently known.
  • the present invention is first of all concerned with a method of manufacturing a plate - shaped structure comprising at least one substrate, a superstrate and at least one intermediate layer interposed between the substrate and the superstrate.
  • this process consists in: forming on a substrate, at least one intermediate layer comprising at least one base material in which are distributed so-called extrinsic atoms or molecules, different from the atoms or molecules of the base material, so to constitute a substructure; applying to this substructure a basic heat treatment such that, in the temperature range of this heat treatment, the presence of the selected extrinsic atoms or molecules in the selected base material results in a structural transformation of said intermediate layer; and assembling a superstrate on said thermally treated interlayer to provide said plate-like structure.
  • the method according to the invention may advantageously consist in applying a heat treatment complementary to said structure, resulting in a consolidation of the bond between the superstrate and said intermediate layer and / or a structural transformation complementary to said intermediate layer.
  • said heat treatment and / or said complementary heat treatment preferably generate a mechanical embrittlement, that is to say an embrittlement to a particular mechanical action, and / or chemical embrittlement, that is to say to say embrittlement to a particular chemical action, and / or thermal embrittlement, i.e. embrittlement to a particular heat treatment, of said intermediate layer.
  • the heat treatment of said intermediate layer preferably gives rise to the formation of micro-bubbles or micro-cavities in this layer.
  • the substrate and / or the superstrate are monocrystalline silicon and the intermediate layer is doped silica.
  • the substrate and / or the superstrate are made of silicon, a semiconductor material of class III-5, silicon carbide (SiC) or gallium nitride (GaN).
  • the base material of said intermediate layer is silica and the extrinsic atoms of this layer are phosphorus or boron atoms thus forming an intermediate layer of phosphosilicate glass ( PSG) or boro-phospho-silicate-glass (BP S.G.).
  • the concentration of phosphorus may advantageously be between 6% and 14%, without however being limited to this particular choice.
  • the boron concentration is preferably between 0 and 4%, without however being limited to this particular choice.
  • the heat treatment is preferably carried out at a temperature between 400 and 1200 ° C, preferably between 900 ° C and 1200 ° C.
  • the method according to the invention may advantageously consist of attaching the superstrate to said intermediate layer by molecular bonding adhesion.
  • the substrate and / or the superstrate preferably comprise, respectively on the side of said intermediate layer, a silicon thermal oxide, or any other protective layer for preferably avoiding or reducing the diffusion of atom between the intermediate layer and the substrate and / or the superstrate.
  • at least some of said micro-bubbles or micro-cavities are open-celled and constitute, for at least some of them, channels.
  • the method according to the invention may advantageously comprise an additional step of reducing the thickness of said superstrate and / or the substrate.
  • the method according to the invention may advantageously comprise an additional step, possibly in several phases, of producing all or part of components or integrated circuits on said superstrate and / or said substrate.
  • the method according to the invention may advantageously comprise an additional step of producing grooves and / or etchings through the superstrate and / or the substrate.
  • the present invention also relates to a method for separating the substrate and the superstrate of said structure.
  • this separation method may advantageously consist in applying forces between the substrate and the superstrate so as to produce the rupture of the intermediate layer between the substrate and the superstrate.
  • said separation process may advantageously consist in etching said intermediate layer so as to obtain at least partial removal of this intermediate layer between the substrate and the superstrate.
  • said separation process may advantageously consist in applying a heat treatment inducing embrittlement of said intermediate layer so as to produce the breaking of the intermediate layer between the substrate and the superstrate.
  • said separation method may advantageously consist of combining at least two of the above effects, that is to say in particular to apply forces between the substrate and the superstrate, and / or chemically etching said intermediate layer and / or to apply heat treatment to said intermediate layer.
  • the present invention also relates to an application of said method to the manufacture of removable structures for the realization of electronic integrated circuits and / or opto-electronic and / or MEMS type, without however being limited to these materials above.
  • Figure 1 shows a cross section of a substructure according to the invention, in an initial state
  • Figure 2 shows a section of the substructure of Figure 1, in a subsequent manufacturing step
  • Figure 3 shows a section of a structure according to the invention
  • - Figure 4 shows a section of the structure of Figure 3, in a subsequent manufacturing step
  • Figure 5 shows a section of the structure of Figure 4, in a subsequent manufacturing step
  • Figure 6 shows a top view of the structure of Figure 5;
  • FIG. 7 shows a section of the structure of Figure 5, in a subsequent manufacturing step
  • - Figure 8 shows a section of the structure of Figure 3, in another subsequent step of manufacture
  • Figure 9 shows a top view of the structure of Figure 8.
  • a substructure 2 is made comprising a wafer-shaped substrate 3 and, on a face 3 a of this substrate, an intermediate layer 4.
  • a heat treatment of substructure 2 is carried out. example in an oven.
  • This step is intended to generate a structural transformation of the intermediate layer 4.
  • This transformation preferably produces a mechanical and / or chemical and / or thermal weakening of the intermediate layer 4.
  • a complementary heat treatment of the structure 1 is preferably carried out for example in an oven.
  • This step may advantageously be aimed at generating a consolidation of the bond between the surface 5a of the superstrate 5 and the intermediate layer 4 and / or, optionally, a complementary structural transformation of this intermediate layer 4.
  • the intermediate layer 4 is in at least one base material in which atoms or so-called extrinsic molecules, different from the atoms or molecules of the base material, and has a composition such that, when a suitable heat treatment is applied to the substructure 2, a structural transformation is preferably produced irreversibly. of this intermediate layer.
  • This structural transformation preferably generates a mechanical and / or chemical and / or thermal weakening of the intermediate layer 4.
  • the substructure 2 may advantageously be obtained in the following manner, by carrying out the following treatments.
  • the substrate 3 may consist of a monocrystalline silicon wafer whose thickness may be of a few hundred microns, for example between five hundred and one thousand microns. Starting from such a substrate 3, this substrate is preferably oxidized so as to obtain a film 6 of silicon thermal oxide on the face 3a, this film 6 being obtainable in an oxidation furnace at a temperature between
  • the layer 6 could be silicon nitride of silicon oxinitride.
  • intermediate treatments can be applied, in particular an RCA chemical cleaning treatment and a chemical mechanical polishing (CRP) operation of the obtained surface can advantageously be carried out.
  • CRP chemical mechanical polishing
  • a layer of silicon oxide containing or doped with a high percentage of phosphorus and / or boron is deposited on the oxidized face 3a of the substrate 3 so as to obtain the intermediate layer 4 composed of a phosphosilicate-glass (PSG) or boro-phosphosilicate-glass (BPSG) type material.
  • PSG phosphosilicate-glass
  • BPSG boro-phosphosilicate-glass
  • the percentage of phosphorus in the material constituting the intermediate layer 4 may be between six and fourteen and / or the percentage of boron in this layer may be between zero and four.
  • Such a deposit can be made according to known techniques, in CVD, LPCVD or PECVD type deposition machines.
  • the intermediate layer 4 thus formed may have a thickness between one and ten microns.
  • a phosphorus-silicate-glass (PSG) deposit at 6.5 percent phosphorus can be produced in a PECVD-type deposition machine at 400 ° C., so as to obtain a layer. intermediate 4 having a thickness of approximately 1.5 microns.
  • PSG phosphorus-silicate-glass
  • substructure 2 above is subjected to a heat treatment in an oven, for example at a temperature of between 400 and 1200 ° C., preferably between 900 and 1200 ° C.
  • the heat treatment can be carried out at a temperature of around 950 ° C. for two hours and under an argon and oxygen or nitrogen atmosphere.
  • a heat treatment in the chosen temperature range, weakens the intermediate layer 4 by the fact that it generates, generally irreversibly, the formation of a gaseous phase consisting of bubbles or micro-cavities 7 in this intermediate layer 4 and correlatively an increase in its thickness.
  • the intermediate layer 4 undergoes a structural transformation and / or becomes spongy or porous.
  • the quantity and the volume of the microbubbles or micro-cavities 7 depend on the composition of the intermediate layer 4 and the conditions of the heat treatment applied to the substructure 2.
  • the microbubbles or micro-cavities 7 generated may be of a volume such that they are open on the side of the face 3a of the substrate 3 and / or on the side of the outer face of the intermediate layer 4.
  • the micro-bubbles or micro-cavities 7 may further optionally be open to each other so as to constitute channels in particular open on the end edges of the intermediate layer 4.
  • the film 6 of thermal oxide can advantageously constitute a barrier to avoid the diffusion of species, in the example of phosphorus and / or boron, between the substrate 3 and the intermediate layer 4.
  • the surface of the intermediate layer 4 can advantageously be subjected to a chemical cleaning treatment, for example a chemical cleaning of the RCA type known per se.
  • a chemical cleaning treatment for example a chemical cleaning of the RCA type known per se.
  • CMP mechano-chemical polishing
  • a complementary layer could also be added.
  • the structure 1. can be obtained in the following manner, by performing the following treatments.
  • the superstrate 5 may consist of a monocrystalline silicon wafer whose thickness may be a few hundred microns, for example between five hundred and one thousand microns.
  • oxidation is preferably carried out so as to obtain a thermal silicon oxide film 8 on the face 5a, this film 8 being obtainable in an oxidation furnace, at a temperature of between 950 and H 0 0 0 C and may have a thickness between 0.5 and 3 microns.
  • the layer 6 could be silicon nitride or silicon oxynitride.
  • an RCA chemical cleaning treatment and a chemical mechanical polishing (CMP) operation of the obtained surface 5a can advantageously be carried out.
  • the substructure 2 and the superstrate 5 are assembled by putting the oxidized face 5a of the superstrate 5 in contact with the intermediate layer 4, so as to obtain a molecular bonding bond.
  • Other bonding techniques could be used, for example by anodic bonding or by an intermediate glue layer.
  • this additional heat treatment may for example be carried out at a temperature between 200 and 1200 ° C.
  • the heat treatment can be carried out at a selected temperature for two hours and under an atmosphere of argon and oxygen or nitrogen.
  • This additional heat treatment may in particular aim to increase the bonding energy of the bonding interface of the structure 1 thus assembled and constitutes a consolidation heat treatment.
  • This additional heat treatment may possibly lead to a complementary transformation of the intermediate layer 4.
  • the thermal oxide film 8 can advantageously constitute a barrier that makes it possible to avoid the diffusion of species, in the phosphorus and / or boron example, between the intermediate layer 4 and the substrate 5 and / or between the intermediate layer. 4 and superstrate 5.
  • Structure 1 composed of a silicon substrate 2 and a silicon superstrate 3 separated by an intermediate layer 4, made of an electrically insulating material.
  • Structure 1 has the following advantages.
  • the intermediate layer 4 is weakened, but is sufficiently resistant, and the interfacial bonds between the intermediate layer 4 and the substrate 3 and the superstrate 5 are sufficiently resistant to apply to the structure 1 subsequent mechanical treatments and / or chemical and / or electro-mechanical and / or electrochemical and / or mechano-chemical or and / or thermal in accordance with the methods usually used in microelectronics, without, however, significantly degrading the intermediate layer 4 and said interfacial bonds.
  • the oxide films 6 and 8 constitute barriers which make it possible to avoid the diffusion of species, in the phosphorus and / or boron example, between the intermediate layer 4 and on the one hand the substrate 3 and on the other hand superstrate 5 during the subsequent treatments applied. FR2006 / 002886
  • the substrate 3 can be considered as a support and carry out subsequent treatments on the superstrate 5.
  • the superstrate can be considered as a support and perform subsequent treatments on the substrate 3. combine these two variants.
  • a treated fine superstrate for example whose thickness is between a fraction of microns and a few tens of microns, one can either set a superstrate
  • Such a reduction in thickness can be achieved by known techniques of grinding, etching, or chemical-mechanical polishing and can also be obtained by a cleavage technique, for example by the method known today commercially under the name of SMART-CUT.
  • a trimming operation of the superstrate 5 could also be performed to obtain good quality edges.
  • the structure 1 can be used for the production of electronic or opto-electronic components or integrated circuits or of the MEMS type on the silicon superstrate 5, taken as such or thinned out.
  • the structure 1, thus treated can be immersed in a suitable etching bath of the intermediate layer 4 and the oxide layer 8, so that the various pellets 11 carrying the different components or circuits 9 separate or individualize. This chemical attack is facilitated by the presence of the grooves 10.
  • the holes 12 may be rectangular and arranged along perpendicular lines so as to partially delimit volumes distributed in a square matrix.
  • the structure 1 thus treated can be immersed in a chemical etching bath of the intermediate layer 4 so that the superstrate 5 separates and constitutes a perforated plate. This chemical attack is facilitated by the presence of the holes 12.
  • the substrate 3 can be reused to serve as a support for a new superstrate 5.
  • the realization of the grooves, holes or etchings could also pass through the oxide layer 8 and reach the intermediate layer 4.
  • the invention is applicable in particular to the production of demountable structures whose substrate and / or superstrate may be chosen, not only from those indicated above, but also from among others silicon, semiconductor materials of class III-5, silicon carbide (SiC) or gallium nitride (GaN).

Abstract

Procédé de fabrication d'une structure en forme de plaque comprenant au moins un substrat (3), un superstrat (5) et au moins une couche intermédiaire (4) interposée entre le substrat et le superstrat, consistant : à former sur un substrat, au moins une couche intermédiaire comprenant au moins un matériau de base dans lequel sont répartis des atomes ou molécules dits extrinsèques, différents des atomes ou molécules du matériau de base, de façon à constituer une sous-structure (2) ; à appliquer à cette sous-structure (2) un traitement thermique de base tel que, dans la plage de température de ce traitement thermique, la présence des atomes ou molécules extrinsèques choisis dans le matériau de base choisi engendre une transformation structurelle de ladite couche intermédiaire ; et à assembler un superstrat (5) sur ladite couche intermédiaire (4) traitée thermiquement, de façon à obtenir ladite structure (1) en forme de plaque. Application du procédé à la fabrication de structures semi-conductrices démontables.

Description

Procédé de fabrication d'une structure démontable en forme de plaque, en particulier en silicium, et application de ce procédé
La présente invention concerne le domaine de la fabrication de plaques multicouches et en particulier plaques multicoucb.es séparables ou démontables, en particulier pour la fabrication de plaquettes fines ou de composants fins.
Dans le domaine des microtechnologies, notamment de la microélectronique, de l' électronique de puissance, de l' opto-électronique et des composants du type MEMS, il est connu d'utiliser des plaquettes de silicium accolées à une couche isolante de type S . O. I. et plus particulièrement des structures démontables comprenant une couche isolante interposée entre un substrat en silicium et un superstrat en silicium. De telles structures démontables sont proposées dans le document FR-A- 2 860 249.
La présente invention a pour objectif de proposer des techniques de fabrication et des structures nettement différentes de celles actuellement connues. La présente invention a tout d' abord pour obj et un procédé de fabrication d'une structure en forme de plaque comprenant au moins un substrat, un superstrat et au moins une couche intermédiaire interposée entre le substrat et le superstrat.
Selon l'invention, ce procédé consiste : à former sur un substrat, au moins une couche intermédiaire comprenant au moins un matériau de base dans lequel sont répartis des atomes ou molécules dits extrinsèques, différents des atomes ou molécules du matériau de base, de façon à constituer une sous-structure ; à appliquer à cette sous-structure un traitement thermique de base tel que, dans la plage de température de ce traitement thermique, la présence des atomes ou molécules extrinsèques choisis dans le matériau de base choisi engendre une transformation structurelle de ladite couche intermédiaire ; et à assembler un superstrat sur ladite couche intermédiaire traitée thermiquement, de façon à obtenir ladite structure en forme de plaque.
Le procédé selon l'invention peut avantageusement consister à appliquer un traitement thermique complémentaire à ladite structure, engendrant une consolidation de la liaison entre le superstrat et ladite couche intermédiaire et/ou une transformation structurelle complémentaire de ladite couche intermédiaire.
Selon l'invention, ledit traitement thermique et/ou ledit traitement thermique complémentaire engendrent de préférence une fragilisation mécanique, c'est-à-dire une fragilisation à une action mécanique particulière, et/ou une fragilisation chimique, c' est-à-dire une fragilisation à une action chimique particulière, et/ou une fragilisation thermique, c'est-à-dire une fragilisation à un traitement thermique particulière, de ladite couche intermédiaire.
Selon l'invention, le traitement thermique de ladite couche intermédiaire engendre de préférence la formation de micro-bulles ou micro-cavités dans cette couche.
Selon une variante de réalisation de l'invention, le substrat et/ou le superstrat sont en silicium monocristallin et la couche intermédiaire est en silice dopée.
Selon une variante préférée de réalisation de l'invention, le substrat et/ou le superstrat sont en silicium, en un matériau semiconducteur de la classe III-5, en carbure de silicium (SiC) ou en nitrure de gallium (GaN).
Selon une variante préférée de réalisation de l'invention, le matériau de base de ladite couche intermédiaire est de la silice et les atomes extrinsèques de cette couche sont des atomes de phosphore ou de bore formant ainsi une couche intermédiaire de phospho-silicate-glass (P. S. G.) ou de boro-phospho-silicate-glass (B. P. S . G.).
Selon l'invention, la concentration du phosphore peut avantageusement être comprise entre 6% et 14%, sans cependant être limitée à ce choix particulier. Selon, l'invention, la concentration de bore est de préférence comprise entre 0 et 4%, sans cependant être limitée à ce choix particulier.
Selon l'invention, le traitement thermique est de préférence réalisé à une température comprise entre 400 et 1200 °C, de préférence entre 900°C et 1200°C.
Le procédé selon l'invention peut avantageusement consister à attacher le superstrat à ladite couche intermédiaire par collage par adhésion moléculaire. Selon l'invention, le substrat et/ou le superstrat comportent de préférence, respectivement, du côté de ladite couche intermédiaire, un oxyde thermique de silicium, ou tout autre de couche de protection pour de préférence éviter ou réduire la diffusion d'atome entre la couche intermédiaire et le substrat et/ou le superstrat. Selon l'invention, au moins certaines desdites micro-bulles ou micro-cavités sont à alvéoles ouvertes et constituent, au moins pour certaines d'entre elles, des canaux.
Le procédé selon l'invention peut avantageusement comporter une étape supplémentaire de réduction de l'épaisseur dudit superstrat et/ou du substrat.
Le procédé selon l'invention peut avantageusement comporter une étape supplémentaire, éventuellement en plusieurs phases, de réalisation de tout ou partie de composants ou circuits intégrés sur ledit superstrat et/ou ledit substrat. Le procédé selon l'invention peut avantageusement comporter une étape supplémentaire de réalisation de rainures et/ou de gravures au travers du superstrat et/ou du substrat.
La présente invention a également pour objet un procédé de séparation du substrat et du superstrat de ladite structure. Selon l'invention, ce procédé de séparation peut avantageusement consister à appliquer des forces entre le substrat et le superstrat de façon à produire la rupture de la couche intermédiaire entre le substrat et le superstrat. Selon l'invention, ledit procédé de séparation peut avantageusement consister à attaquer chimiquement ladite couche intermédiaire de façon à obtenir l'enlèvement au moins partiel de cette couche intermédiaire entre le substrat et le superstrat. Selon l'invention, ledit procédé de séparation peut avantageusement consister à appliquer un traitement thermique induisant une fragilisation de ladite couche intermédiaire de façon à produire la rupture de la couche intermédiaire entre le substrat et le superstrat.
Selon l'invention, ledit procédé de séparation peut avantageusement consister à combiner au moins deux des effets ci- dessus, c' est-à-dire en particulier à appliquer des forces entre le substrat et le superstrat, et/ou à attaquer chimiquement ladite couche intermédiaire et/ou à appliquer un traitement thermique à ladite couche intermédiaire. La présente invention a également pour objet une application dudit procédé à la fabrication de structures démontables en vue de la réalisation de circuits intégrés électroniques et/ou opto-électroniques et/ou du type MEMS, sans cependant être limitée à ces matériaux ci- dessus.
La présente invention sera mieux comprise à l' étude de structures et de modes de fabrication de telles structures, décrits à titre d' exemples non limitatifs et représentés sur les dessins sur lesquels :
La figure 1 représente une coupe transversale d'une sous- structure selon l'invention, dans un état initial ;
La figure 2 représente une coupe de la sous-structure de la figure 1 , dans une étape ultérieure de fabrication ; La figure 3 représente une coupe d'une structure selon l'invention ; - La figure 4 représente une coupe de la structure de la figure 3 , dans une étape ultérieure de fabrication ;
La figure 5 représente une coupe de la structure de la figure 4, dans une étape ultérieure de fabrication ; T/FR2006/002886
- La figure 6 représente une vue de dessus de la structure de la figure 5 ;
- La figure 7 représente une coupe de la structure de la figure 5, dans une étape ultérieure de fabrication ; - La figure 8 représente une coupe de la structure de la figure 3, dans une autre étape ultérieure de fabrication ;
- Et la figure 9 représente une vue de dessus de la structure de la figure 8.
En référence aux figures 1 à 3, on va tout d'abord décrire les différentes étapes principales de fabrication d'une structure complexe 1 en forme de plaque, présentant par exemple un diamètre d'environ deux cents millimètres.
Comme le montre la figure 1 , selon une première étape, on fabrique une sous-structure 2 comprenant un substrat 3 en forme de plaquette et, sur une face 3a de ce substrat, une couche intermédiaire 4.
Comme le montre la figure 2, selon une deuxième étape, on réalise un traitement thermique de la sous-structure 2 par. exemple dans un four. Cette étape a pour but d'engendrer une transformation structurelle de la couche intermédiaire 4. Cette transformation produit de préférence une fragilisation mécanique et/ou chimique et/ou thermique de la couche intermédiaire 4.
Comme le montre la figure 3 , selon une troisième étape, on fixe sur la couche intermédiaire 4, la face 5a d'un superstrat 5 en forme de plaquette.
On obtient alors la structure 1 montée.
Selon une quatrième étape, on réalise de préférence un traitement thermique complémentaire de la structure 1 par exemple dans un four. Cette étape peut avantageusement avoir pour but d'engendrer une consolidation de la liaison entre la face 5a du superstrat 5 et la couche intermédiaire 4 et/ou, éventuellement, une transformation structurelle complémentaire de cette couche intermédiaire 4.
D'une manière générale, la couche intermédiaire 4 est en au moins un matériau de base dans lequel sont répartis des atomes ou molécules dits extrinsèques, différents des atomes ou molécules du matériau de base, et présente une composition telle que, lorsque l' on applique un traitement thermique adéquat à la sous-structure 2, il se produit, de préférence de façon irréversible, une transformation structurelle de cette couche intermédiaire.
Cette transformation structurelle engendre de préférence une fragilisation mécanique et/ou chimique et/ou thermique de la couche intermédiaire 4.
Selon la première étape précitée, la sous-structure 2 peut avantageusement être obtenue de la manière suivante, en exécutant les traitements suivants.
Le substrat 3 peut être constitué par une plaquette de silicium monocr.istallin dont l' épaisseur peut être de quelques centaines de microns, par exemple comprise entre cinq cents et mille microns. Partant d'un tel substrat 3, on procède de préférence à une oxydation de ce substrat de façon à obtenir une pellicule 6 d'oxyde thermique de silicium sur la face 3a, cette pellicule 6 pouvant être obtenue dans un four d'oxydation, à une température comprise entre
9000C et H OO0C et pouvant présenter une épaisseur comprise entre 0,5 et 3 microns. Néanmoins, la couche 6 pourrait être du nitrure de silicium de l'oxinitrure de silicium.
Optionnellement, des traitements intermédiaires peuvent être appliqués, en particulier un traitement de nettoyage chimique RCA et une opération de polissage mécano-chimique (CRP) de la surface obtenue peuvent avantageusement être réalisés.
Ensuite, on procède au dépôt, sur la face oxydée 3a du substrat 3 , d'une couche d'oxyde de silicium contenant ou dopé par un fort pourcentage de phosphore et/ou de bore, de façon à obtenir la couche intermédiaire 4 composée d'un matériau du type phospho-silicate-glass (PSG) ou de boro-phospho-silicate-glass (BPSG).
A titre d' exemple, le pourcentage de phosphore dans le matériau constituant la couche intermédiaire 4 peut être compris entre six et quatorze et/ou le pourcentage de bore dans cette couche peut être compris entre zéro et quatre. Un tel dépôt peut être réalisé selon des techniques connues, dans des machines de dépôt de type CVD, LPCVD ou PECVD. La couche intermédiaire 4 ainsi constituée peut présenter une épaisseur entre un et dix microns.
En particulier, on peut réaliser un dépôt de phospho-silicate-glass (PSG) à 6,5 pour cent de phosphore dans une machine de dépôt de type PECVD à 400°C, de façon à obtenir une couche . intermédiaire 4 présentant une épaisseur avoisinant 1 ,5 microns.
Selon la deuxième étape précitée, on fait subir à la sous-structure 2 ci-dessus un traitement thermique dans un four, par exemple à un température comprise entre 400 et 12000C, de préférence comprise entre 900 et 12000C.
En particulier, le traitement thermique peut être réalisé à une température avoisinant 950°C, pendant deux heures et sous une atmosphère d'argon et d'oxygène ou d'azote. Compte tenu des matériaux choisis précédemment mentionnés, un tel traitement thermique, dans la plage de température choisie, fragilise la couche intermédiaire 4 par le fait qu'il engendre, en général de façon irréversible, la formation d'une phase gazeuse constituée de micro-bulles ou micro-cavités 7 dans cette couche intermédiaire 4 et corrélativement une augmentation de son épaisseur. De préférence, la couche intermédiaire 4 subit donc une transformation structurelle et/ou devient spongieuse ou poreuse.
La quantité et le volume des micro-bulles ou micro-cavités 7 dépendent de la composition de la couche intermédiaire 4 et des conditions du traitement thermique appliqué à la sous-structure 2.
Les micro-bulles ou micro-cavités 7 engendrées peuvent être d'un volume tel qu'elles sont ouvertes du côté de la face 3a du substrat 3 et/ou du côté de la face extérieure de la couche intermédiaire 4. Les micro-bulles ou micro-cavités 7 peuvent en outre, éventuellement, être ouvertes les unes vers les autres de façon à constituer des canaux en particulier ouverts sur les bords d' extrémité de la couche intermédiaire 4.
La pellicule 6 d'oxyde thermique peut avantageusement constituer une barrière permettant d'éviter la diffusion d'espèces, dans l' exemple de phosphore et/ou de bore, entre le substrat 3 et la couche intermédiaire 4.
A la fin de la deuxième étape précitée, on peut avantageusement faire subir à la surface de la couche intermédiaire 4 un traitement de nettoyage chimique, par exemple un nettoyage chimique de type RCA connu en soi. En complément, on peut avantageusement réaliser, avant ou après ce traitement de nettoyage, une opération de polissage mécano- chimique (CMP) de la surface de la couche intermédiaire 4. On pourrait aussi adjoindre une couche complémentaire. Ces opérations ont notamment pour but de favoriser le collage par adhésion moléculaire prévu plus loin.
Selon la troisième étape précitée, la structure 1. peut être obtenue de la manière suivante, en exécutant les traitements suivants.
Le superstrat 5 peut être constitué par une plaquette de silicium monocristallin dont l'épaisseur peut être de quelques centaines de microns, par exemple comprise entre cinq cents et mille microns.
Partant d'un tel superstrat 5 , on procède de préférence à une oxydation de façon à obtenir une pellicule 8 d'oxyde thermique de silicium sur la face 5a, cette pellicule 8 pouvant être obtenue dans un four d'oxydation, à une température comprise entre 950 et H OO0C et pouvant présenter une épaisseur comprise entre 0,5 et 3 microns. Néanmoins, la couche 6 pourrait être du nitrure de silicium ou de l'oxynitrure de silicium.
Optionnellement, un traitement de nettoyage chimique RCA et une opération de polissage mécano-chimique (CMP) de la surface 5a obtenue peuvent avantageusement être réalisés.
Après quoi, on procède à l'assemblage de la sous-structure 2 et du superstrat 5 en mettant la face oxydée 5a du superstrat 5 en contact sur la couche intermédiaire 4, de façon à obtenir un collage par adhésion moléculaire. D'autres techniques de collage pourraient être employées, par exemple par collage anodique ou par une couche de colle intermédiaire.
Selon la quatrième étape optionnelle précitée, on peut avantageusement réaliser un traitement thermique complémentaire de la structure 1 montée, dans un four. Ce traitement thermique complémentaire peut par exemple être réalisé à un température comprise entre 200 et 1200°C.
En particulier, le traitement thermique peut être réalisé à une température choisie, pendant deux heures et sous une atmosphère d' argon et d'oxygène ou d'azote.
Ce traitement thermique complémentaire peut notamment avoir pour but d'augmenter l'énergie des liaisons de l'interface de collage de la structure 1 ainsi assemblée et constitue un traitement thermique de consolidation. Ce traitement thermique complémentaire peut éventuellement engendrer une transformation complémentaire de la couche intermédiaie 4.
La pellicule 8 d'oxyde thermique peut avantageusement constituer une barrière permettant d'éviter la diffusion d'espèces, dans l'exemple de phosphore et/ou de bore, entre la couche intermédiaire 4 et le substrat 5 et/ou entre la couche intermédiaire 4 et le superstrat 5.
Ceci étant, on obtient enfin une structure 1 composée d'un substrat 2 en silicium et d'un superstrat 3 en silicium séparés par une couche intermédiaire 4, en un matériau électriquement isolant. La structure 1 présente les avantages suivants.
La couche intermédiaire 4 est fragilisée, mais est suffisamment résistante, et les liaisons interfaciales entre la couche intermédiaire 4 et d'une part le substrat 3 et d'autre part le superstrat 5 sont suffisamment résistantes pour appliquer à la structure 1 des traitements ultérieurs mécaniques et/ou chimiques et/ou électro-mécaniques et/ou électrochimiques et/ou mécano-chimiques ou et/ou thermiques conformément aux procédés utilisés habituellement en microélectroniques, sans toutefois dégrader de façon trop significative la couche intermédiaire 4 et lesdites liaisons interfaciales. Les pellicules d'oxyde 6 et 8 constituent des barrières permettant d' éviter la diffusion d'espèces, dans l'exemple de phosphore et/ou de bore, entre la couche intermédiaire 4 et d'une part le substrat 3 et d'autre part le superstrat 5 lors des traitements ultérieurs appliqués. FR2006/002886
10
Selon une variante, on peut considérer le substrat 3 comme un support et exécuter des traitements ultérieurs sur le superstrat 5. Selon une autre variante, on peut considérer le superstrat 5 comme un support et exécuter des traitements ultérieurs sur le substrat 3. on pourrait aussi combiner ces deux variantes.
Pour l'obtention en fin de traitement ultérieur d'un superstrat fin traité, par exemple dont l'épaisseur serait comprise entre une fraction de microns et quelques dizaines de microns, on peut, soit fixer un superstrat
5 fin sur la couche intermédiaire 4, soit fixer un superstrat 5 épais et procéder, comme le montre la figure 4, à une réduction de son épaisseur.
Une telle réduction d'épaisseur peut être réalisée au moyen des techniques connues de rectification, d'attaque chimique, ou de polissage mécano-chimique et peut aussi être obtenue par une technique de clivage, par exemple par le procédé connu aujourd'hui commercialement sous le nom de SMART-CUT.
Une opération de détourage du superstrat 5 pourrait également être réalisée pour obtenir des bords de bonne qualité.
La structure 1 peut être utilisée pour la réalisation de composants ou circuits intégrés électroniques ou opto-électroniques ou du type MEMS sur le superstrat 5 en silicium, pris tel quel ou désépaissi.
Ayant réalisé par exemple de tels circuits, on peut alors procéder à la séparation du superstrat 5 traité.
Pour cela, on peut appliquer des forces entre le substrat 3 et le superstrat 5, par tout moyen connu et par exemple par insertion d'une fine lame entre le substrat 3 et le superstrat 5 ou par un jet d'eau sous très forte pression, et ainsi engendrer la rupture mécanique de la couche intermédiaire 4, cette rupture étant facilitée par la présence des microbulles ou des micro-cavités 7 dans la couche intermédiaire 4.
On peut aussi procéder à une attaque chimique, dans un bain, de la couche intermédiaire 4 à partir de ses bords, par exemple au moyen d'une solution à base d'acide fluorhydrique, qui peut aisément progresser entre le substrat 3 et le superstrat 5 grâce à la présence des micro-bulles ou micro-cavités 7. Pour faciliter cette attaque chimique, on pourrait réaliser antérieurement des trous en différents endroits dans le substrat et/ou dans le superstrat, atteignant la couche intermédiaire 4
On peut aussi obtenir la séparation du superstrat 5 par une combinaison d'une action mécanique de rupture et d' une attaque chimique de la couche intermédiaire 4, et éventuellement d'une action thermique.
En se référant aux figures 5, 6 et 7, on va maintenant décrire une manière particulière de séparation du substrat 3 et du superstrat 5.
Comme le montrent les figures 5 et 6, on peut réaliser, par tous procédés connus, sur le superstrat 5, fin ou aminci, des composants ou circuits 9 disposés selon une matrice par exemple carrée et de façon espacée. Après quoi, on peut réaliser, par exemple par une attaque chimique adaptée, des rainures ou gravures traversantes 10, selon deux directions perpendiculaires, atteignant la couche d'oxyde 8, et permettant de singulariser des pastilles 11 présentant les composants ou circuits 9.
Ensuite, comme le montre la figure 7, on peut plonger la structure 1 , ainsi traitée, dans un bain adapté d'attaque chimique de la couche intermédiaire 4 et de la couche d' oxyde 8, de telle sorte que les différents pastilles 1 1 portant les différents composants ou circuits 9 se séparent ou s'individualisent. Cette attaque chimique est facilitée par la présence des rainures 10.
En se référant aux figures 8 et 9, on va maintenant décrire une autre manière particulière de séparation du substrat 3 et du superstrat 5. On peut réaliser, au travers du superstrat 5, fin ou aminci, des trous traversants 12 atteignant la couche d'oxyde 8, ces trous étant disposés à volonté les uns par rapport aux autres. Dans une variante, les trous 12 peuvent être rectangulaires et disposés selon des lignes perpendiculaires de façon à délimiter partiellement des volumes répartis selon une matrice carrée.
Ensuite, comme dans le cas de la figure 7, on peut plonger la structure 1 , ainsi traitée, dans un bain d'attaque chimique de la couche intermédiaire 4, de telle sorte que le superstrat 5 se sépare et constitue une plaque ajourée. Cette attaque chimique est facilitée par la présence des trous 12.
Bien entendu, le substrat 3, peut être réutiliser pour servir de support à un nouveau superstrat 5. Dans une autre variante, la réalisation des rainures, trous ou gravures pourraient aussi traverser la couche d'oxyde 8 et atteindre la couche intermédiaire 4.
L'invention est applicable notamment à la réalisation de structures démontables dont le substrat et/ou le superstrat peuvent être choisis, non seulement parmi ceux indiqués précédemment, mais également parmi notamment le silicium, les matériaux semi-conducteurs de la classe III-5, le carbure de silicium (SiC) ou le nitrure de gallium (GaN).
Evidemment, dans tout le texte qui précède et dans les revendications annexées, le terme « substrat » et le terme « superstrat » sont équivalents et peuvent être remplacés l'un par l' autre.
La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien des variantes de réalisation sont possibles sans sortir du cadre défini par les revendications annexées.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure en forme de plaque comprenant au moins un substrat (3), un superstrat (5) et au moins une couche intermédiaire (4) interposée entre le substrat et le superstrat, caractérisé par le fait qu'il consiste : à former sur un substrat, au moins une couche intermédiaire comprenant au moins un matériau de base dans lequel sont répartis des atomes ou molécules dits extrinsèques, différents des atomes ou molécules du matériau de base, de façon à constituer une sous-structure (2) ; à appliquer à cette sous-structure (2) un traitement thermique de base tel que, dans la plage de température de ce traitement thermique, la présence des atomes ou molécules extrinsèques choisis dans le matériau de base choisi engendre une transformation structurelle de ladite couche intermédiaire ; et à assembler un superstrat (5) sur ladite couche intermédiaire
(4) traitée thermiquement, de façon à obtenir ladite structure (1) en forme de plaque.
2. Procédé selon la revendication 1 , caractérisé par le fait qu'il consiste à appliquer un traitement thermique complémentaire à ladite structure (1), engendrant une consolidation de la liaison entre le superstrat (5) et ladite couche intermédiaire (4) et/ou une transformation structurelle complémentaire de ladite couche intermédiaire (4).
3. Procédé selon l'une des revendications 1 et 2, caractérisé par le fait que ledit traitement thermique engendre une fragilisation mécanique et/ou chimique et/ou thermique de ladite couche intermédiaire (4).
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le traitement thermique de ladite couche intermédiaire engendre la formation de micro-bulles ou microcavités (7) dans cette couche.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le substrat (3) et/ou le superstrat
(5) sont en silicium monocristallin et la couche intermédiaire (4) est en silice dopée. 6 002886
14
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le substrat (3) et/ou le superstrat
(5) sont en silicium, en un matériau semi-conducteur de la classe III-5, en carbure de silicium (SiC) ou en nitrure de gallium (GaN).
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le matériau de base de ladite couche intermédiaire (4) est de la silice et les atomes extrinsèques de cette couche sont des atomes de phosphore ou de bore formant ainsi une couche intermédiaire de phospho-silicate-glass (P. S. G.) ou de boro- phospho-silicate-glass (B. P. S. G.).
8. Procédé selon la revendication 1 , caractérisé par le fait que la concentration du phosphore est comprise entre 6% et 14%.
9. Procédé selon la revendication 7, caractérisé par le fait que la concentration de bore est comprise entre 0 et 4%.
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le traitement thermique est réalisé à une température comprise entre 400 et 1200 0C, de préférence entre 900°C et 12000C.
11. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il consiste à attacher le superstrat
(5) à ladite couche intermédiaire (4) par collage par adhésion moléculaire.
12. Procédé selon l'une des revendications 6 et 7, caractérisé par le fait que le substrat (3) et/ou le superstrat (5) comportent respectivement, du côté de ladite couche intermédiaire (4), un oxyde thermique de silicium (6, 8).
13. Procédé selon la revendication 5, caractérisé par le fait qu'au moins certaines desdites micro-bulles ou micro-cavités (7) sont à alvéoles ouvertes et constituent, au moins pour certaines d'entre elles, des canaux.
14. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comporte une étape supplémentaire de réduction de l'épaisseur dudit superstrat (5) et/ou du substrat (3). 86
15
15. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comporte une étape supplémentaire de réalisation de composants ou circuits intégrés sur ledit superstrat (5) et/ou ledit substrat (3).
16. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait . qu'il comporte une étape supplémentaire de réalisation de rainures et/ou de gravures (8) au travers du superstrat (5) et/ou du substrat (3).
17. Procédé de séparation du substrat et du superstrat de la structure obtenue par le procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il consiste à appliquer des forces entre le substrat (3) et le superstrat (5) de façon à produire la rupture de la couche intermédiaire (4) entre le substrat et le superstrat.
18. Procédé de séparation du substrat et du superstrat de la structure obtenue par le procédé selon l'une quelconque des revendications 1 à 16, caractérisé par le fait qu'il consiste à attaquer chimiquement ladite couche intermédiaire (4) de façon à obtenir l'enlèvement au moins partiel de cette couche intermédiaire entre le substrat (3) et le superstrat (5).
19. Procédé de séparation du substrat et du superstrat de la structure obtenue par le procédé selon l'une quelconque des revendications 1 à 16, caractérisé par le fait qu'il consiste à appliquer un traitement thermique induisant une fragilisation de ladite couche intermédiaire (4) de façon à produire la rupture de la couche intermédiaire (4) entre le substrat et le superstrat.
20. Procédé de séparation du substrat et du superstrat de la structure obtenue par le procédé selon l'une quelconque des revendications 1 à 16, caractérisé par le fait qu'il consiste à appliquer des forces entre le substrat et le superstrat, et/ou à attaquer chimiquement ladite couche intermédiaire, et/ou à appliquer un traitement thermique à ladite couche intermédiaire.
21. Application du procédé selon l'une quelconque des revendications précédentes, à la fabrication de structures démontables en vue de la réalisation de circuits intégrés électroniques et/ou optoélectroniques et/ou du type MEMS.
PCT/FR2006/002886 2003-09-30 2006-12-27 Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede WO2007074242A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112006003461T DE112006003461T5 (de) 2005-12-27 2006-12-27 Verfahren zur Herstellung einer zerlegbaren scheibenförmigen Struktur, insbesondere auf Silizium basierend, und Anwendung des Verfahrens
US12/087,093 US20090301995A1 (en) 2005-12-27 2006-12-27 Method for Making a Plate-Like Detachable Structure, in Particular Made of Silicon, and Use of Said Method
US13/162,230 US8475693B2 (en) 2003-09-30 2011-06-16 Methods of making substrate structures having a weakened intermediate layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0513367A FR2895420B1 (fr) 2005-12-27 2005-12-27 Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR0513367 2005-12-27

Related Child Applications (4)

Application Number Title Priority Date Filing Date
PCT/FR2004/002398 Continuation-In-Part WO2005034218A2 (fr) 2003-09-30 2004-09-23 Procede de fabrication d’une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US12/087,093 A-371-Of-International US20090301995A1 (en) 2005-12-27 2006-12-27 Method for Making a Plate-Like Detachable Structure, in Particular Made of Silicon, and Use of Said Method
US57412007A Continuation-In-Part 2003-09-30 2007-05-31
US13/162,230 Continuation-In-Part US8475693B2 (en) 2003-09-30 2011-06-16 Methods of making substrate structures having a weakened intermediate layer

Publications (1)

Publication Number Publication Date
WO2007074242A1 true WO2007074242A1 (fr) 2007-07-05

Family

ID=36589085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2006/002886 WO2007074242A1 (fr) 2003-09-30 2006-12-27 Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede

Country Status (6)

Country Link
US (1) US20090301995A1 (fr)
KR (1) KR20080107352A (fr)
CN (1) CN101351879A (fr)
DE (1) DE112006003461T5 (fr)
FR (1) FR2895420B1 (fr)
WO (1) WO2007074242A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132396A (zh) * 2008-08-06 2011-07-20 硅绝缘体技术有限公司 对刻蚀后的半导体结构的钝化

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (fr) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement de couches tendues
EP2151852B1 (fr) 2008-08-06 2020-01-15 Soitec Relâchement et transfert de couches tendues
EP2159836B1 (fr) 2008-08-25 2017-05-31 Soitec Couches de durcissement pour le relâchement de couches contraintes
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
US8863809B2 (en) * 2011-11-14 2014-10-21 The Boeing Company Methods and systems for recycling of laminated materials
WO2014020387A1 (fr) 2012-07-31 2014-02-06 Soitec Procédés de formation de structures semi-conductrices incluant des dispositifs de microsystème électromécanique et des circuits intégrés sur les côtés opposés de substrats, et structures ainsi que dispositifs connexes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417075B1 (en) * 1998-06-22 2002-07-09 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for producing thin substrate layers
FR2860249A1 (fr) * 2003-09-30 2005-04-01 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6737337B1 (en) * 2001-04-27 2004-05-18 Advanced Micro Devices, Inc. Method of preventing dopant depletion in surface semiconductor layer of semiconductor-on-insulator (SOI) device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417075B1 (en) * 1998-06-22 2002-07-09 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for producing thin substrate layers
FR2860249A1 (fr) * 2003-09-30 2005-04-01 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132396A (zh) * 2008-08-06 2011-07-20 硅绝缘体技术有限公司 对刻蚀后的半导体结构的钝化

Also Published As

Publication number Publication date
US20090301995A1 (en) 2009-12-10
CN101351879A (zh) 2009-01-21
DE112006003461T5 (de) 2008-11-06
FR2895420B1 (fr) 2008-02-22
KR20080107352A (ko) 2008-12-10
FR2895420A1 (fr) 2007-06-29

Similar Documents

Publication Publication Date Title
WO2007074242A1 (fr) Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
EP1378003B1 (fr) Procede de realisation d'un substrat ou structure demontable
EP1671361B1 (fr) Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
EP1338030B1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP2468931B1 (fr) Procédé de clivage d'un substrat et ensemble comprenant un substrat et une structure permettant ce clivage
EP1697975B1 (fr) Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci
FR2857982A1 (fr) Procede de fabrication d'une couche epitaxiee
EP1661175A1 (fr) Scellement metallique multifonction
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
EP1759411A1 (fr) Procede de transfert de plaques
EP2363879A2 (fr) Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques
EP2195835A1 (fr) Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire
FR2888402A1 (fr) Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
FR2835095A1 (fr) Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
EP3425657A1 (fr) Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
EP2676288B1 (fr) Procede de realisation d'un support de substrat
WO2005013338A2 (fr) Realisation d’une structure comprenant une couche protegeant contre des traitements chimiques
FR2959596A1 (fr) Amincissement detourant
EP4128330A1 (fr) Procede de fabrication d'une structure empilee
FR3059149A1 (fr) Procede de fabrication d'un film mince a base d'inp ou de gaas

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680049563.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1120060034618

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087015644

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112006003461

Country of ref document: DE

Date of ref document: 20081106

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 12087093

Country of ref document: US

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: CONSTATATION DE LA PERTE D'UN DROIT CONFORMEMENT A LA REGLE 112(1) CBE(OEB FORMULAIRE 1205A DATE LE 09-10-2008).

122 Ep: pct application non-entry in european phase

Ref document number: 06847148

Country of ref document: EP

Kind code of ref document: A1