EP1661175A1 - Scellement metallique multifonction - Google Patents

Scellement metallique multifonction

Info

Publication number
EP1661175A1
EP1661175A1 EP04787275A EP04787275A EP1661175A1 EP 1661175 A1 EP1661175 A1 EP 1661175A1 EP 04787275 A EP04787275 A EP 04787275A EP 04787275 A EP04787275 A EP 04787275A EP 1661175 A1 EP1661175 A1 EP 1661175A1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
semiconductor material
thin layer
intermediate substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04787275A
Other languages
German (de)
English (en)
Inventor
Sébastien Kerdiles
Fabrice Letertre
Hubert Moriceau
Christophe Morales
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1661175A1 publication Critical patent/EP1661175A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • This transfer is broken down into two critical steps: metallic bonding of the final support to the active epitaxial layers on the initial substrate, then removal of the latter.
  • the laser separation technique, or "lift-off" laser described for example in US 6,071,795 is a first known means for removing the initial support used for the growth of the active layers after metallic bonding.
  • This technique consists in decomposing using a laser the interface separating the initial substrate from the first thin layer resting on the latter, by illumination on the rear face of the starting structure. The interface thus broken down releases the thin layer from its support.
  • This technique is limited to the starting structures comprising an initial substrate transparent to the laser beam and a first thin layer absorbing the laser radiation.
  • the subject of the invention is firstly a method of producing a thin layer of semiconductor material on a substrate, called the final substrate, comprising: the formation of said layer of semiconductor material, on a support, said initial support, - the assembly of said thin layer and the final substrate, by metallic bonding, mechanical separation of the initial support and the thin layer.
  • the initial support comprises at least one surface film on which the thin layer of semiconductor material is formed, preferably by epitaxy, and a mechanical support.
  • the initial support is said to be removable because of the presence of a fragile interface between the layer of semiconductor material and the mechanical support.
  • Example 2 Realization of an intermediate substrate for the manufacture of LEDs or LDs emitting in red and based on AIGalnP.
  • Example 3 Realization of LEDs emitting in the green and based on GaN epitaxy on Si (111).
  • the removable substrate used in this example is composed of a support 101 in Si and a surface epitaxy film 102 in Si of crystallographic orientation (111). Between these two parts, there is a buried oxide layer as well as the removable interface 103.
  • the active layers 104 based on GaN and AIGaInN alloys are applied by epitaxy directly on the Si film 102 or via a buffer layer based on AIN. Then, metallic deposits are successively carried out over the active layers: Ni / Cr / Au: ohmic contact on the p layer, with diffusion barrier integrated in Cr Au: mirror and bonding layer.

Abstract

L'invention concerne un procédé de réalisation d'une couche mince (104) en matériau semi-conducteur sur un substrat (107), dit substrat final, comportant : - la formation de ladite couche en matériau semi-conducteur, sur un support, dit support initial (101), - l'assemblage de la couche mince (104) et du substrat final (107), par collage métallique, - la séparation mécanique du support initial (101) et de la couche mince (107). On obtient ainsi un substrat intermédiaire qui peut être utilisé pour la fabrication de divers composants tels que des diodes électroluminescentes ou des diodes laser. Ce procédé permet la réalisation d'une couche mince sur un substrat final à partir d'un substrat de départ qui peut être recyclé grâce à un démontage mécanique non destructif.

Description

SCELLEMENT METALLIQUE MULTIFONCTION
Domaine technique et art antérieur L'invention concerne le domaine de l'assemblage de couches minces et de substrats. Elle s'applique en particulier à la réalisation de diodes électroluminescentes (LEDs) ou de diodes laser (LDs) avec un report de couche par scellement métallique. Les couches actives des LEDs et LDs émettant dans le vert, bleu ou ultra-violet (constituées de GaN ou d'alliages AIGalnN) sont habituellement épitaxiées sur des substrats en saphir ou SiC (voir, par exemple, IEEE Journal On Selected Topics in Quantum Electronics, 8 (2002) 264, T. Mukai, "Récent progress in group-III nitride light emitting diodes" ou encore, Phys. Stat. Sol (a) 180 (2000) 5, V. Hârle et al., "GaN- based LEDs and lasers on SiC"), alors que les couches actives des LEDs ou LDs émettant dans le rouge, orange ou jaune (constituées de GaAs, ou d'alliages AIGalnP) sont épitaxiées essentiellement sur des substrats de GaAs, voire d'InP, comme décrit par exemple dans IEEE Journal On Selected Topics In Quantum Electronics, 8 (2002) 321, K. Streubel et al., "High brightness AIGalnP light emitting diodes". Ces substrats massifs sont sélectionnés principalement pour leurs propriétés physiques : paramètres de maille et coefficient de dilatation thermique adaptés à la croissance des couches actives par épitaxie. Pourtant, des substrats tels que le silicium ou certains métaux seraient préférables pour le fonctionnement du dispositif final en raison de leure meilleure conductivité thermique (évacuation de la chaleur produite par la LED ou LD en fonctionnement) et électrique (possibilité d'établir un bon contact électrique sur toute la face arrière du dispositif, opposée à la face utilisée pour extraire la lumière émise). Un moyen connu de bénéficier de ces deux types de substrats et de leurs avantages combinés consiste à réaliser la croissance des couches actives du dispositif sur le premier type de substrat (saphir, SiC ou GaAs) puis d'opérer le transfert par collage métallique de ce dispositif préfabriqué vers un substrat adapté aux dernières étapes de sa fabrication et surtout à son fonctionnement optimal. Ce transfert se décompose en deux étapes critiques : le collage métallique du support final sur les couches actives épitaxiées sur le substrat initial, puis le retrait de ce dernier. La technique de séparation par laser, ou laser "lift-off" décrite par exemple dans US 6,071,795 est un premier moyen connu pour retirer le support initial utilisé pour la croissance des couches actives après le collage métallique. Cette technique consiste à décomposer à l'aide d'un laser l'interface séparant le substrat initial de la première couche mince reposant sur ce dernier, par illumination en face arrière de la structure de départ. L'interface ainsi décomposée libère la couche mince de son support. Cette technique est limitée aux structures de départ comprenant un substrat initial transparent au faisceau laser et une première couche mince absorbant le rayonnement laser. L'unique application de cette technique semble concerner le détachement d'une couche mince de GaN épitaxiée sur saphir. Ainsi, N.W. Cheung et al. (US-6,335,263) utilisent un empilement à base d'In et Pd pour le collage à 200°C d'une structure de LED à base de GaN sur un substrat Si ou GaAs. Le substrat de départ en saphir est détaché par séparation par laser. Cet empilement Pd-In ne pourrait pas convenir au démontage mécanique d'un substrat démontable en raison de sa trop faible tenue mécanique. De plus, la couche Pdln3 formée ne constitue pas un bon miroir pour la lumière de la LED. D'autres moyens connus pour retirer le support initial consistent à l'amincir mécaniquement ("grinding" ou "lapping"), ou à le graver chimiquement ("etching"), ou encore à combiner l'amincissement mécanique avec la gravure chimique. Ces méthodes autorisent le retrait du support initial mais conduisent à la destruction de ce dernier. L'opération d'amincissement mécanique est particulièrement délicate pour les substrats fragiles comme GaAs, et longue pour les substrats durs comme ceux en SiC, GaN, AIN ou saphir. L'attaque chimique est, quant à elle, longue et limitée aux substrats pour lesquels il existe une solution (acide) permettant la gravure sélective du support et non des couches actives épitaxiées sur celui-ci. GaAs et Si sont quasiment les seuls exemples de support initial dans ce cas. La gravure chimique sélective de GaN, SiC, AIN et du saphir semble en revanche impossible. Par exemple, K. Streubel et al. (voir article déjà cité ci-dessus) font appel à l'alliage AuSn pour réaliser le collage métallique à 350°C d'une structure de LEDs à base de GaAs sur un substrat Si. Le substrat initial en GaAs, gravé chimiquement par la suite, n'est dans ce cas par recyclable puisque détruit. Dans les procédés de fabrication de LEDs mis au point par Visual Photonics Epitaxy Co. (décrits par exemple dans US-6,287,882), un alliage AuBe est mis en oeuvre pour le collage métallique. A nouveau, la méthode n'est pas économiquement optimale car le substrat initial est retiré par gravure chimique. Dans le document WO 02/33760 est divulgué un procédé de réalisation de LEDs sur un substrat composite qui sera partiellement retiré lors de ce procédé. Parmi les méthodes de démontage proposées, on note : - la gravure chimique (destruction du support initial), adaptée à
GaAs et Si, mais pas à SiC, à GaN ni au saphir, - la séparation par laser, limitée à un substrat transparent tel que le saphir, et inadaptée aux supports de Si, SiC. Dans le procédé décrit dans ce document, des motifs sont réalisés dans les couches actives, avant application du support final. Cette étape de réalisation de motifs par combinaison de photolithographie et gravure est complexe, coûteuse et cela fragilise l'ensemble de la structure. Dans le cas, non envisagé dans ce document, d'un démontage mécanique du support initial, les couches actives découpées en motifs seraient ainsi une zone privilégiée de rupture. Les solutions de démontage proposées dans ce document WO 02/33760 ne sont donc pas universelles (pas de solution de démontage pour les supports SiC), pas économiques (recyclage envisageable uniquement avec un support saphir retiré par séparation par laser) ; en outre, un démontage mécanique est exclu par le type de structure proposée, du fait des motifs fragilisant les couches actives Par ailleurs, ce document divulgue également la présence d'une couche miroir métallique assurant le contact électrique. Toutefois, aucune précaution n'est prise pour limiter la diffusion des métaux dans les couches actives de la LED. Un autre moyen connu pour retirer le substrat initial consiste à démonter mécaniquement la structure, réalisée par épitaxie sur un substrat démontable, c'est-à-dire un substrat formé d'un support et d'une couche mince adhérant faiblement à celui-ci. Plusieurs types de substrats démontables sont envisageables, par exemple, du type décrit dans FR- 2823599 ou FR-2809867. Cette approche, nécessitant l'utilisation d'un substrat initial démontable, est relativement universelle quant à la nature du substrat initial et autorise le recyclage du support initial après démontage. En effet, elle n'est pas limitée aux substrats transparents (comme dans le cas de la technique de séparation par laser) ou aux matériaux que l'on peut graver chimiquement. Après séparation des couches actives du support initial, ce dernier peut être recyclé pour de nouveau servir de substrat démontable pour l'épitaxie. Toutefois, les contraintes inhérentes au démontage mécanique du substrat de départ requièrent une forte tenue mécanique du collage entre les couches actives et le substrat final afin d'éviter qu'une fracture ne se produise. Il se pose donc le problème de disposer d'un procédé de réalisation d'une couche mince sur un substrat final, à partir d'un substrat de départ qui permette de recycler ce dernier (quelle que soit sa nature), grâce à un démontage mécanique non destructif. Du point de vue du dispositif lui-même, il n'existe actuellement aucune combinaison de couches entre le substrat final et les couches actives ayant les propriétés de contact ohmique, et de réflectivité optique, et éventuellement de conductivité électrique et/ou de tenue mécanique.
Exposé de l'invention L'invention a tout d'abord pour objet un procédé de réalisation d'une couche mince en matériau semi-conducteur sur un substrat, dit substrat final, comportant : la formation de ladite couche en matériau semi-conducteur, sur un support, dit support initial, - l'assemblage de ladite couche mince et du substrat final, par collage métallique, la séparation mécanique du support initial et de la couche mince. Le support initial comporte au moins un film superficiel sur lequel est formée la couche mince en matériau semi-conducteur, de préférence par épitaxie, et un support mécanique. Le support initial est dit démontable en raison de la présence d'une interface fragile entre la couche en matériau semi-conducteur et le support mécanique. Le collage métallique permet d'assurer un assemblage de la couche mince et du substrat final, à la fois suffisamment résistant mécaniquement et compatible avec une séparation ultérieure à l'interface fragile et non à l'interface de collage, sans destruction du support initial. Le collage métallique est réalisé à l'aide d'un empilement de couches comportant au moins une couche de contact ohmique directement formée sur la couche épitaxiée de matériau semi-conducteur, une couche réfléchissante et une couche à base d'or ou d'aluminium. La couche réfléchissante (miroir) est de préférence à base d'argent, ou d'aluminium, ou de rhodium, ou de platine, ou d'or. Une couche supplémentaire, assurant le rôle d'une barrière de diffusion, peut en outre être prévue. Elle est de préférence à base de tungstène, ou de titane, ou de chrome, ou de platine, ou de tantale. Le collage métallique peut être réalisé à l'aide d'un dépôt métallique, formé, d'une part, sur la couche mince et, d'autre part, sur le substrat final. Le substrat final peut être un substrat de silicium ou un substrat conducteur recouvert d'un film de silicium. Après le dépôt métallique, l'assemblage de la couche mince et du support final comporte une étape de mise en contact des surfaces à coller, et un traitement thermique qui vise à former une phase eutectique alliant le silicium fourni par le support final et l'or ou l'aluminium déposé en couche mince au moins sur la couche de matériau semi-conducteur. La formation Au-Si ou Al-Si assure la forte tenue mécanique du collage métallique. L'empilement des couches métalliques assure une bonne conduction thermique et électrique entre le substrat final et la couche mince de matériau semi-conducteur. L'étape de séparation mécanique suivant l'assemblage par collage métallique comporte une séparation le long de l'interface fragile initialement présente. Selon une caractéristique de l'invention, le matériau semi- conducteur de la couche mince est un alliage Alx Gaι-x-y Iny P ou Alx Gaι-X.y Iriy N avec O≤x≤l et O≤y≤l. L'invention concerne également un substrat intermédiaire comportant un substrat et une couche mince en un matériau semiconducteur, reliés par un collage métallique. Un tel substrat intermédiaire peut ensuite être utilisé pour la fabrication de divers composants et de diverses manières, notamment pour la réalisation de dispositifs optoélectroniques tels que des LEDs, des diodes laser, des cellules solaires ou des photorécepteurs. En particulier, des plots de contact peuvent être formés sur la couche mince de matériau semi-conducteur après l'étape de séparation mécanique. Ces plots peuvent être transparents et/ou ne pas couvrir toute le surface de la couche en matériau semi-conducteur.
Brève description des figures
Les figures 1A à IF décrivent des étapes d'un mode de réalisation de l'invention.
Description détaillée de modes de réalisation de l'invention
Un exemple de réalisation de l'invention va être donné en relation avec les figures 1A à IF. Un exemple de substrat initial est représenté en figure 1A. Ce substrat est de type démontable et comporte un film superficiel 102, servant de support d'épitaxie, lié à son support 101 via une interface ou zone enterrée fragile. Cette interface, démontable mécaniquement, est désignée par la référence 103. Elle permet un démontage non destructif du substrat. Cette zone fragile résulte par exemple d'une implantation d'espèces ioniques ou atomiques, comme par exemple décrit dans FR-2
681 472 ou EP - 807 970, ou encore d'une porosification, comme décrit dans EP - 925 888, ou encore d'un collage par adhésion moléculaire avec contrôle de l'hydrophilie et de la rugosité des surfaces en contact, au niveau de la zone fragile, comme décrit dans FR-2 823 599. Dans le cas où les couches actives à déposer sont à base d'alliages du type AIGalnN, le film superficiel 102 est de préférence une couche de SiC, ou de saphir, ou de Si, ou en AIN ou en GaN. En revanche, si les couches actives sont plutôt à base de matériaux du type AIGalnP, le film superficiel est préférentiellement en GaAs, Si ou InP. Dans tous les cas, le film superficiel est de préférence monocristallin. Après application des couches actives 104 par épitaxie, une première série de dépôts métalliques 105 est réalisée sur le haut des couches actives (figure 1B). Ce premier empilement métallique peut éventuellement se décomposer en plusieurs films minces de natures différentes . La couche métallique, directement en contact avec les couches actives, est par exemple une très fine couche (d'épaisseur par exemple comprise entre 1 et 50 nm) assurant à la fois une bonne adhérence mécanique (couche d'accroché) et un bon contact ohmique sur le semiconducteur de la dernière couche active (faible résistance de contact). Par exemple, si la dernière couche active est constituée de GaN de type p, le contact peut être de préférence l'empilement Ni (5nm) + Au (5nm) ou une couche de Pt (50nm). Si, en revanche, il s'agit de GaAs de type p, un contact Zn/Au, Zn/Pd ou Ti/Pt sera adapté. L'établissement d'un bon contact ohmique sur les couches actives 104 peut nécessiter un traitement thermique après application de la couche de contact ohmique et avant l'étape de collage métallique. Au-dessus de ce contact ohmique est déposée la couche réfléchissante (miroir) de préférence à base de : Ag, ou Al, ou Rh pour faire un miroir dans un domaine spectral comme l'ultraviolet et/ou le bleu et/ou le vert, ou de Au, ou Ag, ou Al, ou Rh, ou Pt pour faire un miroir dans un domaine spectral tel que le jaune et/ou l'orange et/ou le rouge et/ou l'infrarouge. Selon le semi-conducteur constituant la dernière couche active, il se peut que le contact ohmique soit de même nature que la couche réfléchissante (ex : contact ohmique sur p-GaAs constitué de zinc puis d'or (Zn/Au), puis miroir constitué d'or (Au), la couche miroir étant alors déposée dans la continuité du contact ohmique). Une barrière de diffusion peut aussi être établie pour limiter la diffusion d'éléments métalliques vers les couches actives. Un tel phénomène de diffusion parasite aurait pour conséquence de réduire la durée de vie des composants produits sans cette précaution. La barrière peut être placée directement par dessus le miroir déposé lors de l'étape précédente, ou encore être intégrée au sein du contact ohmique, si elle est très fine. Elle est de préférence à base de W, ou de Ti, ou de Cr, ou de Pt, ou de Ta (phase pure et / ou nitrurée telle que TiN, WN,....). L'empilement métallique déposé peut se terminer par une couche permettant un collage mécaniquement fort, à savoir une couche à base d'or (ou d'aluminium). Une autre série de dépôts métalliques 106 peut être appliquée au support final 107, de préférence constitué de silicium, ou d'un substrat conducteur recouvert de silicium. Ainsi, une fine couche de Ti, Cr (d'épaisseur par exemple comprise entre 1 et 50 nm) peut être appliquée directement sur la surface désoxydée du support final, pour assurer une bonne adhérence et donc une bonne tenue mécanique. Une autre couche d'or (ou d'aluminium) peut être enfin déposée en vue du collage métallique. La nature des dépôts métalliques 106 est choisie de façon à assurer un contact électrique ohmique avec le support final 107. Le procédé se poursuit par une étape de collage métallique (figure 1C) lors de laquelle les deux supports métallisés sont mis en contact et scellés l'un à l'autre, par exemple grâce à un traitement thermique éventuellement sous atmosphère contrôlée (vide, atmosphère inerte, ) et pression mécanique pour renforcer le collage. Les deux supports sont de préférence collés par la formation d'une phase eutectique, par exemple Au-Si (l'or pouvant être celle des métallisations affleurant sur l'un et l'autre des supports, le silicium diffusant du support final 107 entièrement constitué de Si ou disposant d'un dépôt de Si à sa surface). Le scellement eutectique Al-Si peut par exemple aussi être utilisé, malgré une température requise supérieure : Teutectique (Al-Si) = 580°C > Teutectique (Au-Si) = 363°C, et aussi en prenant garde que les surfaces recouvertes d'aluminium ne s'oxydent pas avant la mise en contact. Le support initial 101 peut ensuite être détaché, notamment de façon mécanique (figure 1D) : c'est le démontage du substrat démontable au niveau de l'interface fragile 103. Le support initial n'étant pas détruit, il peut alors être recyclé pour servir de base à un nouveau substrat démontable. Une forme préférée de démontage consiste à introduire une lame fine au niveau de l'interface fragile entre le support initial et les couches actives. Sous la contrainte de cette lame, la fracture se propage de manière privilégiée le long de l'interface 103. L'ouverture peut aussi être assistée par un jet de fluide (gaz inerte ou corrosif, eau, ). Une autre forme de démontage consiste à appliquer une force de traction sur la structure issue du collage métallique, par exemple en écartant progressivement le support initial du support final à l'aide de préhenseurs et d'une aspiration par le vide. Avant le démontage, un nettoyage chimique (acide HF, solution Aqua Regia, dite Eau Régale,....) peut être utilisé pour faciliter l'ouverture mécanique. A l'issue du démontage, le film 102 utilisé comme surface de départ pour l'épitaxie et, éventuellement, une partie des couches actives 104 peuvent être retirés par polissage mécano-chimique ou par gravure chimique (applicable à un film en GaAs, Si), par gravure plasma ou à base de faisceau d'ions (adapté à la plupart des matériaux constituant le film 102, y compris les matériaux inertes et durs comme GaN, SiC, le saphir, AIN, ....). Cette étape de gravure permet de faire affleurer les couches actives 104 épitaxiées auparavant. Est ainsi obtenu un substrat intermédiaire pouvant être utilisé pour la fabrication de LEDs ou LDs, ou encore de cellules solaires ou de photorécepteurs. Ce produit (figure 1E) est intéressant, en soi, puisqu'il permet la fabrication de divers composants et de diverses manières. Pour achever la réalisation des composants, une voie possible consiste à déposer un contact ohmique 108 sur la face dégagée des couches actives (figure IF). Si le semi-conducteur 104 mis à nu par la gravure est du GaN de type n, le contact sera de préférence un empilement Ti/AI, ou un oxyde transparent conducteur (ex : ln203 :Sn, alliages de ZnO et de ln203). Si le semi-conducteur est par contre du GaAs de type n, le contact sera de préférence un empilement AuGe/ Au. La face sur laquelle est déposé ce contact étant la face d'extraction de la lumière émise par le composant, le contact sera de préférence transparent et/ou ne recouvrira pas toute cette surface. Les avantages procurés par le procédé décrit ci-dessus sont nombreux : - le support initial 101 utilisé pour l'épitaxie, et éventuellement très coûteux, n'est pas détruit et peut ainsi être recyclé, le démontage mécanique permet de détacher tout type de supports, y compris SiC, GaN pour lesquels une gravure chimique est impossible et une gravure plasma ou faisceau d'ions est très longue. Le détachement du support initial par voie mécanique n'est pas limité aux matériaux transparents, comme dans le cas de la séparation par laser "lift- off" , ni aux matériaux réagissant aux attaques chimiques : c'est un moyen de détachement universel et économique, les différentes couches métalliques utilisées présentent toutes les propriétés désirées : assurer à la fois les fonctions de contact ohmique et de miroir, établir une bonne conduction thermique et électrique entre le support et les couches actives sans perdre en performance à cause de phénomènes de diffusion non contrôlés, et une excellente tenue mécanique grâce à une sélection de matériaux résistants. Divers exemples particuliers de réalisation de l'invention vont être donnés ci-dessous.
Exemple de réalisation 1 : Réalisation de LEDs émettant dans le bleu-UV et à base de AIGaInN
Le substrat démontable utilisé dans cet exemple est composé d'un support 101 en SiC polycristallin ou en silicium et d'un film superficiel d'épitaxie 102 en 6H-SiC. Entre ces deux parties, on trouve une couche enterrée d'oxyde ainsi que l'interface démontable 103. Les couches actives à base de GaN et d'alliages AIGaInN sont appliquées par épitaxie sur le film 102. Ensuite, on procède successivement aux dépôts métalliques 105 par dessus les couches actives : Ni (épaisseur 5nm) + Au (épaisseur 5nm) : contact ohmique sur la couche p Pt : à titre de barrière de diffusion Ag : couche formant un miroir Au : pour le collage
Dans le même temps, un support final 107 est préparé pour le collage eutectique grâce aux métallisations suivantes : - Cr (épaisseur 5 nm) : couche d'accroché Au : pour le collage
Les substrats métallisés sont mis en contact sous vide puis chauffés à une température voisine de 400°C sous une légère pression mécanique appliquée à l'aide d'un piston (P<2 bar). Il se forme une phase eutectique à base d'or et de silicium, ce qui conduit à un collage mécaniquement résistant. Après refroidissement, les plaques collées sont détachées l'une de l'autre à l'aide d'une lame fine introduite au niveau de l'interface fragile. Le film 102 de 6H-SiC est retiré par gravure ionique réactive (RIE). Finalement, un contact ohmique Ti / Al est réalisé sur la couche de n-GaN mise à nu par la gravure selon la géométrie illustrée par la figure IF.
Exemple de réalisation 2 : Réalisation d'un substrat intermédiaire en vue de la fabrication de LEDs ou LDs émettant dans le rouge et à base de AIGalnP.
Le substrat démontable utilisé dans cet exemple est composé d'un support 101 en Si et d'un film d'épitaxie 102 en GaAs. Entre ces deux parties, on trouve une couche enterrée d'oxyde ainsi que l'interface démontable. Les couches actives à base de GaAs et d'alliages AIGalnP sont appliquées par épitaxie sur le film de GaAs. Ensuite, on procède successivement aux dépôts métalliques par dessus les couches actives : Au/Zn : contact ohmique sur la couche p - Ti : barrière de diffusion Au : couche formant un miroir et permettant le collage
Dans le même temps, un support final 107 est préparé pour le collage eutectique grâce aux métallisations suivantes : - Ti (5nm) : couche d'accroché Au : pour le collage Les substrats métallisés sont mis en contact sous vide puis chauffés à une température voisine de 400°C sous une légère pression mécanique appliquée à l'aide d'un piston (P < 2 bar). Il se forme une phase eutectique à base d'or et de silicium, ce qui conduit à un collage mécaniquement résistant. Après refroidissement, les plaques collées sont détachées l'une de l'autre à l'aide d'une lame fine introduite au niveau de l'interface fragile, assistée par l'injection d'un fluide. Le film 102 de GaAs est retiré par gravure chimique. On obtient alors un substrat composite avec des couches actives compatibles avec la fabrication de LEDs ou LDs haute performance puisqu'un contact ohmique miroir est déjà intégré sous toute la surface de la zone active (réflexion de la lumière émise vers le support, injection optimale du courant en face arrière,....).
Exemple de réalisation 3 : Réalisation de LEDs émettant dans le vert et à base de GaN épitaxie sur Si (111).
Le substrat démontable utilisé dans cet exemple est composé d'un support 101 en Si et d'un film superficiel d'épitaxie 102 en Si d'orientation cristallographique (111). Entre ces deux parties, on trouve une couche enterrée d'oxyde ainsi que l'interface démontable 103. Les couches actives 104 à base de GaN et d'alliages AIGaInN sont appliquées par épitaxie directement sur le film 102 de Si ou via une couche tampon à base d'AIN. Ensuite, on procède successivement aux dépôts métalliques par dessus les couches actives : Ni/Cr/Au : contact ohmique sur la couche p, avec barrière de diffusion intégrée en Cr Au : couche miroir et de collage.
Un support final 107 est préparé pour le collage eutectique, grâce aux métallisations suivantes : Cr (5 nm) : couche d'accroché Au : couche de collage Les substrats métallisés sont mis en contact sous vide puis chauffés à une température voisine de 400°C sous une légère pression mécanique appliquée à l'aide d'un piston (P < 2 bar). Il se forme une phase eutectique à base d'or et de silicium, ce qui conduit à un collage mécaniquement résistant. Après refroidissement, les plaques collées sont détachées l'une de l'autre à l'aide d'une lame fine introduite au niveau de l'interface fragile. Le film 102 de Si est retiré par gravure chimique (TMAH). L'éventuelle couche tampon à base d'AIN peut aussi être retirée par gravure sèche. Finalement, un contact ohmique 108 Ti / Al est réalisé sur la couche 104 de n-GaN, mise à nu, comme illustré sur la figure IF.
L'invention permet donc notamment : la réalisation de diodes électroluminescentes ou diodes lasers, de préférence à base de GaN (et alliages AIGaInN) ou de GaAs (et d'alliages AIGalnP) la réalisation d'un substrat intermédiaire comprenant les couches actives des composants mentionnés ci-dessus (cf. figure 1E).

Claims

Revendications
1. Procédé de réalisation d'une couche mince (104) en matériau semi-conducteur sur un substrat (107), dit substrat final, constitué de silicium ou d'un substrat conducteur recouvert de silicium, ledit procédé comportant : la formation de ladite couche en matériau semiconducteur, sur un support, dit support initial (101), - l'assemblage de ladite couche mince et du substrat final, par collage métallique, la réalisation d'un dépôt métallique (105, 106) sur la couche mince et sur le substrat final, en vue du collage métallique, la fracture mécanique du support initial le long d'une interface fragile.
2. Procédé selon la revendication 1, ladite couche mince (104) étant réalisée par épitaxie.
3. Procédé selon la revendication 2, le support initial comportant un substrat (101) et une couche d'épitaxie (102).
4. Procédé selon la revendication 3, l'étape de séparation mécanique comportant la séparation de l'ensemble le long de l'interface fragile.
5. Procédé selon l'une des revendications 1 à 4, le collage métallique étant réalisé à l'aide d'un empilement de couches (105, 106) comportant une couche de contact ohmique, une couche réfléchissante et une couche à base d'or ou à base d'aluminium.
6. Procédé selon la revendication 5, la couche réfléchissante étant à base d'argent, ou d'aluminium, ou de rhodium, ou d'or, ou de platine.
7. Procédé selon l'une des revendications 1 à 6, le collage métallique mettant en œuvre la formation d'une phase eutectique.
8. Procédé selon la revendication 7, la phase eutectique étant Au-Si ou Al-Si.
9. Procédé selon l'une des revendications 5 à 8, l'empilement de couches comportant en outre une couche formant une barrière de diffusion.
10. Procédé selon la revendication 9, la couche de barrière de diffusion comportant du tungstène, ou du titane, ou du chrome ou du platine, ou du tantale.
11. Procédé selon l'une des revendications 1 à 10, comportant en outre la réalisation de plots (108) de contact sur la couche en matériau semi-conducteur, après l'étape de séparation mécanique.
12. Procédé selon la revendication 11, les plots étant transparents et/ou ne recouvrant pas toute la surface de la couche en matériau semi-conducteur.
13. Procédé selon l'une des revendications 1 à 12, le matériau semi-conducteur de la couche mince (104) étant un alliage AlxGaι-x.y Iny P ou AlxGaι-x-y Iny N avec O≤x≤l et O≤y≤l.
14. Substrat intermédiaire comportant : un substrat (107) constitué de silicium ou recouvert de silicium et une couche mince (104) en un matériau semiconducteur, reliés par un collage métallique (105, 106).
15. Substrat intermédiaire selon la revendication 14, le collage métallique comportant un empilement de couches métalliques (105, 106).
16. Substrat intermédiaire selon la revendication 15, l'empilement de couches métalliques comportant une couche de contact ohmique, une couche réfléchissante et une couche à base d'or ou à base d'aluminium.
17. Substrat intermédiaire selon la revendication 16, la couche réfléchissante étant à base d'argent, ou d'aluminium, ou de rhodium, ou d'or, ou de platine.
18. Substrat intermédiaire selon la revendication 16 ou 17, l'empilement de couches métalliques comportant en outre une couche formant barrière de diffusion.
19. Substrat intermédiaire selon la revendication 18, la couche de barrière de diffusion comportant du tungstène, ou du titane, ou du chrome, ou du platine, ou du tantale.
20. Substrat intermédiaire selon l'une des revendications 14 à 19, comportant en outre des plots (108) de contact sur la couche mince (104) en matériau semi-conducteur.
21. Substrat intermédiaire selon la revendication 20, les plots étant transparents et/ou ne recouvrant pas toute la surface de la couche en matériau semi-conducteur.
22. Substrat intermédiaire selon l'une des revendications 14 à 21, le matériau semi-conducteur de la couche mince (104) étant un alliage AlxGaι-x-y Iny P ou AlxGaι-x-y Iny N avec O≤x≤l et O≤y≤l.
23. Dispositif optoélectronique comprenant un substrat intermédiaire selon l'une des revendications 14 à 22.
EP04787275A 2003-09-02 2004-09-01 Scellement metallique multifonction Withdrawn EP1661175A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0310369A FR2859312B1 (fr) 2003-09-02 2003-09-02 Scellement metallique multifonction
PCT/FR2004/002219 WO2005024934A1 (fr) 2003-09-02 2004-09-01 Scellement metallique multifonction

Publications (1)

Publication Number Publication Date
EP1661175A1 true EP1661175A1 (fr) 2006-05-31

Family

ID=34130702

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04787275A Withdrawn EP1661175A1 (fr) 2003-09-02 2004-09-01 Scellement metallique multifonction

Country Status (8)

Country Link
US (2) US7189632B2 (fr)
EP (1) EP1661175A1 (fr)
JP (1) JP4490424B2 (fr)
KR (2) KR100896095B1 (fr)
CN (1) CN1856874A (fr)
FR (1) FR2859312B1 (fr)
TW (1) TWI267167B (fr)
WO (1) WO2005024934A1 (fr)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
WO2004061961A1 (fr) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Structure integree multicouche de semi-conducteur avec partie d'ecran electrique
US7161169B2 (en) * 2004-01-07 2007-01-09 International Business Machines Corporation Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain
JP2005317676A (ja) * 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
TWI246784B (en) * 2004-12-29 2006-01-01 Univ Nat Central Light emitting diode and manufacturing method thereof
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
TWI285969B (en) * 2005-06-22 2007-08-21 Epistar Corp Light emitting diode and method of the same
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
WO2007040295A1 (fr) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. Semi-conducteur à composé à base de (al, ga, in)n et son procédé de fabrication
TWI298555B (en) * 2006-06-05 2008-07-01 Epistar Corp Light emitting device
TWI370555B (en) * 2006-12-29 2012-08-11 Epistar Corp Light-emitting diode and method for manufacturing the same
JP5228381B2 (ja) * 2007-06-25 2013-07-03 三菱電機株式会社 半導体装置の製造方法
US20090181492A1 (en) * 2008-01-11 2009-07-16 Peter Nunan Nano-cleave a thin-film of silicon for solar cell fabrication
TWI495141B (zh) * 2008-08-01 2015-08-01 Epistar Corp 晶圓發光結構之形成方法及光源產生裝置
TWI455252B (zh) * 2008-08-28 2014-10-01 玉晶光電股份有限公司 A mold release mechanism for a light emitting diode package process
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
CN103262210B (zh) * 2010-09-10 2017-09-08 维尔雷思科技有限公司 使用与半导体施主分离的层来制造光电装置的方法和由该方法制成的装置
KR20120052160A (ko) * 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN102255027B (zh) * 2011-07-15 2013-05-29 上海蓝光科技有限公司 一种GaN基垂直结构LED芯片结构及其制备方法
US9343641B2 (en) * 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9064980B2 (en) * 2011-08-25 2015-06-23 Palo Alto Research Center Incorporated Devices having removed aluminum nitride sections
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
EP2600389B1 (fr) * 2011-11-29 2020-01-15 IMEC vzw Procédé pour la liaison de substrats semi-conducteurs
WO2015157202A1 (fr) 2014-04-09 2015-10-15 Corning Incorporated Article de substrat modifié de dispositif et procédés de fabrication
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
WO2015112958A1 (fr) 2014-01-27 2015-07-30 Corning Incorporated Articles et procédés pour la liaison contrôlée de feuilles minces avec des supports
CN103996755B (zh) * 2014-05-21 2016-08-17 天津三安光电有限公司 一种氮化物发光二极管组件的制备方法
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
JP7106276B2 (ja) 2015-06-26 2022-07-26 コーニング インコーポレイテッド シート及び担体を有する物品及び方法
US9865565B2 (en) * 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2019118660A1 (fr) 2017-12-15 2019-06-20 Corning Incorporated Procédés de traitement d'un substrat et procédé de fabrication d'articles à base de feuilles liées
US20220238747A1 (en) * 2021-01-28 2022-07-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6480320B2 (en) * 2001-02-07 2002-11-12 Transparent Optical, Inc. Microelectromechanical mirror and mirror array
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6390945B1 (en) 2001-04-13 2002-05-21 Ratio Disc Corp. Friction gearing continuously variable transmission
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of WO2005024934A1 *
WOLFFENBUTTEL ET AL: "Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 62, no. 1-3, 1 July 1997 (1997-07-01), pages 680 - 686, XP022542091, ISSN: 0924-4247, DOI: DOI:10.1016/S0924-4247(97)01550-1 *

Also Published As

Publication number Publication date
KR20080055877A (ko) 2008-06-19
TWI267167B (en) 2006-11-21
KR20060082855A (ko) 2006-07-19
FR2859312A1 (fr) 2005-03-04
KR100878915B1 (ko) 2009-01-15
TW200531205A (en) 2005-09-16
JP4490424B2 (ja) 2010-06-23
US7232739B2 (en) 2007-06-19
FR2859312B1 (fr) 2006-02-17
JP2007504658A (ja) 2007-03-01
CN1856874A (zh) 2006-11-01
US7189632B2 (en) 2007-03-13
US20050048739A1 (en) 2005-03-03
US20060228820A1 (en) 2006-10-12
KR100896095B1 (ko) 2009-05-06
WO2005024934A1 (fr) 2005-03-17

Similar Documents

Publication Publication Date Title
WO2005024934A1 (fr) Scellement metallique multifonction
US7205578B2 (en) Semiconductor component which emits radiation, and method for producing the same
EP1378004B1 (fr) Procede de realisation d&#39;un substrat demontable a tenue mecanique controlee
EP1324385B1 (fr) Procédé de report de couches minces semi-conductrices à partir d&#39;une plaquette donneuse.
TWI266462B (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
US20050282373A1 (en) Radiation-emitting semiconductor element and method for producing the same
EP2468931B1 (fr) Procédé de clivage d&#39;un substrat et ensemble comprenant un substrat et une structure permettant ce clivage
FR2926672A1 (fr) Procede de fabrication de couches de materiau epitaxie
FR2817394A1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP2139052A1 (fr) Dispositif électroluminescent semi-conducteur et procédé de fabrication de celui-ci
FR2857983A1 (fr) Procede de fabrication d&#39;une couche epitaxiee
FR2857982A1 (fr) Procede de fabrication d&#39;une couche epitaxiee
FR2835095A1 (fr) Procede de preparation d&#39;ensembles a semi-conducteurs separables, notamment pour former des substrats pour l&#39;electronique, l&#39;optoelectrique et l&#39;optique
FR2926674A1 (fr) Procede de fabrication d&#39;une structure composite avec couche d&#39;oxyde de collage stable
JP2009295611A (ja) 半導体発光素子及びその製造方法
WO2007074242A1 (fr) Procede de fabrication d’une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede
JP2007005361A (ja) 発光素子
EP2302666B1 (fr) Procédé de planarisation par ultrasons d&#39;un substrat dont une surface a été libérée par fracture d&#39;une couche enterrée fragilisée
FR2852445A1 (fr) Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l&#39;optoelectronique ou l&#39;optique
CN101673798A (zh) 发光元件
WO2005008793A1 (fr) Element a emission lumineuse et procede de production de cet element
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR3097681A1 (fr) Procédé de réalisation de vignettes de nitrure destinées chacune à former un dispositif électronique ou optoélectronique
WO2014114730A1 (fr) Procede de fabrication d&#39;une couche a base de nitrure d&#39;element iii par decollement spontane
TW200537703A (en) Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060302

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
RIN1 Information on inventor provided before grant (corrected)

Inventor name: MORALES, CHRISTOPHE

Inventor name: MORICEAU, HUBERT

Inventor name: LETERTRE, FABRICE

Inventor name: KERDILES, SEBASTIEN

17Q First examination report despatched

Effective date: 20090327

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

Owner name: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

Owner name: SOITEC

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140401