FR2852445A1 - Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique - Google Patents

Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique Download PDF

Info

Publication number
FR2852445A1
FR2852445A1 FR0303163A FR0303163A FR2852445A1 FR 2852445 A1 FR2852445 A1 FR 2852445A1 FR 0303163 A FR0303163 A FR 0303163A FR 0303163 A FR0303163 A FR 0303163A FR 2852445 A1 FR2852445 A1 FR 2852445A1
Authority
FR
France
Prior art keywords
support
useful layer
interface
layer
peripheral zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0303163A
Other languages
English (en)
Other versions
FR2852445B1 (fr
Inventor
Fabrice Letertre
Olivier Rayssac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0303163A priority Critical patent/FR2852445B1/fr
Priority to US10/800,252 priority patent/US7122095B2/en
Priority to JP2006506557A priority patent/JP4672648B2/ja
Priority to PCT/IB2004/001344 priority patent/WO2004081974A2/fr
Priority to TW093106789A priority patent/TWI295819B/zh
Priority to KR1020057017220A priority patent/KR100801780B1/ko
Priority to EP04720118A priority patent/EP1606839A2/fr
Publication of FR2852445A1 publication Critical patent/FR2852445A1/fr
Application granted granted Critical
Publication of FR2852445B1 publication Critical patent/FR2852445B1/fr
Priority to US11/437,654 priority patent/US7404870B2/en
Priority to US12/144,282 priority patent/US8093687B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)

Abstract

L'invention vise un procédé pour transférer une couche utile de matériau monocristallin d'un premier support vers un deuxième support comprenant les étapes suivantes :- former un premier substrat comportant le premier support (10) et la couche utile (14, 16), avec entre eux une interface détachable (12), où un traitement lié à la couche utile implique la formation d'une zone périphérique de matériau (161) pouvant recouvrir latéralement ladite interface,- réaliser un enlèvement de matière permettant à un agent de détachement d'atteindre l'interface (12) de manière à pouvoir effectuer au niveau d'elle un détachement,- solidariser une face libre de la couche utile (14, 16) avec un second support (20), et- effectuer le détachement au niveau de l'interface (12).L'agent de détachement peut ainsi opérer en dépit de la zone périphérique de matériau.Application à la fabrication de substrats ou de composants sur substrats pour la microélectronique, l'optoélectronique ou l'optique.

Description

La présente invention concerne d'une façon générale
les procédés de fabrication de substrats pour la 5 microélectronique, l'optoélectronique ou l'optique, impliquant un transfert d'une couche utile d'un premier support vers un deuxième support.
Différentes techniques ont ainsi été récemment développées pour permettre le transfert mécanique d'une 10 couche de matériau semi-conducteur - ayant ou non déjà reçu des traitements de réalisation de composants - d'un premier support vers un second support.
On citera notamment les techniques utilisant des couches poreuses enterrées, attaquables chimiquement, 15 comme décrit notamment dans EP-A0 849 788.
On citera également les substrats fragilisés par implantation d'espèces gazeuses, o une couche utile mince peut être séparée du reste du matériau par fracture au niveau de la zone implantée.
On citera enfin les techniques de collage par adhésion moléculaire avec contrôle de l'énergie d'adhésion de telle sorte qu'un effort mécanique puisse aboutir à la séparation d'une couche qui a été temporairement collée à un support.
Dans le cas o une couche utile est reliée à un premier support en utilisant l'une des techniques cidessus, le transfert de couche implique la mise en contact d'un second support avec la face libre (dite face avant de l'ensemble couche/premier support) de la couche 30 utile, avec des forces de collage appropriées.
Le transfert est finalisé par application de contraintes (typiquement traction et/ou flexion et/ou cisaillement) entre la couche à transférer et le premier support, en recourant à un ou plusieurs outils tels que par exemple un bâti de traction ou une lame introduite latéralement au niveau de l'interface fragilisée pour y 5 propager un fissure, ou encore en appliquant un jet de fluide au niveau de cette interface fragilisée (voir par exemple FR-A-2 796 491).
Lorsque la couche utile à transférer n'a subi aucune étape de processus de fabrication de composants, on 10 réalise en général ce transfert quelle que soit la technique de collage utilisée pour solidariser la couche utile au deuxième support (on citera en particulier le collage par adhésion moléculaire, le collage eutectique, le collage à l'aide d'un polymère, d'une résine, etc.).
En revanche, lorsque la couche utile a déjà subi des étapes de processus de fabrication de composants, pour lesquelles il est souvent nécessaire de réaliser différentes sortes de dépôts (oxydes ou nitrures de semiconducteur, semi-conducteur polycristallin, semi20 conducteur amorphe, semi-conducteur monocristallin réalisé par homo- ou hétéro-épitaxie, le problème est différent.
Ainsi de tels dépôts, dans le cas par exemple o ils sont mis en oeuvre selon un procédé " pleine plaque " dans 25 un réacteur ad hoc, ont tendance à couvrir partiellement ou complètement la face libre de la couche utile, et à déborder sur les chants du substrat composé de ladite couche utile temporairement fixée à son premier support.
Un tel recouvrement produit une sorte d'encapsulation de la couche utile, avec pour conséquence principale une consolidation de la liaison couche utile/premier support au niveau de la périphérie, ce qui peut rendre problématique le détachement ultérieur nécessaire au transfert de cette même couche utile vers son second support.
La présente invention vise à remédier à cet inconvénient.
Elle propose à cet effet, selon un premier aspect, un procédé pour transférer une couche utile de matériau monocristallin d'un premier support vers un deuxième support, utilisable dans la fabrication de substrats ou 10 de composants sur substrats pour la microélectronique, l'optoélectronique ou l'optique, caractérisé en ce qu'il comprend les étapes suivantes: - former un premier substrat comportant le premier support et au moins une partie de la couche utile, avec 15 une interface détachable entre le premier support et la couche utile, o un traitement lié à la couche utile implique la formation d'une zone périphérique de matériau susceptible de recouvrir latéralement, au moins partiellement, ladite interface, - réaliser un enlèvement de matière permettant à un agent de détachement d'atteindre ladite interface détachable de manière à pouvoir effectuer un détachement au niveau de ladite interface, solidariser une face libre de la couche utile avec 25 un second support, et - effectuer le détachement au niveau de ladite interface entre le premier support et la couche utile.
Certains aspects préférés, mais non limitatifs, de ce procédé sont les suivants: * l'étape d'enlèvement de matière comprend l'enlèvement d'une zone périphérique de matériau qui recouvre latéralement l'interface.
* l'étape d'enlèvement est mise en oeuvre par découpage.
* l'étape d'enlèvement est mise en oeuvre par gravure.
* la gravure est réalisée avec un masquage préalable de la couche utile à l'intérieur de la zone périphérique.
* l'étape d'enlèvement de matière comprend l'enlèvement d'une zone périphérique du matériau du 10 premier support dans la région o la zone périphérique de matériau formée par le traitement lié à la couche utile est apte à se former, antérieurement audit traitement.
* la zone périphérique du matériau du premier support est un renfoncement périphérique débouchant 15 latéralement et facialement du côté de la couche utile.
* le renfoncement possède une profondeur supérieure ou égale à l'épaisseur de la zone périphérique de matériau formée par le traitement lié à la couche utile.
* le renfoncement possède une largeur telle qu'il 20 couvre sensiblement l'étendue comprise entre le bord extérieur du premier support et le bord extérieur de la couche utile.
* l'étape d'enlèvement d'une zone périphérique du premier support est mise en oeuvre antérieurement à la 25 formation de la couche utile sur ledit premier support.
* l'étape de détachement est mise en oeuvre par application de contraintes latéralement au niveau de l'interface détachable.
* l'étape d'enlèvement de matière comprend la 30 formation de canaux de séparation entre la surface libre de la couche utile et la région de l'interface détachable, avant l'étape de solidarisation de la face libre de la couche utile avec la second support.
* les canaux délimitent des îlots individuels.
* la formation des canaux est mise en oeuvre par une 5 technique choisie dans le groupe comprenant le découpage à la scie, le découpage au laser, le découpage par faisceau d'ions et la gravure chimique avec masque.
* l'étape de détachement est mise en oeuvre par un agent de détachement apte à appliquer, entre les premier 10 et deuxième supports, une ou plusieurs contraintes choisies dans le groupe comprenant les contraintes de traction, les contraintes de flexion et les contraintes de cisaillement.
* le traitement lié à la couche utile consiste en le 15 dépôt d'une partie de la couche utile par épitaxie en procédé " pleine plaque ".
* la couche utile comprend une couche formant germe de croissance épitaxiale et une ou plusieurs couches épitaxiées.
* le matériau de la couche germe est choisi dans le groupe comprenant le carbure de silicium, le saphir, le nitrure de gallium, le silicium et le nitrure d'aluminium.
* la couche épitaxiée est formée d'un ou plusieurs 25 nitrures métalliques.
* le matériau du premier support est choisi dans le groupe comprenant les semi-conducteurs, les carbures de semi-conducteur et les isolants tels que le saphir.
* l'interface détachable est formée par une 30 technique choisie dans le groupe comprenant l'implantation d'espèces gazeuses, la formation d'une couche poreuse attaquable chimiquement, et le collage par adhésion moléculaire avec contrôle des forces d'adhésion.
L'invention propose également selon un deuxième aspect un support pour la fabrication de substrats ou de composants 5 sur substrats pour la microélectronique, l'optoélectronique ou l'optique, apte à recevoir au moins une partie d'une couche utile, avec une interface détachable entre le support et la couche utile, et o un traitement lié à la couche utile est apte à former une 10 zone périphérique de matériau susceptible de recouvrir latéralement, au moins partiellement, ladite interface, support caractérisé en ce qu'il comprend une zone périphérique en renfoncement apte à accueillir ladite zone périphérique de matériau en laissant ladite 15 interface dégagée latéralement.
Enfin l'invention propose selon un troisième aspect un substrat pour la microélectronique, l'optoélectronique ou l'optique, comprenant un support et une couche utile reliées ensemble par une interface détachable, ladite 20 couche utile étant destinée à être transférée sur un autre support par solidarisation d'une surface libre de la couche utile avec l'autre support et détachement au niveau de l'interface détachable, caractérisé en ce qu'il comprend un ensemble de canaux s'étendant entre ladite 25 surface libre de la couche utile et la région de l'interface détachable.
Des aspects préférés mais non limitatifs de cette plaquette sont les suivants: D'autres aspects, buts et avantages de la présente 30 invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés, o La figure 1 est une vue en coupe d'un premier substrat comportant un premier support et une couche utile, La figure 2 est une vue en coupe d'un deuxième support solidarisé au premier substrat pour y transférer la couche utile, La figure 3 est une vue en coupe du premier substrat illustrant le dégagement d'une zone de travail d'un outil 10 de détachement, La figure 4 est une vue en coupe illustrant une conformation particulière du premier support pour laisser ladite zone de travail dégagée, Les figures 5 et 6 sont des vues en coupe et en plan 15 illustrant une conformation particulière de la couche utile pour accéder à l'interface entre celle-ci et le premier support.
En référence tout d'abord aux figures 1 et 2, on a illustré un premier support 10 en matériau semi20 conducteur, par exemple du carbure de silicium SiC, du silicium mono- ou polycristallin, etc., ou encore en matériau isolant, par exemple le saphir.
Sur ce premier support est formée ou déposée une couche 12 formant interface de collage démontable; 25 typiquement, il peut s'agir d'une couche d'oxyde de semiconducteur tel que SiO2, de nitrure de semiconducteur, etc. La couche 12 forme une interface de collage démontable entre le premier support 10 et une couche 30 utile formée en l'espèce d'une couche de base 14 sur laquelle on a formé ou déposé une couche 16. Typiquement, la couche de base 14 est une couche germe sur laquelle la couche 16 est formée par épitaxie. Cette couche germe est par exemple en carbure de silicium, en saphir, en nitrure de gallium, en silicium, en nitrure d'aluminium.
Dans un exemple de réalisation, la couche de base 14 5 est en SiC, tandis que la couche épitaxiée est en nitrure métallique tel que le nitrure de gallium GaN, ou encore formée par un empilement de différents nitrures métalliques.
Une telle structure de couche utile trouve un 10 intérêt notamment dans la fabrication de diodes électroluminescentes.
Comme on l'observe sur la figure 1, il est classique que le premier support soit légèrement plus grand que l'ensemble des couches 12, 14 et 16 formées sur ce 15 support. Le dépôt de la couche 16 par épitaxie, qui s'effectue traditionnellement dans un réacteur " pleine plaque ", s'étend donc non seulement au-dessus de la couche germe 14, mais également selon une couronne 161 qui recouvre la périphérie, dégagée, du support 10.
La figure 2 illustre la solidarisation de l'ensemble représenté à la figure 1, dit premier substrat, avec un deuxième support 20. Dans le cas d'espèce, cette solidarisation est réalisée par une technique de collage métallique, la couche de collage étant illustrée en 22.
Le transfert de la couche utile 14, 16 du premier support 10 vers le deuxième support 20 s'effectue après la solidarisation décrite ci-dessus, notamment par l'effet d'un outil de détachement apte à appliquer une contrainte au niveau de la couche d'interface 12 entre la 30 couche utile 14, 16 et le premier support 10, de manière à propager une séparation sensiblement dans le plan de cette interface.
On comprend toutefois en observant la figure 2 que la couronne 161 de GaN déposé pose deux problèmes par rapport à une telle opération: d'une part, elle renforce la liaison entre la couche utile 14, 16 et le premier 5 support au niveau de la périphérie du premier substrat, et d'autre part elle rend impossible un accès direct à l'interface de collage 12 à l'aide de l'outil de détachement (lame mince, jet de fluide, etc.) pour y appliquer la contrainte de détachement requise (flèche Fl 10 sur la figure 3a).
On va décrire dans la suite plusieurs solutions pour résoudre ces problèmes.
Une première solution est illustrée schématiquement sur la figure 3a. Elle consiste à éliminer la couronne 15 161.
Dans une première forme de réalisation, cette élimination s'effectue par gravure. A cet effet, on réalise sur la face libre de la couche utile 14, 16 un masque qui ne laisse dégagée que la couronne 161. Un 20 milieu d'attaque adapté au matériau de la couronne est alors utilisé pour attaquer et éliminer la couronne dans toute son épaisseur, de manière à dégager la couche d'interface séparable 12. Dans le présent exemple, la couronne étant en GaN, on réalise de préférence une 25 gravure plasma, ou une gravure RIE (acronyme de l'expression anglo- saxonne " Reactive Ion Etching ") à base de SiCl4, de BC13 (on se référera à l'article " GaN: Processing, Defects and Devices ", S.J. Pearton et al., Journal of Applied Physics, Vol. 86, No.1, 1er 30 juillet 1999).
En variante, on peut utiliser d'autres techniques de gravure telles qu'une gravure plasma.
Selon une deuxième forme de réalisation, on procède à l'élimination de la couronne par une technique de découpage ou détourage. On peut notamment utiliser une technique de découpage par sciage mécanique, ou une 5 technique de découpage par laser, ou encore une technique de découpage par faisceau d'ions FIB. Comme on le comprend, on élimine la couronne en réalisant d'une part une découpe cylindrique de révolution et d'autre part une découpe dans le plan de transition entre la couronne 161 10 et le premier support 10.
Dans tous les cas, on fait en sorte que l'attaque ou le découpage donne un accès satisfaisant à la couche 12 d'interface démontable pour permettre le transfert de la couche utile. On notera à cet égard qu'une élimination 15 seulement partielle de la couronne 161 peut s'avérer suffisante pour d'une part atténuer la liaison périphérique entre le premier support 10 et la couche utile 14, 16 et d'autre part permettre une bonne action de l'outil de détachement. Au contraire, on peut prévoir 20 d'éliminer la couronne 161 tout en mordant également dans le support lui-même.
Selon une variante de cette approche de l'invention, telle qu'illustrée sur la figure 3b, on réalise un découpage dans toute l'épaisseur du premier substrat, de 25 manière à éliminer non seulement la couronne parasite 161 mais également la partie 101 du premier support qui lui est sous-jacente. Cette variante peut s'avérer plus adaptée notamment lorsque la technique de découpage utilisée est difficile à contrôler quant à sa profondeur 30 de travail.
De façon préférée, l'élimination de la couronne 161 s'effectue avant que le deuxième support 20 ait été solidarisé avec la couche utile 14, 16. Toutefois, si la technique retenue pour l'élimination de la couronne 161 le permet, on peut réaliser cette élimination après la solidarisation précitée.
Une autre approche de l'invention pour éviter la gêne occasionnée par le dépôt périphérique 161 est illustrée sur la figure 4. Elle consiste à utiliser un premier support 10 préparé spécifiquement de manière à comporter un renfoncement périphérique 102.
Avantageusement, ce renfoncement périphérique s'étend en direction radiale (horizontalement sur la figure 4) entre le bord extérieur du support 10 et le bord extérieur de la couche d'interface 12 et de la couche utile 14, 16. Et en direction axiale 15 (verticalement sur la figure 4), ce renfoncement 102 s'étend préférentiellement sur une profondeur, notée d, au moins égale à l'épaisseur du dépôt 16 réalisé, de telle manière qu'à la fin de l'opération de dépôt, la couronne périphérique 161 qu'il forme n'obstrue pas 20 l'interface démontable. De la sorte, aucune élimination de la couronne 161 n'est nécessaire.
Le renfoncement est de préférence réalisé avant la formation des couches 12 et 14, et en tout état de cause avant la formation de tout ou partie de la couche utile 25 qui risque de couvrir la périphérie du premier substrat.
De préférence, ce renfoncement est réalisé par ablation par faisceau laser ou détourage mécanique.
Une autre approche de l'invention est illustrée sur les figures 5 et 6. Elle consiste à former des entailles 30 ou canaux 18 dans l'épaisseur de la couche utile 14, 16, jusqu'à la profondeur de la couche d'interface 12.
Ces entailles délimitent des îlots ou pavés individuels 19, par exemple de forme carrée, comme le montre la figure 6, d'une taille comprise de préférence entre 1 x 1 Pm2 et 300 x 300 PM2.
Ces entailles peuvent être formées soit mécaniquement, par une technique de découpage à la scie, au laser ou encore par faisceau d'ions, soit chimiquement par gravure, en apposant préalablement sur la surface libre de la couche utile 14, 16 un masque de gravure 10 permettant de réaliser une attaque géométriquement sélective. De préférence, et notamment pour éviter qu'une telle attaque ne creuse excessivement les parois des canaux en cours de formation, on utilise un mode de gravure en voie sèche ou humide.
Dans le cas d'espèce o la couche utile est formée d'une couche germe en SiC 14 sur laquelle on réalise une épitaxie de GaN, on utilise par exemple une gravure ionique à base d'argon (voir l'article " GaN Processing, Defects and Devices " cité plus haut).
Grâce à une telle approche, le renforcement de l'interface entre la couche utile et le premier support, causé par la présence de la couronne 161, est obvié grâce au fait que, lorsqu'une contrainte de démontage sera exercée entre les supports 10 et 20 après réalisation de 25 l'assemblage du type illustré sur la figure 2, chaque pavé individualisé, non soumis lui-même à l'effet de renforcement dû à la couronne 161, pourra se séparer du support 10 sous l'effet de ladite contrainte.
On notera que cette contrainte peut être une 30 contrainte de traction, de flexion ou de cisaillement, ou diverses combinaisons de telles contraintes.
Bien entendu, la présente invention s'applique à des matériaux semiconducteurs extrêmement divers. Ainsi, outre l'exemple d'une couche de nitrure développée sur du carbure de silicium sur isolant (SiCOI) telle que décrite 5 ci-dessus, on peut utiliser l'invention par exemple lors du transfert d'une couche utile à base de silicium dans laquelle on a réalisé certains process de fabrication de composants en technologie CMOS sur un deuxième support 10 isolant. De nombreuses autres applications sont également 10 possibles.
A cet égard, l'homme du métier saura aisément choisir les solutions technologiques qui conviennent (choix de l'une des trois approches décrites, choix du type d'enlèvement de matière, etc.) en fonction des 15 matériaux rencontrés.
On observera pour terminer que les trois approches de l'invention décrites ci-dessus peuvent être combinées entre elles.

Claims (24)

REVENDICATIONS
1. Procédé pour transférer une couche utile de matériau monocristallin d'un premier support vers un deuxième 5 support, utilisable dans la fabrication de substrats ou de composants sur substrats pour la microélectronique, l'optoélectronique ou l'optique, caractérisé en ce qu'il comprend les étapes suivantes: - former un premier substrat comportant le premier 10 support (10) et au moins une partie de la couche utile (14, 16), avec une interface détachable (12) entre le premier support et la couche utile, o un traitement lié à la couche utile implique la formation d'une zone périphérique de matériau (161) susceptible de recouvrir 15 latéralement, au moins partiellement, ladite interface, - réaliser un enlèvement de matière permettant à un agent de détachement d'atteindre ladite interface détachable de manière à pouvoir effectuer un détachement au niveau de ladite interface (12), - solidariser une face libre de la couche utile (14, 16) avec un second support (20), et - effectuer le détachement au niveau de ladite interface (12) entre le premier support (10) et la couche utile (14, 16).
2. Procédé selon la revendication 1, caractérisé en ce que l'étape d'enlèvement de matière comprend l'enlèvement d'une zone périphérique de matériau (161) qui recouvre latéralement l'interface.
3. Procédé selon la revendication 2, caractérisé en ce que l'étape d'enlèvement est mise en oeuvre par découpage. 1 5'
4. Procédé selon la revendication 2, caractérisé en ce que l'étape d'enlèvement est mise en oeuvre par gravure.
5. Procédé selon la revendication 4, caractérisé en ce 5 que la gravure est réalisée avec un masquage préalable de la couche utile à l'intérieur de la zone périphérique.
6. Procédé selon l'une des revendications 2 à 5, caractérisé en ce que l'étape d'enlèvement de matière 10 comprend également l'enlèvement d'au moins une partie (101) du matériau du premier support (10) au dessous de la zone périphérique de matériau (161).
7. Procédé selon la revendication 1, caractérisé en ce 15 que l'étape d'enlèvement de matière comprend l'enlèvement d'une zone périphérique (102) du matériau du premier support (10) dans la région o la zone périphérique de matériau (161) formée par le traitement lié à la couche utile est apte à se former, antérieurement audit 20 traitement.
8. Procédé selon la revendication 7, caractérisé en ce que la zone périphérique du matériau du premier support est un renfoncement périphérique (102) débouchant 25 latéralement et facialement du côté de la couche utile.
9. Procédé selon la revendication 8, caractérisé en ce que le renfoncement (102) possède une profondeur (d) supérieure ou égale à l'épaisseur de la zone périphérique 30 de matériau (161) formée par le traitement lié à la couche utile.
10. Procédé selon l'une des revendications 8 et 9, caractérisé en ce que le renfoncement (102) possède une largeur telle qu'il couvre sensiblement l'étendue 5 comprise entre le bord extérieur du premier support (10) et le bord extérieur de la couche utile (14, 16).
11. Procédé selon l'une des revendications 7 à 10, caractérisé en ce que l'étape d'enlèvement d'une zone 10 périphérique (102) du premier support (10) est mise en oeuvre antérieurement à la formation de la couche utile sur ledit premier support.
12. Procédé selon l'une des revendications 2 à 11, 15 caractérisé en ce que l'étape de détachement est mise en oeuvre par application de contraintes (Fl) latéralement à l'aide de l'agent de détachement au niveau de l'interface détachable (12).
13. Procédé selon la revendication 12, caractérisé en ce que l'étape d'enlèvement de matière comprend la formation de canaux de séparation (18) entre la surface libre de la couche utile (14, 16) et la région de l'interface détachable (12), avant l'étape de solidarisation de la 25 face libre de la couche utile avec la second support (20).
14. Procédé selon la revendication 13, caractérisé en ce que les canaux (18) délimitent des îlots individuels 30 (19).
15. Procédé selon l'une des revendications 13 et 14, caractérisé en ce que la formation des canaux (18) est mise en oeuvre par une technique choisie dans le groupe comprenant le découpage à la scie, le découpage au laser, 5 le découpage par faisceau d'ions et la gravure chimique avec masque.
16. Procédé selon l'une des revendications 13 à 15, caractérisé en ce que l'étape de détachement est mise en 10 oeuvre par un agent de détachement apte à appliquer, entre les premier et deuxième supports (10, 20), une ou plusieurs contraintes choisies dans le groupe comprenant les contraintes de traction, les contraintes de flexion et les contraintes de cisaillement. 15
17. Procédé selon l'une des revendications 1 à 16, caractérisé en ce que le traitement lié à la couche utile consiste en le dépôt d'une partie (16) de la couche utile par épitaxie en procédé " pleine plaque ". 20
18. Procédé selon la revendication 17, caractérisé en ce que la couche utile comprend une couche (14) formant germe de croissance épitaxiale et une ou plusieurs couches épitaxiées (16).
19. Procédé selon la revendication 18, caractérisé en ce que le matériau de la couche germe (14) est choisi dans le groupe comprenant le carbure de silicium, le saphir, le nitrure de gallium, le silicium et le nitrure 30 d'aluminium.
20. Procédé selon la revendication 19, caractérisé en ce que la couche épitaxiée (16) est formée d'un ou plusieurs nitrures métalliques.
21. Procédé selon l'une des revendications 1 à 20, caractérisé en ce que le matériau du premier support (10) est choisi dans le groupe comprenant les semiconducteurs, les carbures de semi-conducteur et les isolants tels que le saphir.
22. Procédé selon l'une des revendications 1 à 21, caractérisé en ce l'interface détachable (12) est formée par une technique choisie dans le groupe comprenant l'implantation d'espèces gazeuses, la formation d'une 15 couche poreuse attaquable chimiquement, et le collage par adhésion moléculaire avec contrôle des forces d'adhésion.
23. Support (10) pour la fabrication de substrats ou de composants sur substrats pour la microélectronique, 20 l'optoélectronique ou l'optique, apte à recevoir au moins une partie d'une couche utile (14, 16), avec une interface détachable (12) entre le support et la couche utile, et o un traitement lié à la couche utile est apte à former une zone périphérique de matériau (161) 25 susceptible de recouvrir latéralement, au moins partiellement, ladite interface, support caractérisé en ce qu'il comprend une zone périphérique en renfoncement (102) apte à accueillir ladite zone périphérique de matériau en laissant ladite interface (12) dégagée 30 latéralement.
24. Substrat pour la microélectronique, l'optoélectronique ou l'optique, comprenant un support (10) et une couche utile (14, 16) reliées ensemble par une interface détachable (12), ladite couche utile étant 5 destinée à être transférée sur un autre support (20) par solidarisation d'une surface libre de la couche utile avec l'autre support et détachement au niveau de l'interface détachable, caractérisé en ce qu'il comprend un ensemble de canaux (18) s'étendant entre ladite 10 surface libre de la couche utile (14, 16) et la région de l'interface détachable (12).
FR0303163A 2003-03-14 2003-03-14 Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique Expired - Lifetime FR2852445B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR0303163A FR2852445B1 (fr) 2003-03-14 2003-03-14 Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US10/800,252 US7122095B2 (en) 2003-03-14 2004-03-11 Methods for forming an assembly for transfer of a useful layer
PCT/IB2004/001344 WO2004081974A2 (fr) 2003-03-14 2004-03-12 Procede de fabrication de substrats ou de composants sur substrats faisant intervenir un transfert de couche utile, a des fins d'application en microelectronique, optoelectronique, ou optique
TW093106789A TWI295819B (en) 2003-03-14 2004-03-12 A method of producing substrates or components on substrates involving transfer of a useful layer, for microelectronics, optoelectronics, or optics
JP2006506557A JP4672648B2 (ja) 2003-03-14 2004-03-12 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法
KR1020057017220A KR100801780B1 (ko) 2003-03-14 2004-03-12 마이크로 전자 장치, 광전자 장치 또는 광학 장치용의, 이송층의 이동을 수반하는 기판상에 기판 또는 부품을 제조하는 방법
EP04720118A EP1606839A2 (fr) 2003-03-14 2004-03-12 Procede de fabrication de substrats ou de composants sur substrats faisant intervenir un transfert de couche utile, a des fins d'application en microelectronique, optoelectronique, ou optique
US11/437,654 US7404870B2 (en) 2003-03-14 2006-05-22 Methods for forming an assembly for transfer of a useful layer
US12/144,282 US8093687B2 (en) 2003-03-14 2008-06-23 Methods for forming an assembly for transfer of a useful layer using a peripheral recess area to facilitate transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0303163A FR2852445B1 (fr) 2003-03-14 2003-03-14 Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique

Publications (2)

Publication Number Publication Date
FR2852445A1 true FR2852445A1 (fr) 2004-09-17
FR2852445B1 FR2852445B1 (fr) 2005-05-20

Family

ID=32893302

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0303163A Expired - Lifetime FR2852445B1 (fr) 2003-03-14 2003-03-14 Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique

Country Status (6)

Country Link
EP (1) EP1606839A2 (fr)
JP (1) JP4672648B2 (fr)
KR (1) KR100801780B1 (fr)
FR (1) FR2852445B1 (fr)
TW (1) TWI295819B (fr)
WO (1) WO2004081974A2 (fr)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888400A1 (fr) * 2005-07-08 2007-01-12 Soitec Silicon On Insulator Procede de prelevement de couche
WO2007017763A2 (fr) * 2005-07-08 2007-02-15 S.O.I. Tec Silicon On Insulator Technologies Procede servant a produire une couche
EP2015354A1 (fr) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Procédé pour le recyclage d'un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
WO2009007003A1 (fr) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Procédé pour recycler un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
EP2246882A1 (fr) * 2009-04-29 2010-11-03 S.O.I. TEC Silicon Procédé de transfert d'une couche à partir d'un substrat donneur sur un substrat lié
FR2995446A1 (fr) * 2012-09-07 2014-03-14 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant au moins deux interfaces
CN104210047A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板
CN102231408B (zh) * 2011-07-04 2015-04-08 无锡成敏光伏技术咨询有限公司 层转移太阳能电池的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1059662A1 (fr) * 1999-06-07 2000-12-13 Agilent Technologies Inc Procédé pour détacher une couche épitaxiale d'un substrat et la transférer sur un autre substrat
FR2796491A1 (fr) * 1999-07-12 2001-01-19 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US20010055854A1 (en) * 2000-03-31 2001-12-27 Shoji Nishida Process for producing semiconductor member, and process for producing solar cell
US20020042189A1 (en) * 2000-10-10 2002-04-11 Kazuyasu Tanaka Manufacturing method of semiconductor chip with adhesive agent
US20020132451A1 (en) * 1998-02-04 2002-09-19 Yutaka Akino Semiconductor substrate and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3472197B2 (ja) * 1999-06-08 2003-12-02 キヤノン株式会社 半導体基材及び太陽電池の製造方法
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132451A1 (en) * 1998-02-04 2002-09-19 Yutaka Akino Semiconductor substrate and method of manufacturing the same
EP1059662A1 (fr) * 1999-06-07 2000-12-13 Agilent Technologies Inc Procédé pour détacher une couche épitaxiale d'un substrat et la transférer sur un autre substrat
FR2796491A1 (fr) * 1999-07-12 2001-01-19 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US20010055854A1 (en) * 2000-03-31 2001-12-27 Shoji Nishida Process for producing semiconductor member, and process for producing solar cell
US20020042189A1 (en) * 2000-10-10 2002-04-11 Kazuyasu Tanaka Manufacturing method of semiconductor chip with adhesive agent

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7572714B2 (en) 2005-07-08 2009-08-11 S.O.I.Tec Silicon On Insulator Technologies Film taking-off method
WO2007017763A2 (fr) * 2005-07-08 2007-02-15 S.O.I. Tec Silicon On Insulator Technologies Procede servant a produire une couche
WO2007017763A3 (fr) * 2005-07-08 2007-04-19 Soitec Silicon On Insulator Procede servant a produire une couche
FR2888400A1 (fr) * 2005-07-08 2007-01-12 Soitec Silicon On Insulator Procede de prelevement de couche
EP2015354A1 (fr) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Procédé pour le recyclage d'un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
EP2037495A1 (fr) * 2007-07-11 2009-03-18 S.O.I. TEC Silicon Procédé pour le recyclage d'un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
WO2009007003A1 (fr) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Procédé pour recycler un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
US8324075B2 (en) 2007-07-11 2012-12-04 Soitec Methods for recycling substrates and fabricating laminated wafers
EP2246882A1 (fr) * 2009-04-29 2010-11-03 S.O.I. TEC Silicon Procédé de transfert d'une couche à partir d'un substrat donneur sur un substrat lié
US8476148B2 (en) 2009-04-29 2013-07-02 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
US8728913B2 (en) 2009-04-29 2014-05-20 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
CN104210047A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法
CN104210047B (zh) * 2011-06-23 2016-09-28 旭化成株式会社 微细图案形成用积层体及微细图案形成用积层体的制造方法
FR2995446A1 (fr) * 2012-09-07 2014-03-14 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant au moins deux interfaces

Also Published As

Publication number Publication date
WO2004081974A3 (fr) 2004-11-25
JP2006520539A (ja) 2006-09-07
TW200507086A (en) 2005-02-16
FR2852445B1 (fr) 2005-05-20
WO2004081974A2 (fr) 2004-09-23
EP1606839A2 (fr) 2005-12-21
KR100801780B1 (ko) 2008-02-11
KR20050111358A (ko) 2005-11-24
JP4672648B2 (ja) 2011-04-20
TWI295819B (en) 2008-04-11

Similar Documents

Publication Publication Date Title
EP1324385B1 (fr) Procédé de report de couches minces semi-conductrices à partir d'une plaquette donneuse.
FR2857983A1 (fr) Procede de fabrication d'une couche epitaxiee
US8093687B2 (en) Methods for forming an assembly for transfer of a useful layer using a peripheral recess area to facilitate transfer
EP1631984B1 (fr) Procédé d'obtention d 'une structure comprenant un substrat support et une couche ultramince
FR2857982A1 (fr) Procede de fabrication d'une couche epitaxiee
FR2817394A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
WO2005024934A1 (fr) Scellement metallique multifonction
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
FR2852445A1 (fr) Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
FR2835096A1 (fr) Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2842650A1 (fr) Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2888400A1 (fr) Procede de prelevement de couche
FR2839199A1 (fr) Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
EP3775329A1 (fr) Procédé de fabrication d'une couche monocristalline de matériau diamant ou iridium et substrat pour croissance par épitaxie d'une couche monocristalline de matériau diamant ou iridium
EP1777735A2 (fr) Procédé de récyclage d'une plaquette donneuse épitaxiée
EP2302666B1 (fr) Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée
FR2857502A1 (fr) Substrats pour systemes contraints
EP3520132B1 (fr) Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR2921749A1 (fr) Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
FR2883659A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR3061803A1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR2866982A1 (fr) Procede de fabrication de composants electroniques
EP3823013B1 (fr) Procédé de démontage d'un empilement d'au moins trois substrats
FR3079533A1 (fr) Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR2849268A1 (fr) Procede de fabrication d'un substrat demontable

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20