JP4490424B2 - 多目的金属製シーリング材 - Google Patents

多目的金属製シーリング材 Download PDF

Info

Publication number
JP4490424B2
JP4490424B2 JP2006525161A JP2006525161A JP4490424B2 JP 4490424 B2 JP4490424 B2 JP 4490424B2 JP 2006525161 A JP2006525161 A JP 2006525161A JP 2006525161 A JP2006525161 A JP 2006525161A JP 4490424 B2 JP4490424 B2 JP 4490424B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor material
support
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006525161A
Other languages
English (en)
Other versions
JP2007504658A (ja
Inventor
セバスティアン,ケルディル
ルテルトル,ファブリス
ユベール,モリソー
クリストフ,モラール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2007504658A publication Critical patent/JP2007504658A/ja
Application granted granted Critical
Publication of JP4490424B2 publication Critical patent/JP4490424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、薄層および基板の組み立て分野に関する。
特に、本発明は、メタルボンディングによる層転写を用いた発光ダイオード(LED)またはレーザーダイオード(LD)の製造に適用できるものである。
(GaNまたはAlGaInNアロイにより構成される)緑色、青色または紫外光を発するLEDおよびLDの活性層は、通常、サファイアまたはSiC基板上でエピタキシャル成長する(例えば、the IEEE Journal On Selected Topics in Quantum Electronics, 8 (2002), 264, T. Mukai著, “Recent progress in group-III nitride light emitting diodes”、またはPhys Stat Sol (a) 180 (2000) 5, V.Haerleら著, “GaN-based LEDs and lasers on SiC”参照)。一方、(GaAsまたはAlGaInPアロイにより構成される)赤色、橙色または黄色光を発するLEDおよびLDの活性層は、本質的に、例えば、the IEEE Journal on Selected Topics in Quantum Electronics 8 (2002) 321, K. Streubelら著 “High brightness AlGaInP light emitting diodes”に記載されているように、GaAsまたはInP基板上でエピタキシャル成長する。これらのバルク基板は、主に、その物理特性、エピタキシーによる活性層の成長に適した格子定数および熱膨張係数により選択される。
一方、シリコン、ある種の金属等の基板は、そのより優れた熱伝導性(作業中LEDまたはLDにより生じた熱の放散)および電気伝導性(放射光を抽出するのに使用される面とは反対側にあるデバイスの裏面一面で良好な電気接触を達成する可能性)のために、最終デバイスの作業に好適である。
これら2種の基板のメリットを得、利点を組み合わせる公知方法の一つは、第一の種の基板(サファイア、SiCまたはGaAs)上でデバイスの活性層を成長させ、その後既成のデバイスを、メタルボンディングにより、特に機能が最適となるよう製造の最終工程に採用された基板に転写することからなる。転写は2つの重要なステップに分けられる。最終支持体の、最初の支持体上でエピタキシャル成長した活性層へのメタルボンディングと、最初の基板の除去である。
例えば、米国特許6071795号公報に記載されたレーザーリフトオフ分離技術は、活性層の成長に使用された最初の支持体をメタルボンディングの後除去する、最初に知られた方法である。当該方法は、最初の基板と最初の基板上に載った第一の薄層とを分ける界面を、レーザーを用いて出発構造体を裏面から照射することによって、分解することからなる。分解した界面では、薄層が支持体から剥離する。当該方法は、出発構造体がレーザー光線を透過させる最初の表面と、レーザー光を吸収する第一の薄層とを含む場合に限られる。この技術が応用されているのは、サファイア上でエピタキシャル成長したGaN薄層の分離技術のみであろう。
N.W.Cheungら(米国特許6335263号明細書)は、InとPdに基づく積層体を、GaNに基づくLED構造体をSiまたはGaAs基板に200℃で接合すべく使用した。出発サファイア基板は、レーザー分離により、分離される。当該Pd−In積層体は、機械的強度が弱いため、剥離可能な基板の機械的剥離には、適していない。さらに、形成されたPdIn3層は、LED光に対して良好なミラーを構成するものではない。
最初の支持体を除去するための他の公知手段は、機械的薄層化(研磨またはラッピング)、ケミカルエッチング、または機械的薄層化とケミカルエッチングの組み合わせからなる。当該方法は、最初の支持体を除去するが、同時に最初の支持体を破壊するものである。
機械的薄層化は、特に、GaAs等の脆い基板では困難であり、SiC、GaN、AlNおよびサファイア等の硬い基板では長時間を要するものとなる。ケミカルアタックも、長時間を要するものであり、選択的に支持体をエッチングし、支持体上でエピタキシャル成長した活性層をエッチングしない溶液(酸)が存在する基板の場合に限られる。GaAsおよびSiは、それに該当するほとんど他にはない最初の支持体の例である。GaN、SiC、AlNおよびサファイアの選択的ケミカルエッチングは、不可能に思われる。
一例として、K Streubelらは(上記引用した論文参照)、350℃でGaAsに基づくLED構造体のSi基板へのメタルボンディングを行うために、AuSn合金を使用した。最初のGaAs基板は、続いてケミカルエッチングされるが、この場合、最初の基板が破壊されるため、リサイクルすることができない。
ビジュアルフォトニクスエピタキシー社(Visual Photonics Epitaxy Co)により開発された、例えば米国特許6287882号明細書に記載のLED製造法では、AuBe合金がメタルボンディングに用いられている。この場合も、この方法は、最初の基板がケミカルエッチングにより除去されるため、経済的に最適化されてはいない。
国際公開02/33760号パンフレットは、製造中に部分的に除去される複合基板上でLEDを製造する方法を開示する。提案された剥離法は、GaAsおよびSiに適しているが、SiC、GaNおよびサファイアには適していないケミカルエッチング(最初の支持体の破壊);サファイア等の透明な基板に限られ、Si、SiC支持体には適さないレーザー分離、を含んでいる。
当該文献記載の方法では、最終支持体を付ける前に活性層にモチーフが作製される。フォトリソグラフィーとエッチングを組み合わせてモチーフを作製する当該工程は、複雑かつコスト高であり、組み立て物の構造を弱くする。文献には記載されていないが、最初の支持体の機械的剥離の場合には、モチーフが切り込まれた活性層は、最も破断しやすい部位となろう。国際公開02/33760号パンフレットで提案された剥離の解決策は、従って、普遍的ではなく(SiC支持体では解決策とはならない)、コスト安ともならず(レーザー分離により除去されるサファイア支持体のみリサイクルが考えられる)、さらに、機械的剥離は、モチーフが活性層を弱くするために、提案された種の構造では、除外される。
さらに、当該文献もまた、電気接触を確実にする金属ミラー層の存在を開示する。しかし、LEDの活性層への金属の拡散を制限するための予防策がとられていない。
最初の基板を除去する別の公知方法は、剥離可能な基板、すなわち支持体と支持体に弱く接着する薄層とから形成された基板上でエピタキシャル成長によって製造された構造体を機械的剥離することからなる。数種の剥離可能な基板が考えられ、例としては、仏国特許公開2823599号明細書および仏国特許公開2809867号明細書に記載されたタイプの基板が挙げられる。
剥離可能な最初の基板の使用を必要とする当該アプローチは、最初の基板の種類と最初の基板が剥離後リサイクル可能という点において、比較的普遍である。当該アプローチは、(レーザー分離の場合のように)透明な基板に制限されず、ケミカルエッチングされる材料に制限されることもない。最初の支持体から活性層を分離した後、最初の支持体は、リサイクルすることができ、エピタキシャル成長の剥離可能な基板として再利用することができる。しかし、出発基板の機械的剥離特有の応力は、分割が起こらないように、活性層と最終基板との間に強い接着を必要とするものである。
従って、破壊のない機械的剥離によって、リサイクル可能な出発基板から(その種類に係わらず)、最終基板上で薄層を形成することを提供することが課題である。
デバイス自体に関しては、現在、オーム接触、光学反射率および任意の導電性についての特性、および/または機械的強度を有する活性層と最終基板との層の組み合わせはない。
第一の側面として、本発明は、最終基板と称する基板上で半導体材料の薄層を製造する方法であって、最初の支持体と称する支持体上で、当該半導体材料の薄層を形成し;メタルボンディングにより当該薄層と当該最終基板とを組み立て;当該薄層から当該最初の支持体とを機械的に分離すること、を含む方法を提供する。
最初の支持体は、半導体材料の薄層が、好ましくはエピタキシーでその上に形成されている少なくとも一つの表面膜と、機械的支持体とを含む。最初の支持体は、半導体材料層と機械的支持体との間に脆弱界面を有するため、剥離可能と称する。
メタルボンディングは、薄層と最終基板の組み立てを可能とするものであり、メタルボンディングは、十分な機械的強度があり、かつ引き続き行われる、最初の支持体を破壊せず接合界面では起こらない脆弱界面での分離に適合するものである。
メタルボンディングは、半導体材料のエピタキシャル成長層上に直接形成された少なくとも一つのオーム接触層、反射層および金またはアルミニウムに基づく層を含む、積層体を使用する。反射層(ミラー)は、好ましくは銀、アルミニウム、ロジウム、白金または金に基づく。
拡散障壁として作用するよう追加の層を設けてもよい。当該層は、好ましくは、タングステン、チタン、クロム、白金またはタンタルに基づく。
メタルボンディングは、薄層上に部分的におよび最終基板上に部分的に形成された金属堆積により行うことができる。
最終基板はシリコン基板、またはシリコン膜で被覆した導電性基板であってよい。
金属を堆積させた後、薄層と最終支持体の組み立ては、接合すべき表面を接触させ、最終支持体により供給されるシリコンと、少なくとも半導体材料層上の薄層として堆積した金またはアルミニウムとを合金化する共融相を形成するための熱処理工程を含む。Au−SiまたはAl−Siの形成は、メタルボンディングに良好な機械的強度を与える。
金属層の積層体により、最終基板と半導体材料の薄層との間の良好な熱伝導および電気伝導が確保される。
メタルボンディングによる組み立てに続く機械的分離工程は、最初に有した脆弱界面に沿った分離を含む。
本発明の一つの特徴によれば、薄層の半導体材料は、AlxGa1-x-yInyPまたはAlxGa1-x-yInyN合金(ここで、0≦x≦1および0≦y≦1)である。
本発明はまた、メタルボンドを介して接続された、基板と、半導体材料の薄層とを含む中間基板に関する。
当該中間基板は、各種部品の製造に、各種の方法で使用することができ、特に、LED、レーザーダイオード、太陽電池および光検出器等の光電子デバイスの製造に使用することができる。
特に、機械的分離工程の後、半導体材料の薄層上に接続ピンを形成することができる。当該ピンは、透明であってよく、および/または半導体材料層の全表面を覆っていなくてもよい。
図1A〜1Fは、本発明の実施態様の工程を示す。
これより、本発明の実施態様を、図1A〜1Fを参照して説明する。
最初の基板の一例を、図1Aに示す。当該基板は、剥離可能型であり、エピタキシャル成長の基板として機能し、脆弱界面または埋設された領域を介して支持体101に接続する、表面膜102を有する。当該界面は、機械的に剥離し得るものであり、参照符号103で示してある。当該界面は、基板を破壊することなく剥離させるものである。
当該脆弱領域は、例えば仏国特許出願公開2681472号明細書、および欧州特許出願公開0807970号明細書に記載されているように、例えば、イオンまたは原子種の注入により、または欧州特許出願公開0925888号明細書に記載されているように、多孔質化により、または仏国特許出願公開2823599号明細書に記載されているように、脆弱領域と接触する表面の粗さと、親水性を制御した分子結合により、生じるものである。
堆積される活性層がAlGaInN型合金に基づく場合、表面層102は、好ましくは、SiC、サファイア、Si、AlNまたはGaNの層である。一方、活性層がAlGaInP型材料に基づく場合、表面層は、好ましくは、GaAs、SiまたはInPから形成される。いずれの場合でも、表面層は、好ましくは単結晶である。
エピタキシャル成長により、活性層104を付けた後、第一の一連の金属堆積105が、活性層の一番上に作製される(図1B)。第一金属積層体は、必要に応じ、異なる種類の複数の薄層に分けられるものであってよい。
活性層に直接接触している金属層は、例えば、最後の活性層の半導体との良好なオーム接触(低接触抵抗)と良好な機械的接着(キーイング層)とを共に確保する良好な非常に厚みの薄い層(例えば、1ナノメーター(nm)から50nmの範囲の厚さ)である。一例として、最終活性層がp−型GaNにより構成されていた場合、接触は、好ましくは、Ni(5nm)+Au(5nm)の積層体、またはPt(50nm)層であってよい。しかし、p−型GaAsであった場合、Zn/Au、Zn/PdまたはTi/Pt型接触が好適である。活性層104上に良好なオーム接触を設けるには、オーム接触層を付けた後、メタルボンディング工程の前に熱処理が必要である。
オーム接触層の上に、反射層(ミラー)が堆積され、反射層は好ましくは、紫外および/または青色および/または緑色などのスペクトル領域のミラーを作製するためにはAg、Al、Rhに基づくもとのし、黄色および/または橙色および/または赤色および/または赤外などのスペクトル領域のミラーを作製するためにはAu、Ag、Al、RhまたはPtに基づくものとする。最後の活性層を構成する半導体によって、オーム接触は、反射層と同じ種類であってもよい(例えば、p−GaAs上のオーム接触が亜鉛と金(Zn/Au)で構成され、ミラーが金(Au)で構成され、ミラー層がオーム接触と連続するように堆積される)。
また、拡散障壁が、金属元素の活性層への拡散を制限するために設けられても良い。この予防策をとらない場合には、上記の望まない拡散現象により、製造した部品の耐用年数が短くなる。当該障壁は、以前の工程の間に堆積したミラー上に直接設けられてもよいし、非常に薄くないのであれば、オーム接触と一体化されても良い。当該障壁は、好ましくは、W、Ti、Cr、PtまたはTa(単体および/またはTiN,WN等のような窒化物相)に基づく。
堆積した金属積層体は、強い結合を生じる層、すなわち金(またはアルミニウム)に基づく層が、最外層であってよい。
別の一連の金属堆積106は、好ましくはシリコンで、またはシリコンで被覆された導電性基板で構成された最終支持体107に付いていてもよい。
次いで、Ti、Crの薄層(例えば、1nm〜50nmの範囲の厚み)が、良好な接着とそれに従った良好な機械的挙動を確保するために、最終支持体の脱酸素表面に直接付けられてもよい。次いで、金(またはアルミニウム)の別の層が、最終的に、メタルボンディングを目的として堆積されてもよい。金属堆積106の種類は、最終支持体107とのオーム電気接触を確保するように選択される。
当該方法は、メタルボンディング工程(図1C)が続き、当該工程では、2つのメタライゼーションされた支持体を接触させ、例えば、接合を強化するために、制御された雰囲気(真空、不活性ガス等)下で機械的圧力下で行ってもよい熱処理によって、お互いを接合させる。2つの支持体は、好ましくは、共融相、例えばAu−Siの形成によって接合する(金は、隣接する一方または他方の支持体のメタライゼーションが可能である。シリコンは、完全にSiにより構成された、またはその表面にSi堆積を有する、最終支持体107から拡散する)。例えば、共融Al−Siボンディングもまた、高温が必要であるにも係わらず使用可能である:Teutectic(Al−Si)=580℃>Teutectic(Au−Si)=363℃。また、接触前にアルミニウムで被覆した表面が酸化しないよう気をつける。
次いで、最初の支持体101が、特に機械的に、分離されてもよい(図1D):剥離可能な基板が、脆弱界面103で剥離する。最初の支持体は、破壊されないので、リサイクル可能であり、新たな剥離可能な基板のベース材として再び機能する。剥離の好ましい形態は、最初の支持体と活性層の間の脆弱界面に、薄い刃を入れる。当該刃の応力下で、ひび割れが好ましくは界面103に沿って伝播する。また、流体(不活性または腐食性ガス、水等)を噴出させることにより補助して開裂させてもよい。
剥離の別の態様は、メタルボンディングの後の構造体に、例えば、グリップや真空吸引によって最終支持体と最初の支持体とを徐々に遠ざけることにより張力をかけることからなる。
剥離に先立って、機械的開裂を容易にするために、ケミカルエッチング(HF酸、王水溶液等)を使用してもよい。
剥離の後、エピタキシャル成長の出発表面として使用される膜102と、任意で活性層104の一部は、化学的機械研磨、ケミカルエッチング(GaAs、Siの膜に適用可能)、またはプラズマエッチングもしくはイオンビームエッチング(GaN、SiC、サファイア、AlN等の不活性および硬質な材料を含め、膜102を構成する多数の材料に適用される)により除去できる。このエッチング工程により、エピタキシャル成長した活性層104が整えられる。
得られた中間基板は、LEDもしくはLDの製造に、太陽電池に、または光検出器に使用することができる。当該製品(図1E)は、各種方法で各種部品の製造を可能にするので、それ自体価値がある。
部品を製造するための一つの可能な経路は、露出した活性層の表面上にオーム接触108を堆積することからなる。エッチングにより露出した半導体104が、n−型GaNであった場合、接触は、好ましくはTi/Al積層体、または透明な酸化物良導体(例えば、In23:Sn、ZnOとIn23との合金)。一方、半導体がn−型GaAsであった場合、接触は、好ましくはAuGe/Au積層体である。当該接触がその上に堆積されている面は、部品により発せられた光を抽出する面であり、そのため、接触は、好ましくは透明であり、および/または表面の全面が被覆されない。
上述の方法は、多くの利点を有する。
エピタキシャル成長に用いられる最初の支持体101は、そのような支持体は、非常に高価なことがあるのだが、破壊されないので、リサイクルが可能である。
機械的剥離では、SiC、GaNを含め、ケミカルエッチングが不可能であり、プラズマまたはイオンビームエッチングに長時間かかるような、あらゆるタイプの支持体が分離する。最初の支持体の機械的分離は、リフトオフレーザー分離の場合のように、透明な材料に限られることはなく、ケミカルアタックに反応する材料にも限られない。機械的剥離は、普遍的で高価でない剥離手段である。
使用される異種の金属層は、所望の特性のすべてを有している。オーム接触機能とミラーの確保、無制御の拡散現象による性能低下のない、支持体と活性層間の良好な熱伝導と電気伝導の達成、強度のある材料が選択されることによる優れた機械的挙動、である。
これより、本発明の実施態様の具体例を示す。
実施例1 AlGaInNに基づく青色/紫外光を発するLEDの製造
本実施例に使用された剥離可能な基板は、多結晶SiCまたはシリコンから形成された支持体101と、6H−SiCから形成されたエピタキシャル成長表面層102より構成した。これら2つの間には、埋設された酸化物層および剥離可能な界面103がある。GaNおよびAlGaInN合金に基づく活性層を、膜102に、エピタキシャルに付けた。続いて、金属堆積105を、活性層上に堆積した。
・Ni(厚さ5nm)+Au(厚さ5nm):p−層へのオーム接触
・Pt:拡散障壁
・Ag:ミラー形成層
・Au:ボンディング用
同時に、最終支持体107を、以下のメタライゼーション手段によって共融ボンディングするために作製した。
・Cr(厚さ5nm):キーイング層
・Au:ボンディング用
メタライゼーションされた基板を、真空化で接触させ、ピストンを用いてわずかに機械的応力(P<2bar)をかけ、400℃近い温度まで加熱した。金とシリコンに基づく共融相が形成され、強い接合が得られた。冷却後、脆弱界面に薄い刃を入れることによって、接合したウェーハを互いに分離させた。6H−SiCの膜102を、反応性イオンエッチング(RIE)により除去した。最終的に、図1Fに示した形状通りに、エッチングにより露出したn−GaN層上に、Ti/Alオーム接触を作製した。
実施例2 AlGaInPに基づく赤色光を発するLEDまたはLDの製造のための中間基板の製造
本実施例に使用された剥離可能な基板は、Siから形成された支持体101と、GaAsから形成されたエピタキシャル成長表面層102より構成した。これら2つの間には、埋設された酸化物層および剥離可能な界面がある。GaAsおよびAlGaInP合金に基づく活性層を、GaAs膜に、エピタキシャルに付けた。続いて、金属堆積を、活性層上に堆積した。
・Au/Zn:p−層へのオーム接触
・Ti:拡散障壁
・Au:ミラー形成層およびボンディング用
同時に、最終支持体107を、以下のメタライゼーション手段によって共融ボンディングするために作製した。
・Ti(厚さ5nm):キーイング層
・Au:ボンディング用
メタライゼーションされた基板を、真空化で接触させ、ピストンを用いてわずかに機械的応力(P<2bar)をかけ、400℃近い温度まで加熱した。金とシリコンに基づく共融相が形成され、強い接合が得られた。冷却後、補助のため流体を噴出しながら脆弱界面に薄い刃を入れることによって、接合したウェーハを互いに分離させた。
GaAs膜102を、ケミカルエッチングにより除去した。ミラーオーム接触がすでに活性域(支持体の方へ発せられた光の反射、裏面での電流の最適な注入)表面の全面にわたって一体化されているために、高性能LEDまたはLDの製造に適合可能な活性層を有する複合基板を得た。
実施例3 Si(111)上でエピタキシャル成長したGaNに基づく緑色光を発するLEDの製造
本実施例に使用された剥離可能な基板は、Siから形成された支持体101と、結晶方位(111)を有するSiから形成されたエピタキシャル成長表面層102より構成した。これら2つの間には、埋設された酸化物層および剥離可能な界面103がある。GaNおよびAlGaInN合金に基づく活性層を、Si膜102に、またはAlNに基づく緩衝層を介して、エピタキシャルに付けた。続いて、金属堆積を、活性層上に堆積した。
・Ni/Cr/Au:Cr拡散障壁が一体化されたp−層へのオーム接触
・Au:ミラーおよびボンディング層
最終支持体107を、以下のメタライゼーション手段によって共融ボンディングするために作製した。
・Cr(厚さ5nm):キーイング層
・Au:ボンディング用
メタライゼーションされた基板を、真空化で接触させ、ピストンを用いてわずかに機械的応力(P<2bar)をかけ、400℃近い温度まで加熱した。金とシリコンに基づく共融相が形成され、強い接合が得られた。冷却後、脆弱界面に薄い刃を入れることによって、接合したウェーハを互いに分離させた。Si膜102を、ケミカルエッチング(TMAH)により除去した。任意のAlNに基づく緩衝層もまた、ドライエッチングにより除去することができた。最終的に、図1Fに示したように、露出したn−GaN層104上に、Ti/Alオーム接触108を作製した。
本発明によれば、特に、
好ましくはGaN(およびAlGaInN合金)またはGaAs(およびAlGaInP合金)に基づく発光ダイオードまたはレーザーダイオードの製造;
上記の成分(図1E参照)の活性層を有する中間基板の製造、
が可能である。
図1A〜1Fは、本発明の実施態様の工程を示す。

Claims (18)

  1. 最終基板と称する基板(107)上に半導体材料の薄層(104)を製造する方法であって、当該最終基板は、シリコン基板またはシリコン膜で覆われた導電性基板であり、
    最初の支持体(101)と称する支持体上に当該半導体材料の層を形成すること;
    当該薄層と、当該最終基板とを共融相の形成を含むメタルボンディングにより組み立てること;
    メタルボンディングを目的として、当該薄層および最終基板上に金属堆積(105、106)を作製すること;
    脆弱界面(103)に沿って最初の支持体を機械的に分割すること
    を含み、
    前記メタルボンディングが、オーム接触層、反射層、および金またはアルミニウムに基づく層を含む積層体(105,106)を用いてなされ、
    前記共融相が、Au−SiまたはAl−Siである方法。
  2. 前記薄層(104)が、エピタキシャル成長により製造されている請求項1に記載の方法。
  3. 前記最初の支持体が、基板(101)およびエピタキシャル成長層(102)を有する請求項2に記載の方法。
  4. 前記機械的分割工程が、脆弱界面に沿って組み立て物を分離することを含む請求項3に記載の方法。
  5. 前記反射層が、銀、アルミニウム、ロジウム、金または白金に基づくものである請求項に記載の方法。
  6. 前記積層体が、拡散障壁を形成する層をさらに含む請求項1に記載の方法。
  7. 前記拡散障壁が、タングステン、チタン、クロム、白金またはタンタルを含む請求項に記載の方法。
  8. 前記機械的分割工程の後、前記半導体材料層上に接続ピン(108)を作製することをさらに含む請求項1〜のいずれか1項に記載の方法。
  9. 前記ピンが、透明であり、および/または半導体材料層の全表面を覆っていない請求項に記載の方法。
  10. 前記薄層(104)の半導体材料が、AlxGa1-x-yInyPまたはAlxGa1-x-yInyN合金(ここで、0≦x≦1および0≦y≦1)である請求項1〜のいずれか1項に記載の方法。
  11. シリコン基板またはシリコン膜で覆われた導電性基板である基板(107)および
    共融相を含むメタルボンド(105、106)を介して接合された半導体材料から形成される薄層(104)
    を有し、
    前記メタルボンドが、金属層の積層体(105、106)を含み、
    前記金属層の積層体が、オーム接触層、反射層、および金またはアルミニウムに基づく層を含み、
    前記共融相が、Au−SiまたはAl−Siである中間基板。
  12. 前記反射層が、銀、アルミニウム、ロジウム、金または白金に基づいている請求項11に記載の中間基板。
  13. 前記金属層の積層体が、拡散障壁を形成する層をさらに含む請求項11または12に記載の中間基板。
  14. 前記拡散障壁層が、タングステン、チタン、クロム、白金またはタンタルを含む請求項13に記載の中間基板。
  15. 前記半導体材料の薄層(104)上に接続ピン(108)をさらに有する請求項1114のいずれか1項に記載の中間基板。
  16. 前記ピンが、透明であり、および/または半導体材料層の全表面を覆っていない請求項15に記載の中間基板。
  17. 前記薄層(104)の半導体材料が、AlxGa1-x-yInyPまたはAlxGa1-x-yInyN合金(ここで、0≦x≦1および0≦y≦1)である請求項1116のいずれか1項に記載の中間基板。
  18. 請求項1117のいずれか1項に記載の中間基板を有する光電子デバイス。
JP2006525161A 2003-09-02 2004-09-01 多目的金属製シーリング材 Active JP4490424B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0310369A FR2859312B1 (fr) 2003-09-02 2003-09-02 Scellement metallique multifonction
PCT/FR2004/002219 WO2005024934A1 (fr) 2003-09-02 2004-09-01 Scellement metallique multifonction

Publications (2)

Publication Number Publication Date
JP2007504658A JP2007504658A (ja) 2007-03-01
JP4490424B2 true JP4490424B2 (ja) 2010-06-23

Family

ID=34130702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006525161A Active JP4490424B2 (ja) 2003-09-02 2004-09-01 多目的金属製シーリング材

Country Status (8)

Country Link
US (2) US7189632B2 (ja)
EP (1) EP1661175A1 (ja)
JP (1) JP4490424B2 (ja)
KR (2) KR100896095B1 (ja)
CN (1) CN1856874A (ja)
FR (1) FR2859312B1 (ja)
TW (1) TWI267167B (ja)
WO (1) WO2005024934A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
WO2004061953A2 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US7161169B2 (en) * 2004-01-07 2007-01-09 International Business Machines Corporation Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain
JP2005317676A (ja) * 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
TWI246784B (en) * 2004-12-29 2006-01-01 Univ Nat Central Light emitting diode and manufacturing method thereof
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电(江西)有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
TWI285969B (en) * 2005-06-22 2007-08-21 Epistar Corp Light emitting diode and method of the same
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
TWI298555B (en) * 2006-06-05 2008-07-01 Epistar Corp Light emitting device
TWI370555B (en) * 2006-12-29 2012-08-11 Epistar Corp Light-emitting diode and method for manufacturing the same
JP5228381B2 (ja) * 2007-06-25 2013-07-03 三菱電機株式会社 半導体装置の製造方法
US20090181492A1 (en) * 2008-01-11 2009-07-16 Peter Nunan Nano-cleave a thin-film of silicon for solar cell fabrication
TWI495141B (zh) * 2008-08-01 2015-08-01 Epistar Corp 晶圓發光結構之形成方法及光源產生裝置
TWI455252B (zh) * 2008-08-28 2014-10-01 玉晶光電股份有限公司 A mold release mechanism for a light emitting diode package process
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP6027970B2 (ja) * 2010-09-10 2016-11-16 バーレイス テクノロジーズ エルエルシー 半導体ドナーから分離された層を使用するオプトエレクトロニクスデバイスの製造方法、およびそれによって製造されたデバイス
KR20120052160A (ko) * 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN102255027B (zh) * 2011-07-15 2013-05-29 上海蓝光科技有限公司 一种GaN基垂直结构LED芯片结构及其制备方法
US9343641B2 (en) * 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9064980B2 (en) 2011-08-25 2015-06-23 Palo Alto Research Center Incorporated Devices having removed aluminum nitride sections
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
EP2600389B1 (en) 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN106132688B (zh) 2014-01-27 2020-07-14 康宁股份有限公司 用于薄片与载体的受控粘结的制品和方法
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
CN103996755B (zh) * 2014-05-21 2016-08-17 天津三安光电有限公司 一种氮化物发光二极管组件的制备方法
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
CN107810168A (zh) 2015-06-26 2018-03-16 康宁股份有限公司 包含板材和载体的方法和制品
US9865565B2 (en) * 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2019036710A1 (en) 2017-08-18 2019-02-21 Corning Incorporated TEMPORARY BINDING USING POLYCATIONIC POLYMERS
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US20220238747A1 (en) * 2021-01-28 2022-07-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6418999B1 (en) * 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP4024994B2 (ja) 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6480320B2 (en) * 2001-02-07 2002-11-12 Transparent Optical, Inc. Microelectromechanical mirror and mirror array
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6390945B1 (en) 2001-04-13 2002-05-21 Ratio Disc Corp. Friction gearing continuously variable transmission
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US20050048739A1 (en) 2005-03-03
US7189632B2 (en) 2007-03-13
WO2005024934A1 (fr) 2005-03-17
TW200531205A (en) 2005-09-16
JP2007504658A (ja) 2007-03-01
KR20060082855A (ko) 2006-07-19
US20060228820A1 (en) 2006-10-12
EP1661175A1 (fr) 2006-05-31
KR20080055877A (ko) 2008-06-19
FR2859312B1 (fr) 2006-02-17
CN1856874A (zh) 2006-11-01
FR2859312A1 (fr) 2005-03-04
US7232739B2 (en) 2007-06-19
KR100878915B1 (ko) 2009-01-15
KR100896095B1 (ko) 2009-05-06
TWI267167B (en) 2006-11-21

Similar Documents

Publication Publication Date Title
JP4490424B2 (ja) 多目的金属製シーリング材
TWI266462B (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
JP5021302B2 (ja) 半導体チップの製造方法
US6887770B2 (en) Method for fabricating semiconductor device
JP5073917B2 (ja) 電気的なコンタクトを有する光電子半導体チップならびに該光電子半導体チップを製造するための方法
CN100505351C (zh) 一种应用合成分隔法激光剥离GaN基发光器件的制造方法
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
US20060226434A1 (en) Nitride-based semiconductor light emitting device and manufacturing method thereof
JP2004512688A (ja) GaNベースの半導体デバイスを製造する方法
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR20080015794A (ko) InGaAlN 발광 장치 및 이의 제조 방법
JP5992702B2 (ja) 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
TW200849673A (en) LED chip production method
US20070138540A1 (en) Group III nitride based compound semiconductor optical device
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
EP2367209A2 (en) Method for manufacturing semiconductor light emitting device
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2005197286A (ja) 半導体薄膜のハンドリング方法および発光素子の製造方法
TW200537703A (en) Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip
KR20090125676A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
JP2007116065A (ja) 発光素子および発光素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4490424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250