FR3098342A1 - structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF - Google Patents

structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF Download PDF

Info

Publication number
FR3098342A1
FR3098342A1 FR1907328A FR1907328A FR3098342A1 FR 3098342 A1 FR3098342 A1 FR 3098342A1 FR 1907328 A FR1907328 A FR 1907328A FR 1907328 A FR1907328 A FR 1907328A FR 3098342 A1 FR3098342 A1 FR 3098342A1
Authority
FR
France
Prior art keywords
layer
semiconductor structure
support substrate
resistivity
mesoporous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1907328A
Other languages
English (en)
Other versions
FR3098342B1 (fr
Inventor
Emmanuel Augendre
Frédéric Gaillard
Thomas LORNE
Emmanuel Rolland
Christelle Veytizou
Isabelle Bertrand
Frédéric Allibert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1907328A priority Critical patent/FR3098342B1/fr
Priority to TW109109850A priority patent/TW202103320A/zh
Priority to KR1020227003597A priority patent/KR20220025892A/ko
Priority to EP20712591.5A priority patent/EP3994722A1/fr
Priority to US17/623,499 priority patent/US20220359272A1/en
Priority to JP2021578062A priority patent/JP7464631B2/ja
Priority to PCT/EP2020/058316 priority patent/WO2021001066A1/fr
Priority to CN202080048789.1A priority patent/CN114424332A/zh
Publication of FR3098342A1 publication Critical patent/FR3098342A1/fr
Application granted granted Critical
Publication of FR3098342B1 publication Critical patent/FR3098342B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)
  • Thin Film Transistor (AREA)

Abstract

L’invention concerne une structure semi-conductrice (10) pour applications radiofréquences comprenant : - un substrat support (2) en silicium comportant une couche méso-poreuse (3), - une couche diélectrique (4) disposée sur la couche méso-poreuse (3), - une couche superficielle (5) disposée sur la couche diélectrique (4). La structure (10) est remarquable en ce que : - la couche méso-poreuse (3) comporte des pores creux dont les parois internes sont majoritairement tapissées d’oxyde, et présente une épaisseur comprise entre 3 et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur, - le substrat support (2) présente une résistivité comprise entre 0.5 et 4 ohm.cm. L’invention concerne également un procédé de fabrication d’une structure semi-conductrice (10). Figure à publier avec l’abrégé : F igure 1

Description

structure semi-conductrice comprenant une couche poreuse enterrée, pour applicationS RF
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier une structure de type substrat SOI, comportant une couche en silicium méso-poreux enterrée, adaptée pour des dispositifs radiofréquences à hautes performances notamment en termes de linéarité et de stabilité thermique.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
Les dispositifs radiofréquences (RF) sont largement utilisés dans le domaine des télécommunications (téléphonie cellulaire, Wi-Fi, Bluetooth…). Ces dispositifs sont élaborés sur des substrats en forme de plaquettes qui servent principalement de support à leur fabrication. Toutefois, l’accroissement du degré d’intégration et des performances attendues des dispositifs RF entraîne un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés.
A titre d’exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs RF, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s’y trouvent. Il s’en suit des problèmes de distorsion non linéaire (harmoniques) du signal, une consommation inutile d’une partie de l’énergie du signal par perte d’insertion et des influences possibles entre dispositifs.
Ainsi, pour la plupart des applications impliquant la transmission ou la réception de signaux radiofréquences (10 MHz à 100 GHz), les dispositifs RF requièrent pour leur fabrication un substrat remplissant un cahier des charges de plus en plus exigeant, tiré en particulier par l’évolution des normes de la téléphonie mobile (2G, 3G, LTE, LTE Advanced, LTE Advanced PRO, …). Les propriétés des matériaux du substrat doivent notamment garantir :
  • de faibles pertes d’insertion (faible atténuation du signal) et une bonne linéarité (faible distorsion du signal à l’origine d’harmoniques), typiquement en présentant une résistivité effective, sur toute la gamme de fréquence, supérieure à 1000 ohm.cm ;
  • une stabilité des performances précitées en température, en particulier dans la gamme d’utilisation des dispositifs RF [-40°C ; 150°C] ;
  • un faible couplage capacitif entre la couche active et le substrat support, typiquement grâce à une permittivité diélectrique égale ou inférieure à celle du silicium ( )
  • et bien-sûr, une bonne tenue mécanique, compatible à l’élaboration de dispositifs micro-électroniques.
Par ailleurs, pour répondre à des besoins en forts volumes, le substrat doit être compatible avec l’industrie du semi-conducteur, et en particulier avec les lignes de fabrication CMOS silicium. Il doit en plus présenter un coût compétitif pour être adopté par les applications grand public, en particulier dans le domaine des télécommunications (téléphonie cellulaire, connectivité Wi-Fi, Bluetooth,…).
Les dispositifs radiofréquences (RF), tels que des commutateurs et adaptateurs d’antenne, des amplificateurs de puissance, des amplificateurs faible bruit ou encore des composants passifs (R, L, C) peuvent être élaborés sur différents types de substrats.
On connaît les substrats à base de silicium haute résistivité comprenant un substrat support, une couche de piégeage disposée sur le substrat support, une couche diélectrique disposée sur la couche de piégeage, et une couche active de semi-conducteur disposée sur la couche diélectrique. Le substrat support présente habituellement une résistivité supérieure à 1 kOhm.cm. La couche de piégeage peut comprendre du silicium poly-cristallin non dopé. La combinaison d’un substrat support haute résistivité et d’une couche de piégeage selon l’état de l’art permet de réduire le couplage dispositif/substrat cité précédemment et ainsi d’assurer de bonnes performances des dispositifs RF. A cet égard, l’homme du métier trouvera une revue des performances des dispositifs RF fabriqués sur le substrat semi-conducteur haute résistivité connu de l’état de la technique dans « Silicon-on-insulator (SOI) Technology, manufacture and applications », points 10.7 et 10.8, Oleg Kononchuk et Bich-Yen Nguyen, chez Woodhead Publishing.
Néanmoins, une couche de piégeage en poly-silicium présente l’inconvénient de subir une recristallisation partielle lors des étapes de traitements thermiques à hautes températures, ce qui contribue à diminuer la densité de pièges dans la couche. Parce que l’évolution des normes de la téléphonie mobile impose des spécifications de plus en plus exigeantes aux composants RF, la dégradation de la performance du dispositif liée à cette diminution de densité de pièges est rédhibitoire pour certaines applications.
Une alternative à cette couche de piégeage en poly-silicium est une couche en silicium poreux. Le document US2017062284 propose une structure de type SOI comprenant une couche poreuse sous l’oxyde enterré (BOX) mais ne précise pas la gamme d’épaisseurs et les caractéristiques de porosité qui permettent d’atteindre les performances de tenue mécanique et RF visées. La demande WO2016/016532 propose une structure de type SOI comportant une couche méso-poreuse très fine, d’épaisseur inférieure à 1 micron : cette structure confère la tenue mécanique requise et de bonnes performances RF, contrairement aux couches poreuses de plus forte épaisseur (entre 10 μm et 80 μm), classiquement proposées dans l’état de la technique, au sujet desquelles le document WO2016/016532 indique une tenue mécanique incompatible avec certaines étapes de fabrication des dispositifs et avec les pré-requis d’un support pour les dispositifs fonctionnels finaux.
Pour adresser ce problème de tenue mécanique, le document WO2016/149113 propose le remplissage des pores de la couche poreuse avec du silicium amorphe ou poly-cristallin ou avec de l’oxyde de silicium.
OBJET DE L’INVENTION
La présente invention propose une solution alternative à celles de l’état de la technique. Elle concerne en particulier une structure de type SOI, comportant une couche en silicium méso-poreux, adaptée pour des dispositifs radiofréquences à hautes performances.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne une structure semi-conductrice pour applications radiofréquences comprenant :
- un substrat support en silicium comportant une couche méso-poreuse,
- une couche diélectrique disposée sur la couche méso-poreuse,
- une couche superficielle disposée sur la couche diélectrique.
La structure semi-conductrice est remarquable en ce que :
- la couche méso-poreuse comporte des pores creux dont les parois internes sont tapissées d’oxyde ; la couche méso-poreuse présente en outre une épaisseur comprise entre 3 microns et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur,
- le substrat support présente une résistivité comprise entre 0,5 et 4 ohm.cm.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • l’épaisseur de la couche méso-poreuse est inférieure à 20 microns ;
  • le substrat support présente une résistivité comprise entre 1 et 2 ohm.cm ;
  • la couche superficielle est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNbO3, LiTaO3,...) ;
  • la couche méso-poreuse présente un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50% ;
  • la structure semi-conductrice comprend des dispositifs radiofréquences élaborés dans et/ou sur la couche superficielle.
La présente invention concerne également un procédé de fabrication d’une structure semi-conductrice pour applications radiofréquences, comprenant :
- une étape a) de fourniture d’un substrat donneur comportant un plan fragile enterré délimitant une couche superficielle avec la face avant du substrat donneur,
- une étape b) de fourniture d’un substrat support en silicium présentant une résistivité comprise entre 0,5 et 4 ohm.cm,
- une étape c) de porosification du substrat support pour former une couche méso-poreuse dans une partie avant du substrat support, ladite couche méso-poreuse présentant une résistivité supérieure à 20 kohm.cm et une épaisseur comprise entre 3 et 40 microns,
- une étape d) de recuit du substrat support sous atmosphère oxydante à une température comprise entre 300°C et 400°C, de manière à stabiliser la couche méso-poreuse,
- une étape e) de dépôt d’une couche diélectrique sur la couche méso-poreuse,
- une étape f) d’assemblage du substrat donneur du côté de sa face avant, sur la couche diélectrique,
- une étape g) de séparation le long du plan fragile enterré pour transférer la couche superficielle sur le substrat support.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • le substrat support en silicium présente une résistivité comprise entre 1 et 2 ohm.cm ;
  • la porosification de l’étape c) est faite par électrochimie ;
  • le recuit sous atmosphère oxydante de l’étape d) a une durée comprise entre 5 min et 200 min ;
  • l’étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre à une température comprise entre 400°C et 450°C, avantageusement à 420°C ;
  • le recuit sous atmosphère neutre de l’étape d) a une durée comprise entre 2 et 16 heures, préférentiellement 10 heures ;
  • l’étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre 200°C et 500°C, avantageusement 400°C.
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
La figure 1 présente des structures semi-conductrices conformes à la présente invention ;
La figure 2 présente un procédé de fabrication d’une structure semi-conductrice, conforme à l’invention ;
La figure 3 présente plusieurs options de réalisation de l’étape de porosification du procédé de fabrication conforme à l’invention ;
La figure 4 présente des mesures de résistivité de couches méso-poreuses en fonction de leur épaisseur ;
La figure 5 présente des caractérisations de distorsion de seconde harmonique (HD2) sur des substrats supports munis de couches méso-poreuses, en fonction de la température d’utilisation ;
La figure 6 présente des caractérisations de distorsion de seconde harmonique (HD2) sur des substrats supports munis de couches méso-poreuses, en fonction de l’épaisseur de la couche méso-poreuse ;
La figure 7 présente l’évolution des liaisons chimiques dans la couche méso-poreuse après l’étape d) de recuit de stabilisation.
Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures. Notons que le repère (x,y,z) de la figure 1 s’applique à la figure 2.
La présente invention concerne une structure semi-conductrice 10 pour applications radiofréquences.
La structure semi-conductrice 10 comprend tout d’abord un substrat support 2 en silicium dont la résistivité est comprise entre 0,5 et 4 ohm.cm , préférentiellement entre 1 et 2 ohm.cm (figure 1). Ledit substrat support 2 comporte une couche en silicium méso-poreux 3. Rappelons qu’il existe trois types de morphologies pour du silicium poreux : le silicium macroporeux (diamètre de pores supérieur à 50nm), le silicium méso-poreux (diamètre de pores compris entre 2nm et 50nm) et le silicium nano-poreux, également appelé microporeux (diamètre de pores inférieur à 2nm).
La couche méso-poreuse 3 selon l’invention présente des pores creux dont les parois internes sont majoritairement tapissées d’oxyde ; l’épaisseur de la couche d’oxyde sur les parois internes des pores est typiquement de l’ordre du nanomètre. Par pores creux, on entend des pores qui ne sont pas remplis par un matériau solide tel que de l’oxyde de silicium par exemple. Le fait que les parois internes des pores soient tapissées d’oxyde traduit un état stabilisé de la couche méso-poreuse 3, dans lequel des liaisons pendantes de type Si-Hx ont été majoritairement remplacées par des liaisons Si-O-Si beaucoup plus stables. La stabilité mécanique de la couche méso-poreuse 3 en est améliorée.
De manière avantageuse, le taux de porosité de la couche méso-poreuse 3 se situe entre 40% et 60%, préférentiellement à 50%. Ce taux de porosité assure un bon équilibre entre propriétés mécaniques et propriétés électriques de la couche méso-poreuse 3.
La couche méso-poreuse 3 présente une résistivité supérieure à 20 kohm.cm sur toute son épaisseur ; cette forte résistivité est notamment liée à la gamme de résistivité particulière choisie pour substrat support 2, comme cela sera décrit plus loin avec le procédé de fabrication de la structure semi-conductrice 10.
La couche méso-poreuse 3 présente par ailleurs une épaisseur comprise entre 3 et 40 microns, avantageusement inférieure à 20 microns. L’épaisseur de la couche méso-poreuse 3, conjuguée à sa morphologie (stabilisation des pores, taux de porosité), va définir la tenue mécanique de ladite couche 3. La demanderesse a ainsi sélectionné une plage de caractéristiques qui confère à la couche méso-poreuse 3 la tenue mécanique adéquate pour supporter la fabrication de la structure semi-conductrice 10 et pour être conservée dans le dispositif fonctionnel final.
De plus, l’épaisseur de la couche méso-poreuse 3, combinée à sa résistivité très élevée et stable en température dans la gamme -40°C à 225°C, confère à la structure semi-conductrice 10 les propriétés de résistivité et d’isolation requises pour les applications radiofréquences à hautes performances.
La structure semi-conductrice 10 comprend également une couche diélectrique 4 disposée sur la couche méso-poreuse 3. Avantageusement, sans toutefois que cela soit limitatif, la couche diélectrique 4 comprendra au moins l’un des matériaux parmi : dioxyde de silicium, nitrure de silicium, oxyde d’aluminium, etc. Son épaisseur pourra varier entre 10nm et 3 microns.
La structure semi-conductrice 10 comprend en outre une couche superficielle 5 disposée sur la couche diélectrique 4 (figure 1 - (i)). La couche superficielle 5 est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNbO3, LiTaO3,...). Elle présente une épaisseur typique comprise entre quelques nanomètres et quelques microns, avantageusement comprise entre 200 nm et 1500 nm.
Des dispositifs micro-électroniques radiofréquences 6 pourront ensuite être élaborés dans et/ou sur la couche superficielle 5 de la structure semi-conductrice 10 (figure 1 - (ii)). Lesdits dispositifs RF 6 pourront par exemple consister en des circuits de commutation (appelés « switch » selon la terminologie anglo-saxonne) ou des circuits d’adaptation ou de syntonisation d’antenne (appelés « tuner ») ou encore des circuits d’amplification de puissance (appelé « power amplifier »), élaborés selon les technologies microélectroniques. La fabrication des composants microélectroniques peut nécessiter la réalisation de plusieurs étapes dont des traitements thermiques à hautes températures, typiquement à 950-1100°C, voire au-delà. La couche méso-poreuse 3 décrite précédemment, conserve ses propriétés physiques (tenue mécanique) et électriques (résistivité, capacité de piégeage des porteurs de charge) après de tels traitements thermiques.
Selon une variante, la structure semi-conductrice 10 comprend une couche de dispositifs RF 6 sur la couche diélectrique 4 et la couche superficielle 5 est située au-dessus desdits dispositifs 6 (figure 1 – (iii)). Cette configuration peut par exemple être obtenue lorsque la couche de dispositifs RF 6 est élaborée dans ou sur la couche superficielle 5, alors que cette dernière est encore solidaire d’un substrat donneur. L’ensemble formé par la couche de dispositifs 6 et la couche superficielle 5 peut ensuite être transféré sur la couche diélectrique 4, par une technique de transfert de couche qui pourra être choisie parmi le procédé Smart CutTM, ou un procédé combinant collage et amincissement mécano-chimique du substrat donneur.
Quelle que soit la variante de structure semi-conductrice 10, les champs électromagnétiques, issus des signaux hautes fréquences destinés à se propager dans les dispositifs RF 6, et qui vont pénétrer dans la couche méso-poreuse 3 et dans le substrat support 2, ne subiront que de faibles pertes (pertes d’insertion) et perturbations (diaphonie, harmoniques), ceci grâce à la résistivité élevée et stable en température (typiquement jusqu’à environ 225°C) de la couche méso-poreuse 3.
La faible permittivité de la couche méso-poreuse 3 (environ deux fois inférieure à la permittivité du silicium, compte tenu du taux de porosité de l’ordre de 50%) est en plus favorable à un faible couplage capacitif avec les dispositifs RF 6.
La stabilité des performances RF de la structure semi-conductrice 10 est également favorisée par le fait que les champs électromagnétiques pénètrent moins profondément pour une épaisseur donnée de couche méso-poreuse 3 (faible permittivité) et par le fait que les propriétés électriques du substrat support 2 ne changent pas dans la gamme de température d’utilisation (résistivité 0,5-4 ohm.cm versus substrat à haute résistivité de l’état de la technique).
La présente invention concerne également un procédé de fabrication de la structure semi-conductrice 10 illustrée en figure 1 – (i).
Le procédé comprend une première étape a) de fourniture d’un substrat donneur 50 comportant un plan fragile enterré 51 délimitant une couche superficielle 5 avec la face avant du substrat donneur 50 (figure 2 - (a)).
Le substrat donneur 50 peut être formé en au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNbO3, LiTaO3,...), etc. Il peut en outre comporter une ou plusieurs couches additionnelles disposée(s) sur sa face avant et/ou sur sa face arrière, de toutes natures, par exemple diélectrique(s) (non représentée(s) sur la figure 2 – (a)).
Le plan fragile enterré 51 est avantageusement formé par implantation ionique d’espèces légères dans le substrat donneur 50, à une profondeur définie. Les espèces légères sont préférentiellement choisies parmi l’hydrogène et l’hélium, ou une combinaison d’hydrogène et d’hélium, car ces espèces sont favorables à la formation de microcavités autour de la profondeur définie d’implantation, donnant lieu au plan fragile enterré 51, comme décrit dans le procédé Smart CutTMbien connu.
A titre d’exemple, dans le cas d’un substrat donneur 50 en silicium, comportant une couche additionnelle d’oxyde de silicium en surface d’épaisseur comprise entre 10nm et 400nm, on pourra réaliser une implantation ionique d’ions hydrogène, à une énergie d’implantation comprise entre 76keV et 160keV et une dose comprise entre 1e17 et 1,5e17/cm2, pour former le plan fragile enterré 51 et délimiter une couche superficielle d’épaisseur comprise entre 400nm et 1500nm.
Le procédé comprend également une étape b) de fourniture d’un substrat support 2 (figure 2 – (b)). Le substrat support 2 est en silicium et présente une résistivité comprise entre 0,5 et 4 ohm.cm. Cette gamme très restreinte de résistivité a été définie par la demanderesse de manière à générer, à l’étape c) suivante, une couche méso-poreuse 3 de résistivité élevée et avec un taux de porosité adéquat. La gamme de résistivité du substrat support 2 est même préférentiellement restreinte à 1 – 2 ohm.cm.
Notons par ailleurs que des substrats silicium de résistivité 0,5-4 ohm.cm (ou 1-2 ohm.cm) sont facilement disponibles, comparés à des substrats à très haute résistivité (> 1kohm.cm) habituellement utilisés pour les applications radiofréquences.
Le procédé comprend ensuite une étape c) de porosification du substrat support 2, pour former une couche méso-poreuse 3 dans une partie avant du substrat support 2 (figure 2 – (c)).
L’étape de porosification est opérée par voie électrochimique ou photo-électrochimique. Elle est basée sur un phénomène de dissolution anodique en milieu acide, à partir du silicium du substrat support 2 (figure 3). En pratique, le substrat support 2 est immergé dans une solution à base d’acide fluorhydrique 21. Le substrat support 2 est en contact avec une anode A, une cathode C étant placée en vis-à-vis de la face à porosifier du substrat support 2.
Il existe différentes configurations de dispositif expérimental 20, appelées simple (figure 3 – (a)) ou double (figure 3 – (b),(c)) cellule. Dans le premier cas, seule la face avant du substrat support 2 est immergée dans la solution 21. Dans le second, les faces avant et arrière du substrat support 2 sont en contact soit avec la même solution HF 21, soit avec des solutions différentes 23. Dans les cas de double cellule, une illumination 22 de la face arrière peut être réalisée pour remplacer une couche dopée en contact avec l’anode.
Lorsqu’il est placé dans le dispositif expérimental 20, le substrat support 2 subit une électrolyse : la densité de courant est avantageusement comprise entre 1 et 50mA/cm2; la solution 21 a une concentration HF supérieure à 30% et comprend avantageusement un additif (par exemple, alcool isopropylique dit IPA ou éthanol). Une couche méso-poreuse 3 de silicium est ainsi formée à partir de la face avant du substrat support 2 (figure 2 – (c)). Le temps de porosification définit l’épaisseur de ladite couche 3.
De façon surprenante, la demanderesse a observé que seule la gamme restreinte de résistivité 0,5 - 4 ohms.cm, et avantageusement 1 - 2 ohm.cm, du substrat support 2 était susceptible de conférer une résistivité élevée (supérieure à 20 kohm.cm) à la couche méso-poreuse 3 sur l’intégralité de son épaisseur. Cette observation a été faite dans un premier temps à partir de mesures SRP (« spreading resistance profiling ») permettant d’analyser la résistivité de la couche méso-poreuse 3 sur toute son épaisseur. Des exemples de mesures SRP de couches méso-poreuses d’épaisseur 12 microns, 12 microns et 15 microns, respectivement élaborées sur des substrats supports 2 de résistivité 6 ohm.cm, 2 ohm.cm et 0,2 ohm.cm sont présentés en figure 4. Le substrat support 2 de résistivité 2 ohm.cm permet d’atteindre une très haute résistivité de couche méso-poreuse 3, sur toute son épaisseur, contrairement aux autres résistivités testées. La demanderesse a ainsi identifié une plage très serrée de résistivité du substrat support 2, soit entre 0,5 ohm.cm et 4 ohm.cm, permettant d’atteindre une résistivité supérieure à 20kohm.cm sur toute l’épaisseur de la couche méso-poreuse 3 selon la présente invention. Notons qu’une gamme de résistivité 1 – 2 ohm.cm du substrat support 2 est même préférentielle pour atteindre une haute résistivité (> 20kohm.cm) de la couche méso-poreuse 3 sur l’intégralité de son épaisseur.
Cette observation a été confirmée par des mesures de caractérisation dite de distorsion de seconde harmonique (HD2) sur les mêmes substrats supports 2 munis des couches méso-poreuses mesurés en SRP. Cette mesure est réalisée à 900MHz pour 15dBm de puissance de sortie, sur des lignes coplanaires de 2mm de long. La caractérisation de distorsion de seconde harmonique (HD2), dont on trouvera une description détaillée dans le document US2015/0168326, est simple de mise en œuvre car elle ne nécessite pas la fabrication complète d’un dispositif radiofréquence 6 sur la structure 10 ; elle est en outre particulièrement pertinente car elle est très représentative de la performance d’un dispositif radiofréquence 6 qui serait formé au-dessus du substrat support 2 caractérisé, en particulier dans ou sur la couche superficielle 5 de la structure semi-conductrice 10.
La figure 5 présente la mesure de distorsion de seconde harmonique (désignée HD2) en dBm, en fonction de la température d’utilisation dans une gamme 20°C – 225°C. Notons que les performances RF des substrats supports 2 munis de couches méso-poreuses 3 ne se dégradent pas ou très peu vers les plus basses températures d’utilisation (jusqu’à -70°C).
Pour garantir de très hautes performances (par exemple requises pour les applications mobiles 5G) pour les dispositifs RF 6 qui seront élaborés dans et/ou sur la couche superficielle 5 de la structure 10, les valeurs de HD2 doivent être inférieures à -95dBm, avantageusement inférieures à -100dBm. On observe que le substrat support 2 de résistivité 2 ohm.cm muni de sa couche méso-poreuse 3 est le seul à avoir le comportement attendu sur toute la gamme de température d’utilisation. La couche méso-poreuse 3 élaborée sur un substrat support 2 de résistivité 0,5 - 4 ohm.cm (préférentiellement 1 – 2 ohm.cm) présente les caractéristiques requises de haute résistivité sur toute son épaisseur et de stabilité dans la gamme de température d’utilisation.
L’épaisseur de la couche méso-poreuse 3 doit par ailleurs être d’au moins 10 microns pour atteindre les performances RF visées. Cette épaisseur minimale a été identifiée en réalisant des mesures de caractérisation de distorsion de seconde harmonique sur des substrats supports 2 présentant différentes épaisseurs de couche méso-poreuse 3. Cette mesure a été réalisée dans les mêmes conditions que celles énoncées précédemment.
L’axe des abscisses du graphe de la figure 6 représente l’épaisseur de la couche méso-poreuse 3, en micron. L’axe des ordonnées représente la mesure HD2, en dBm. Pour être en-dessous d’une valeur visée de HD2 à -95dBm, la couche méso-poreuse 3 doit présenter une épaisseur supérieure à 10 microns +/- 0,5.
Il est à noter que, pour des applications moins exigeantes en termes de performances RF, on pourra viser une valeur de HD2 de l’ordre de -90dBm ou encore -80dBm. L’épaisseur de la couche méso-poreuse 3 pourra alors être diminuée comme cela est visible sur la figure 6 : par exemple, pour assurer une valeur de HD2 à -80dBm, une épaisseur de 6 microns +/- 0,5 sera suffisante. La couche méso-poreuse 3 garantit alors cette performance sur toute la gamme de températures d’utilisation.
L’augmentation de l’épaisseur de la couche méso-poreuse 3 étant défavorable à sa tenue mécanique, la demanderesse a défini une gamme d’épaisseurs compatible avec les étapes subséquentes de fabrication de la structure semi-conductrice 10 et avec les étapes de fabrication des dispositifs micro-électroniques RF 6, soit 3 microns à 40 microns, et avantageusement inférieure à 20 microns.
La couche méso-poreuse 3, élaborée sur un substrat support 2 en silicium dont la résistivité est comprise dans les gammes restreintes précitées, présente en outre un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50%.
Après l’étape c) de porosification, le procédé de fabrication comprend une étape d) de recuit du substrat support 2 sous atmosphère oxydante à une température comprise entre 300°C et 400°C, de manière à stabiliser la couche méso-poreuse 3 (figure 2 – (d)). Préférentiellement, la durée du recuit sous atmosphère oxydante est comprise entre 5min et 200min.
Ce recuit permet de remplacer majoritairement des liaisons pendantes de type Si-Hx, en particulier présentes sur les parois internes des pores, par des liaisons Si-O-Si beaucoup plus stables, comme cela est visible sur la figure 7. Le figure 7 représente le spectre d’absorption, obtenu par spectroscopie infrarouge à transformée de Fourier, des espèces de type Si-Hx et Si-O, présentes dans la couche méso-poreuse 3, avant et après un recuit de stabilisation sous atmosphère oxydante. On remarque la disparition des pics relatifs aux liaisons Si-Hx au profit de liaisons Si-O plus stables, à la suite d’un recuit sous atmosphère oxydante, à 300°C, pendant 10 min.
Comme évoqué précédemment, les pores de la couche méso-poreuse 3 selon l’invention restent creux et leurs parois internes sont tapissées d’une fine couche d’oxyde d’une épaisseur de l’ordre du nanomètre, ce qui traduit un état stabilisé de la couche méso-poreuse 3.
Avantageusement, l’étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre, par exemple sous azote, à une température comprise entre 400°C et 450°C, avantageusement à 420°C. Le recuit sous atmosphère neutre a typiquement une durée comprise entre 2 et 16 heures, idéalement 10 heures.
La réalisation de l’étape d) évite notamment un dégazage au cours de traitements thermiques appliqués ultérieurement à la structure semi-conductrice 10, le dégazage étant susceptible de dégrader la qualité de ladite structure 10 ; de plus, la courbure (« bow ») du substrat support 2 muni de la couche méso-poreuse 3 est stabilisée et la courbure de la structure semi-conductrice 10 évolue peu après des traitements thermiques.
Le procédé de fabrication comprend ensuite une étape e) de dépôt d’une couche diélectrique 4 sur la couche méso-poreuse 3 (figure 2 – (e)). Avantageusement, sans toutefois que cela soit limitatif, la couche diélectrique 4 comprendra au moins l’un des matériaux parmi : dioxyde de silicium, nitrure de silicium, oxyde d’aluminium, etc. La couche diélectrique 4 est obtenue par exemple, par oxydation thermique ou par dépôt LPCVD, PECVD ou encore HDP. Son épaisseur pourra varier entre 10nm et 3 microns.
Notons que la couche diélectrique 4 pourra être élaborée en totalité sur la couche méso-poreuse 3 ou alternativement, en partie sur la couche méso-poreuse 3 et en partie sur le substrat donneur 50 ; dans ce dernier cas, la couche diélectrique 4 présente son épaisseur totale après l’étape f) suivante d’assemblage.
Le procédé comprend une étape f) d’assemblage du substrat donneur 50 du côté de sa face avant, sur la couche diélectrique 4 (figure 2 – (f)). L’assemblage peut être réalisé par toute méthode connue, préférentiellement par collage direct par adhésion moléculaire. Cette technique bien connue de l’état de la technique ne sera pas décrite en détail ici. On rappelle néanmoins que, préalablement à l’assemblage, le substrat donneur 50 et le substrat support 2 auront subi des séquences de nettoyages et/ou d’activation de surface classiques, de manière à garantir la qualité de l’interface de collage en termes de défectivité et d’énergie de collage.
L’étape g) suivante du procédé comprend la séparation le long du plan fragile enterré 51 pour transférer la couche superficielle 5 sur le substrat support 2 et ainsi obtenir la structure semi-conductrice 10 d’une part, et le reste du substrat donneur 50 d’autre part (figure 2 – (g)). Préférentiellement, l’étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre 200°C et 500°C. Un tel traitement thermique est apte à augmenter le niveau de fragilisation du plan fragile enterré 51, phénomène à la base du procédé Smart Cut™ bien connu de l’homme du métier.
Une température de l’ordre de 400°C est avantageuse en ce que l’assemblage subit moins de contraintes liées aux coefficients de dilatation différents des matériaux impliqués du substrat donneur 50, de la couche diélectrique 4, de la couche méso-poreuse 3 et du substrat support 2. En effet, des contraintes trop élevées sont susceptibles d’affecter l’intégrité de la couche méso-poreuse 3. La bonne tenue mécanique de la structure semi-conductrice 10 passe donc également par la réalisation d’une étape g) de séparation appliquant un niveau faible de contraintes à l’assemblage substrat donneur 50 / substrat support 2.
Après la séparation, l’étape g) pourra comporter des traitements thermiques pour la finition de la couche superficielle 5, visant à améliorer sa qualité cristalline et de surface (rugosité, défectivité). La structure semi-conductrice 10 supporte bien les traitements thermiques, même à des températures élevées (900°C à 1100°C, voire 1200°C), notamment parce que la couche méso-poreuse 3 a été stabilisée à l’étape d).
La structure semi-conductrice 10 est également compatible avec les traitements thermiques et chimiques habituellement appliqués lors de la fabrication de dispositifs micro-électroniques radiofréquences. La couche méso-poreuse 3 procure une tenue mécanique adéquate et ne subit pas de modification susceptible d’affecter ses propriétés physiques et électriques qui garantissent :
  • de faibles pertes d’insertion (faible atténuation du signal) et une bonne linéarité (faible distorsion du signal à l’origine d’harmoniques) ;
  • une stabilité de ces performances en température, en particulier dans la gamme d’utilisation des dispositifs RF [-40°C ; 150°C], voire jusqu’à environ 225°C ;
  • un faible couplage capacitif entre les dispositifs RF 6 dans/sur la couche superficielle 5 et le substrat support 2, typiquement grâce à une permittivité diélectrique inférieure à celle du silicium.
La structure semi-conductrice 10 pour applications radiofréquences selon l’invention est ainsi adaptée à toute application pour laquelle des signaux hautes fréquences se propagent et sont susceptibles de subir des pertes ou des perturbations non souhaitées dans un substrat support 2, car les caractéristiques physiques et électriques de la couche méso-poreuse 3 disposée sur le substrat support 2 confèrent à l’ensemble de bonnes propriétés RF et mécaniques.
Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.

Claims (13)

  1. Structure semi-conductrice (10) pour applications radiofréquences comprenant :
    - un substrat support (2) en silicium comportant une couche méso-poreuse (3),
    - une couche diélectrique (4) disposée sur la couche méso-poreuse (3),
    - une couche superficielle (5) disposée sur la couche diélectrique (4),
    la structure semi-conductrice (10) étant caractérisée en ce que :
    - la couche méso-poreuse (3) comporte des pores creux dont les parois internes sont tapissées d’oxyde, et présente une épaisseur comprise entre 3 microns et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur,
    - le substrat support (2) présente une résistivité comprise entre 0,5 et 4 ohm.cm.
  2. Structure semi-conductrice (10) selon la revendication précédente, dans laquelle l’épaisseur de la couche méso-poreuse (3) est inférieure à 20 microns.
  3. Structure semi-conductrice (10) selon l’une des revendications précédentes, dans laquelle le substrat support (2) présente une résistivité comprise entre 1 et 2 ohm.cm.
  4. Structure semi-conductrice (10) selon l’une des revendications précédentes, dans laquelle la couche superficielle (5) est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II-VI et les matériaux piézoélectriques.
  5. Structure semi-conductrice (10) selon l’une des revendications précédentes, dans laquelle la couche méso-poreuse (3) présente un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50%.
  6. Structure semi-conductrice (10) selon l’une des revendications précédentes, comprenant des dispositifs radiofréquences (6) élaborés dans et/ou sur la couche superficielle (5).
  7. Procédé de fabrication d’une structure semi-conductrice (10) pour applications radiofréquences, comprenant :
    - une étape a) de fourniture d’un substrat donneur (50) comportant un plan fragile enterré (51) délimitant une couche superficielle (5) avec la face avant du substrat donneur (50),
    - une étape b) de fourniture d’un substrat support (2) en silicium présentant une résistivité comprise entre 0,5 et 4 ohm.cm,
    - une étape c) de porosification du substrat support (2) pour former une couche méso-poreuse (3) dans une partie avant du substrat support (2), ladite couche méso-poreuse (3) présentant une résistivité supérieure à 20 kohm.cm et une épaisseur comprise entre 3 et 40 microns,
    - une étape d) de recuit du substrat support (2) sous atmosphère oxydante à une température comprise entre 300°C et 400°C, de manière à stabiliser la couche méso-poreuse (3),
    - une étape e) de dépôt d’une couche diélectrique (4) sur la couche méso-poreuse (3),
    - une étape f) d’assemblage du substrat donneur (50) du côté de sa face avant, sur la couche diélectrique (4),
    - une étape g) de séparation le long du plan fragile enterré (51) pour transférer la couche superficielle (5) sur le substrat support (2).
  8. Procédé de fabrication d’une structure semi-conductrice (10) selon la revendication précédente, dans lequel le substrat support (2) fourni à l’étape b) présente une résistivité comprise entre 1 et 2 ohm.cm.
  9. Procédé de fabrication d’une structure semi-conductrice (10) selon l’une des deux revendications précédentes, dans lequel la porosification de l’étape c) est faite par électrochimie.
  10. Procédé de fabrication d’une structure semi-conductrice (10) selon l’une des trois revendications précédentes, dans lequel le recuit sous atmosphère oxydante de l’étape d) a une durée comprise entre 5min et 200min.
  11. Procédé de fabrication d’une structure semi-conductrice (10) selon la revendication précédente, dans lequel l’étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre à une température comprise entre 400°C et 450°C, avantageusement à 420°C.
  12. Procédé de fabrication d’une structure semi-conductrice (10) selon la revendication précédente, dans lequel le recuit sous atmosphère neutre de l’étape d) a une durée comprise entre 2 et 16 heures, préférentiellement 10 heures.
  13. Procédé de fabrication d’une structure semi-conductrice (10) selon l’une des six revendications précédentes, dans lequel l’étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre 200°C et 500°C, avantageusement 400°C.
FR1907328A 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF Active FR3098342B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1907328A FR3098342B1 (fr) 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
TW109109850A TW202103320A (zh) 2019-07-02 2020-03-24 供無線射頻應用之包含埋置多孔層之半導體結構
EP20712591.5A EP3994722A1 (fr) 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
US17/623,499 US20220359272A1 (en) 2019-07-02 2020-03-25 Semiconductor structure comprising an underground porous layer, for rf applications
KR1020227003597A KR20220025892A (ko) 2019-07-02 2020-03-25 Rf 응용들을 위한 매립된 다공성 층을 포함하는 반도체 구조물
JP2021578062A JP7464631B2 (ja) 2019-07-02 2020-03-25 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造
PCT/EP2020/058316 WO2021001066A1 (fr) 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
CN202080048789.1A CN114424332A (zh) 2019-07-02 2020-03-25 用于射频应用的包括埋置多孔层的半导体结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1907328A FR3098342B1 (fr) 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
FR1907328 2019-07-02

Publications (2)

Publication Number Publication Date
FR3098342A1 true FR3098342A1 (fr) 2021-01-08
FR3098342B1 FR3098342B1 (fr) 2021-06-04

Family

ID=68138491

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1907328A Active FR3098342B1 (fr) 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF

Country Status (8)

Country Link
US (1) US20220359272A1 (fr)
EP (1) EP3994722A1 (fr)
JP (1) JP7464631B2 (fr)
KR (1) KR20220025892A (fr)
CN (1) CN114424332A (fr)
FR (1) FR3098342B1 (fr)
TW (1) TW202103320A (fr)
WO (1) WO2021001066A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230108712A1 (en) * 2021-10-05 2023-04-06 Globalfoundries U.S. Inc. Ic structure including porous semiconductor layer under trench isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
US20150168326A1 (en) 2012-01-16 2015-06-18 Soitec Method and device for testing semiconductor subtrates for radiofrequency application
WO2016016532A1 (fr) 2014-08-01 2016-02-04 Soitec Structure pour applications radio-frequences
WO2016149113A1 (fr) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Couche de piégeage de charge thermiquement stable destinée à être utilisée dans la fabrication de structures semi-conducteur sur isolant
US20170062284A1 (en) 2015-08-28 2017-03-02 Skyworks Solutions, Inc. Silicon on porous silicon

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
JP5673170B2 (ja) 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
FR2977070A1 (fr) 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
FR3040108B1 (fr) 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
CN108807284B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 一种外延接合基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
US20150168326A1 (en) 2012-01-16 2015-06-18 Soitec Method and device for testing semiconductor subtrates for radiofrequency application
WO2016016532A1 (fr) 2014-08-01 2016-02-04 Soitec Structure pour applications radio-frequences
US20170221839A1 (en) * 2014-08-01 2017-08-03 Soitec Structure for radio-frequency applications
WO2016149113A1 (fr) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Couche de piégeage de charge thermiquement stable destinée à être utilisée dans la fabrication de structures semi-conducteur sur isolant
US20180047614A1 (en) * 2015-03-17 2018-02-15 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US20170062284A1 (en) 2015-08-28 2017-03-02 Skyworks Solutions, Inc. Silicon on porous silicon

Also Published As

Publication number Publication date
TW202103320A (zh) 2021-01-16
JP7464631B2 (ja) 2024-04-09
KR20220025892A (ko) 2022-03-03
CN114424332A (zh) 2022-04-29
WO2021001066A1 (fr) 2021-01-07
JP2022538463A (ja) 2022-09-02
EP3994722A1 (fr) 2022-05-11
FR3098342B1 (fr) 2021-06-04
US20220359272A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
EP3175477B1 (fr) Structure pour applications radio-frequences
EP3227905B1 (fr) Structure pour applications radiofréquences
EP3469627B1 (fr) Structure pour applications radiofrequences
FR3062238A1 (fr) Support pour une structure semi-conductrice
FR2896619A1 (fr) Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
EP1412972A2 (fr) Procede de diminution de rugosite de surface
EP4060715A1 (fr) Une structure comprenant une couche mince reportée sur un support muni d'une couche de piégeage de charges
EP3577683B1 (fr) Structure pour application radiofréquence
EP3948966A1 (fr) Procédé de préparation d'une couche mince de matériau ferroélectrique
EP2341617A1 (fr) Résonateur acoustique comprenant un électret, et procédé de fabrication de ce résonateur, application aux filtres commutables à résonateurs couplés
FR3076292A1 (fr) Procede de transfert d'une couche utile sur un substrat support
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
WO2022023630A1 (fr) Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
FR2918793A1 (fr) Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
EP3840033A1 (fr) Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée
FR3117668A1 (fr) Structure amelioree de substrat rf et procede de realisation
WO2021001066A1 (fr) Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
FR3106019A1 (fr) Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences
EP3776640B1 (fr) Substrat pour applications radiofrequences et procede de fabrication associe
WO2024022723A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
FR3119046A1 (fr) Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
FR3108788A1 (fr) Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210108

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5