CN114424332A - 用于射频应用的包括埋置多孔层的半导体结构 - Google Patents

用于射频应用的包括埋置多孔层的半导体结构 Download PDF

Info

Publication number
CN114424332A
CN114424332A CN202080048789.1A CN202080048789A CN114424332A CN 114424332 A CN114424332 A CN 114424332A CN 202080048789 A CN202080048789 A CN 202080048789A CN 114424332 A CN114424332 A CN 114424332A
Authority
CN
China
Prior art keywords
semiconductor structure
layer
ohm
carrier substrate
mesoporous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080048789.1A
Other languages
English (en)
Inventor
E·奥让德
F·盖拉德
T·洛恩
E·罗兰
C·维蒂祖
I·伯特兰
F·阿利伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Soitec SA
Publication of CN114424332A publication Critical patent/CN114424332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)

Abstract

本发明涉及一种用于射频应用的半导体结构(10)，包括：‑由硅制成并且包括中孔层(3)的承载衬底(2)；‑设置在所述中孔层(3)上的介电层(4)；‑设置在所述介电层(4)上的表面层(5)。该结构(10)特征在于：‑所述中孔层(3)包括中空孔，所述中空孔的内壁大部分涂覆有氧化物，并且中孔层具有在3μm至40μm之间的厚度并且在其整个厚度上具有超过20千欧姆·厘米的电阻率；‑所述承载衬底(2)具有在0.5欧姆·厘米至4欧姆·厘米之间的电阻率。本发明还涉及制造半导体结构(10)的方法。

Description

用于射频应用的包括埋置多孔层的半导体结构
发明领域
本发明涉及用于微电子部件的半导体材料领域。本发明具体涉及包括埋置中孔(mesoporous)硅层的SOI衬底结构，其特别是在特别在热稳定性和线性方面适用于高性能射频器件。
背景技术
射频(RF)器件广泛用于电信领域(蜂窝电话、Wi-Fi、蓝牙等)。这些器件在晶片形式的衬底上生产，晶片主要用作用于器件制造的支撑体。然而，这些RF器件的集成度和预期性能的增加已经导致其性能与其所形成在的衬底的属性间越来越紧密的联系。
作为器件/衬底耦合的示例，通过RF器件传播的高频信号产生的电磁场穿透到衬底的主体中，并与在那里发现的任何电荷载流子相互作用。这导致信号中的非线性失真(谐波)、通过插入损耗的信号的一些功率的浪费消耗以及设备之间可能的串扰的问题。
因此，在涉及射频信号(10MHz到100GHz)的发送或接收的大多数应用中，RF器件制造需要满足日益苛刻的一组规范的衬底，特别是由移动电话标准(2G、3G、LTE、LTEAdvanced、LTE Advanced PRO等)的演进产生的规范。特别地，用于衬底的材料的属性必须提供：
-低插入损耗(信号的低衰减)和良好的线性(信号的低失真，产生谐波的原因)，通常通过在整个频率范围上的超过1000欧姆·厘米的有效电阻率来实现；
-前述性能随温度的稳定性，特别是在RF器件的工作范围[-40℃；150℃]内；
-有源层与承载衬底之间的低电容耦合，通常通过等于或低于硅的介电常数(εsilicium＝11.7)的介电常数来实现；
-当然，良好的机械强度、与微电子器件的生产兼容。
此外，为了满足高容量的需要，衬底必须与半导体工业兼容，特别是与硅CMOS制造线兼容。此外，为了在大量市场应用中，特别是在电信领域(蜂窝电话、Wi-Fi连接、蓝牙等)中采用，它必须在成本方面具有竞争力。
诸如天线适配器和开关、功率放大器、低噪声放大器或甚至无源(R，L，C)部件的射频(RF)器件可以在各种类型的衬底上制造。
已知基于高电阻率硅的衬底，其包括承载衬底、设置在承载衬底上的俘获层、设置在俘获层上的介电层和设置在介电层上的有源半导体层。承载衬底的电阻率通常超过1千欧姆·厘米。捕获层可以包括未掺杂的多晶硅。根据现有技术将高电阻率承载衬底与俘获层组合使得可以减小上述器件/衬底耦合，从而确保RF器件的良好性能。在这点上，本领域技术人员将在“Silicon-on-insulator(SOI)Technology,manufacture andapplications”,sections 10.7and 10.8,Oleg Kononchuk and Bich-Yen Nguyen,published by Woodhead Publishing中得到对在已知的现有技术高电阻率半导体衬底上制造的RF器件的性能的综述。
然而，多晶硅捕获层具有在高温热处理步骤中经历部分再结晶的缺点，其导致该层中的陷阱密度降低。因为移动电话中的不断变化的标准要求对RF部件的规范要求越来越高，所以对于某些应用来说，由陷阱密度的这种降低引起的对设备性能的负面影响是不可接受的。
该多晶硅捕获层的一种另选方案是多孔硅层。文献US2017062284提出了一种SOI结构，其包括埋置氧化物(BOX)下的多孔层，但是没有指定使得可以实现期望水平的机械强度和RF性能的厚度范围和孔隙度特性。申请WO2016/016532提出了一种SOI结构，其包括厚度小于1μm的非常薄的中孔层：该结构提供所需的机械强度和良好的射频性能，这与现有技术中常规提出的较大厚度(在10μm至80μm之间)的多孔层不同，关于该主题，文献WO2016/016532指示了与器件制造中的一些步骤以及用于最终工作器件的载体的先决条件不相容的机械强度。
为了解决该机械强度问题，文献WO2016/149113提出了用无定形或多晶硅或用氧化硅来填充多孔层的孔。
发明目的
本发明提供了对现有技术的另选方案。本发明特别地涉及适用于高性能射频器件的包括中孔硅层的SOI结构。
发明简述
本发明涉及一种用于射频应用的半导体结构，所述半导体结构包括：-承载衬底，其由硅制成，包括中孔层；-介电层，其设置在所述中孔层上；-表面层，其设置在所述介电层上。所述半导体结构的显著之处在于：-所述中孔层包括中空孔，所述中空孔的内壁涂覆有氧化物，此外，该中孔层的厚度在3μm至40μm之间，并且该层的电阻率在其整个厚度上超过20千欧姆·厘米；-所述承载衬底的电阻率在0.5欧姆·厘米至4欧姆·厘米之间。
根据本发明的其他有利和非限制性特征，单独或以任何技术上可行的组合考虑：
·所述中孔层的厚度小于20μm；
·所述承载衬底的电阻率在1欧姆·厘米至2欧姆·厘米之间；
·所述表面层由选自硅、锗、碳化硅、IV-IV、III-V、或II-VI半导体化合物和压电材料中的至少一种材料形成(例如LiNbO3、LiTaO3等)；
·所述中孔层的孔隙率为40％至60％之间，优选约50％；
·所述半导体结构包括：在所述表面层中和/或所述表面层上生产的射频器件。
本发明还涉及一种用于制造用于射频应用的半导体结构的方法，所述方法包括以下步骤：
-步骤a)，提供包括埋置弱化平面的施主衬底，所述埋置弱化平面相对于所述施主衬底的正面界定表面层；
-步骤b)，提供呈现0.5欧姆·厘米至4欧姆·厘米之间的电阻率的由硅制成的承载衬底；
-步骤c)，使所述承载衬底多孔化以在所述承载衬底的前部形成中孔层，所述中孔层呈现超过20千欧姆·厘米的电阻率并且厚度在3μm至40μm之间；
-步骤d)，在氧化气氛下在300℃至400℃之间的温度对所述承载衬底进行退火，以使具有中空孔的中孔层(3)稳定，所述中空孔的内壁涂覆有氧化物；
-步骤e)，在所述中孔层上淀积介电层；
-步骤f)，经由所述施主衬底的正面将所述施主衬底附着到所述介电层；
-步骤g)，沿着所述埋置弱化平面分离，以将所述表面层转移到所述承载衬底。
根据本发明的其他有利和非限制性特征，单独或以任何技术上可行的组合考虑：
·硅承载衬底的电阻率在1欧姆·厘米至2欧姆·厘米之间；
·步骤c)中的多孔化是通过电化学进行的；
·步骤d)中在氧化气氛下退火的持续时间为5分钟至200分钟之间；
·步骤d)包括，在氧化气氛下的退火之后，在中性气氛下在400℃至450℃之间的温度退火，有利地在420℃退火；
·步骤d)中在中性气氛下退火的持续时间为2小时至16小时之间，优选10小时；
·其中，步骤g)包括：在200℃至500℃之间的温度进行分离热处理，有利地在400℃进行分离热处理。
附图说明
本发明的其他特征和优点将从以下参照附图给出的本发明的详细描述中变得明显，在附图中：
[图1]图1示出了根据本发明的半导体结构；
[图2]图2示出了用于制造根据本发明的半导体结构的方法；
[图3]图3示出了用于在根据本发明的制造方法中进行多孔化步骤的几种选择；
[图4]图4示出了中孔层的电阻率根据其厚度的测量结果；
[图5]图5示出了根据工作温度在设置有中孔层的承载衬底上的二次谐波失真(HD2)的表征；
[图6]图6示出了根据中孔层的厚度在设置有中孔层的承载衬底上的二次谐波失真(HD2)的表征；
[图7]图7示出了在步骤d)中稳定退火之后中孔层中的化学键的变化。
具体实施方式
在说明书中，附图中相同的附图标记可以用于相同类型的要素。附图是示意性表示，为了清晰起见，没有按比例绘制。特别地，沿z轴的层的厚度相对于沿x轴和y轴的横向尺寸不成比例；这些层相对于彼此的相对厚度在附图中不一定是相对的。应当注意，图1的坐标系(x，y，z)适用于图2。
本发明涉及一种用于射频应用的半导体结构10。
该半导体结构10首先包括硅制成的承载衬底2，其电阻率在0.5欧姆·厘米至4欧姆·厘米之间，优选在1欧姆·厘米至2欧姆·厘米之间(图1)。所述承载衬底2包括中孔硅层3。回顾一下，多孔硅有三种形态：大孔硅(孔径大于50nm)；中孔硅(孔径在2nm至5nm之间)；和纳米多孔硅，也称为微孔硅(孔径小于2nm)。
根据本发明的中孔层3具有中空孔，中空孔的内壁大部分涂覆有氧化物；孔内壁上的氧化物层的厚度通常约为一纳米。术语“中空孔”应理解为是指未填充有固体材料(例如氧化硅)的孔。孔内壁的氧化物涂覆物赋予中孔层3稳定的状态，其中Si-Hx悬挂键大部分被较稳定的Si-O-Si键取代。由此提高了中孔层3的机械强度。
有利地，中孔层3的孔隙率为40％至60％之间，优选地50％。该孔隙率为中孔层3提供了机械属性和电属性之间的良好平衡。
中孔层3的电阻率在其整个厚度上超过20千欧姆·厘米；该高电阻率尤其与针对承载衬底2选择的特定电阻率范围有关，如下面将结合制造半导体结构10的方法进一步描述。
此外，中孔层3的厚度在3μm至40μm之间，有利地小于20μm。中孔层3的厚度及其形态(孔稳定性、孔隙率)将限定所述层3的机械强度。因此，申请人已经选择了一系列特性，这些特性为中孔层3提供了适合于支持半导体结构10的制造和适合于保留在最终工作器件中的机械强度。
此外，中孔层3的厚度与其对-40℃至225℃的温度稳定的非常高的电阻率相结合，为半导体结构10提供高性能射频应用所需的电阻率和绝缘性能。
半导体结构10还包括设置在中孔层3上的介电层4。有利地，但非限制性地，介电层4将包括以下材料中的至少一种：二氧化硅、氮化硅、氧化铝等。其厚度将在10nm至3μm之间变化。
半导体结构10还包括设置在介电层4上的表面层5(图1的(i))。表面层5由选自硅、锗、碳化硅、IV-IV、III-V或II-VI半导体化合物和压电材料(例如LiNbO3、LiTaO3等)中的至少一种材料形成。该层的通常厚度在几纳米至几微米之间，有利地在200nm至1500nm之间。
然后可以在半导体结构10的表面层5中和/或上生产射频微电子器件6(图1的(ii))。所述RF器件6例如可以由使用微电子技术生产的开关电路(“开关”)、天线匹配或调谐电路(“调谐器”)或功率放大电路(“功率放大器”)组成。微电子组件的制造可能需要进行多个步骤，包括通常在950℃至1100℃或甚至更高的高温热处理。上述中孔层3在这种热处理之后保持其物理(机械强度)和电(电阻率、俘获电荷载体的能力)属性。
根据一个变型例，半导体结构10包括：在介电层4上的RF器件层6的层，并且表面层5位于所述器件6上(图1的(iii))。例如，当在表面层5中或表面层5上生产RF器件6的层，同时该表面层仍然附着到施主衬底上，可以获得这种配置。然后可以使用层转移技术将由器件6的层和表面层5形成的组件转移到介电层4，所述层转移技术可以从Smart CutTM方法或组合了施主衬底的键合和化学-机械薄化的方法中选择。
无论哪种半导体结构10的变型例，由于中孔层3的高电阻率和随温度(通常高达约225℃)的稳定性，由旨在传播通过RF器件6且将渗入中孔层3和承载衬底2中的高频信号产生的电磁场仅遭受小损耗(插入损耗)且几乎不被干扰(串扰、谐波)。
中孔层3的低介电常数(约为硅的一半，考虑到约50％的孔隙率)也促进了与RF器件6的低的电容耦合。
半导体结构10的RF性能的稳定性还由于对于给定厚度的中孔层3(低介电常数)电磁场穿透的较浅以及由于承载衬底2的电属性在工作温度范围内不改变(0.5-4欧姆·厘米的电阻率相比于现有技术的高电阻率衬底)而得到促进。
本发明还涉及制造图1的(i)所示的半导体结构10的方法。
该方法包括第一步骤a)，提供施主衬底50，该施主衬底50包括相对于施主衬底50的正面界定表面层5的埋置弱化平面51(图2的(a))。
施主衬底50可以由选自硅、锗、碳化硅、IV-IV、III-V或II-VI半导体化合物和压电材料(例如LiNbO3、LiTaO3等)中的至少一种材料形成。其还可以包括设置在其正面和/或背面上的一个或更多个附加层，附加层可以具有任何性质，例如介电性(在图2的(a)中未示出)。
埋置弱化平面51有利地通过以限定的深度将轻物质离子注入施主衬底50中而形成。轻物质优选地选自氢和氦、或氢和氦的组合，因为这些物质促进在限定的注入深度周围形成微腔，导致埋置弱化平面51，如在公知的Smart CutTM方法中所描述的。
例如，在由硅制成的施主衬底50包括：在表面上的厚度在10nm至400nm之间的附加氧化硅层的情况下，可以以76keV至160keV之间的注入能量和1e17/cm2至1.5e17/cm2之间的剂量注入氢离子，以形成埋置弱化平面51并限定厚度在400nm至1500nm之间的表面层。
该方法还包括步骤b)，提供承载衬底2(图2的(b))。承载衬底2由硅制成，并且其电阻率在0.5欧姆·厘米至4欧姆·厘米之间。申请人已经限定了该非常窄的电阻率范围，以在下一步骤c)中产生具有高电阻率和合适孔隙率的中孔层3。承载衬底2的电阻率范围优选地甚至限制在1欧姆·厘米至2欧姆·厘米之间。
另外应注意，与通常用于射频应用中的具有非常高电阻率(>1千欧姆·厘米)的衬底相比，具有0.5欧姆·厘米至4欧姆·厘米之间(或1欧姆·厘米至2欧姆·厘米之间)的电阻率的硅衬底是可广泛获得的。
该方法接下来包括步骤c)，使承载衬底2多孔化以在承载衬底2的前部形成中孔层3(图2的(c))。
多孔化步骤通过电化学或光电化学进行。其基于使用承载衬底2的硅在酸性介质中的阳极溶解(图3)。实际上，将承载衬底2浸没在基于氢氟酸的溶液21中。承载衬底2与阳极A接触，阴极C定位成面对承载衬底2的待多孔化的面。
实验装置20的各种配置，称为单池配置(图3的(a))或双池配置(图3的(b)、(c))是可用的。在第一种情况下，只有承载衬底2的正面浸入溶液21中。在第二种情况下，承载衬底2的正面和背面与相同的HF溶液21或不同的溶液23接触。在双池的情况下，背面可以被照亮22，以代替与阳极接触的掺杂层。
当其被放置在实验装置20中时，承载衬底2经历电解：电流密度有利地在1mA/cm2至50mA/cm2之间；溶液21的HF浓度超过30％，并且有利地包含添加剂(例如异丙醇(IPA)或乙醇)。由此由承载衬底2的正面形成中孔硅层3(图2的(c))。多孔化时间限定了所述层3的厚度。
令人惊讶地，申请人已经观察到，对于承载衬底2，仅0.5欧姆·厘米至4欧姆·厘米之间，有利地1欧姆·厘米至2欧姆·厘米之间的窄的电阻率范围能够赋予中孔层3在其整个厚度上的高电阻率(超过20千欧姆·厘米)。该观察首先使用SRP(扩展电阻分布)测量进行，其允许在中孔层3的整个厚度上测量其电阻率。在6欧姆·厘米、2欧姆·厘米和0.2欧姆·厘米的承载衬底2上生产的厚度为12μm、12μm和15μm的中孔层的示例性SRP测量结果在图4示出。电阻率为2欧姆·厘米的承载衬底2允许中孔层3在其整个厚度上达到非常高的电阻率，这与所测试的其它电阻率不同。申请人因此已经确定了针对衬底2的非常窄的电阻率范围，即在0.5欧姆·厘米至4欧姆·厘米之间，其允许在根据本发明的中孔层3的整个厚度上达到超过20千欧姆·厘米的电阻率。应当注意，对于实现中孔层3在其整个厚度上的高电阻率(>20千欧姆·厘米)，承载衬底2的1欧姆·厘米至2欧姆·厘米之间的电阻率范围是更优选的。
该观察结果通过对已由SRP测量的设置有中孔层的相同承载衬底2上的所谓的二次谐波失真(HD2)表征测量已经得到证实。在900MHz针对长度为2mm的共面线上15dBm的输出功率进行该测量。二次谐波失真(HD2)表征的详细说明可见于文献US2015/0168326中，其可直接实施，因为其不需要在结构10上完全制造射频器件6；此外，它是特别合适的，因为它高度地表示了可以形成在被表征的承载衬底2上特别是在半导体结构10的表面层5中或上的射频器件6的性能。
图5示出了工作温度在20℃至225℃范围内的以dBm为单位的二次谐波失真(称为HD2)测量结果。应当注意的是，设置有中孔层3的承载衬底2的RF性能朝向最低工作温度(低至-70℃)不劣化或几乎不劣化。
为了保证将在结构10的表面层5中和/或表面层5上生产的RF器件6的非常高的性能(例如5G移动应用所需的)，HD2值必须低于-95dBm，并且有利地低于-100dBm。可以观察到，具有2欧姆·厘米的电阻率并设置有中孔层3的承载衬底2是在整个工作温度范围内表现出期望行为的唯一承载衬底。在具有0.5欧姆·厘米至4欧姆·厘米之间，优选地1欧姆·厘米至2欧姆·厘米之间的电阻率的承载衬底2上设置的中孔层3表现出在其整个厚度上的高电阻率和在工作温度范围内的稳定性的所需特性。
此外，中孔层3必须至少10μm厚，以实现目标RF性能。该最小厚度已经通过在具有各种厚度的中孔层3的承载衬底2上进行二次谐波失真表征测量而确定。该测量在与上述相同的条件下进行。
图6的曲线图上的x轴给出了以微米为单位的中孔层3的厚度。y轴给出以dBm为单位的HD2测量结果。为了低于-95dBm的目标HD2值，中孔层3的厚度必须大于10μm+/-0.5μm。
应当注意，对于在RF性能方面要求较低的应用，可以以大约-90dBm或甚至-80dBm的HD2值为目标。然后可以减小中孔层3的厚度，如图6所示：例如，为了提供-80dBm的HD2值，6μm+/-0.5μm的厚度将是足够的。然后中孔层3保证在整个工作温度范围内的性能。
由于增加中孔层3的厚度将不利地影响其机械强度，申请人已经限定了与半导体结构10的制造中的后续步骤兼容并且与RF微电子器件6的制造中的步骤兼容的厚度范围，即在3μm至40μm之间，有利地小于20μm。
在电阻率在上述窄范围内的由硅制成的承载衬底2上生产的中孔层3还表现出40％至60％之间，优选约50％的孔隙率。
在多孔化步骤c)之后，制造方法包括步骤d)，在氧化气氛下在300℃至400℃之间的温度对承载衬底2进行退火以使中孔层3稳定(图2的(d))。优选地，在氧化气氛下退火的持续时间在5分钟至200分钟之间。
该退火允许大部分Si-Hx悬空键，特别是存在于孔的内壁上的Si-Hx悬空键被较稳定的Si-O-Si键代替，如图7所示。图7示出了在氧化气氛下稳定退火之前和之后中孔层3中存在的Si-Hx和Si-O物质的吸收光谱，其使用傅立叶变换红外光谱获得。应注意，在氧化气氛下在300℃进行了10分钟退火后，与Si-Hx键相关的峰的消失有利于较稳定的Si-O键。
如上所述，根据本发明的中孔层3的孔保持中空，并且它们的内壁涂覆有厚度约为一纳米的氧化物薄层，导致中孔层3的稳定状态。
有利地，步骤d)包括，在氧化气氛下退火之后，在中性气氛下在400℃至500℃之间的温度，有利地在420℃的温度进行退火。在中性气氛下退火的持续时间通常为2小时至16小时之间，理想地为10小时。
执行步骤d)尤其防止了在稍后应用于半导体结构10的热处理期间的任何脱气，脱气不利地影响所述结构10的质量；此外，设置有中孔层3的承载衬底2的曲率(“弯曲”)是稳定的，并且半导体结构10的曲率在热处理之后几乎不变化。
接下来的制造方法包括步骤e)，在中孔层3上淀积介电层4(图2的(e))。有利地，但非限制性地，介电层4将包括以下材料中的至少一种：二氧化硅、氮化硅、氧化铝等。介电层4例如通过热氧化或LPCVD、PECVD或HDP沉积淀积。其厚度可在10nm至3μm之间变化。
应注意，介电层4可完全在中孔层3上产生，或者部分在中孔层3上且部分在施主衬底50上生产；在该第二种情况下，介电层4在随后的附着步骤f)之后呈现其总厚度。
该方法包括步骤f)，经由施主衬底50的正面将施主衬底50附着到介电层4(图2的(f))。附着操作可以使用任何已知的方法进行，优选地通过分子粘附直接接合。这里将不详细描述该公知的现有技术。然而，要记住的是，在附着之前，施主衬底50和承载衬底2将经历常规的表面活化和/或清洁顺序，以在缺陷和结合能方面保证接合界面的质量。
该方法中的下一步骤g)包括沿埋置弱化平面51分离，以将表面层5转移到承载衬底2，从而获得半导体结构10和施主衬底50的剩余部分(图2的(g))。优选地，步骤g)包括在200℃至500℃之间的温度进行的分离热处理。这种热处理能够增加埋置弱化平面51的弱化程度，该效果对于本领域技术人员公知的Smart CutTM方法是重要的。
约400℃的温度是有利的，因为组件经受较少的与施主衬底50、介电层4、中孔层3和载体衬底2中的材料的不同膨胀系数有关的应力。具体地，过高的应力会影响中孔层3的完整性。因此，被维持的半导体结构10的机械强度也经受执行分离步骤g)，使得低程度的应力被施加到施主衬底50/承载衬底2组件。
在分离之后，步骤g)可以包括为了改善表面层5的晶体及其表面质量(粗糙度、缺陷)而对表面层5进行精加工的热处理。半导体结构10即使在高温(从900℃至1100℃或甚至1200℃)也很好地耐受热处理，特别是因为中孔层3已经在步骤d)中稳定。
半导体结构10还与在制造射频微电子器件时通常应用的热处理和化学处理兼容。中孔层3提供足够的机械强度并且不受可能影响其物理和电学属性的变化的影响，从而提供：
-低插入损耗(信号的低衰减)和良好的线性(信号的低失真，产生谐波的原因)；
-该性能随温度的稳定性，特别是在RF器件的工作范围[-40℃；150℃]内和甚至高达约225℃；
-表面层5中/上的RF器件6与承载衬底2之间的低电容耦合，通常通过比硅的介电常数低的介电常数来实现。
因为设置在承载衬底2上的中孔层3的物理和电特性为组件提供了良好的RF和机械特性，根据本发明的用于射频应用的半导体结构10因此适用于其中传播高频信号的任何应用，该高频信号可能在承载衬底2中受到损耗或不希望的干扰。
当然，本发明不限于所描述的实施方式和示例，并且可以设想不脱离如权利要求所限定的本发明的范围的其变型实施方式。

Claims (13)

1.一种用于射频应用的半导体结构(10)，所述半导体结构包括：
-承载衬底(2)，其由硅制成，包括中孔层(3)；
-介电层(4)，其设置在所述中孔层(3)上；
-表面层(5)，其设置在所述介电层(4)上；
所述半导体结构(10)的特征在于：
-所述中孔层(3)包括中空孔，所述中空孔的内壁涂覆有氧化物，并且该层的厚度在3μm至40μm之间，并且该层的电阻率在其整个厚度上超过20千欧姆·厘米；
-所述承载衬底(2)的电阻率在0.5欧姆·厘米至4欧姆·厘米之间。
2.根据前一权利要求所述的半导体结构(10)，其中，所述中孔层(3)的厚度小于20μm。
3.根据前述权利要求中任一项所述的半导体结构(10)，其中，所述承载衬底(2)的电阻率在1欧姆·厘米至2欧姆·厘米之间。
4.根据前述权利要求中任一项所述的半导体结构(10)，其中，所述表面层(5)由选自硅、锗、碳化硅、IV-IV、III-V、或II-VI半导体化合物和压电材料中的至少一种材料形成。
5.根据前述权利要求中任一项所述的半导体结构(10)，其中，所述中孔层(3)的孔隙率为40％至60％之间，优选约50％。
6.根据前述权利要求中任一项所述的半导体结构(10)，所述半导体结构包括在所述表面层(5)中和/或所述表面层(5)上生产的射频器件(6)。
7.一种用于制造用于射频应用的半导体结构(10)的方法，所述方法包括以下步骤：
-步骤a)，提供包括埋置弱化平面(51)的施主衬底(50)，所述埋置弱化平面相对于所述施主衬底(50)的正面界定表面层(5)；
-步骤b)，提供呈现0.5欧姆·厘米至4欧姆·厘米之间的电阻率的由硅制成的承载衬底(2)；
-步骤c)，使所述承载衬底(2)多孔化以在所述承载衬底(2)的前部形成中孔层(3)，所述中孔层(3)呈现超过20千欧姆·厘米的电阻率并且厚度在3μm至40μm之间；
-步骤d)，在氧化气氛下在300℃至400℃之间的温度对所述承载衬底(2)进行退火，以使具有中空孔的中孔层(3)稳定，所述中空孔的内壁涂覆有氧化物；
-步骤e)，在所述中孔层(3)上淀积介电层(4)；
-步骤f)，经由所述施主衬底(50)的正面将所述施主衬底(50)附着到所述介电层(4)；
-步骤g)，沿着所述埋置弱化平面(51)分离，以将所述表面层(5)转移到所述承载衬底(2)。
8.根据前一权利要求所述的用于制造半导体结构(10)的方法，其中，在步骤b)中提供的所述承载衬底(2)的电阻率在1欧姆·厘米至2欧姆·厘米之间。
9.根据前述两项权利要求中任一项所述的用于制造半导体结构(10)的方法，其中，步骤c)中的多孔化是通过电化学进行的。
10.根据前述三项权利要求中任一项所述的用于制造半导体结构(10)的方法，其中，步骤d)中在氧化气氛下退火的持续时间为5分钟至200分钟之间。
11.根据前一权利要求所述的用于制造半导体结构(10)的方法，其中，步骤d)包括：在氧化气氛下的退火之后，在中性气氛下在400℃至450℃之间的温度退火，有利地在420℃的温度退火。
12.根据前一权利要求所述的用于制造半导体结构(10)的方法，其中，步骤d)中在中性气氛下退火的持续时间为2小时至16小时之间，优选10小时。
13.根据前述六项权利要求中任一项所述的用于制造半导体结构(10)的方法，其中，步骤g)包括：在200℃至500℃之间的温度进行分离热处理，有利地在400℃进行分离热处理。
CN202080048789.1A 2019-07-02 2020-03-25 用于射频应用的包括埋置多孔层的半导体结构 Pending CN114424332A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1907328A FR3098342B1 (fr) 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
FR1907328 2019-07-02
PCT/EP2020/058316 WO2021001066A1 (fr) 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf

Publications (1)

Publication Number Publication Date
CN114424332A true CN114424332A (zh) 2022-04-29

Family

ID=68138491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080048789.1A Pending CN114424332A (zh) 2019-07-02 2020-03-25 用于射频应用的包括埋置多孔层的半导体结构

Country Status (8)

Country Link
US (1) US20220359272A1 (zh)
EP (1) EP3994722A1 (zh)
JP (1) JP7464631B2 (zh)
KR (1) KR20220025892A (zh)
CN (1) CN114424332A (zh)
FR (1) FR3098342B1 (zh)
TW (1) TW202103320A (zh)
WO (1) WO2021001066A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230108712A1 (en) * 2021-10-05 2023-04-06 Globalfoundries U.S. Inc. Ic structure including porous semiconductor layer under trench isolation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
JP5673170B2 (ja) 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR2977070A1 (fr) 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
FR3024587B1 (fr) 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
FR3040108B1 (fr) 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
US10181428B2 (en) 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
CN108807284B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 一种外延接合基板及其制造方法

Also Published As

Publication number Publication date
TW202103320A (zh) 2021-01-16
JP7464631B2 (ja) 2024-04-09
KR20220025892A (ko) 2022-03-03
WO2021001066A1 (fr) 2021-01-07
JP2022538463A (ja) 2022-09-02
EP3994722A1 (fr) 2022-05-11
FR3098342B1 (fr) 2021-06-04
US20220359272A1 (en) 2022-11-10
FR3098342A1 (fr) 2021-01-08

Similar Documents

Publication Publication Date Title
US10347597B2 (en) Structure for radio-frequency applications
US10250282B2 (en) Structure for radiofrequency applications
US20200336127A1 (en) Hybrid structure for a surface acoustic wave device
JP7053502B2 (ja) 無線周波数用途のための構造
US20220301847A1 (en) Support for a semiconductor structure
US11502428B2 (en) Structure for radio frequency applications
US20220247374A1 (en) Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
US20110248602A1 (en) Acoustic resonator comprising an electret and method of producing said resonator, application to switchable coupled resonator filters
US20210183691A1 (en) Substrate for an integrated radiofrequency device, and process for manufacturing same
CN114424332A (zh) 用于射频应用的包括埋置多孔层的半导体结构
JP4322985B2 (ja) 集積回路マザーボード
US11688627B2 (en) Substrate for radiofrequency applications and associated manufacturing method
CN116783683A (zh) 适用于射频应用的由硅制成的支撑衬底及相关制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination