JP7464631B2 - 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 - Google Patents
高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 Download PDFInfo
- Publication number
- JP7464631B2 JP7464631B2 JP2021578062A JP2021578062A JP7464631B2 JP 7464631 B2 JP7464631 B2 JP 7464631B2 JP 2021578062 A JP2021578062 A JP 2021578062A JP 2021578062 A JP2021578062 A JP 2021578062A JP 7464631 B2 JP7464631 B2 JP 7464631B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor structure
- carrier substrate
- resistivity
- mesoporous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 97
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 239000011148 porous material Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 7
- 230000007935 neutral effect Effects 0.000 claims description 6
- 230000001747 exhibiting effect Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000004377 microelectronic Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910003327 LiNbO3 Inorganic materials 0.000 description 3
- 229910012463 LiTaO3 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Porous Artificial Stone Or Porous Ceramic Products (AREA)
- Thin Film Transistor (AREA)
Description
-低い挿入損失(低い信号の減衰)、および良好な線形性(高調波の原因となる信号の歪みが少ない)であり、一般的に、1000Ω・cmを超える全周波数範囲で実効抵抗率を経て達成される。
-特にRFデバイスの動作範囲[-40℃;150℃]における、温度に対する前述の性能の安定性。
-活性層とキャリア基板との間の低い結合容量、一般的に、シリコンの誘電率と等しいか、またはそれ以下の誘電率によって実現される(εsilicon=11.7)。
-そして、当然のことながら、良好な機械的強度、マイクロエレクトロニクスデバイスの製造との互換性。
-メソポーラス層を含むシリコン製のキャリア基板、
-メソポーラス層の上に配置された誘電体層、
-誘電体層の上に配置された表面層。
半導体構造は、
-メソポーラス層は中空の細孔を有し、その内壁が酸化物で覆われ、さらに、メソポーラス層の厚さが3μmから40μmの間であり、この層の抵抗率はその厚さ全体に亘って20kΩ・cmより大きく、
-キャリア基板の抵抗率は0.5Ω・cmから4Ω・cmの間であることに注目すべきである。
・メソポーラス層の厚さは、20μm未満であり、
・キャリア基板の抵抗率は1Ω・cmから2Ω・cmの間であり、
・表面層は、シリコン、ゲルマニウム、炭化ケイ素、IV-IV、III-V、またはII-VI半導体化合物、及び圧電材料(例えば、LiNbO3、LiTaO3等)から選択された少なくとも1つの材料で形成され、
・メソポーラス層の気孔率は40%から60%の間、好ましくは約50%であり、
・半導体構造は、表面層の内部及び/または上に生成された高周波デバイスを含む。
-ドナー基板の前面について、表面層を区切る埋め込み弱化面を含むドナー基板を提供するステップa)、
-0.5Ω・cmから4Ω・cmの間の抵抗率を示すシリコン製のキャリア基板を提供するステップb)、
-キャリア基板の前部にメソポーラス層を形成するためにキャリア基板を多孔化し、前記メソポーラス層は20kΩ・cmより高い抵抗率を示し、3μmから40μmの間の厚さであるステップc)、
-内壁が酸化物で覆われた中空細孔を備えたメソポーラス層を安定化するため、300℃から400℃の間の温度の酸化性雰囲気下でキャリア基板をアニールするステップd)、
-メソポーラス層の上に誘電体層を堆積させるステップe)、
-ドナー基板をその前面を介して誘電体層に取り付けるステップf)、
-表面層をキャリア基板に転写するために、埋め込みウィーカンド面に沿って分離するステップg)。
・シリコンキャリア基板の低効率は、1Ω・cmから2Ω・cmの間であり、
・ステップc)における多孔化は、電気化学的に行われ、
・ステップd)における酸化雰囲気下のアニールの期間は5分から200分の間であり、
・ステップd)は、酸化雰囲気下のアニールの後、400℃から450℃の間、より有利には、420℃での中性雰囲気化のアニールを含み、
・ステップd)における中性雰囲気化のアニールの期間は2時間から16時間の間、好ましくは10時間であり、
・ステップg)は、200℃から500℃の間、有利には400℃で行われる分離熱処理を含む。
半導体構造10は、第1に、シリコンのキャリア基板2を含み、その抵抗率は0.5Ω・cmから4Ω・cmの間であり、好ましくは1Ω・cmから2Ω・cmの間である(図1)。前記のキャリア基板2は、メソポーラス(メソポーラスシリコン)層3を含む。ポーラスシリコンには、マクロポーラスシリコン(細孔径が50nmより大きい)、メソポーラスシリコン(細孔径が2nmから5nmの間)及びマイクロポーラスシリコンとも呼ばれるナノポーラスシリコン(細孔径が2nm未満)の3つのタイプの形態があることを思い出されたい。
-挿入損失が少なく(信号の減衰が少ない)、線形性が良好(高調波の原因となる信号の歪みが少ない)、
-特にRFデバイスの動作範囲[-40℃;150℃]、さらには約225℃までの温度に対する性能の安定性、
-表面層5内/上のRFデバイス6とキャリア基板2との間の低容量結合、一般的にシリコンの誘電率よりも低い誘電率によって達成される。
Claims (13)
- 高周波アプリケーション用の半導体構造(10)であって、
メソポーラス層(3)を含むシリコン製のキャリア基板(2)と、
前記メソポーラス層(3)の上に配置された誘電体層(4)と、
前記誘電体層(4)の上に配置された表面層(5)と、を備え、
前記半導体構造は、
メソポーラス層(3)には中空の細孔があり、その内壁は酸化物で覆われ、及び、前記層の厚さが3μmから40μmの間であり、この層の抵抗率が前記厚さの全体に亘って20kΩ・cmより高く、
前記キャリア基板(2)の抵抗率が0.5Ω・cmから4Ω・cmの間であることを特徴とする、半導体構造(10)。 - 前記メソポーラス層の厚さが20μm未満であることを特徴とする、請求項1に記載の半導体構造(10)。
- 前記キャリア基板の抵抗率が、1Ω・cmと2Ω・cmとの間である、請求項1または2に記載の半導体構造(10)。
- 前記表面層(5)は、シリコン、ゲルマニウム、炭化ケイ素、IV-IV、III-VまたはII-VI半導体化合物及び圧電材料から選択される少なくとも1つの材料で形成される、請求項1から3のいずれか一項に記載の半導体構造(10)。
- 前記メソポーラス層(3)の多孔度が、40%から60%、または50%であることを特徴とする、請求項1から4のいずれか一項に記載の半導体構造(10)。
- 前記表面層(5)の内部及び/または上に生成された高周波デバイス(6)を含むことを特徴とする、請求項1から5のいずれか一項に記載の半導体構造(10)。
- 高周波アプリケーション用の半導体構造(10)の製造プロセスであって、
ドナー基板(50)の前面に関して、表面層(5)を区切る埋め込み弱化面(51)を含む前記ドナー基板(50)を提供するステップa)と、
0.5Ω・cmから4Ω・cmの抵抗率を示すキャリア基板(2)を提供するステップb)と、
メソポーラス層(3)を形成するため、前記キャリア基板(2)を、前記キャリア基板(2)の前面を多孔化し、前記メソポーラス層(3)が20kΩ・cmより大きい抵抗率を示し、及び3μmから40μmの厚さであるステップc)と、
内壁が酸化物でコーティングされた中空孔を有するメソポーラス層(3)を安定化するために、300℃から400℃の間の温度の酸化雰囲気下で前記キャリア基板(2)をアニールするステップd)と、
前記メソポーラス層(3)の上に誘電体層(4)を堆積するステップe)と、
前記ドナー基板(50)を、その前面を介して前記誘電体層(4)に取り付けるステップf)と、
前記表面層(5)をキャリア基板(2)に転写するために、前記埋め込み弱化面(51)に沿って分離するステップg)と、を含むことを特徴とする、半導体構造(10)の製造プロセス。 - ステップb)において提供される前記キャリア基板(2)の抵抗率が1Ω・cmと2Ω・cmとの間である、ことを特徴とする請求項7に記載の半導体構造(10)の製造プロセス。
- ステップc)において行われる多孔化は、電気化学的に行われることを特徴とする、請求項7または8に記載の半導体構造(10)の製造プロセス。
- ステップd)における前記酸化雰囲気下のアニールの期間は、5分から200分の間であることを特徴とする、請求項7から9のいずれか一項に記載の半導体構造(10)の製造方法。
- ステップd)は、前記酸化雰囲気下でのアニール後、400℃から450℃の間、または420℃の温度の中性雰囲気下でのアニールを含むことを特徴とする、請求項10に記載の半導体構造(10)の製造プロセス。
- ステップd)の前記中性雰囲気下のアニールの期間は、2時間から16時間の間、または10時間であることを特徴とする、請求項11に記載の半導体構造(10)の製造プロセス。
- ステップg)は、200℃と500℃との間、または400℃の温度で行われる分離熱処理を含むことを特徴とする、請求項7から12のいずれかに記載の半導体構造(10)の製造プロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1907328A FR3098342B1 (fr) | 2019-07-02 | 2019-07-02 | structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF |
FR1907328 | 2019-07-02 | ||
PCT/EP2020/058316 WO2021001066A1 (fr) | 2019-07-02 | 2020-03-25 | Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022538463A JP2022538463A (ja) | 2022-09-02 |
JP7464631B2 true JP7464631B2 (ja) | 2024-04-09 |
Family
ID=68138491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021578062A Active JP7464631B2 (ja) | 2019-07-02 | 2020-03-25 | 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220359272A1 (ja) |
EP (1) | EP3994722A1 (ja) |
JP (1) | JP7464631B2 (ja) |
KR (1) | KR20220025892A (ja) |
CN (1) | CN114424332A (ja) |
FR (1) | FR3098342B1 (ja) |
WO (1) | WO2021001066A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12027582B2 (en) * | 2021-10-05 | 2024-07-02 | Globalfoundries U.S. Inc. | IC structure including porous semiconductor layer under trench isolation |
GB2625286A (en) * | 2022-12-12 | 2024-06-19 | Iqe Plc | Systems and methods for tuning porous bandgaps to reduce thermal donor effects |
GB2625283A (en) * | 2022-12-12 | 2024-06-19 | Iqe Plc | Systems and methods for reducing defects in epitaxy on porous |
GB2625281A (en) * | 2022-12-12 | 2024-06-19 | Iqe Plc | Systems and methods for porous wall coatings |
GB2625284A (en) * | 2022-12-12 | 2024-06-19 | Iqe Plc | Systems and methods for controlling porous resistivities |
GB2625285A (en) * | 2022-12-12 | 2024-06-19 | Iqe Plc | Systems and methods for stress reduction in porous layers |
FR3144694A1 (fr) * | 2022-12-28 | 2024-07-05 | Commissariat A L' Energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164906A (ja) | 2011-02-09 | 2012-08-30 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
WO2012176031A1 (en) | 2011-06-23 | 2012-12-27 | Soitec | Method of fabrication of a semiconductor substrate and a semiconductor substrate |
JP2017532758A (ja) | 2014-08-01 | 2017-11-02 | ソイテック | 無線周波アプリケーションの構造 |
JP2018509002A (ja) | 2015-03-17 | 2018-03-29 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 |
WO2018137937A1 (en) | 2017-01-26 | 2018-08-02 | Soitec | Support for a semiconductor structure |
US20180358261A1 (en) | 2015-08-12 | 2018-12-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for manufacturing a semiconductor structure with temporary direct bonding using a porous layer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
FR2977075A1 (fr) * | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur |
FR2985812B1 (fr) | 2012-01-16 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences |
US10181428B2 (en) | 2015-08-28 | 2019-01-15 | Skyworks Solutions, Inc. | Silicon on porous silicon |
CN108807284B (zh) * | 2017-04-28 | 2020-06-26 | 环球晶圆股份有限公司 | 一种外延接合基板及其制造方法 |
-
2019
- 2019-07-02 FR FR1907328A patent/FR3098342B1/fr active Active
-
2020
- 2020-03-25 EP EP20712591.5A patent/EP3994722A1/fr active Pending
- 2020-03-25 WO PCT/EP2020/058316 patent/WO2021001066A1/fr unknown
- 2020-03-25 KR KR1020227003597A patent/KR20220025892A/ko unknown
- 2020-03-25 JP JP2021578062A patent/JP7464631B2/ja active Active
- 2020-03-25 US US17/623,499 patent/US20220359272A1/en active Pending
- 2020-03-25 CN CN202080048789.1A patent/CN114424332A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164906A (ja) | 2011-02-09 | 2012-08-30 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
WO2012176031A1 (en) | 2011-06-23 | 2012-12-27 | Soitec | Method of fabrication of a semiconductor substrate and a semiconductor substrate |
JP2017532758A (ja) | 2014-08-01 | 2017-11-02 | ソイテック | 無線周波アプリケーションの構造 |
JP2018509002A (ja) | 2015-03-17 | 2018-03-29 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 |
US20180358261A1 (en) | 2015-08-12 | 2018-12-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for manufacturing a semiconductor structure with temporary direct bonding using a porous layer |
WO2018137937A1 (en) | 2017-01-26 | 2018-08-02 | Soitec | Support for a semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
CN114424332A (zh) | 2022-04-29 |
US20220359272A1 (en) | 2022-11-10 |
FR3098342A1 (fr) | 2021-01-08 |
WO2021001066A1 (fr) | 2021-01-07 |
EP3994722A1 (fr) | 2022-05-11 |
FR3098342B1 (fr) | 2021-06-04 |
JP2022538463A (ja) | 2022-09-02 |
KR20220025892A (ko) | 2022-03-03 |
TW202103320A (zh) | 2021-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7464631B2 (ja) | 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 | |
US10347597B2 (en) | Structure for radio-frequency applications | |
JP6612872B2 (ja) | 高周波用途のための構造 | |
JP2018501651A5 (ja) | ||
JP7053502B2 (ja) | 無線周波数用途のための構造 | |
US20220247374A1 (en) | Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer | |
US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
JP2007507093A (ja) | 抵抗損を低減させた積層型半導体構造の製造方法 | |
JP5673170B2 (ja) | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 | |
JP7293537B2 (ja) | 高周波用途のための基板及び関連付けられた製造方法 | |
CN116783683A (zh) | 适用于射频应用的由硅制成的支撑衬底及相关制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220310 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20220310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7464631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |