JP6612872B2 - 高周波用途のための構造 - Google Patents

高周波用途のための構造 Download PDF

Info

Publication number
JP6612872B2
JP6612872B2 JP2017529767A JP2017529767A JP6612872B2 JP 6612872 B2 JP6612872 B2 JP 6612872B2 JP 2017529767 A JP2017529767 A JP 2017529767A JP 2017529767 A JP2017529767 A JP 2017529767A JP 6612872 B2 JP6612872 B2 JP 6612872B2
Authority
JP
Japan
Prior art keywords
high frequency
frequency applications
layer
trapping layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017529767A
Other languages
English (en)
Other versions
JP2018501651A (ja
JP2018501651A5 (ja
Inventor
コノンチュク オレグ
ランドリュ ディディエ
フィゲ クリストフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2018501651A publication Critical patent/JP2018501651A/ja
Publication of JP2018501651A5 publication Critical patent/JP2018501651A5/ja
Application granted granted Critical
Publication of JP6612872B2 publication Critical patent/JP6612872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/663—Selection of materials containing carbon or carbonaceous materials as conductive part, e.g. graphite, carbon fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、集積化された高周波デバイスの分野に関する。
集積デバイスは、通常、ウェーハの形態で基板上に生成され、この基板がそれらの製造のための媒体としての役目を主に果たす。しかしながら、集積化のレベルの向上、およびこれらのデバイスの期待される性能の向上によって、結果として、それらの性能とそれらが形成される基板の特性との間には関連性が常に増加し続けている。これは、およそ３ｋＨｚと３００ＧＨｚとの間の周波数を有する信号を処理する高周波（ＲＦ）デバイスの場合に特にそうであり、これは、遠距離電気通信の分野（携帯電話、Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）など）においてなお一層特に当てはまる。
デバイス／基板結合の例として、デバイス内を伝播する高周波信号から生じる電磁場は、基板に深く侵入し、それらが、基板に位置するいずれの電荷キャリアとも相互に作用する。これによって、結果として、信号の非直線歪（高調波）、挿入損失による信号のエネルギーの一部の不必要な消費、および構成部品間の起こり得る影響という問題が生じる。
したがって、ＲＦデバイスは、それらが、挿入損失、隣接するデバイス間のクロストーク、および高調波を発生させる非直線歪の現象を制限するように製造される、それらのアーキテクチャと生産プロセスの両方によって、ならびに基板の能力によって支配される特性を示す。
「マルチメディア」用途によって生み出されるデータに対する需要の急増とともに、携帯電話通信の規格における変化（２Ｇ、３Ｇ、ＬＴＥ、ＬＴＥ−Ａなど）は、同様にＲＦ構成部品にますます厳しい仕様を強いる。これらの構成部品のＲＦ性能は、典型的には、−２０℃と＋１２０℃との間で保証される必要があり、このことは、基板の電気的特性がこの温度範囲内で安定していることを意味する。
電力増幅器に加えて、スイッチおよびアンテナアダプタなどの高周波デバイスは、異なるタイプの基板上に生成されることがある。
通常、ＳＯＳと呼ばれているシリコンオンサファイヤ基板が知られており、このＳＯＳでは、シリコンの表層にマイクロエレクトロニクス技術を使用して生成される構成部品が温度依存性のないサファイヤ基板の絶縁性特性からメリットを受ける。例えば、このタイプの基板上に製造されたアンテナスイッチおよび電力増幅器は、非常に良好なメリット要因を示すが、ソリューションの全体的なコストのためにニッチな用途で主に使用されている。
また、支持基板と、支持基板内に配置されたトラッピング層と、トラッピング層上に配置された誘電体層と、誘電体層上に配置された半導体層と、を含む、高抵抗率シリコンに基づく基板が知られている。支持基板は、通常、１ｋＯｈｍ．ｃｍよりも大きな抵抗率を有する。トラッピング層は、ドープされていない多結晶シリコンを含んでもよい。最先端技術による、高抵抗率の支持基板とトラッピング層の組合せによって、上述されたデバイス／基板結合を低減させることが可能となり、それによってＲＦデバイスの良好な性能を保証する。この点で、当業者は、Ｗｏｏｄｈｅａｄ出版の「Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ（ＳＯＩ）Ｔｅｃｈｎｏｌｏｇｙ，ｍａｎｕｆａｃｔｕｒｅ ａｎｄ ａｐｐｌｉｃａｔｉｏｎｓ」、項目１０．７および１０．８、Ｏｌｅｇ Ｋｏｎｏｎｃｈｕｋ ａｎｄ Ｂｉｃｈ−Ｙｅｎ Ｎｇｕｙｅｎにおいて従来技術で知られている高抵抗率の半導体基板上に製造されたＲＦデバイスの性能のレビューを見出すであろう。
それにもかかわらず、これらの基板は、最も厳しい仕様を満たしておらず、例えば、およそ８０℃を超える局所的な熱が発生する場合、これらの基板の抵抗率は、基板内での熱キャリアの生成のために低下し、再びデバイス／基板結合が信号の減衰および歪み、ならびに構成部品間の干渉の主要な要因となる。また、温度が０℃未満に下がる場合、性能の劣化が観察される。
Ｗｏｏｄｈｅａｄ出版の「Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ（ＳＯＩ）Ｔｅｃｈｎｏｌｏｇｙ、ｍａｎｕｆａｃｔｕｒｅ ａｎｄ ａｐｐｌｉｃａｔｉｏｎｓ」、項目１０．７および１０．８、Ｏｌｅｇ Ｋｏｎｏｎｃｈｕｋ ａｎｄ Ｂｉｃｈ−Ｙｅｎ Ｎｇｕｙｅｎ Ｎ．Ｆ．Ｍｏｔｔ，Ｐｈｉｌ．Ｍａｇ，１９，８３５，１９６９
したがって、本発明の目的は、高周波用途に適した構造を提供し、従来技術の欠点を解決することにある。本発明の目的は、特に、使用温度範囲で、高周波性能を発揮する集積化された構造を提供することである。
本発明は、
半導体支持基板と、
支持基板上に配置されたトラッピング層と、
を備える高周波用途のための構造に関わる。
本発明によると、トラッピング層は、それが予め定めた欠陥密度よりも大きな欠陥密度を含むという点で注目に値し、予め定めた欠陥密度は、トラッピング層の電気抵抗率が［−２０℃；＋１２０℃］の温度範囲にわたって１０ｋｏｈｍ．ｃｍ以上である欠陥密度である。
したがって、本発明による高周波用途のための構造は、温度安定性電気的特性を示し、使用温度範囲内でＲＦ性能の良好な安定性および再現性を保証する。
別々にまたは組合せにおいて得られる本発明の有利な特性によると、
トラッピング層は、２０℃で、１０ｋＯｈｍ．ｃｍよりも大きな、好ましくは５０ｋＯｈｍ．ｃｍよりも大きな抵抗率を有し、
トラッピング層と支持基板との間の熱膨張係数の差は、１００℃と１２００℃との間で、５ｐｐｍ／ｋ未満であり、
トラッピング層は、２０ｎｍ未満の、好ましくは１０ｎｍ未満のサイズの微細構造を備え、
トラッピング層は、多孔性材料または多結晶材料を含み、
トラッピング層は、１から２０％の炭素を含む多結晶シリコンを含み、
トラッピング層の厚さは、１０μｍと５０μｍとの間、好ましくは２０μｍと３０μｍとの間にあり、
支持基板は、以下のグループから選択された材料、すなわち、シリコン、シリコンゲルマニウム、および炭化ケイ素のうちの少なくとも１つを含み、
支持基板の抵抗率は、１０Ｏｈｍ．ｃｍと２０００Ｏｈｍ．ｃｍとの間にある。
別々にまたは組合せにおいて得られる、本発明の他の有利な特性によると、
活性層は、トラッピング層上に配置され、
活性層は、直接接合によってトラッピング層に転写され、
活性層は、半導体材料から形成され、
活性層は、圧電材料から形成され、
活性層の厚さは、１０μｍと５０μｍとの間に含まれ、
誘電体層は、トラッピング層と活性層との間に配置され、
誘電体層は、直接接合によってトラッピング層に転写され、
誘電体層は、１０ｎｍと６μｍとの間にある。
単独でまたは組合せにおいて得られる、本発明の他の有利な特性によると、少なくとも１つのマイクロ電子デバイスが活性層上に、または活性層内に存在し、
マイクロ電子デバイスは、スイッチング回路、またはアンテナ適応回路、さらには高周波増幅回路であり、
マイクロ電子デバイスは、複数の能動部品および複数の受動部品を備え、
マイクロ電子デバイスは、少なくとも１つの制御素子、ならびにオーミックコンタクトのマイクロスイッチおよび容量性のマイクロスイッチより構成されている１つのＭＥＭＳスイッチング素子を備え、
マイクロ電子デバイスは、体積音波伝搬または表面音波伝搬によって動作する高周波フィルタである。
本発明のさらなる特性および利点は、添付された図を参照して、本発明の以下の詳細な説明から明らかになるであろう。
基板およびトラッピング層を備える本発明による高周波用途のための構造を示す図である。 最先端技術による構造の抵抗と本発明による構造の抵抗を比較した曲線を示す図である。 活性層をさらに含む、本発明による高周波用途のための構造を示す図である。 活性層をさらに含む、本発明による高周波用途のための構造を示す図である。 マイクロ電子デバイスをさらに含む、本発明による高周波用途のための構造を示す図である。 マイクロ電子デバイスをさらに含む、本発明による高周波用途のための構造を示す図である。
本発明による高周波用途のための構造１、１’、１１は、半導体支持基板２を備える。支持基板２は、マイクロ電子、光学、光電子、光起電力産業において通常使用される材料から作製されてもよい。具体的には、支持基板２は、以下のグループ、すなわち、シリコン、シリコンゲルマニウム、および炭化ケイ素などから選択された少なくとも１つの材料を含むことができる。支持基板の抵抗率は、１ｏｈｍ．ｃｍと１０，０００ｏｈｍ．ｃｍとの間にあってもよく、それは、有利には、１０ｏｈｍ．ｃｍと２０００ｏｈｍ．ｃｍとの間にある。
また、高周波用途のための構造１、１’、１１は、図１、図３、および図４に示されるように、支持基板２上に配置されたトラッピング層３を備える。トラッピング層は、予め定めた欠陥密度よりも大きな欠陥密度を含み、予め定めた欠陥密度は、トラッピング層の電気抵抗率が［−２０℃；＋１２０℃］の温度範囲にわたって１０ｋｏｈｍ．ｃｍ以上である欠陥密度である。
欠陥の数または欠陥密度は、透過型電子顕微鏡法（ＴＥＭ）を含むさまざまな方法を使用して決定されてもよい。欠陥密度がこのようにして知られるため、トラッピング層３の電気抵抗率がさまざまな温度で測定され得る。例として、予め定めた欠陥密度は、（例えば、多結晶シリコンから作製されたトラッピング層の場合）１０19ｃｍ-3と１０21ｃｍ-3との間にあってもよい。
高抵抗率と相互に関連するトラッピング層３の欠陥密度（本発明による予め定めた欠陥密度）が十分な場合、層３内の伝導メカニズムは、ホッピング伝導型によって支配される。これによって、［−２０℃；＋１２０℃］の温度範囲内で、１０ｋｏｈｍ．ｃｍのしきい値を上回る抵抗率レベルを維持することが可能となる。当業者は、文献「Ｎ．Ｆ．Ｍｏｔｔ，Ｐｈｉｌ．Ｍａｇ，１９，８３５，１９６９」においてホッピング電気伝導の説明を見出すであろう。
「欠陥」は、制限されることを望むことなく、多結晶材料のグレインバウンダリー、多孔性材料の空領域、ギャップ、包含物などを意味する。
トラッピング層３は、２０ｎｍ未満のサイズの微細構造を含むのが有利であり、微細構造は、１０ｎｍ未満のサイズさえ有するのが好ましい。「微細構造」は、微結晶を意味し、特に多結晶材料に対してはグレインとも呼ばれる。
したがって、トラッピング層３の微細構造が小さいほど、後者の欠陥密度がより大きくなり得る。
また、トラッピング層３は、室温で、１０ｋｏｈｍ．ｃｍよりも大きな抵抗率を有するのが有利であり、好ましくは、それは、５０ｋｏｈｍ．ｃｍを上回る抵抗率を有する。
トラッピング層３の前述された物理的特性（微細構造）および電気的特性（抵抗率）は、低レベルの温度依存性を示す、後者３内のホッピング伝導メカニズムを保証し、トラッピング層３の抵抗率は、同様に、最先端技術の層と比較して、低い温度依存性を示し、意図された温度範囲全体にわたって１０ｋｏｈｍ．ｃｍを上回るレベルを維持する。
トラッピング層３の厚さは、１０μｍと５０μｍとの間にあってもよく、好ましくは、それは、２０μｍと３０μｍとの間にある。トラッピング層３の厚さは、構造１、１’上に製造された構成部品から生じるＲＦ信号が、下にある支持基板２に達することなく、トラッピング層３内を透過し、支配的に伝搬させられるような厚さである。支持基板２およびトラッピング層３の組立体の電気的特性は、このようにトラッピング層３の特性によって本質的に決定される。それゆえ、支持基板２の抵抗率に課せられる要求事項はわずかしかない。シリコン基板の場合、１０〜１０００ｏｈｍ．ｃｍの範囲内にある抵抗率を有する基板のコストおよび入手可能性は、非常に高い抵抗率（＞１０００ｏｈｍ．ｃｍおよび最大２０ｋｏｈｍ．ｃｍ）を有する基板のコストおよび入手可能性よりも有利である。
また、トラッピング層３は、１００℃と１２００℃との間で、支持基板２に対して熱膨張係数にわずかな差を有し、有利には、５ｐｐｍ／Ｋ未満である。実際は、その後のトラッピング層３上のＲＦ構成部品の製造は、一般に、８５０℃を超える、さらには１１００℃を超える、例えば、１２００℃の温度の熱処理段を必要とする。そのような温度では、および数１０ミクロンのオーダーのトラッピング層３の厚さに対しては、トラッピング層３と支持基板２との間の熱膨張係数の過度の差が、その後の製造プロセスと両立しない、または基板を破損しそうにさえなる変形を引き起こすことがある。トラッピング層３と支持基板２との間の熱膨張係数の５ｐｐｍ／Ｋ未満の差は、構造の破損の危険性を回避する。
トラッピング層は、有利には、多孔性材料または多結晶材料より構成されている。第１の、非限定的な例によると、支持基板２は、シリコン基板であり、トラッピング層３は多孔質シリコン層であり、２０ｎｍ未満のサイズの微細構造を含み、５０％よりも大きな多孔率および３０μｍの厚さを有する。多孔質シリコン層の形成は、有利には、以下の段階、すなわち、
支持基板上にエピタキシーによる（例えば、ボロン）ドープされたｐ型シリコンの層の形成であって、９００℃と１２００℃との間の温度で、前駆体として三塩化シランおよびジボラン（Ｂ2Ｈ6）を用いて気相堆積法によって行われる、形成と、
その後に、電気化学的な陽極酸化を行うことと、
を含む。
微細構造のサイズは、トラッピング層３に、［−２０℃；１２０℃］の温度範囲全体にわたって安定した、１０ｋｏｈｍ．ｃｍよりも大きな抵抗率を与える。トラッピング層３の細孔は、（典型的には、１１００℃までの）高温熱処理段中に影響されず、層３のグレインのサイズが層３の抵抗率を支配するため、その電気的性質は、構成部品を生産するための熱処理の後でも相変わらず変化しない。
第２の非限定的な例によると、支持基板２は、シリコン基板であり、トラッピング層３は多結晶シリコン層であり、２０ｎｍ未満の、好ましくは１０ｎｍ未満のサイズの粒子を含み、１０μｍと５０μｍとの間の、例えば、３０μｍの厚さを有する。支持基板２とトラッピング層３との間の熱膨張係数の差は、５ｐｐｍ／Ｋ未満であり、その破損を引き起こす可能性のある基板のいかなる過度の変形も防止する。さらに、トラッピング層３は、５０ｋＯｈｍ．ｃｍの室温よりも大きい抵抗率を有する。
（ＲＦ構成部品のその後の製造に必要とされる）高温熱処理の適用に続いて、トラッピング層３がその物理的特性（微細構造）を維持することができるように、多結晶シリコン層は、有利には、１％と２０％との間の、例えば、５％の含有量の炭素を含む。そのようなトラッピング層３の生成は、気相化学堆積法の使用を必要とする。層形成温度は、この場合、７００℃よりも大きく、好ましくは９００℃よりも大きく、さらにより好ましくは１１００℃と１２００℃との間でなければならない。炭素（Ｃ）前駆体は、メチルシラン（ＳｉＨ3ＣＨ3）、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、プロパン（Ｃ3Ｈ8）、ブタン（Ｃ4Ｈ10）、およびメチルトリクロロシラン（ＳｉＣＨ 3 Ｃｌ 3 ）の中から選択された要素のうちの少なくとも１つを含むことができる。シリコン（Ｓｉ）前駆体は、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、二塩化シラン（ＳｉＨ 2 Ｃｌ 2 ）、三塩化シラン（ＳｉＨＣｌ 3）、および四塩化シラン（ＳｉＣｌ 4 ）の中から選択された要素のうちの少なくとも１つを含むことができる。
ポリシリコン層の炭素ドーピングによって、８５０℃よりも大きな温度上昇、例えば、１２００℃を含む熱アニール中にグレインサイズを安定化することができる。実際に、この炭素ドーピングがない場合は、ポリシリコンのトラッピング層３のグレインは、再構造化され、サイズが増加し、これによって、結果としてトラッピング層３の抵抗率の大幅な低下およびその電気的特性の劣化が生じる。
炭素ドーピングがポリシリコンのトラッピング層３に導入される場合、炭素原子は、結晶粒界に集結し、８５０℃よりも大きな温度上昇を含む熱アニール中にグレインのいかなる再構成も凍結させる。それゆえ、構成部品を生産するための熱処理段は、トラッピング層３の物理的性質および電気的性質に影響を与えない。
図２は、［２０℃〜１４０℃］の温度範囲にわたってシミュレートされた本発明によるトラッピング層３の抵抗率（曲線Ｃ）を示し、層３の抵抗率が、意図された温度範囲の上限に相当する少なくとも１２０℃まで、１０ｋｏｈｍ．ｃｍよりも大きいことが注目されるであろう。それに比べて、最先端技術の構造のシミュレートされた抵抗率（曲線Ａおよび曲線Ｂ）は、１２０℃で、１０ｋｏｈｍ．ｃｍよりもはるかに低い値を示し、これでは、携帯電話のＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）規格の厳しい仕様を満たすのに十分なＲＦ性能が可能とならない。一方、本発明によるＲＦ用途のための構造１、１’、１１に関しては、使用範囲内で温度変動に影響を受けない安定な性能を保証する。
本発明の第１の実施形態によると、高周波用途のための構造１は、例えば、直径が２００ｍｍまたは３００ｍｍの、マイクロエレクトロニクスプロセスと互換性のある寸法を有する、支持基板２およびトラッピング層３を備えるウェーハの形態を採用することができる。後者は、上述された第１の例または第２の例により生成されてもよいが、これらの製造例は、それでも網羅的ではない。
図３ａに示される本発明の第２の実施形態によると、高周波用途のための構造は、ウェーハの形態を採用し、さらに、トラッピング層３上に配置された活性層５を備えることができ、この活性層５内に、および活性層５上に、ＲＦ構成部品を生成することが可能である。活性層５は、有利には、半導体材料および／または圧電材料より構成されてもよい。活性層５は、しかしながら限定することなく、シリコン、炭化ケイ素、シリコンゲルマニウム、ニオブ酸リチウム、タンタル酸リチウム、石英、および窒化アルミニウムの中からの材料のうちの少なくとも１つを含むのが有利である。活性層５の厚さは、製造される構成部品により、数ナノメートル（例えば、１０ｎｍ）と数１０ミクロン（例えば、５０μｍ）との間で変わってもよい。
例として、活性層５は、当業者によく知られている薄層を転写する方法の１つを使用して、トラッピング層３を備える支持基板２に転写され、その中でも、
水素および／またはヘリウムの軽イオンをドナー基板に注入し、このドナー基板を、例えば、分子付着によって支持基板２上に順に配置されたトラッピング層３に接合することに基づくＳｍａｒｔ Ｃｕｔ（商標）法。その後に、剥離段が、イオン注入深さによって規定された脆弱面のレベルで、ドナー基板（活性層）の表面の微細な層の分離を可能にする。高温熱処理を含むことができる最終段は、最終的に活性層５に、必要とされる結晶質および表面品質を与える。この方法は、数ナノメートルとおよそ１．５μｍとの間の厚さの薄い活性層を製造するのに、例えば、シリコン層に、特に適している。
特に、例えば、数１０ｎｍと２０μｍとの間の厚さの、より厚い活性層を得ることを可能にするＳｍａｒｔ Ｃｕｔ法に続くエピタキシー段階。
直接接合、ならびに機械的方法、化学的方法および／または化学的機械的方法。それらは、分子付着によって、ドナー基板を支持基板２上に順に配置されたトラッピング層３上に組み立てること、ならびにその後に、例えば研削によって、およびＣＭＰ（化学的機械的研磨）によってドナー基板を所望の活性層膜厚にまで薄くすることを含む。これらの方法は、例えば、数ミクロンと数１０ミクロンとの間の、および数１００ミクロンまでの厚い層を転写するのに特に適している。
図３ｂに示される、第２の実施形態の変形形態によると、高周波用途のための構造１’は、活性層５とトラッピング層３との間に配置された誘電体層４を含むこともできる。誘電体層４は、しかしながら限定することなく、二酸化シリコン、窒化シリコン、および酸化アルミニウムなどの中からの材料のうちの少なくとも１つを含むのが有利である。その厚さは、１０ｎｍと６μｍとの間で変わってもよい。
誘電体層４は、活性層５をトラッピング層３に転写する前に、熱酸化によって、またはトラッピング層３もしくはドナー基板上へのＬＰＣＶＤもしくはＰＥＣＶＦもしくはＨＰＤの堆積によって得られる。
図４ａに示される第３の実施形態によると、高周波用途のための構造１１は、活性層５上に、もしくは活性層５内にマイクロ電子デバイス６を備えることもでき、またはこのマイクロ電子デバイス６より構成されていてもよく、ここで活性層５は、誘電体層４上に、または直接トラッピング層３上に配置されている。マイクロ電子デバイス６は、シリコンマイクロエレクトロニクス技術を使用して生成されるスイッチング回路、適応回路もしくはチューナー回路、さらには電力増幅器回路であってもよい。シリコン活性層５は、典型的には、５０ｎｍと１８０ｎｍとの間の、例えば、１４５ｎｍの厚さを有し、下にある誘電体層４は、５０ｎｍと４００ｎｍとの間の、例えば、２００ｎｍの厚さを有し、トラッピング層３が誘電体層４と支持基板２との間に配置されている。活性層５内に、および活性層上に生成されるマイクロ電子デバイス６は、（ＭＯＳ、バイポーラタイプなどの）複数の能動部品、ならびに（キャパシタンス、インダクタンス、抵抗器、共振器、およびフィルタタイプなどの）複数の受動部品を備える。
マイクロ電子構成部品の製造は、典型的には、９５０〜１１００℃での、または実際はそれを上回る高温での熱処理を含むいくつかの段階を実行することを必要とする。前述された第１の例および第２の例に記載されるトラッピング層３は、そのような熱処理の後にそれらの物理的性質および電気的性質を保持する。
この実施形態の変形形態では、マイクロ電子デバイス６は、初めにＳＯＩ（シリコンオンインシュレータ）タイプの基板上に生成され、その後に、当業者に知られている層転写法を使用して、支持基板２上に配置されたトラッピング層３を備える、本発明による構造１に転写されてもよい。この場合、図４ｂに示されるように、構造１１は、トラッピング層３が配置された支持基板２を備え、マイクロ電子デバイス６の構成部品の層がトラッピング層３の上に現れ、いわゆる金属の相互接続層および誘電体の「バックエンド」がトラッピング層３の上に配置され、活性層内に部分的に生成された、いわゆる「フロントエンド」（シリコン）それ自体は「バックエンド」部分の上にある。最後に、活性層５および任意選択で誘電体層４’が上にさらに配置される。
両方の場合とも、デバイス６内で伝搬させられることが意図された、トラッピング層３に侵入する高周波信号に由来する電磁場は、トラッピング層３の１０ｋｏｈｍ．ｃｍよりも大きな抵抗率のおかげで、そればかりか、使用温度の範囲全体［−２０℃；１２０℃］にわたって、わずかな損失（挿入損失）および干渉（クロストーク、高調波）を被るのみである。
第４の実施形態によると、高周波用途のための構造１１は、少なくとも１つの制御素子、ならびにオーミックコンタクトのマイクロスイッチおよび容量性のマイクロスイッチから構成されたＭＥＭＳ（微小電気機械システム）スイッチング素子を特色とするマイクロ電子デバイス６を備えることができ、またはそのようなマイクロ電子デバイス６より構成されていてもよい。
ＭＥＭＳの製造は、シリコンの活性層５の下に誘電体層４が存在することによって容易に行われ得る。したがって、本発明による構造１１は、例として、２０ｎｍと１０００ｎｍとの間の、有利には４００ｎｍの厚さの、下にある誘電体層４に加えて、２０ｎｍと２０００ｎｍとの間の、有利には１４５ｎｍの厚さのシリコンから作られた活性層５を備えることができ、トラッピング層３が誘電体層４と支持基板２との間に配置されている。その後、ＭＥＭＳ部分の製造は、特にシリコンの活性層５内の梁または可動膜の剥離を可能にする表面マイクロマシニング法に基づく。
あるいは、および当業者によく知られているように、ＭＥＭＳ部分は、（電極、誘電体、犠牲層、および活性層を含む）複数の層の連続した堆積によって、およびこれらの異なる層にモチーフを生成することによって直接トラッピング層３上に生成されてもよい。
通常、ＭＥＭＳ部分の前に行われる、制御素子（例えば、ＣＭＯＳ）を製造するために使用されるマイクロエレクトロニクス法は、前の実施形態のように、高温の熱処理の適用を必要とする。本発明によるトラッピング層３がこのタイプの処理中に物理的な変化および電気的な変化を受けないという事実は、非常に有利である。
第３の実施形態に対する同一のやり方で、このデバイス内を伝搬させられる高周波信号は、トラッピング層３に侵入する電磁場を生成する。損失（挿入損失）、歪み（高調波）、および他の干渉（クロストークなど）は、デバイス６の意図された使用温度範囲全体にわたってトラッピング層３の１０ｋｏｈｍ．ｃｍのより高い抵抗率のおかげでより少ない。
第５の実施形態によると、高周波用途のための構造１１は、体積音波伝搬（ＢＡＷ［（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ］）バルク音波］と呼ばれる）によって動作する高周波フィルタを特色とするマイクロ電子デバイス６を備えることができ、またはそのようなマイクロ電子デバイス６より構成されていてもよい。
ＦＢＡＲ（（ｔｈｉｎ−Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）薄膜バルク音響共振器）タイプのＢＡＷフィルタの製造は、音波が２つの周囲の電極間で閉じ込められる圧電材料から形成された活性層５を必要とする。したがって、本発明による構造１１は、例として、（例えば、酸化シリコンより構成されている）厚さが１μｍと６μｍとの間の誘電体層４に加えて、５０ｎｍと１μｍとの間の、有利には１００ｎｍの厚さの窒化アルミニウムから作られた活性層５を備えることができ、トラッピング層３が誘電体層４と支持基板２との間に配置されている。絶縁性キャビティは、フィルタの活性領域、すなわち音波が伝播する領域の下に配置されている。
ＢＡＷフィルタの製造は、ＲＦ信号が印加される電極を堆積させることを含む段階をさらに必要とする。
本発明による構造は、一方では、絶縁性キャビティの深さを制限することを可能にし、意図された温度範囲全体にわたってトラッピング層３の、１０ｋｏｈｍ．ｃｍよりも大きな抵抗率によって、その絶縁性機能が基板との関係であまり重要でなくなり、これは、これらのデバイスの製造プロセスの簡易化、柔軟性、および堅牢性の点から有利である。さらに、本発明による構造１１によって、デバイス６の意図された使用温度範囲全体にわたって、特に、線形性の点からフィルタのよりよい性能を得ることが可能となる。
この第５の実施形態の変形形態では、マイクロ電子デバイス６は、（ＳＡＷ［（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）表面弾性波］と呼ばれる）表面音波伝搬によって動作する高周波フィルタを備える。
ＳＡＷフィルタの製造は、櫛状の電極アレイが生成された表面上に、圧電材料から形成された活性層５を必要とし、音波は、これらの電極間を伝播することが意図されている。したがって、本発明による構造１１は、例として、２００ｎｍと２０μｍとの間の、有利には０．６μｍの厚さのタンタル酸リチウムから作られた活性層５を備えることができ、トラッピング層３が活性層５と支持基板２との間に配置されている。誘電体層４が活性層５とトラッピング層３との間に任意選択で追加されてもよい。
本発明による構造１１は、デバイス６の意図された使用温度範囲全体にわたって、特に、挿入損失および線形性の点から、よりよいフィルタ性能を得ることを可能にする。
本発明による高周波用途のための構造１、１’、１１は、上述された実施形態に限定されない。本構造は、支持基板２上に配置されたトラッピング層３の物理的特性および電気的特性が、構造１、１’、１１に（損失、非線形性および他の干渉を制限する）良好なＲＦ特性を与え、使用温度範囲内で、すなわち［−２０℃；１２０℃］で安定しているため、支持基板２において、高周波信号が伝播する、望ましくない損失または干渉を受けそうなあらゆる用途に適する。

Claims (18)

  1. 高周波用途のための構造（１、１’、１１）であって、
    半導体支持基板（２）と、
    前記支持基板（２）上に配置されたトラッピング層（３）であって、前記トラッピング層（３）は１から２０％の炭素を含む多結晶シリコンを含むトラッピング層（３）と
    を備え、
    前記トラッピング層（３）は、予め定めた欠陥密度よりも大きな欠陥密度を含み、前記予め定めた欠陥密度は、前記トラッピング層（３）の電気抵抗率が［−２０℃；＋１２０℃］の温度範囲にわたって１０ｋｏｈｍ．ｃｍ以上である欠陥密度であることを特徴とする高周波用途のための構造（１、１’、１１）。
  2. 前記トラッピング層（３）は、２０℃で１０ｋＯｈｍ．ｃｍよりも大きな抵抗率を有することを特徴とする請求項１に記載の高周波用途のための構造（１、１’、１１）。
  3. 前記トラッピング層（３）と前記支持基板（２）との間の熱膨張係数の差は、１００℃と１２００℃との間で、５ｐｐｍ／Ｋ未満であることを特徴とする請求項１または２に記
    載の高周波用途のための構造（１、１’、１１）。
  4. 前記トラッピング層（３）は、２０ｎｍ未満のサイズの微細構造を含むことを特徴とする請求項１乃至３のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  5. 前記トラッピング層（３）は、多孔性材料または多結晶材料を含むことを特徴とする請求項１乃至４のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  6. 前記トラッピング層（３）の厚さは、１０μｍと５０μｍとの間にあることを特徴とする請求項１乃至５のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  7. 前記支持基板（２）は、以下のグループ、すなわち、シリコン、シリコンゲルマニウム、および炭化ケイ素から選択された材料のうちの少なくとも１つを含むことを特徴とする請求項１乃至６のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  8. 前記支持基板（２）の抵抗率は、１０Ｏｈｍ．ｃｍと２０００Ｏｈｍ．ｃｍとの間にあることを特徴とする請求項１乃至７のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  9. 活性層（５）が前記トラッピング層（３）上に配置されていることを特徴とする請求項１乃至８のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  10. 前記活性層（５）は、半導体材料から形成されていることを特徴とする請求項９に記載の高周波用途のための構造（１、１’、１１）。
  11. 前記活性層（５）は、圧電材料から形成されていることを特徴とする請求項９に記載の高周波用途のための構造（１、１’、１１）。
  12. 前記活性層（５）の厚さは、１０μｍと５０μｍとの間にあることを特徴とする請求項９乃至１１のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  13. 誘電体層（４）が前記トラッピング層（３）と前記活性層（５）との間に配置されていることを特徴とする請求項９乃至１２のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  14. 前記誘電体層（４）は、１０ｎｍと６μｍとの間にあることを特徴とする請求項１３に記載の高周波用途のための構造（１、１’、１１）。
  15. 少なくとも１つのマイクロ電子デバイスが前記活性層（５）上に、または前記活性層（５）内に存在し、前記マイクロ電子デバイスは、スイッチング回路もしくはアンテナ適応回路もしくは高周波電力増幅回路であることを特徴とする請求項９乃至１４のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  16. 少なくとも１つのマイクロ電子デバイスが前記活性層（５）上に、または前記活性層（５）内に存在し、前記マイクロ電子デバイスは、複数の能動部品および複数の受動部品を備えることを特徴とする請求項９乃至１５のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  17. 少なくとも１つのマイクロ電子デバイスが前記活性層（５）上に、または前記活性層（
    ５）内に存在し、前記マイクロ電子デバイスは、少なくとも１つの制御素子、およびオー
    ミックコンタクトのマイクロスイッチまたは容量性のマイクロスイッチより構成されてい
    る１つのＭＥＭＳスイッチング素子を備えることを特徴とする請求項９乃至１５のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
  18. 少なくとも１つのマイクロ電子デバイスが前記活性層（５）上に、または前記活性層（
    ５）内に存在し、前記マイクロ電子デバイスは、体積音波伝搬または表面音波伝搬によっ
    て動作する高周波フィルタであることを特徴とする請求項９乃至１４のいずれか一項に記載の高周波用途のための構造（１、１’、１１）。
JP2017529767A 2014-12-04 2015-09-17 高周波用途のための構造 Active JP6612872B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1402801 2014-12-04
FR1402801A FR3029682B1 (fr) 2014-12-04 2014-12-04 Substrat semi-conducteur haute resistivite et son procede de fabrication
PCT/FR2015/052494 WO2016087728A1 (fr) 2014-12-04 2015-09-17 Structure pour applications radiofréquences

Publications (3)

Publication Number Publication Date
JP2018501651A JP2018501651A (ja) 2018-01-18
JP2018501651A5 JP2018501651A5 (ja) 2018-09-06
JP6612872B2 true JP6612872B2 (ja) 2019-11-27

Family

ID=53039463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529767A Active JP6612872B2 (ja) 2014-12-04 2015-09-17 高周波用途のための構造

Country Status (8)

Country Link
US (1) US10250282B2 (ja)
EP (2) EP3227905B1 (ja)
JP (1) JP6612872B2 (ja)
KR (1) KR102395398B1 (ja)
CN (1) CN107004572B (ja)
FR (1) FR3029682B1 (ja)
SG (1) SG11201704516QA (ja)
WO (1) WO2016087728A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
US10523178B2 (en) 2015-08-25 2019-12-31 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10530327B2 (en) * 2015-08-25 2020-01-07 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10541667B2 (en) * 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
EP3144958B1 (en) 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
WO2017145954A1 (ja) * 2016-02-25 2017-08-31 日本ゼオン株式会社 熱伝導シートおよびその製造方法、ならびに放熱装置
FR3053532B1 (fr) * 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
US11063117B2 (en) * 2017-04-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having carrier-trapping layers with different grain sizes
FR3067517B1 (fr) 2017-06-13 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat soi compatible avec les technologies rfsoi et fdsoi
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
JP7230297B2 (ja) * 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
CN113629182A (zh) * 2020-05-08 2021-11-09 济南晶正电子科技有限公司 一种tc-saw复合衬底及其制备方法
CN111884616B (zh) * 2020-07-23 2021-04-13 中国科学院上海微系统与信息技术研究所 一种衬底基板/压电材料薄膜结构及其制备方法和应用
CN112260660B (zh) * 2020-10-21 2023-03-03 济南晶正电子科技有限公司 一种复合基底、复合薄膜及其制备方法
FR3117668B1 (fr) 2020-12-16 2022-12-23 Commissariat Energie Atomique Structure amelioree de substrat rf et procede de realisation
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
WO2023232562A1 (fr) * 2022-06-02 2023-12-07 Soitec Procédé de fabrication d'un dispositif à ondes élastiques de surface
FR3136325A1 (fr) * 2022-06-02 2023-12-08 Soitec Dispositif a ondes elastiques de surface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637883A (en) * 1995-02-27 1997-06-10 The United States Of America As Represented By The Secretary Of The Navy Optically addressed spatial light modulator using an intrinsic semiconductor active material and high resistivity cladding layers
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
JP4983010B2 (ja) * 2005-11-30 2012-07-25 富士通株式会社 圧電素子及びその製造方法
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
JP6004285B2 (ja) * 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Also Published As

Publication number Publication date
CN107004572B (zh) 2020-05-22
CN107004572A (zh) 2017-08-01
EP3227905B1 (fr) 2021-08-18
KR20170091627A (ko) 2017-08-09
US20170331501A1 (en) 2017-11-16
JP2018501651A (ja) 2018-01-18
FR3029682B1 (fr) 2017-12-29
US10250282B2 (en) 2019-04-02
EP3227905A1 (fr) 2017-10-11
EP3872839A1 (fr) 2021-09-01
WO2016087728A1 (fr) 2016-06-09
FR3029682A1 (fr) 2016-06-10
KR102395398B1 (ko) 2022-05-10
SG11201704516QA (en) 2017-07-28

Similar Documents

Publication Publication Date Title
JP6612872B2 (ja) 高周波用途のための構造
JP2018501651A5 (ja)
JP6643316B2 (ja) 無線周波アプリケーションの構造
JP7053502B2 (ja) 無線周波数用途のための構造
KR102520751B1 (ko) 무선 주파수 응용들을 위한 구조
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
KR20220025892A (ko) Rf 응용들을 위한 매립된 다공성 층을 포함하는 반도체 구조물
WO2023162448A1 (ja) 高周波デバイス用基板、及びその製造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
CN116783683A (zh) 适用于射频应用的由硅制成的支撑衬底及相关制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191031

R150 Certificate of patent or registration of utility model

Ref document number: 6612872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250