CN107004572B - 用于射频应用的结构 - Google Patents

用于射频应用的结构 Download PDF

Info

Publication number
CN107004572B
CN107004572B CN201580065277.5A CN201580065277A CN107004572B CN 107004572 B CN107004572 B CN 107004572B CN 201580065277 A CN201580065277 A CN 201580065277A CN 107004572 B CN107004572 B CN 107004572B
Authority
CN
China
Prior art keywords
radio frequency
frequency applications
trapping layer
applications according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580065277.5A
Other languages
English (en)
Other versions
CN107004572A (zh
Inventor
O·科农丘克
D·朗德吕
C·菲盖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN107004572A publication Critical patent/CN107004572A/zh
Application granted granted Critical
Publication of CN107004572B publication Critical patent/CN107004572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/663—Selection of materials containing carbon or carbonaceous materials as conductive part, e.g. graphite, carbon fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

本发明涉及一种用于射频应用的结构(1)，其包括：半导体支撑衬底(2)；捕获层(3)，其布置在支撑衬底(2)上；捕获层(3)的特点在于其包括比预定缺陷密度更高的缺陷密度；所述预定缺陷密度为这样的缺陷密度：超过该缺陷密度，捕获层(3)的电阻率在[‑20℃；+120℃]的温度范围内不低于10Kohm.cm。

Description

用于射频应用的结构
技术领域
本发明涉及集成式射频器件的领域。
背景技术
集成式器件通常制造于晶片形式的衬底上，所述晶片主要用作集成式器件制造的媒介。然而，这些器件的集成水平和期望性能的提高使得它们的性能与它们的形成所在的衬底的特性之间的联系越来越强。特别是对处理频率在大约3kHz和300GHz之间的信号的射频(RF)器件而言，其更具体地应用于电信领域(蜂窝电话、Wi-Fi、蓝牙……)。
作为器件/衬底耦合的示例，源自于通过器件传播的高频信号的电磁场深深地穿透至衬底中，在衬底中电磁场与位于那里的任何电荷载流子相互作用。这导致下述问题：信号的非线性失真(谐波)、通过插入损耗引起的信号的一部分能量的不必要消耗以及部件之间的可能影响。
因此，RF器件显示出由其架构和生产工艺以及它们被制造所在的衬底的性能二者所决定的，用以限制插入损耗、相邻器件之间的串扰(diaphonies)以及产生谐波的非线性失真的现象的特性。
随着由“多媒体”应用而产生的对数据需求的激增，移动电话标准(2G、3G、LTE、LTE-A…)的变化同样对RF部件施加越来越严格的规范。通常需要在-20℃和+120℃之间保证这些部件的RF性能，这意味着在该温度范围内衬底的电气属性应是稳定的。
除了功率放大器之外的射频设备(例如，开关和天线适配器)可以在不同类型的衬底上制造。
通常称为SOS的蓝宝石衬底上硅是已知的，其中，在硅的表面层中利用微电子技术制造的部件受益于与温度无关的蓝宝石衬底的绝缘属性。例如，在这种类型的衬底上制造的天线开关和功率放大器显示出非常好的质量因数，但由于该解决方案的总体成本而主要用于特殊(niche)应用。
基于高电阻率硅的衬底也是已知的，其包括支撑衬底、布置在支撑衬底中的捕获层、布置在捕获层上的电介质层、以及布置在电介质层上的半导体层。支撑衬底通常具有大于1kOhm.cm的电阻率。捕获层可以包括未掺杂的多晶硅。根据现有技术的高电阻率支撑衬底和捕获层的组合使得能够降低上述的器件/衬底耦合，从而确保RF器件的良好性能。在这方面，本领域技术人员将会在Woodhead出版社出版的“绝缘体上硅(SOI)技术、制造和应用(Silicon-on-insulator(SOI)Technology,manufacture and applications)”(OlegKononchuk和Bich-Yen Nguyen)的10.7和10.8部分中，找到对现有技术中已知的在高电阻率半导体衬底上制造的RF器件的性能的综述。
然而，这些衬底不能满足最严格的规范：例如，当局部加热超过大约80℃时，由于衬底中的热载流子的产生，这些衬底的电阻率下降，并且器件/衬底耦合再次成为信号的衰减和失真以及部件之间干扰的主要原因。当温度降至0℃以下时，也会观察到性能变差。
发明目的
因此，本发明的目的在于提供用于射频应用的适合结构，从而解决现有技术的缺点。本发明的目的在于提供实现射频性能的集成式结构，特别是就使用的温度范围而言。
发明内容
本发明涉及用于射频应用的结构，其包括：
·半导体支撑衬底；
·捕获层，其布置在支撑衬底上。
根据本发明，捕获层的特点在于其包括大于预定缺陷密度的缺陷密度；所述预定缺陷密度是这样的缺陷密度：其使得在温度范围[-20℃；+120℃]内，捕获层的电阻率大于或等于10kohm.cm。
因此，根据本发明的用于射频应用的结构显示出对温度稳定的电气属性，从确保了在使用的温度范围内RF性能的良好的稳定性和可重复性。
根据本发明的以单独的或者组合的方式采用的有利特征：
-捕获层在20℃具有大于10kOhm.cm的电阻率，并且优选地具有大于50kOhm.cm的电阻率；
-在100℃与1200℃之间，捕获层与支撑衬底之间的热膨胀系数的差小于5ppm/k。
-捕获层包括尺寸小于20nm的微结构，并且优选地包括尺寸小于10nm的微结构；
-捕获层包括多孔材料或多晶材料；
-捕获层包括包含1％至20％的碳的多晶硅；
-捕获层的厚度在10μm与50μm之间，并且优选地在20μm与30μm之间；
-支撑衬底包括选自以下材料中的至少一种材料：硅、硅锗和碳化硅；
-支撑衬底的电阻率在10Ohm.cm与2000Ohm.cm之间。
根据本发明的以单独的或者组合的方式采用的另外的有利特征：
-有源层布置在捕获层上；
-有源层通过直接键合而转移至捕获层；
-有源层由半导体材料形成；
-有源层由压电材料形成；
-有源层的厚度包括在10μm与50μm之间；
-电介质层布置在捕获层与有源层之间；
-电介质层通过直接键合而转移至捕获层；
-电介质层在10nm与6μm之间。
根据本发明的以单独的或者组合的方式采用的其它有利特征，至少一个微电子器件存在于有源层上或者有源层中；
-微电子器件为开关电路或者天线适配电路，或甚至射频放大电路；
-微电子器件包括多个有源部件和多个无源部件；
-微电子器件包括至少一个控制元件和一个MEMS开关元件，所述MEMS开关元件包括欧姆接触微开关和电容性微开关；
-微电子器件为通过体声波传播或者表面声波传播而运转的射频滤波器。
附图说明
从以下参考附图的本发明的具体实施方式中，本发明的其它特征和优点将变得清楚，其中：
-图1表示根据本发明的用于射频应用的结构，其包括衬底和捕获层；
-图2示出了根据现有技术的结构和根据本发明的结构的电阻率比较曲线；
-图3a和图3b分别表示根据本发明的用于射频应用的结构，其进一步包括有源层；
-图4a和图4b分别表示根据本发明的用于射频应用的结构，其进一步包括微电子器件。
具体实施方式
根据本发明的用于射频应用的结构1、1’、11包括半导体支撑衬底2。支撑衬底2可以由通常用于微电子、光学、光电和光伏工业中的材料制备。具体而言，支撑衬底2可以包括选自下组的至少一种材料：硅、硅锗和碳化硅等。支撑衬底的电阻率可以在1ohm.cm与10,000ohm.cm之间；有利地在10ohm.cm与2000ohm.cm之间。
如图1、3和4所示，用于射频应用的结构1、1’、11还包括布置在支撑衬底2上的捕获层3。捕获层包括大于预定缺陷密度的缺陷密度；预定缺陷密度是这样的缺陷密度：对于该缺陷密度，在[-20℃；+120℃]的温度范围内，捕获层的电阻率大于或等于10kohm.cm。
可以利用包括透射电子显微镜(TEM)的不同方法来确定缺陷数量或缺陷密度。因此，缺陷密度是已知的，捕获层3的电阻率可以在不同温度下测量。作为示例，预定缺陷密度可以在1019cm-3与1021cm-3之间(例如，对由多晶硅制备的捕获层而言)。
对于与高电阻率相关的在捕获层3中的足够的缺陷密度(根据本发明的所述预定缺陷密度)而言，层3中的导电机制由跳跃传导(hopping conductivity)机制主导。这使得在温度范围[-20℃；+120℃]中，能够将电阻率水平保持在10kohm.cm的阈值之上。本领域的技术人员将在文献“N.F.Mott，Phil.Mag，19,835,1969”中找到对跳跃导电性的介绍。
“缺陷”(并不希望是限制性的)是指多晶材料中的晶界、多孔材料中的空区域、间隙、包含物……。
有利地，捕获层3包括尺寸小于20nm的微结构；优选地，微结构甚至具有小于10nm的尺寸。“微结构”表示微晶，特别是对多晶材料而言，也被称为晶粒。
因而，捕获层3中的微结构越小，捕获层的缺陷密度可能越大。
有利地，捕获层3也具有大于10kohm.cm的电阻率(在环境温度下)；优选地，其具有大于50kohm.cm的电阻率。
捕获层3的上述物理特性(微结构)和电气特性(电阻率)确保了捕获层中的跳跃导电机制，显示出低的温度依赖水平；与现有技术的层相比，捕获层3的电阻率同样显示出低温度依赖性，从而在整个预期的温度范围内保持大于10kohm.cm的水平。
捕获层3的厚度可以在10mm和50mm之间；优选地，在20nm与30mm之间。捕获层3的厚度使得源自在结构1、1’上制造的部件的RF信号穿透捕获层3并且主要在捕获层3中传播，而不到达下面的支撑衬底2。支撑衬底2和捕获层3组件的电气属性因而主要由捕获层3的属性决定。因此，对支撑衬底2的电阻率的要求较低。对硅衬底而言，具有在10ohm.cm至1000ohm.cm范围内的电阻率的衬底的成本和可用性比具有非常高电阻率(>1000ohm.cm和高达20kohm.cm)的衬底更加有利。
捕获层3在100℃与1200℃之间相对于支撑衬底2也具有小的热膨胀系数差，且有利地小于5ppm/K。实际上，随后在捕获层3的顶部制造RF部件通常需要在超过850℃，甚至超过1100℃(例如，1200℃)的温度下的热处理步骤。在这样的温度下，以及对于几十微米量级的捕获层3的厚度，捕获层3与支撑衬底2之间的热膨胀系数的过大差异可能导致与随后的制造工艺不兼容的变形，甚至容易使衬底断裂。捕获层3与支撑衬底2之间的热膨胀系数的差小于5ppm/K避免了结构断裂的风险。
捕获层3有利地包括多孔或多晶材料。根据第一非限制性示例，支撑衬底2为硅衬底，并且捕获层3为多孔硅层，捕获层包括尺寸小于20nm的微结构，具有大于50％的孔隙率和30mm的厚度。多孔硅层的形成有利地包括以下步骤：
-在支撑衬底上通过外延来形成掺杂硅p(例如，硼)的层，其中，在900℃与1200℃之间的温度下，利用三氯硅烷和乙硼烷(B2H6)作为前体，借助于气相沉积方法来进行该形成。
-随后，电化学阳极氧化。
微结构的尺寸使得捕获层3的电阻率大于10kohm.cm，在整个温度范围[-20℃；120℃]都是稳定的。在高温热处理步骤(通常高达1100℃)，捕获层3的孔不受影响：由于层3中的晶粒的尺寸决定了所述层3的电阻率，所以在用于制造部件的热处理之后，其电气属性保持不变。
根据第二非限制性示例，支撑衬底2为硅衬底，并且捕获层3为多晶硅层，其包括尺寸小于20nm(优选地小于10nm)并且厚度在10μm与50μm之间(例如，30μm)的晶粒。支撑衬底2与捕获层3之间的热膨胀系数的差小于5ppm/K，并且防止衬底的能够导致其断裂的任何过度变形。此外，捕获层3在环境温度下具有大于50kOhm.cm的电阻率。
为了使得捕获层3在应用高温热处理(后续制造RF部件所需)之后保持其物理特性(微结构)，多晶硅层有利地包括含量在1％与20％之间(例如，5％)的碳。这种捕获层3的形成需要使用气相化学沉积方法。在这种情况下的层形成温度必须大于700℃，优选地大于900℃，甚至更优选地在1100℃与1200℃之间。碳(C)前体可以包括选自以下组分中的至少一种：甲基硅烷(SiH3CH3)、甲烷(CH4)、乙烷(C2H6)、丙烷(C3H8)、丁烷(C4H10)和甲基三氯硅烷(SiCH3Cl3)。硅(Si)前体可以包括选自以下组分中的至少一种：硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)和四氯硅烷(SiCl4)。
多晶硅层的碳掺杂能够在热退火期间(包括大于850℃，例如，1200℃的温度升高)稳定晶粒尺寸。实际上，没有这种碳掺杂，多晶硅捕获层3的晶粒受到重构并且经历尺寸的增大；这导致捕获层3的电阻率急剧降低并使其电气特性变差。
在碳掺杂被引入多晶硅捕获层3中的情况下，碳原子聚集在晶界处，并且在包括温度升高超过850℃的热退火期间冻结晶粒的任何重构。因此，用于制造部件的热处理阶段不影响捕获层3的物理和电气属性。
图2示出了在[20℃；-140℃]的温度范围模拟的根据本发明的捕获层3的电阻率(曲线C)：将注意到，至少在高达120℃(对应于预期温度范围的上限)处，所述层3的电阻率大于10kohm.cm。相比之下，现有技术结构的模拟电阻率(曲线A和B)在120℃显示出远低于10kohm.cm的值，这使得RF性能不能满足移动电话的LTE(长期演进)标准的严格规范。根据本发明的用于RF应用的结构1、1’、11就其本身而言，将保证对使用范围内的温度变化不敏感的稳定性能。
根据本发明的第一实施方案，用于射频应用的结构1可以采用具有与微电子工艺相兼容的尺寸(例如，直径为200mm或300mm)的晶片的形式，该结构包括支撑衬底2和捕获层3。尽管这些制造示例并不是穷尽的，但是捕获层3可以根据上述第一示例或第二示例制造。
根据如图3a所示的本发明的第二实施方案，用于射频应用的结构可以采用晶片的形式，并且进一步包括布置在捕获层3上的有源层5，在有源层5中和上能够制造RF部件。有源层5可以有利地由半导体材料和/或压电材料组成。有利地，而并非限制性的，有源层5包括以下材料中的至少一种：硅、碳化硅、硅锗、铌酸锂、钽酸锂、石英和氮化铝。有源层5的厚度可以根据要制造的部件而在几纳米(例如，10nm)与几十微米(例如，50mm)之间变化。
作为示例，利用本领域技术人员公知的转移薄层的方法之一将有源层5转移至包括捕获层3的支撑衬底2，其中：
Smart CutTM方法，其基于在供体衬底中的氢和/或氦的轻离子注入以及例如通过分子粘附将该供体衬底结合到捕获层3(其对应地布置在支撑衬底2上)；分离步骤随后使得在由离子注入深度限定的脆化平面的水平处分离供体衬底的表面薄层(有源层)。可能包括高温热处理的精加工步骤最终使有源层5具有所需的结晶度和表面质量。该方法特别适用于制造厚度在几纳米与约1.5mm之间的薄有源层，例如对于硅层。
-在Smart Cut方法之后进行外延步骤使得尤其能够获得较厚的有源层，例如在几十nm与20mm之间。
-直接键合以及机械、化学和/或化学机械方法；它们涉及通过分子粘附而将供体衬底组装在捕获层3(其对应地布置在支撑衬底2上)上，随后通过例如研磨和CMP(化学机械抛光)来将供体衬底减薄到期望的有源层厚度。这些方法尤其适合于转移例如在几微米与几十微米之间和高达数百微米的厚层。
根据如图3b所示的第二实施方案的变型，用于射频应用的结构1’还可以包括布置在有源层5与捕获层3之间的电介质层4。有利地，而并非限制性的，电介质层4将包括以下材料中的至少一种：二氧化硅、氮化硅和氧化铝……其厚度可以在10nm与6mm之间变化。
在将有源层5转移至捕获层3之前，通过在捕获层3或供体衬底上进行热氧化、或通过LPCVD或PECVF或HPD沉积来获得电介质层4。
根据图4a所示的第三实施方案，用于射频应用的结构11还可以包括在有源层5上或中的微电子器件6或由其组成，其中有源层5布置在电介质层4上或直接布置在捕获层3上。微电子器件6可以是利用硅微电子技术制造的开关电路、适配电路或调谐器电路、甚至功率放大器电路。硅有源层5通常具有50nm与180nm之间(例如，145nm)的厚度，并且下面的电介质层4具有50nm与400nm之间(例如，200nm)的厚度；捕获层3布置在电介质层4与支撑衬底2之间。制造在有源层5中和上的微电子器件6包括多个有源部件(MOS、双极型……)和多个无源部件(电容、电感、电阻、谐振器和滤波器类型……)。微电子部件的制造需要进行几个包括在高温下(通常在950℃至1100℃甚至更高)的热处理的步骤。在前述的第一示例和第二示例中描述的捕获层3在这种热处理之后保持它们的物理和电气属性。
在该实施方案的变型中，微电子器件6可以最初制造在SOI(绝缘体上硅)型衬底上，并且随后使用本领域技术人员已知的层转移方法转移至根据本发明的结构1，该结构1包括布置在支撑衬底2上的捕获层3。在这种情况下，如图4b所示，结构11包括其上布置有捕获层3的支撑衬底2；微电子器件6的部件的层出现在捕获层3的顶部：金属互连层和电介质的所谓的“后端”布置在捕获层3的顶部，部分地制造在有源层中的所谓的“前端”(硅)本身在“后端”部分的顶部。最后，有源层5和可选的电介质层4’进一步位于顶部。
在这两种情况下，由于捕获层3的电阻率大于10kohm.cm，而且在整个使用的温度范围[-20℃；120℃]内大于10kohm.cm，所以源自于旨在器件6中传播的高频信号并且将穿透进入捕获层3中的电磁场将仅遭受轻微的损耗(插入损耗)和干扰(串扰，谐波)。
根据第四实施方案，用于射频应用的结构11可以包括以至少一个控制元件和MEMS(微机电系统)开关元件为主的电子器件6或由其组成，所述MEMS开关元件由欧姆接触微开关和电容性微开关组成。
在硅的有源层5下设置电介质层4可以有利于MEMS的制造。因此，除了在下面的厚度在20nm和1000nm之间(有利地为400nm)的电介质层4之外，根据本发明的结构11还可以包括例如由硅制备的厚度在20nm与2000nm之间(有利地为145nm)的有源层5；捕获层3布置在电介质层4与支撑衬底2之间。MEMS元件的制造随后基于表面微加工方法，其特别是允许硅的有源层5中的粱(poutres)或活动膜的释放。
可替选地并且如本领域技术人员所公知的，MEMS元件可以通过连续地沉积多个层(包括电极、电介质、牺牲层和有源层)以及通过在这些不同的层上创建图案而直接制造在捕获层3上。
通常在MEMS元件之前进行的用于制造控制元件(例如CMOS)的微电子方法要求(如在上述实施方案中的)应用在高温下的热处理。根据本发明的捕获层3在这种类型的处理期间事实上不会发生任何物理和电气变化是非常有利的。
以与第三实施方案相同的方式，在该器件中传播的高频信号产生穿透进入捕获层3中的电磁场。由于在用于器件6的使用的整个预期温度范围内捕获层3的在10kohm.cm的更高的电阻率，损耗(插入损耗)、失真(谐波)和其它干扰(串扰……)将会变小。
根据第五实施方案，用于射频应用的结构11可以包括以通过体声波传播(被称为BAW，Bulk Acoustic Wave)运转的射频滤波器为主的微电子器件6或由其构成。
FBAR(薄膜体声谐振器)型的BAW滤波器的制造需要在两个环绕电极之间由压电材料形成的有源层5(其中限定声波)。因此，除了电介质层4(例如，由氧化硅组成，其厚度在1mm至6mm之间)之外，根据本发明的结构11还可以包括例如由厚度在50nm与1mm之间(有利地为100nm)的氮化铝制备的有源层5；捕获层3布置在电介质层4与支撑衬底2之间。绝缘腔布置在滤波器的有源区域之下，即声波将在其中传播的区域。
BAW滤波器的制造还需要涉及沉积电极(RF信号将施加至其上)的步骤。
根据本发明的结构能够一方面限制绝缘腔的深度，由于在整个预期的温度范围内，捕获层3的电阻率大于10kohm.cm，所以绝缘腔相对于衬底的绝缘功能变得不那么重要；这对于这些器件的制造过程的简化、灵活性和鲁棒性方面是一个优点。此外，根据本发明的结构11能够在用于器件6的使用的整个预期温度范围内获得更好的滤波器性能，特别是在线性方面。
在该第五实施方案的变型中，微电子器件6包括通过表面声波传播(称为SAW，Surface Acoustic Wave)运转的射频滤波器。
SAW滤波器的制造需要由压电材料形成的有源层5，在其表面上将制造梳状的电极阵列：声波旨在在这些电极之间传播。因此，根据本发明的结构11可以包括例如由钽酸锂制备的厚度在200nm与20mm之间(有利地为0.6mm)的有源层5；捕获层3布置在有源层5与支撑衬底2之间。电介质层4可以可选地添加在有源层5与捕获层3之间。
根据本发明的结构11能够在用于器件6的使用的整个预期温度范围内获得更好的滤波器性能，特别是在插入损耗和线性方面。
根据本发明的用于射频应用的结构1、1’、11不限于上述实施方案。因为布置在支撑衬底2上的捕获层3的物理和电气特性使结构1、1’、11具有的在使用的温度范围内(即，[-20℃；120℃])稳定的良好的RF属性(限制损耗、非线性和其他干扰)，所以它们适合于其中有高频信号传播并且易于经受在支撑衬底2中的不期望的损耗或干扰的任何应用。

Claims (21)

1.一种用于射频应用的结构(1,1’,11)，其包括：
·半导体支撑衬底(2)；
·捕获层(3)，其布置在支撑衬底(2)上；
其中，捕获层(3)的特征在于，其包括包含1％至20％的碳的多晶硅并且包括大于预定缺陷密度的缺陷密度，所述预定缺陷密度为这样的缺陷密度：其使得在-20℃与+120℃之间的温度范围内，捕获层(3)的电阻率大于或等于10kohm.cm。
2.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)在20℃具有大于10kOhm.cm的电阻率。
3.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)在20℃具有大于50kOhm.cm的电阻率。
4.根据上述权利要求中的任一项所述的用于射频应用的结构(1,1’,11)，其中，在100℃与1200℃之间，捕获层(3)与支撑衬底(2)之间的热膨胀系数的差小于5ppm/K。
5.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)包括尺寸小于20nm的微结构。
6.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)包括尺寸小于10nm的微结构。
7.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)包括多孔材料或多晶材料。
8.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)的厚度在10μm与50μm之间。
9.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，捕获层(3)的厚度在20μm与30μm之间。
10.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，支撑衬底(2)包括选自以下材料的至少一种材料：硅、硅锗和碳化硅。
11.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，支撑衬底(2)的电阻率在10Ohm.cm与2000Ohm.cm之间。
12.根据权利要求1所述的用于射频应用的结构(1,1’,11)，其中，有源层(5)布置在捕获层(3)上。
13.根据权利要求12所述的用于射频应用的结构(1,1’,11)，其中，有源层(5)由半导体材料形成。
14.根据权利要求12所述的用于射频应用的结构(1,1’,11)，其中，有源层(5)由压电材料形成。
15.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，有源层(5)的厚度在10μm与50μm之间。
16.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，电介质层(4)布置在捕获层(3)与有源层(5)之间。
17.根据权利要求16所述的用于射频应用的结构(1,1’,11)，其中，电介质层(4)在10nm与6μm之间。
18.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，至少一个微电子器件存在于有源层(5)上或有源层(5)中，其中，所述微电子器件为开关电路或者天线适配电路或者射频功率放大电路。
19.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，至少一个微电子器件存在于有源层(5)上或有源层(5)中，其中，所述微电子器件为多个有源部件和多个无源部件。
20.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，至少一个微电子器件存在于有源层(5)上或有源层(5)中，其中，微电子器件包括至少一个控制元件和一个MEMS开关元件，所述MEMS开关元件包括欧姆接触微开关或者电容性微开关。
21.根据权利要求12至14中的任一项所述的用于射频应用的结构(1,1’,11)，其中，至少一个微电子器件存在于有源层(5)上或有源层(5)中，其中，微电子器件为通过体声波传播或者表面声波传播而运转的射频滤波器。
CN201580065277.5A 2014-12-04 2015-09-17 用于射频应用的结构 Active CN107004572B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1402801 2014-12-04
FR1402801A FR3029682B1 (fr) 2014-12-04 2014-12-04 Substrat semi-conducteur haute resistivite et son procede de fabrication
PCT/FR2015/052494 WO2016087728A1 (fr) 2014-12-04 2015-09-17 Structure pour applications radiofréquences

Publications (2)

Publication Number Publication Date
CN107004572A CN107004572A (zh) 2017-08-01
CN107004572B true CN107004572B (zh) 2020-05-22

Family

ID=53039463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580065277.5A Active CN107004572B (zh) 2014-12-04 2015-09-17 用于射频应用的结构

Country Status (8)

Country Link
US (1) US10250282B2 (zh)
EP (2) EP3227905B1 (zh)
JP (1) JP6612872B2 (zh)
KR (1) KR102395398B1 (zh)
CN (1) CN107004572B (zh)
FR (1) FR3029682B1 (zh)
SG (1) SG11201704516QA (zh)
WO (1) WO2016087728A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
US10523178B2 (en) 2015-08-25 2019-12-31 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10530327B2 (en) * 2015-08-25 2020-01-07 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
US10541667B2 (en) * 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
EP3144958B1 (en) 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
WO2017145954A1 (ja) * 2016-02-25 2017-08-31 日本ゼオン株式会社 熱伝導シートおよびその製造方法、ならびに放熱装置
FR3053532B1 (fr) * 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
US11063117B2 (en) * 2017-04-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having carrier-trapping layers with different grain sizes
FR3067517B1 (fr) 2017-06-13 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat soi compatible avec les technologies rfsoi et fdsoi
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
JP7230297B2 (ja) * 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
CN113629182A (zh) * 2020-05-08 2021-11-09 济南晶正电子科技有限公司 一种tc-saw复合衬底及其制备方法
CN111884616B (zh) * 2020-07-23 2021-04-13 中国科学院上海微系统与信息技术研究所 一种衬底基板/压电材料薄膜结构及其制备方法和应用
CN112260660B (zh) * 2020-10-21 2023-03-03 济南晶正电子科技有限公司 一种复合基底、复合薄膜及其制备方法
FR3117668B1 (fr) 2020-12-16 2022-12-23 Commissariat Energie Atomique Structure amelioree de substrat rf et procede de realisation
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
WO2023232562A1 (fr) * 2022-06-02 2023-12-07 Soitec Procédé de fabrication d'un dispositif à ondes élastiques de surface
FR3136325A1 (fr) * 2022-06-02 2023-12-08 Soitec Dispositif a ondes elastiques de surface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637883A (en) * 1995-02-27 1997-06-10 The United States Of America As Represented By The Secretary Of The Navy Optically addressed spatial light modulator using an intrinsic semiconductor active material and high resistivity cladding layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
JP4983010B2 (ja) * 2005-11-30 2012-07-25 富士通株式会社 圧電素子及びその製造方法
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
JP6004285B2 (ja) * 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637883A (en) * 1995-02-27 1997-06-10 The United States Of America As Represented By The Secretary Of The Navy Optically addressed spatial light modulator using an intrinsic semiconductor active material and high resistivity cladding layers

Also Published As

Publication number Publication date
CN107004572A (zh) 2017-08-01
EP3227905B1 (fr) 2021-08-18
KR20170091627A (ko) 2017-08-09
US20170331501A1 (en) 2017-11-16
JP2018501651A (ja) 2018-01-18
FR3029682B1 (fr) 2017-12-29
US10250282B2 (en) 2019-04-02
JP6612872B2 (ja) 2019-11-27
EP3227905A1 (fr) 2017-10-11
EP3872839A1 (fr) 2021-09-01
WO2016087728A1 (fr) 2016-06-09
FR3029682A1 (fr) 2016-06-10
KR102395398B1 (ko) 2022-05-10
SG11201704516QA (en) 2017-07-28

Similar Documents

Publication Publication Date Title
CN107004572B (zh) 用于射频应用的结构
JP2018501651A5 (zh)
JP6643316B2 (ja) 無線周波アプリケーションの構造
KR102520751B1 (ko) 무선 주파수 응용들을 위한 구조
JP7053502B2 (ja) 無線周波数用途のための構造
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
TW202103320A (zh) 供無線射頻應用之包含埋置多孔層之半導體結構
TWI751352B (zh) 集成射頻元件用底材及其製作方法
CN116783683A (zh) 适用于射频应用的由硅制成的支撑衬底及相关制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant