JP6643316B2 - 無線周波アプリケーションの構造 - Google Patents
無線周波アプリケーションの構造 Download PDFInfo
- Publication number
- JP6643316B2 JP6643316B2 JP2017505533A JP2017505533A JP6643316B2 JP 6643316 B2 JP6643316 B2 JP 6643316B2 JP 2017505533 A JP2017505533 A JP 2017505533A JP 2017505533 A JP2017505533 A JP 2017505533A JP 6643316 B2 JP6643316 B2 JP 6643316B2
- Authority
- JP
- Japan
- Prior art keywords
- radio frequency
- frequency application
- layer
- active layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 238000004377 microelectronic Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000010897 surface acoustic wave method Methods 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 147
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000005868 electrolysis reaction Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000011148 porous material Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021426 porous silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 helium ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Acoustics & Sound (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Micromachines (AREA)
- Transceivers (AREA)
- Porous Artificial Stone Or Porous Ceramic Products (AREA)
- Silicon Compounds (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、集積無線周波アプリケーションの分野に関する。
集積装置は、通常、作製をサポートするために主に用いられるウェーハの形態で基板上に製造される。しかし、集積の増加の度合い及びそれらの装置に期待される性能レベルの増大は、それらの性能レベルと、それらが形成されるその基板の特性との間のますます重要なカップリングを推し進めている。これは、特に、約３ｋＨｚと３００ＧＨｚとの間の周波数を有する信号を処理する無線周波（ＲＦ）装置のケースに当てはまり、約３ｋＨｚと３００ＧＨｚとの間の周波数を有する信号を処理し、その応用は、特に、テレコミュニケーションの分野内に入る（携帯電話、Ｗｉ−Ｆｉ、ブルートゥース（登録商標）など）。
装置／基板のカップリングを例として、装置内に伝搬する高周波信号の由来する電磁界は、その基板の深部まで入り込み、その中にある任意の荷電粒子と相互作用する。これは、その信号の非線形なひずみ（高調波）問題、コンポーネント間の挿入損失及び可能な影響によるその信号のエネルギーの部分の無意味な消費を引き起こす。
従って、ＲＦ装置は、それらの基本設計概念と製造工程との両方によって、及び、基板の容量によって左右される特性を持っている。その基板上のＲＦ装置は、その挿入損失、隣接した装置のクロストーク、高調波を生じる非線形なひずみ現象を制限するように製造されている。
アンテナスイッチ及びチューナー及びパワー増幅器のような無線周波装置は、様々なタイプの基板上に、製造されうる。
例えば、サファイア基板上のシリコンが知られており、一般に、ＳＯＳ（サファイア上のシリコン）と呼ばれ、コンポーネントを与え、シリコンの表面層に、ミクロ電子工学技術、そのサファイア基板の絶縁特性のメリットにより、製造される。例えば、このタイプの基板上に作製されたそのアンテナスイッチとそのパワー増幅器は、非常に良好な性能指数を示すが、これらは、解決策の全コストのため、主にニッチアプリケーションのために用いられる。
支持基板を含む高抵抗率シリコンに基づく基板、その支持基板上に配置されたトラップ層、そのトラップ層上に配置された誘電体層、及び、その誘電体層上に配置された活性半導体層についても、また、知られている。その支持基板は、常に、１ｋｏｈｍ．ｃｍ．よりも高い抵抗率を示す。そのトラップ層は、非ドープのポリシリコンを含むことができる。先行技術により、高抵抗支持基板及びトラップ層の組み合わせは、上記の装置／基板カップリングを減じさせ、そうして、そのＲＦ基板の良好な特性レベルを確保することが可能である。この点において、当業者は、ウッドヘッド出版からの、Ｏｌｅｇ Ｋｏｎｏｎｃｈｕｋ 及びＢｉｃｈ-Ｙｅｎ Ｎｇｕｙｅｎの「シリコン−オンーインシュレイター（ＳＯＩ）テクノロジー、製造、および応用」ポイント１０．７及び１０．８中の従来技術から知られている高抵抗半導体基板に作製されているＲＦ装置の性能のレビューに気づくであろう。
それにもかかわらず、ポリシリコンのトラップ層は、その層のトラップ密度を減少させることに寄与している高温度熱処理のステップに部分的な再結晶化が起こる欠点を示している。ＲＦコンポーネントにおいて要求が増大する仕様を示唆する携帯電話標準の傾向により、トラップ密度のこの減少に関係する装置性能の劣化は、一部の適用に対しては禁止されている。
さらに、基板のスタックを生産するために、ポリシリコンの堆積のステップと表面準備のステップは慎重に扱うべきであり、かつ、高価である。
このポリシリコンのトラップ層への代替手段は、多孔質のシリコンの層である。従来技術によれば、多孔質層の堆積は、厚さ１μｍ未満の非常に薄い膜厚を得ることを可能としていない。従って、従来技術による多孔質層とその１０μｍと８０μｍとの間の厚さは、その装置の作製の幾つかのステップに持ちこたえ、そして、最終的に機能的な装置に保持されるのに十分な機械的な強度を有する多孔質層を含む基板を得ることを可能としない。
従って、本発明の目的は、従来技術の欠点を改善しつつ、無線周波アプリケーションに適切な構造を提供する。本発明の目的は、特に、ＲＦ装置の増大する要求を満たし、そして、作製コストの削減を可能にする集積構造を提供することである。
本発明は、以下の構成を無線周波アプリケーションのための構造と関連する。
・低部と、深さＤにｐ型ドーピングされた上部とを含む高い抵抗率のシリコンの支持基板と、
・前記支持基板のドーピングされた上部に形成されたシリコンのメソ多孔性トラップ層とを含む。
・低部と、深さＤにｐ型ドーピングされた上部とを含む高い抵抗率のシリコンの支持基板と、
・前記支持基板のドーピングされた上部に形成されたシリコンのメソ多孔性トラップ層とを含む。
本発明により、その構造は、深さＤは１μｍ未満であり、前記トラップ層は２０％及び６０％間の多孔率を有している点において、注目に値する。
本発明によると、こうして得られたトラップ層の多孔率は、高くありうるレベル（＞ ５０００ｏｈｍ.ｃｍ）で、その抵抗を正確に制御することを可能にする。こうして、（２０％から６０％までの正確な範囲によれば）多孔率及びトラップ層が形成されるシリコンの支持基板の上部のドーピングの深さＤ（１μｍ未満）の設定は、以下のことを可能にする。
−メソ多孔層の良好な機械的な強度を確保し、最終的な機能的な装置に保持させることを可能にする；
−そして、無線周波アプリケーションにとって適切である構造についての抵抗性と絶縁特性を与える。
−メソ多孔層の良好な機械的な強度を確保し、最終的な機能的な装置に保持させることを可能にする；
−そして、無線周波アプリケーションにとって適切である構造についての抵抗性と絶縁特性を与える。
さらに、非常に薄いメソ多孔トラップ層（１μｍ未満）の作製が、その後のプロセスステップが実現されるために必要な表面準備の潜在的なステップと同様に、その支持基板上のそのトラップ層の堆積ステップを簡素化する。
本発明の有利な特徴によると、単独又は組み合わせで考えると、
−前記メソ多孔トラップ層は、直径が２ｎｍから５０ｎｍの孔である、
−前記メソ多孔トラップ層は、ドープされた支持基板の上部の電気分解のプロセスによって得られる、
−電気分解プロセスは、電気分解の端子における電圧制御の技術により制御される、
−その支持基板の低部分の抵抗率は、１０００ｏｈｍ.ｃｍよりも大きい。
−前記メソ多孔トラップ層は、直径が２ｎｍから５０ｎｍの孔である、
−前記メソ多孔トラップ層は、ドープされた支持基板の上部の電気分解のプロセスによって得られる、
−電気分解プロセスは、電気分解の端子における電圧制御の技術により制御される、
−その支持基板の低部分の抵抗率は、１０００ｏｈｍ.ｃｍよりも大きい。
本発明の他の有利な特徴によると、単独又は組み合わせで考えると、
−活性層は、前記トラップ層上に配置される；
−前記活性層は、直接的な接合により、前記トラップ層上に転写される、
−前記活性層は、半導体材料で形成される、
−前記活性層は、圧電性材料で形成される、
−前記活性層は、以下のグループから選ばれた材料のうちの少なくとも１つを含む：シリコン、シリコンカーバイド、シリコンゲルマニウム、リチウムニオブ酸塩、タンタル酸リチウム、クオーツ、アルミニウム窒化物、
−前記活性層の厚さは、１０ｎｍ及び５０μｍの間にあり、
−誘電体層は、前記トラップ層と前記活性層との間に配置される、
−前記誘電体層は、直接的な接合により、前記トラップ層に転写される、
−前記誘電体層は、以下のグループから選ばれた材料のうちの少なくとも一つを含む：二酸化珪素、シリコン窒化物、アルミニウム酸化物、
−前記誘電体層は１０ｎｍから６μｍまでである、
−シリコン窒化物（ＳｉＮ）の層は、前記トラップ層と前記活性層との間に配置される。
−活性層は、前記トラップ層上に配置される；
−前記活性層は、直接的な接合により、前記トラップ層上に転写される、
−前記活性層は、半導体材料で形成される、
−前記活性層は、圧電性材料で形成される、
−前記活性層は、以下のグループから選ばれた材料のうちの少なくとも１つを含む：シリコン、シリコンカーバイド、シリコンゲルマニウム、リチウムニオブ酸塩、タンタル酸リチウム、クオーツ、アルミニウム窒化物、
−前記活性層の厚さは、１０ｎｍ及び５０μｍの間にあり、
−誘電体層は、前記トラップ層と前記活性層との間に配置される、
−前記誘電体層は、直接的な接合により、前記トラップ層に転写される、
−前記誘電体層は、以下のグループから選ばれた材料のうちの少なくとも一つを含む：二酸化珪素、シリコン窒化物、アルミニウム酸化物、
−前記誘電体層は１０ｎｍから６μｍまでである、
−シリコン窒化物（ＳｉＮ）の層は、前記トラップ層と前記活性層との間に配置される。
本発明の他の有利な特徴によると、単独または組み合わせで考えると、少なくとも一つのマイクロエレクトロニクス機器が活性層上又は活性層中で存在する。
−マイクロエレクトロニクス機器は、スイッチ回路又はアンテナチューニング回路又は無線周波数パワー増幅器回路である、
−前記マイクロエレクトロニクス機器は、少なくとも１つの制御素子及びオームコンタクト付きマイクロスイッチ又は静電容量マイクロスイッチから成る少なくとも１つのＭＥＭＳスイッチ素子を含む、
−前記マイクロエレクトロニクス機器は、バルク弾性波又は表面弾性波によって動作する無線周波数フィルタである。
−マイクロエレクトロニクス機器は、スイッチ回路又はアンテナチューニング回路又は無線周波数パワー増幅器回路である、
−前記マイクロエレクトロニクス機器は、少なくとも１つの制御素子及びオームコンタクト付きマイクロスイッチ又は静電容量マイクロスイッチから成る少なくとも１つのＭＥＭＳスイッチ素子を含む、
−前記マイクロエレクトロニクス機器は、バルク弾性波又は表面弾性波によって動作する無線周波数フィルタである。
本発明の他の特徴と利点は、以下の添付の図面に関する次の発明の詳細な説明から表現される：
シリコン多孔性とヤング率との依存性を示す図である。
本発明の第１実施形態を示す図である。
（ａ）本発明の第２実施形態を示す図である。（ｂ）本発明の第２実施形態を示す図である。
本発明の他の実施形態を示す図である。
本発明による無線周波アプリケーションの構造（１、１’、１１）は、高い抵抗（ＨＲ）の支持基板２を含む。高い抵抗率は、１０００ｏｈｍ.ｃｍより大きい抵抗率を意味すると理解されるべきである。それは４０００と１００００ｏｈｍ.ｃｍの間で有利にある。
本発明によると、ＨＲシリコンの支持基板２は、上部３に、１μｍ未満のあらかじめ指定されている深さＤまで、p-タイプドーピングを行う。このドーピングは、イオン注入により有利に行われる。その後、注入されたp型ドーパント、または、ｐ＋層のエピタキシーを活性化するためのＲＴＡタイプのべーク、または、さらに、「ガラス上でスピンする」（遠心分離によるガラスの層の堆積を記述する用語）ことによるドーピングすることが続く。
そうして、支持基板２の上部３を多孔層４に変換するために、ＨＲシリコンの支持基板２のドープされた上部層３は電気分解のプロセスの対象となり、これは、トラップ層４を形成するであろう。そのサポート基板２の上部層３に前もって導入されたドーパントの深さＤは、そのトラップ層４の厚さと実質的に対応している。
電気分解のプロセスは、電気化学の陽極酸化処理の例に対して存在することが可能である。その陽極酸化処理において、少なくともその支持基板２の上部３に、少なくともフッ化水素酸など、電解質を含むチャンバーに配置される。陽極と陰極とは、その時、電解質に浸されて、電源により電力が供給される。
多孔性のシリコンには、形態学的な３種類のタイプがある。
−一般的に、弱くドープされたｎ型のシリコンから得られ、５０ｎｍより大きい孔直径を有しているマクロ多孔性シリコン、
−一般的に、強くドープされたｐ型シリコンから得られ、２ｎｍから５０ｎｍの間までの孔直径を有しているメソ多孔性シリコン、
−一般的に、弱くドープされたｐ型シリコンから得られ、２ｎｍ未満の孔直径を有しているナノ多孔性（また、いわゆるマイクロ多孔性）シリコン。
−一般的に、弱くドープされたｎ型のシリコンから得られ、５０ｎｍより大きい孔直径を有しているマクロ多孔性シリコン、
−一般的に、強くドープされたｐ型シリコンから得られ、２ｎｍから５０ｎｍの間までの孔直径を有しているメソ多孔性シリコン、
−一般的に、弱くドープされたｐ型シリコンから得られ、２ｎｍ未満の孔直径を有しているナノ多孔性（また、いわゆるマイクロ多孔性）シリコン。
従って、基板２のドーピングのレベル、及び電源により与えられた電流密度の調整のように電気分解過程の条件に依存し、多孔率は、高く、又は、低く、かつ、制御をされている。概括すると、層の多孔性Ｐｏは層内の非占有のバルクの部分と定義されて、次の式のように表現される。
Ｐｏ ＝ （ｄ − ｄPo）／ ｄ
Ｐｏ ＝ （ｄ − ｄPo）／ ｄ
ｄは非多孔性の材料の密度であり、ｄPoは多孔性の材料の密度である。
生成されたトラップ層４は、支持基板２において生成された反転電荷を捕捉するのに適した高欠陥密度、及び高抵抗のレベルを得るのに十分な多孔率を有しなければならない。しかしながら、そのトラップ層４の厚さに加えて、この多孔率が、その多孔質層４の機械的な強度も特徴付けている。多孔質層の多孔率の機能として（Ｅとして示され及びギガパスカルで表現された）ヤング率の依存度は、図１に示される。ある一定の厚さに対して、多孔率がより大きくなるにつれて、機械的特性の程度は低くなる。多孔性パーセント（Ｐｏ）の機能としてのヤング率の減少は、機械的な強度における減少を反映する。さらに、一定の多孔率のために、多孔質層がより厚くなれば、機械的性質はより低下する。出願人は、プロセスウィンドウを識別する。そのウィンドウに対して、多孔質層は、無線周波アプリケーションに必要とされる抵抗特性と同様、次のミクロ電子工学のステップ（堆積、ベーク、研磨など）と両立するのに必要な機械的な強度を示している。
従って、本発明により、構造１、１’、１１は、構造１、１’、１１の機械的な性能および電気的性能のレベルを確保するために、多孔率が２０％から６０％までであり、１μｍ未満の厚さを有するトラップ層４を提案する。孔直径２ｎｍ及び５０ｎｍの間までの直径の孔を有するメソ多孔質な形態学は、必要な多孔レベル、厚さが１μｍ以上、有意なトラップ密度（典型的には、１０13／cm2より大きく、逆電荷をトラップすることを可能とする）を可能とし、逆転電荷と高抵抗率を閉じ込めることを可能とする。
（メソ多孔性シリコンの）トラップ層４の厚さＤは、支持基板２の上部３のp型のドーピングの深さに依存する。多孔率は、電気分解プロセス性能条件と同様に、支持基板２の上部３に導入されたドーパントの量に依存する。
支持基板２の上部３の電気分解による多孔性形成が前もって決定された深さＤを越えないことを確保するために、電気分解の端子における電圧制御が導入され、多孔性形成が、ＲＨシリコンの支持基板２のノンドープ下部で、いつ、始まるかを決定し、したがって、電気分解プロセスを止めることを可能にする。支持基板２の上部３の多孔性形成は、実質的に深さＤにおいて、基板２の上部３に導入されたドーパント拡散後部の端で停止されなければならない。
従って、本発明による無線周波アプリケーションのための構造１、１’、１１は、多孔性シリコンのトラップ層４を含み、その多孔性は、２０％と６０％との間にあり、その厚さは１μｍ未満であり、高抵抗率シリコンの支持基板２に配置されている。そのトラップ層は、５０００ｏｈｍ.ｃｍ.よりも大きい典型的な抵抗値を有している。
図２に示された本発明の第１の実施形態によれば、支持基板２とトラップ層４とを含む無線周波アプリケーションのための構造１は、例えば、２００ｎｍ又は３００ｎｍの直径を有するマイクロエレクトロニクスのプロセスと互換性のある大きさのウェーハの型を取ることができる（図２（ｃ））。
有利には、ＨＲシリコンの支持基板ＨＲ（図２（ａ））が４０００ｏｈｍ.ｃｍ.より大きい抵抗率を持っている。まず、ホウ素のイオン注入が、例えば、１e１３／ｃｍ2のドーズ量及び５０ｋｅＶのエネルギーで行われ、その後、５分間、１０００℃の熱処理が引き続き、そして、約２００ｎｍの深さにまで、ｐ-ドープされた上部３が形成される（図２（ｂ））。次いで、その支持基板２に以下の電気分解が行われる。すなわち、電流密度は、１０ｍＡ／ｃｍ2及び２０ｍＡ／ｃｍ2の間にあり、電解液は、１０％及び３０％の間のＨＦの濃度を有するであろう。シリコンのメソ多孔性トラップ層４は、その支持基板２のドープされた上部３で形成される（図２（ｃ））。ドーパントの量と、電気分解間で適用された電流密度とに依存して得られた多孔率は、ほぼ５０％のオーダーである。孔は、２ｎｍと５０ｎｍとの間のサイズを有している。この作製プロセスは、簡単かつ安価であり、以下の無線周波アプリケーションの仕様と互換性のある機械的特性及び電気的な特性を示す構造１を得ることを可能にする。
−マイクロエレクトロニクスのコンポーネントの作製の様々なストレスの多いステップに耐える良好な機械的な強度と、
−マイクロエレクトロニクスのコンポーネントの作製のための高温度での熱処理の適用の後でさえ、支持基板２の高抵抗率及びメソ多孔質層４の電荷トラップ特性に関連した安定した絶縁特性。
−マイクロエレクトロニクスのコンポーネントの作製の様々なストレスの多いステップに耐える良好な機械的な強度と、
−マイクロエレクトロニクスのコンポーネントの作製のための高温度での熱処理の適用の後でさえ、支持基板２の高抵抗率及びメソ多孔質層４の電荷トラップ特性に関連した安定した絶縁特性。
図３において、本発明の第２の実施形態が示される。この第２の実施形態の第一のバリエーションによると、図３（ａ）において説明されて、無線周波アプリケーションの構造１’はウェーハの形態を取り、活性層５をさらに含み、トラップ層４上に配置され、その中及びその上に、ＲＦコンポーネントが作り出されることができるであろう。この活性層５は半導体材料及び／または圧電性材料で有利に構成されるであろう。有利なことに、しかし、これが制限されることなしでは、活性層５は以下の材料のうちの少なくとも１つを含む。すなわち、シリコン、シリコンカーバイド、シリコンゲルマニウム、リチウムニオブ酸塩、タンタル酸リチウム、クオーツ、アルミニウム窒化物など。その活性層５の厚さは、作製されうるコンポーネントに依存し、数ナノメートル（例えば、１０ｎｍ）から数十μｍ（例えば、５０μｍ）に及ぶことが可能である。
例として、活性層５は、以下を含む当業者によく知られている薄膜転写プロセスのうちの１つによって、トラップ層４を含む支持基板２に転写される。
−スマートカット（商標）プロセスは、ドナー基板と接合の軽水素及び／又はヘリウムイオンの注入を基礎とし、例えば、分子粘着により、トラップ層４に直接、このドナー基板の結合であり、自身で支持基板２に配置される。分離ステップは、次いで、イオンの注入の深さにより定義された脆化平面のレベルにおいて、ドナー基板（活性層）からの薄い表面層を分離することを可能とする。最終ステップは、高温度熱処理を含むことができ、最終的に、活性層５において必要とされる結晶性と表面品質を与える。このプロセスは、例えば、シリコンの層に対して、数ｎｍと約１．５μｍの間の厚さを有する薄い活性層の作製に適している。
−エピタキシーステップが後に続くスマートカットプロセスは、例えば、数十ｎｍから２０μｍまでのより厚い活性層を得ることを可能にしている。
−直接的な接合方法及び機械的な、化学的な、及び／又は機械的化学的薄膜プロセス；それらは、それ自身で支持基板２に配置される、トラップ層４上に、直接、分子付着によってドナー基板を組み立て、次いで、例えば、粉砕及び研磨（ＣＭＰ「化学機械平坦化」）により、活性層５の所望の厚さにドナー基板を薄くすることである。これらのプロセスは、特に、例えば、数μｍから十数μｍ、数百μｍまで、厚い層の転写に適合する。
−スマートカット（商標）プロセスは、ドナー基板と接合の軽水素及び／又はヘリウムイオンの注入を基礎とし、例えば、分子粘着により、トラップ層４に直接、このドナー基板の結合であり、自身で支持基板２に配置される。分離ステップは、次いで、イオンの注入の深さにより定義された脆化平面のレベルにおいて、ドナー基板（活性層）からの薄い表面層を分離することを可能とする。最終ステップは、高温度熱処理を含むことができ、最終的に、活性層５において必要とされる結晶性と表面品質を与える。このプロセスは、例えば、シリコンの層に対して、数ｎｍと約１．５μｍの間の厚さを有する薄い活性層の作製に適している。
−エピタキシーステップが後に続くスマートカットプロセスは、例えば、数十ｎｍから２０μｍまでのより厚い活性層を得ることを可能にしている。
−直接的な接合方法及び機械的な、化学的な、及び／又は機械的化学的薄膜プロセス；それらは、それ自身で支持基板２に配置される、トラップ層４上に、直接、分子付着によってドナー基板を組み立て、次いで、例えば、粉砕及び研磨（ＣＭＰ「化学機械平坦化」）により、活性層５の所望の厚さにドナー基板を薄くすることである。これらのプロセスは、特に、例えば、数μｍから十数μｍ、数百μｍまで、厚い層の転写に適合する。
第２の実施形態の別のバリエーションによると、図３（ｂ）において示されて、無線周波アプリケーションの構造１’は、活性層５とトラップ層４との間に配置された誘電体層６を含むこともできる。有利なことに、しかし、これが制限されることなしに、誘電体層６は、二酸化珪素、シリコン窒化物、アルミニウム酸化物などを材料として少なくとも１つの材料を含むであろう。その厚さは、１０ｎｍと３μｍとの間で変化することができるであろう。
トラップ層４又はドナー基板上に誘電体層６は、トラップ層４への活性層５の転移より前に、熱酸化によって、または、ＬＰＣＶＤまたはＰＥＣＶＤまたはＨＤＰ堆積により得られる。
無線周波アプリケーションのためのＳＯＩ基板（絶縁物上のシリコン）の分野でよく知られているように、例えば、シリコンの支持基板上のシリコン酸化物により形成されるこのような誘電体層は、陽電荷を含んでいる。これらの電荷は、誘電体層の界面で支持基板からの負のチャージによって、相殺される。これらの電荷は、誘電体層下の、支持基板中の約１０−１００ｏｈｍ.ｃｍ.に低下する低効率を有する導電層を生成する。従って、支持基板（シグナルの直線性、挿入損失のレベル、受動的なコンポーネントの質的要因など）の抵抗率に影響を受ける電気性能レベルは、この導電層の存在のため厳しく低下する。
次に、トラップ層４の役割は、それが高く、安定した抵抗率レベルを保持するように、支持基板２において生成されたすべての可動電荷を閉じ込めることである。
本発明により、図４は第３の実施形態を示す。この第３の実施形態の第１のバリエーションによれば、図４（ａ）において、無線周波アプリケーションの構造１１も、活性層５上又は活性層５中に、マイクロエレクトロニクス機器７を含むか、または、それから成り立つことができる。その構造１１は、誘電体層６上又は直接的にトラップ層４上に配置される。マイクロエレクトロニクス機器７は、スイッチ回路（スイッチと呼ばれる）又はアンテナチューニング又は同調回路（チューナーと呼ばれる）、又は、さらに、パワー増幅回路（パワー増幅器）であり、シリコンマイクロエレクトロニクス技術により製造される。シリコンの活性層５は、一般的に、例えば、厚さが５０ｎｍから１８０ｎｍ、例えば、１４５ｎｍである。また、下地誘電体層６は、厚さ５０ｎｍから４００ｎｍ、例えば、２００ｎｍである。トラップ層４は、その誘電体層６とその支持基板２の間に配置される。活性層５中又は上に製造されたマイクロエレクトロニクス機器７において、複数のアクティブコンポーネント（ＭＯＳ又はバイポーラなど）及び複数のパッシブコンポーネントを含む（容量、誘導子、抵抗器、共鳴器、フィルタ型などの）。
マイクロエレクトロニクスのコンポーネントの作製は、高温度熱処理を、典型的には、９５０−１１００℃、又は、さらに高い温度で、高温度熱処理を含むいくつかのステップを行うことを必要とする。上に説明された多孔性シリコンのトラップ層４は、そのような熱処理の後に、その物理的及び電気特性を保持する。
図４（ｂ）に示された、この実施形態の別のバリエーションにおいて、マイクロエレクトロニクス機器７は、第一に、ＳＯＩの基板「絶縁物上のシリコン」上に製造され、支持基板２に配置されたトラップ層４を含む本発明に従う構造１に、当業者に知られた層転写技術によって転写されることが可能である。
この具体的なケースで、構造１１は、一方では、トラップ層４上の支持基板２を含む。後者の上方では、マイクロエレクトロニクス機器７のコンポーネントの層がある。金属相互接続及び誘電層のいわゆる「バックエンド」部は、トラップ層４上方に配置され、活性層５で部分的に生成される、いわゆる「フロントエンド」部（シリコン）は、活性層５で部分的に発生し、それ自体が、「バックエンド」部の上方にある。最後に、上方に、活性層５及び、任意に、誘電体層６’がある。
これらの具体的な２つの場合において、トラップ層４と支持基板２に入る装置７に伝わる高周波信号に由来する電磁界は、支持基板２とトラップ層４の高く、安定している抵抗率のため、低い損失（損失挿入）、および混乱（クロストーク、高調波）だけを被るであろう。有利には、本発明による構造１１は、従来技術に比べて、簡単であり、及び経済的である。そして、それは、同等の性能レベルを提供する。
第４の実施形態による、無線周波アプリケーションの構造１１が、少なくとも１つのコントロール素子および、オームコンタクトを有するマイクロスイッチ又は静電容量マイクロスイッチからなる１つのＭＥＭＳ（マイクロエレクトロメカニカルシステム）スイッチング素子を含むマイクロエレクトロニクス機器７を含み、または、それから成り得る。
ＭＥＭＳ作製はシリコンの活性層下の誘電体層の存在により容易にされうる。従って、本発明による構造１１が、例として、２０ｎｍ及び２μｍの厚さ、有利には、１４５ｎｍの厚さのシリコンの活性層５、２０ｎｍ及び１μｍの間の厚さ、有利に、４００ｎｍの厚さの下地誘電体層６とを含むことができるであろう。そのトラップ層４は、その誘電体層６とその支持基板２との間に配置される。そして、ＭＥＭＳ部の作製は、表面ミクロ機械技術、特に、シリコンの活性層において、ビーム又は移動式の膜を自由にすることを可能にする。
あるいは、ＭＥＭＳ部は、トラップ層４において、層（電極、誘電体、犠牲層、活性層を含む）の複数を連続的に堆積することによって、及びこれらの種々の層においてパターンの形成によって直接生成できる。
ＭＥＭＳ部前で、通常、行われる制御素子（例えば、ＣＭＯＳ）の作製のためのミクロ電子工学のプロセスは、前述の実施形態にあるように、このタイプの高温度熱処理の適用を必要とする。このタイプの処理に対するトラップ層４の機械強度及びその電気特性を保持する容量（高抵抗及び可動電荷の捕捉に適したトラップ密度）は、したがって、主要な点である。
第３の実施形態と同じ方法において、機器７に伝わっている高周波信号は、そのトラップ層４とその支持基板２とに入る電磁界を生成する。損失（挿入損失）、歪み（高調波）、及び混雑（クロストークなど）は、トラップ層４を提供される支持基板２の高く、安定している抵抗率のためにより低くなるであろう。
第５の実施形態によると、無線周波アプリケーションの構造１１はマイクロエレクトロニクス機器７を含み、かつ、それからなることができる。そのマイクロエレクトロニクス機器７は音響大量波（ＢＡＷ）の伝播によって動作している無線周波数フィルタを含む。
ＦＢＡＲのＢＡＷフィルタの作製（薄膜バルク音響共鳴器）型は、圧電性材料からなる活性層５を要する。その中では、活性層５が、それを囲む２つの電極間で音響の波が含まれる。従って、本発明による構造１１は、例として、５０ｎｍと１μｍとの間の厚さ、好都合には、１００ｎｍの厚さで、アルミニウム窒化物の活性層５、及び１μｍと６μｍとの間の厚さで誘電体層６（例えば、シリコン酸化物）を含む。トラップ層４は、誘電体層６と支持基板２との間に配置される。絶縁空洞は、そのフィルタの活性層の下で、すなわち、音響の波が伝えられることが必要なエリアの下に形成される。
ＢＡＷフィルタの製造は、それから、ＲＦ信号が備えられる電極の堆積ステップを必要とする。
本発明による構造１１は、一方で、絶縁空洞の深さを制限する。その基板に対する隔離機能は、その支持基板２とそのトラップ層４の高く、かつ、安定した抵抗率により、臨界を減じさせる。これは、これらの装置の製造工程のシンプルさ、柔軟性、および頑丈さにおいての利点がある。また、その本発明による構造１１は、特に、直線性についてのフィルタにおいて、よりよい性能レベルを得ることを可能とする。
第５の実施形態のバリエーションによれば、マイクロエレクトロニクス機器７は、表面弾性波（ＳＡＷ）の伝播によって動作している無線周波数フィルタを含む。
ＳＡＷフィルタの製造するのには、櫛型電極を形成する表面上に、圧電性材料から成る活性層５が必要である。この音響波は、これらの電極間に伝播されようとする。従って、本発明による構造１１は、例えば、２００ｎｍと２０μｍとの間の厚さのタンタル酸リチウム、できれば、０．６μｍの厚さの活性層５を含むことができるであろう。そのトラップ層４は、その活性層５とその支持基板２の間に配置される。誘電体層６は、活性層５とトラップ層４との間で自由に選択的に追加できる。
本発明による構造１１は、特に挿入損失および直線性についてよりよいフィルタ性能を得ることを可能とする。
本発明により、無線周波アプリケーションの構造１、１’、１１は、上で述べられた実施の形態に限定されない。それは、高周波信号が伝わる任意のアプリケーションに起こる可能性がある。支持基板２に配置されたトラップ層４の物理的な及び電気的な特性が、部品上の良好な特性ＲＦ特性を提供する（損失、非線形性及び他の障害を制限している）ので、支持基板２で、望ましくない損失あるいは障害がおこり得るいかなるアプリケーションにも適合する。
Claims (15)
- 低部と、深さ（Ｄ）にｐ型ドーピングされた上部（３）とを含む高い抵抗率のシリコンの支持基板（２）と、
前記支持基板（２）のドーピングされた上部（３）に形成されたシリコンのメソ多孔性トラップ層（４）と、
を含む無線周波アプリケーションの構造（１、１’、１１）であって、
前記構造（１、１’、１１）は、前記深さ（Ｄ）が１μｍ未満であり、前記メソ多孔性トラップ層（４）は２０％及び６０％間の多孔率を有していることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。 - 請求項１に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記メソ多孔性トラップ層（４）は、２ｎｍと５０ｎｍとの間の直径を有する孔を有することを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項１又は２に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記支持基板（２）の低部の抵抗率は、１０００ｏｈｍ.ｃｍ.より大きいことを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項１乃至請求項３のいずれか一項に記載の無線周波アプリケーションの構造（１、１’、１１）において、活性層（５）が、前記メソ多孔性トラップ層（４）上に配置されることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項４に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記活性層（５）は半導体材料で形成されることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項４に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記活性層(５)は圧電性材料で形成されることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項４に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記活性層(５)は、シリコン、シリコンカーバイド、シリコンゲルマニウム、リチウムニオブ酸塩、タンタル酸リチウム、クオーツ、アルミニウム窒化物からなる群から選ばれた材料のうち少なくとも１つを含むことを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項４乃至７のいずれか一項に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記活性層（５）の厚さが１０ｎｍから５０μｍの間にあることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項４乃至８いずれか一項に記載の無線周波アプリケーションの構造（１、１’、１１）において、誘電体層（６）が、前記メソ多孔性トラップ層（４）と前記活性層（５）との間に配置されることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項９に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記誘電体層(６）は、二酸化珪素、シリコン窒化物、アルミニウム酸化物からなる群から選ばれた材料のうちの少なくとも１つを含むことを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
- 請求項９又は１０に記載の無線周波アプリケーションの構造（１、１’、１１）において、前記誘電体層（６）の厚さは、１０ ｎｍから６μｍまでであることを特徴とする無線周波アプリケーションの構造。
- 請求項４乃至１１のいずれか一に記載の無線周波アプリケーションの構造（１、１’、１１）
において、
少なくとも１つのマイクロエレクトロニクス機器(７)は、前記活性層(５)の中又は上にあり
、前記マイクロエレクトロニクス機器(７)は、スイッチング回路、アンテナチューニング回路又は無線周波数パワー増幅器回路であることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。 - 請求項４乃至１１のいずれか一に記載の無線周波アプリケーションの構造（１、１’、１１）において、
少なくとも１つのマイクロエレクトロニクス機器(７)は、前記活性層(５)の中又は上にあり、
前記マイクロエレクトロニクス機器(７)は、複数のアクティブコンポーネントおよび複数のパッシブコンポーネントを含むことを特徴とする無線周波アプリケーションの構造（１、１’、１１）。 - 請求項４乃至１１のいずれか一に記載の無線周波アプリケーションの構造（１、１’、１１）において、
少なくとも１つのマイクロエレクトロニクス機器(７）は、前記活性層(５)の中又は上にあり、 前記マイクロエレクトロニクス機器（７）は、少なくとも１つの制御素子及びオームコンタクト付きマイクロスイッチまたは静電容量マイクロスイッチから成る少なくとも１つのＭＥＭＳスイッング素子を含むことを特徴とする無線周波アプリケーションの構造（１、１’、１１）。 - 請求項４乃至１１のいずれか一に記載の無線周波アプリケーションの構造（１、１’、１１）において、
少なくとも１つのマイクロエレクトロニクス機器（７）は、前記活性層（５）の中又は上にあり、
前記マイクロエレクトロニクス機器（７）は、バルク弾性波又は表面弾性波の伝播によって動作する無線周波フィルタであることを特徴とする無線周波アプリケーションの構造（１、１’、１１）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1401800A FR3024587B1 (fr) | 2014-08-01 | 2014-08-01 | Procede de fabrication d'une structure hautement resistive |
| FR14/01800 | 2014-08-01 | ||
| PCT/FR2015/051854 WO2016016532A1 (fr) | 2014-08-01 | 2015-07-03 | Structure pour applications radio-frequences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017532758A JP2017532758A (ja) | 2017-11-02 |
| JP6643316B2 true JP6643316B2 (ja) | 2020-02-12 |
Family
ID=52102706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017505533A Active JP6643316B2 (ja) | 2014-08-01 | 2015-07-03 | 無線周波アプリケーションの構造 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US10347597B2 (ja) |
| EP (1) | EP3175477B1 (ja) |
| JP (1) | JP6643316B2 (ja) |
| KR (1) | KR102403499B1 (ja) |
| CN (1) | CN106575637B (ja) |
| FR (1) | FR3024587B1 (ja) |
| SG (2) | SG11201700606YA (ja) |
| WO (1) | WO2016016532A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275197A (zh) * | 2016-04-08 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10468295B2 (en) * | 2016-12-05 | 2019-11-05 | GlobalWafers Co. Ltd. | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| FR3062238A1 (fr) * | 2017-01-26 | 2018-07-27 | Soitec | Support pour une structure semi-conductrice |
| FR3062517B1 (fr) * | 2017-02-02 | 2019-03-15 | Soitec | Structure pour application radiofrequence |
| FR3063854B1 (fr) * | 2017-03-13 | 2021-08-27 | Commissariat Energie Atomique | Resonateur saw a couches d'attenuation d'ondes parasites |
| US10784348B2 (en) | 2017-03-23 | 2020-09-22 | Qualcomm Incorporated | Porous semiconductor handle substrate |
| US10134837B1 (en) * | 2017-06-30 | 2018-11-20 | Qualcomm Incorporated | Porous silicon post processing |
| US10224396B1 (en) | 2017-11-20 | 2019-03-05 | Globalfoundries Inc. | Deep trench isolation structures |
| WO2019111893A1 (ja) * | 2017-12-06 | 2019-06-13 | 株式会社村田製作所 | 弾性波装置 |
| FR3079661A1 (fr) * | 2018-03-29 | 2019-10-04 | Soitec | Procede de fabrication d'un substrat pour filtre radiofrequence |
| FR3079662B1 (fr) * | 2018-03-30 | 2020-02-28 | Soitec | Substrat pour applications radiofrequences et procede de fabrication associe |
| WO2020008116A1 (fr) * | 2018-07-05 | 2020-01-09 | Soitec | Substrat pour un dispositif integre radioafrequence et son procede de fabrication |
| US10658474B2 (en) * | 2018-08-14 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
| DE102018131946A1 (de) | 2018-12-12 | 2020-06-18 | RF360 Europe GmbH | Dünnfilm-SAW-Vorrichtung |
| FR3098342B1 (fr) | 2019-07-02 | 2021-06-04 | Soitec Silicon On Insulator | structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF |
| CN114207782A (zh) * | 2019-07-19 | 2022-03-18 | Iqe公开有限公司 | 具有可调介电常数和可调热导率的半导体材料 |
| US20220407491A1 (en) * | 2019-09-18 | 2022-12-22 | Frec'n'sys | Transducer structure for an acoustic wave device |
| EP3840033A1 (fr) * | 2019-12-17 | 2021-06-23 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée |
| FR3105574B1 (fr) * | 2019-12-19 | 2023-01-13 | Commissariat Energie Atomique | Empilement multicouches de type semi-conducteur-sur-isolant, procédé d’élaboration associé, et module radiofréquence le comprenant |
| CN113540339A (zh) * | 2020-04-21 | 2021-10-22 | 济南晶正电子科技有限公司 | 一种制备压电复合薄膜的方法及压电复合薄膜 |
| CN113629182A (zh) * | 2020-05-08 | 2021-11-09 | 济南晶正电子科技有限公司 | 一种tc-saw复合衬底及其制备方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994837B2 (ja) | 1992-01-31 | 1999-12-27 | キヤノン株式会社 | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 |
| US6255731B1 (en) * | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| JP4623451B2 (ja) | 1997-07-30 | 2011-02-02 | 忠弘 大見 | 半導体基板及びその作製方法 |
| EP0969522A1 (en) | 1998-07-03 | 2000-01-05 | Interuniversitair Microelektronica Centrum Vzw | A thin-film opto-electronic device and a method of making it |
| US6180497B1 (en) * | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20040152276A1 (en) | 2003-01-14 | 2004-08-05 | Naoki Nishimura | Device, and substrate on which circuit and antenna are formed |
| JP4434592B2 (ja) * | 2003-01-14 | 2010-03-17 | キヤノン株式会社 | デバイス |
| US20070032040A1 (en) | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| TWI243496B (en) * | 2003-12-15 | 2005-11-11 | Canon Kk | Piezoelectric film element, method of manufacturing the same, and liquid discharge head |
| JP2005340327A (ja) * | 2004-05-25 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006229282A (ja) * | 2005-02-15 | 2006-08-31 | Kyocera Corp | 薄膜バルク音響波共振子およびフィルタならびに通信装置 |
| US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
| FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| US8481405B2 (en) * | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
| JP5673170B2 (ja) | 2011-02-09 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
| FR2977070A1 (fr) | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur |
| FR2977075A1 (fr) * | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur |
| US20140212982A1 (en) * | 2013-01-29 | 2014-07-31 | University Of Saskatchewan | Methods of selectively detecting the presence of a compound in a gaseous medium |
-
2014
- 2014-08-01 FR FR1401800A patent/FR3024587B1/fr active Active
-
2015
- 2015-07-03 EP EP15742368.2A patent/EP3175477B1/fr active Active
- 2015-07-03 WO PCT/FR2015/051854 patent/WO2016016532A1/fr active Application Filing
- 2015-07-03 SG SG11201700606YA patent/SG11201700606YA/en unknown
- 2015-07-03 KR KR1020177002895A patent/KR102403499B1/ko active IP Right Grant
- 2015-07-03 SG SG10201900450PA patent/SG10201900450PA/en unknown
- 2015-07-03 US US15/500,721 patent/US10347597B2/en not_active Ceased
- 2015-07-03 US US16/920,274 patent/USRE49365E1/en active Active
- 2015-07-03 JP JP2017505533A patent/JP6643316B2/ja active Active
- 2015-07-03 CN CN201580041382.5A patent/CN106575637B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170038819A (ko) | 2017-04-07 |
| SG11201700606YA (en) | 2017-02-27 |
| USRE49365E1 (en) | 2023-01-10 |
| KR102403499B1 (ko) | 2022-05-31 |
| SG10201900450PA (en) | 2019-02-27 |
| US20170221839A1 (en) | 2017-08-03 |
| US10347597B2 (en) | 2019-07-09 |
| EP3175477A1 (fr) | 2017-06-07 |
| JP2017532758A (ja) | 2017-11-02 |
| FR3024587A1 (fr) | 2016-02-05 |
| FR3024587B1 (fr) | 2018-01-26 |
| EP3175477B1 (fr) | 2021-02-24 |
| CN106575637B (zh) | 2019-11-19 |
| CN106575637A (zh) | 2017-04-19 |
| WO2016016532A1 (fr) | 2016-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6643316B2 (ja) | 無線周波アプリケーションの構造 | |
| CN107004572B (zh) | 用于射频应用的结构 | |
| TWI733831B (zh) | 用於射頻應用之結構 | |
| JP2018501651A5 (ja) | ||
| TWI764978B (zh) | 用於射頻應用之結構 | |
| TW201411810A (zh) | 薄膜型塊體聲波共振器之ｃｍｏｓ製作 | |
| US20110248602A1 (en) | Acoustic resonator comprising an electret and method of producing said resonator, application to switchable coupled resonator filters | |
| JP7464631B2 (ja) | 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6643316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |