KR20170038819A - 무선-주파수 애플리케이션들을 위한 구조 - Google Patents

무선-주파수 애플리케이션들을 위한 구조 Download PDF

Info

Publication number
KR20170038819A
KR20170038819A KR1020177002895A KR20177002895A KR20170038819A KR 20170038819 A KR20170038819 A KR 20170038819A KR 1020177002895 A KR1020177002895 A KR 1020177002895A KR 20177002895 A KR20177002895 A KR 20177002895A KR 20170038819 A KR20170038819 A KR 20170038819A
Authority
KR
South Korea
Prior art keywords
layer
silicon
active layer
radio frequency
microelectronic device
Prior art date
Application number
KR1020177002895A
Other languages
English (en)
Other versions
KR102403499B1 (ko
Inventor
올레그 코논추크
덴 델레 윌리엄 반
에릭 데보네
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20170038819A publication Critical patent/KR20170038819A/ko
Application granted granted Critical
Publication of KR102403499B1 publication Critical patent/KR102403499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Drive or control circuitry or methods for piezoelectric or electrostrictive devices not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Transceivers (AREA)
  • Silicon Compounds (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)

Abstract

본 발명은 무선주파수 애플리케이션을 위한 구조(1)에 관한 것이며, 이 구조는,
하부 및 깊이 D까지 p-타입 도핑이 수행된 상부(3)를 포함하는 고-비저항 실리콘의 지지 기판(2);
지지 기판(2)의 도핑된 상부(3)에 형성되는 실리콘의 메조포러스 트래핑 층(mesoporous trapping layer)(4)을 포함한다.
본 발명에 따라, 구조(1)는 깊이 D 가 1미크론 미만이고 트래핑 층(4)이 20 % 내지 60 % 의 다공율(porosity rate)을 갖는 것에 주목할만한 가치가 있다.

Description

무선-주파수 애플리케이션들을 위한 구조{STRUCTURE FOR RADIO-FREQUENCY APPLICATIONS}
본 발명은 집적(integrated) 무선주파수 디바이스들의 분야에 관한 것이다.
집적 디바이스들(integrated devices)은, 주로 집적 디바이스들의 제조를 위한 지지체로서 사용되는 보통 웨이퍼들의 형태인 기판 상에서 생성된다. 그러나 이러한 디바이스들의 예상되는 증가하는 집적 정도(degree of integration) 및 증가하는 성능 레벨은, 이들이 형성되는 기판의 특성과 성능 레벨 간의 점차 더 중요한 커플링(coupling)을 야기하고 있다. 이는, 약 3kHz 내지 300GHz 사이의 주파수를 갖는 신호들을 프로세싱하는 무선주파수(RF) 디바이스들에서 특히 그러하며, 이들의 애플리케이션들은 명백히 원격통신 분야(셀룰러 전화, Wi-Fi, Bluetooth 등)에 속한다.
디바이스/기판 커플링의 예로서, 디바이스들에서 전파하는 고주파수 신호들로부터 유도된 전자기장들은, 기판의 깊이로 침투하고 그 내부에 위치하는 임의의 전하 캐리어들과 상호작용한다. 이는 신호의 비선형 왜곡(nonlinear distortion, 고조파(harmonics)), 삽입 손실(insertion loss)에 의한 신호의 에너지 중 일부의 무의미한 소비 및 컴포넌트들 사이의 가능한 영향들의 문제들을 유발한다.
따라서, RF 디바이스들은 삽입 손실, 이웃하는 디바이스들 간의 크로스토크들(crosstalks) 및 고조파를 생성하는 비선형 왜곡 현상을 제한하기 위해, 그들의 아키텍처(architecture) 및 그의 생성 프로세스들 둘 다에 의해, 그리고 이들이 제조되는 기판의 용량(capacity)에 의해 관리되는 특성들을 갖는다.
안테나 스위치들 및 튜너들 및 전력 증폭기들과 같은 무선주파수 디바이스들은, 다양한 타입들의 기판들 상에서 생성될 수 있다.
예를 들어, 흔히 SOS(silicon on sapphire)라고 불리는 실리콘 온 사파이어(silicon on sapphire) 기판들이 알려져 있으며, 이는 실리콘의 표면층에서 마이크로전자 기술들에 따라 생성된 컴포넌트들에 사파이어 기판의 절연 특성들의 이점을 제공한다. 예를 들어, 이러한 타입의 기판 상에 제조된 안테나 스위치들 및 전력 증폭기들은 매우 우수한 성능 지수들을 나타내지만 솔루션(solution)의 전체 비용으로 인해 주로 틈새 애플리케이션(niche applications)에서 사용된다.
지지 기판, 지지 기판 상에 배열된 트래핑 층, 트래핑 층 상에 배열된 유전체 층, 및 유전체 층 상에 배열된 활성 반도체 층을 포함하는 고-비저항 실리콘에 기초한 기판이 또한 알려져 있다. 지지 기판은 일반적으로 1 kohm.cm보다 높은 비저항을 나타낸다. 트래핑 층은 도핑되지 않은 다결정 실리콘을 포함할 수 있다. 종래 기술에 따른 고-비저항 지지 기판과 트래핑 층의 조합은 상술된 디바이스/기판 커플링을 감소시키고 이에 따라 RF 디바이스에서 양호한 성능 레벨들을 보장하는 것을 가능하게 한다. 이와 관련하여, 당업자는 Woodhead Publishing으로부터, Oleg Kononchuk 및 Bich-Yen Nguyen에 의한 "실리콘-온-절연체(Silicon-on-insulator, SOI) 기술, 제조 및 응용들(Silicon-on-insulator(SOI) Technology, manufacture and applications)", 포인트 10.7 및 10.8의 종래 기술로부터 알려진 고-비저항 반도체 기판 상에 제조된 RF 디바이스들의 성능 레벨들에 대한 리뷰를 발견할 것이다.
그럼에도, 폴리실리콘의 트래핑 층은 고온의 열처리 단계들에서 부분적인 재결정화를 겪는 단점을 나타내며, 이는 층 내의 트랩 밀도를 감소시키는데 기여한다. RF 컴포넌트들에서 점점 더 까다로운 사양들을 요구하는 모바일 전화 표준의 추세들에 따라, 트랩 밀도의 이러한 감소와 연결된 디바이스의 성능이 저하는 일부 애플리케이션들의 경우 지나치게 크다.
또한, 폴리실리콘의 증착 및 기판의 적층을 생성하기 위한 표면 준비의 단계는 민감하고 비싸다.
폴리실리콘의 이러한 트래핑 층의 대안은 포러스(porous) 실리콘 층이다. 종래 기술에 따른 포러스 층의 증착은 1 ㎛ 미만의 매우 얇은 층 두께를 획득하는 것을 가능하게 하진 못한다. 따라서, 종래 기술의 포러스 층 및 10 ㎛ 내지 80 ㎛ 사이의 그들의 두께는, 최종 기능 디바이스에 보유되고 디바이스들의 특정 제조 단계들을 견디기에 충분한 기계적 강도를 갖는 포러스 층을 포함하는 기판을 획득하는 것을 가능하게 하지 못한다.
본 발명의 목적은 이에 따라 종래 기술의 단점을 교정하는, 무선주파수 애플리케이션들에 적합한 구조를 제안하는 것이다. 본 발명의 목적은 특히, RF 애플리케이션들의 증가하는 요구들을 충족시키고 제조 비용들의 감소를 허용하는 통합된 구조를 제안하는 것이다.
본 발명은 무선주파수 애플리케이션을 위한 구조에 관한 것이며, 이 구조는,
하부 및 깊이 D까지 p-타입 도핑이 수행된 상부를 포함하는 고-비저항 실리콘의 지지 기판;
지지 기판의 도핑된 상부에 형성되는 실리콘의 메조포러스 트래핑 층(mesoporous trapping layer)을 포함한다.
본 발명에 따라, 구조는 깊이 D가 1 ㎛ 미만이고, 트래핑 층이 20 % 내지 60 % 의 다공율(porosity rate)을 갖는 것에 주목할만한 가치가 있다.
이렇게 획득된 트래핑 층의 다공율은, 높을 수 있는 레벨들(> 5000 ohm.cm) 에서, 그의 비저항을 정확하게 제어하는 것을 가능하게 한다. 따라서, 트래핑 층이 형성될 실리콘의 지지 기판의 상부의 도핑의 (20 % 내지 60 %의 정확한 범위에 따른) 다공율 및 도핑 깊이 D(1 ㎛ 미만)의 설정은, 다음을 가능하게 한다:
- 최종 기능적인 디바이스에서 그것이 유지되는 것을 가능하게 하도록 메조포러스 층의 우수한 기계적 강도를 보장;
- 무선주파수 애플리케이션들에 적절한 구조에 비저항 및 절연의 특성들을 부여함.
또한, 매우 얇은 메조포러스 트래핑 층(1 ㎛ 미만)의 제조는, 지지 기판 상에 트래핑 층의 증착의 단계뿐만 아니라, 수행될 후속 프로세스 단계들에 필요한 표면 준비의 잠재적인 단계들을 단순화한다.
단독으로 또는 결합하여 취해지는 본 발명의 유리한 특징들에 따라:
- 메조포러스 트래핑 층은 2nm 내지 50 nm의 직경을 갖는 세공들(pores)을 갖고;
- 메조포러스 트래핑 층은 지지 기판의 도핑된 상부의 전기분해의 프로세스에 의해 획득되며;
- 전기분해 프로세스는 전기분해의 단자들에서 전압 제어의 기술에 의해 제어되고;
- 지지 기판의 하부의 비저항은 1000 ohm.cm보다 크다.
단독으로 또는 결합하여 취해지는 본 발명의 다른 유리한 특징들에 따라:
- 트래핑 층 상에 활성 층이 배치되고;
- 활성 층은 직접 본딩에 의해 트래핑 층 상으로 전사되고;
- 활성 층은 반도체 재료(semiconductive material)로 형성되고,
- 활성 층은 압전 재료로 형성되고;
- 활성 층은 다음의 그룹 : 실리콘, 실리콘 카바이드, 실리콘 게르마늄, 리튬 니오베이트, 리튬 탄탈레이트, 석영, 알루미늄 질화물로부터 선택된 재료들 중 적어도 하나를 포함하고;
- 활성 층의 두께는 10㎚ 내지 50 ㎛이고;
- 트래핑 층과 활성 층 사이에 유전체 층이 배열되고;
- 유전체 층은 직접 본딩에 의해 트래핑 층 상으로 전사되고;
- 유전체 층은 다음의 그룹 : 실리콘 다이옥사이드, 실리콘 나이트라이드, 산화 알루미늄로부터 선택된 재료들 중 적어도 하나를 포함하고;
- 유전체 층은 10㎚ 내지 6 ㎛이고;
- 실리콘 나이트라이드(SiN)의 층이 트래핑 층과 유전체 층 사이에 배열된다.
본 발명의 다른 유리한 특징에 따라, 단독으로 또는 조합하여, 적어도 하나의 마이크로전자 디바이스는 활성 층 상에 또는 활성 층 내에 존재하고:
- 마이크로전자 디바이스는 스위칭 회로 또는 안테나 튜닝 회로 또는 무선주파수 전력 증폭 회로이고;
- 마이크로전자 디바이스는 복수의 능동 컴포넌트들 및 복수의 수동 컴포넌트들을 포함하고;
- 마이크로전자 디바이스는 적어도 하나의 제어 엘리먼트 및, 옴 접촉(ohmic contact)을 갖는 마이크로스위치 또는 용량성 마이크로스위치로 구성된 하나의 MEMS 스위칭 엘리먼트를 포함하고;
- 마이크로전자 디바이스는 벌크(bulk) 또는 표면 탄성파 전파에 의해 동작하는 무선주파수 필터이다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 주어진 본 발명의 이하의 상세한 설명으로부터 명백해질 것이다.
- 도 1은 실리콘의 다공도에 따른 영률(Young's modulus)의 의존성을 표현한다.
- 도 2는 본 발명의 제1 실시 예를 나타낸다.
- 도 3a 및 도 3b는 본 발명의 제2 실시 예를 나타낸다.
- 도 4는 본 발명의 다른 실시 예를 표현한다.
본 발명에 따른 무선주파수 애플리케이션을 위한 구조(1,1', 11)는 고-비저항(HR, high-resistivity) 실리콘의 지지 기판(support substrate, 2)을 포함한다. 높은 비저항은 1000 ohm.cm보다 높은 비저항을 의미하는 것으로 이해되어야 하고; 유리하게는 4000 내지 10,000 ohm.cm이다.
본 발명에 따라 HR 실리콘의 지지 기판(2)은 상부(upper part, 3)에서 그리고, 1 ㎛ 미만의 미리 결정된 깊이 D까지 p-타입 도핑이 수행된다. 이 도핑은 주입된 p-타입 도펀트들, 또는 p+ 층의 에피택시를 활성화하기 위한 RTA 타입의 베이크(bake)가 뒤따르는 이온 주입, 또는 심지어 "스핀 온 글래스(spin on glass)"(원심 분리에 의한 유리 층의 증착을 설명하는 용어)에 의한 도핑에 의해 유리하게 수행될 수 있다.
HR 실리콘의 지지 기판(2)의 이렇게 도핑된 상부층(3)은 트래핑 층(trapping layer, 4)을 형성하는 포러스 층(porous layer, 4)으로 지지 기판(2)의 상부(3)를 변형하도록 전기분해의 프로세스를 거친다. 지지 기판(2)의 상부(3)에 이전에 도입된 도펀트들의 깊이 D는 실질적으로 트래핑 층(4)의 두께에 대응한다.
전기분해의 프로세스는 예를 들어, 지지 기판(2) 중 적어도 상부(3)가 플루오르화수소산(hydrofluoric acid)과 같은 전해질을 포함하는 챔버에 배치되는, 전기화학적 양극 산화(electrochemical anodization)로 구성될 수 있다. 애노드(anode) 및 캐소드(cathode)는 그 후, 전해질에 침지되고 전류의 전원(source)에 의해 전력이 공급된다.
포러스 실리콘에 대한 3개의 타입의 형태들(morphologies)이 있다 :
- 일반적으로 약하게 도핑된 n-타입 실리콘으로부터 획득되며 50 nm보다 큰 세공(pore) 직경을 갖는 매크로포러스(macroporous) 실리콘;
- 일반적으로 강하게 도핑된 p-타입 실리콘으로부터 획득되며, 2nm 내지 50 nm 의 세공 직경을 갖는 메조포러스(mesoporous) 실리콘;
- 일반적으로 약하게 도핑된 p-타입 실리콘으로부터 획득되고 2nm 미만의 세공 직경을 갖는 나노포러스(nanoporous, 마이크로포러스(microporous)이라고도 칭함) 실리콘.
따라서, 기판(2)의 도핑 레벨 및 전류의 전원에 의해 인가되는 전류 밀도의 조정과 같은 전기분해 프로세스의 조건에 의존하여, 다공율(porosity rate)은 더 높아지거나 낮아지고 제어될 것이다. 요약하면, 층의 다공성(Po)은 층 내에 점유되지 않은 벌크의 프랙션(fraction)으로서 정의되며 다음과 같이 표현된다 :
Po =(d - dPo)/d
여기서 d는, 비-포러스 재료(non-porous material)의 밀도이고, dPo는 포러스 재료의 밀도이다.
생성된 트래핑 층(4)은 지지 기판(2)에서 생성된 반전 전하(inversion charge)들을 트래핑하는데 적합한 높은 결함 밀도(high defect density)를 얻기에 충분한 다공율 및 높은 비저항 레벨(high resistivity level)을 가져야 한다. 그러나 포러스 층(4)의 두께와 결부된 이러한 다공율은, 또한 트래핑 층(4)의 기계적 강도를 특징화한다. 포러스 층의 다공율의 함수로서 영률(Young 's modulus)(E로 표시되고 GigaPascal로 표현됨)의 의존성이 도 1에 나타난다. 주어진 두께에 대해, 다공율이 클수록, 기계적 특성들이 낮아지는데; 다공도 백분율(Po)의 함수로서의 영률의 감소는 기계적 강도의 감소를 반영한다. 또한, 주어진 다공율에 대해, 포러스 층이 두꺼울수록, 기계적 특성들은 낮아진다. 출원인은, 포러스 층이 후속 마이크로 전자 공학의 단계들(증착, 베이킹, 폴리싱 등)과 양립 가능할 필요가 있는 기계적 강도뿐만 아니라 무선주파수 애플리케이션에 대해 요구되는 비저항 특성들을 나타내는 프로세스 윈도우(process window)를 확인했다.
따라서, 본 발명에 따른 구조(1,1', 11)는, 구조(1,1', 11)의 기계적 및 전기적 성능 수준들을 보장하도록, 20 % 내지 60 %의 다공율을 가지며 1 ㎛ 미만의 두께를 갖는 트래핑 층(4)을 제안한다. 2nm와 50 nm 사이의 직경을 갖는 세공을 갖는 메조포러스 형태는 상당한 트랩 밀도(trap density, 통상적으로, 반전 전하들을 트랩하는 것을 가능하게 하도록 1013/cm2보다 큼) 및 높은 비저항과 더불어, 1 ㎛의 두께에 걸쳐 필요한 다공도 레벨을 달성하는 것을 가능하게 한다.
(메조포러스 실리콘의) 트래핑 층(4)의 두께(D)는 지지 기판(2)의 상부(3)의 p-타입 도핑의 깊이에 의존한다. 다공율은 전개분해 프로세스 성능 조건뿐만 아니라 지지 기판(2)의 상부(3)에 도입된 도펀트의 양에 의존한다.
지지 기판(2)의 상부(3)의 전기분해에 의한 다공화(porosification)가 미리 결정된 깊이 D를 초과하지 않는 것을 보장하기 위해, 다공화가 HR 실리콘의 지지 기판(2)의 도핑되지 않은 하부에서 시작하고, 이에 따라 전기분해 프로세스를 정지시킬 때를 결정하는 것을 가능하게 하도록 전기분해의 단자들에서의 전압의 제어가 시행된다. 지지 기판(2)의 상부(3)의 다공화는, 기판(2)의 상부(3)로 도입된 도펀트들의 확산 테일(diffusion tail)의 끝에서, 실질적으로 깊이 D에서 정지되어야 한다.
따라서, 본 발명에 따른 무선주파수 애플리케이션을 위한 구조(1,1', 11)는, 고-비저항 실리콘의 지지 기판(2) 상에 배열되고, 다공도가 20 내지 60 %이고, 그 두께가 1 ㎛ 미만인 메조포러스 실리콘의 트래핑 층(4)을 포함한다. 트래핑 층은 5000 ohm.cm보다 큰 통상적인 비저항을 갖는다.
도 2에 표현된 본 발명의 제1 실시 예에 따라, 예를 들어, 200 nm 또는 300 nm의 직경을 갖고, 지지 기판(2) 및 트래핑 층(4)(도 2c)을 포함하는 무선주파수 애플리케이션을 위한 구조(1)는, 마이크로전자 프로세스와 양립 가능한 치수(dimensions)의 웨이퍼의 형태를 취할 수 있다.
HR 실리콘(도 2a)의 지지 기판(2)은 유리하게는 4000 ohm.cm보다 큰 비저항을 갖는다. 그것은 우선, 예를 들어, 1e13/cm2의 도즈(dose) 및 50 keV의 에너지로, 붕소 이온 주입에 이어, 1000 ℃에서 5분 동안 열처리가 수행되며; 따라서 약 200 nm의 깊이까지 p-도핑된 상부(3)가 생성된다(도 2b). 지지 기판(2)은 그 후 전기분해가 수행되며: 전류 밀도는 예를 들어, 10 내지 20 mA/㎠일 것이며, 전해액은(electrolysis solution)은 10 내지 30 %의 HF 농도를 가질 것이다. 실리콘의 메조포러스 트래핑 층(4)이 지지 기판(2)의 도핑된 상부(3)에 형성된다(도 2c). 도펀트의 양 및 전기분해 동안 인가되는 전류 밀도에 의존하여 획득된 다공도는 50 % 정도이며; 세공들은 2 내지 50 nm의 크기를 갖는다. 간단하고 경제적인 이 제조 프로세스는, 다음의 무선주파수 애플리케이션의 규격(specifications)과 양립 가능한 기계적 및 전기적 특성들을 나타내는 구조(1)를 획득하는 것을 가능하게 한다:
- 마이크로전자 컴포넌트들(components)의 생성의 다양한 스트레스 단계(stressful steps)를 견딜 수 있게 하는 우수한 기계적 강도;
- 마이크로전자 컴포넌트들의 생성을 위한 고온 열처리의 적용 후에도, 지지 기판(2)의 높은 비저항 및 메조포러스 트래핑 층(4)의 전하 트래핑 품질과 연결된 안정된 절연 특성들.
본 발명의 제2 실시 예는 도 3에서 표현된다. 도 3a에 예시된 이 제2 실시 예의 제1 변형에 따라, 무선주파수 애플리케이션을 위한 구조(1')는 웨이퍼 형태를 취할 수 있고, 트래핑 층(4) 상에 배열된, RF 컴포넌트들이 생성될 수 있는 활성 층(active layer, 5)을 또한 포함한다. 활성 층(5)은 유리하게는, 반도체 재료(semiconductive material) 및/또는 압전 재료(piezoelectric material)로 구성될 것이다. 유리하게는, 활성 층(5)은 실리콘(silicon), 실리콘 카바이드(silicon carbide), 실리콘 게르마늄(silicon germanium), 리튬 니오베이트(lithium niobate), 리튬 탄탈레이트(lithium tantalate), 석영(quartz), 알루미늄 나이트라이드(aluminum nitride) 등의 재료들 중 적어도 하나를 포함하지만, 이것으로 제한되지 않는다. 활성 층(5)의 두께는 제조될 컴포넌트들에 의존하여 수 나노미터(예를 들어, 10 nm)에서 수십 미크론(예를 들어, 50 ㎛)까지 변동될 수 있다.
예로서, 활성 층(5)은 당업자에게 잘 알려진 다음을 포함하는 얇은 층 전사 프로세스들 중 하나에 의해, 트래핑 층(4)을 포함하는 지지 기판(2) 상으로 전사(transfer)된다.
- 도너 기판에 가벼운 수소 및/또는 헬륨 이온들의 주입 및 예를 들어 분자 접착(molecular adhesion)에 의해, 지지 기판(2) 상에 그 자체로 배열된 트래핑 층(4) 상에 대한 이 도너 기판의 직접 본딩에 기초한 Smart CutTM 프로세스; 분리 단계(detachment step)는 이온들의 주입의 깊이에 의해 정의된 취성면(embrittlement plane)의 레벨에서, 얇은 표면층을 도너 기판(활성 층)으로부터 분리시키는 것을 가능하게 한다. 고온 열처리들을 포함할 수 있는 최종 단계들은 최종적으로 활성 층(5)에 필요한 결정질 및 표면 품질을 부여한다. 프로세스는 특히, 예를 들어, 실리콘 층에 대해 수 나노미터 내지 약 1.5 ㎛ 사이의 두께를 갖는 얇은 활성 층의 제조에 특히 적합하다.
- Smart Cut 프로세스에 이어, 에피택시 단계(epitaxy step)가 뒤따라서, 특히, 예를 들어, 수십 nm에서 20 ㎛로 더 두꺼운 활성 층을 획득하는 것을 가능하게 한다.
- 직접 본딩 및 기계적, 화학적 및/또는 기계-화학적 박화(thinning) 프로세스; 이들은 지지 기판(2) 상에 그 자체로 배열된 트래핑 층(4) 상에 직접적으로 분자 접착에 의해 도너 기판을 어셈블리하고 그 후, 예를 들어, 그라인딩 및 폴리싱(CMP"chemical mechanical polishing")에 의해 활성 층(5)의 원하는 두께로 도너 기판을 씨닝(thinning)한다. 이러한 프로세스들은 예를 들어, 수 미크론 내지 수십 미크론 그리고 수백 미크론까지의 두꺼운 층의 전사에 특히 적합하다.
도 3b에 표현된 제2 실시 예의 다른 변형에 따라, 무선주파수 애플리케이션을 위한 구조(1')는, 또한, 활성 층(5)과 트래핑 층(4) 사이에 배열된 유전체 층(6)을 포함할 수도 있을 것이다. 유리하게는, 유전체 층(6)은 실리콘 다이옥사이드, 실리콘 나이트라이드, 알루미늄 나이트라이드 등의 재료들 중 적어도 하나를 포함할 것이지만, 이것으로 제한되지 않는다. 그 두께는 10 nm와 3 ㎛ 사이에서 변동될 수 있다.
유전체 층(6)은 트랩핑 층(4) 상에서 또는 트래핑 층(4) 상으로 활성 층(5)의 전사 이전에 도너 기판 상에서 열 산화에 의해 또는 LPCVD 또는 PECVD 또는 HDP 증착에 의해 획득된다.
무선주파수 애플리케이션들에 대한 SOI(silicon on insulator) 기판 분야에서 잘 알려진 바와 같이, 예를 들어 실리콘의 지지 기판 상에 실리콘의 산화물에 의해 형성된 이러한 유전체 층은 양의 전하들(positive charges)을 포함한다. 이들 전하들은 유전체 층과의 계면에서, 지지 기판으로부터 오는 음의 전하들(negative charges)에 의해 상쇄된다. 이 전하들은, 약 10-100 ohm.cm 하락한 비저항을 갖는, 유전체 층 아래의 지지 기판에 전도 층(conduction layer)을 생성한다. 지지 기판의 비저항에 민감한 전기적 성능 레벨들(예컨대, 신호의 선형성(linearity), 삽입 손실(insertion losses)의 레벨, 수동 컴포넌트들의 품질 팩터들(quality factors))은 이에 따라 이 도전 층의 존재에 의해 크게 저하된다.
트래핑 층(4)의 역할은, 지지 기판(2)에서 생성된 모든 이동 전하들을 트래핑하여, 그것이 높고 안정된 비저항 레벨을 유지하게 하는 것이다.
도 4는 본 발명에 따른 제3 실시 예를 제시한다. 도 4a에 도시된, 제3 실시 예의 제1 변형에 따라, 무선주파수 애플리케이션을 위한 구조(11)는 또한, 유전체 층(6) 상에 또는 트래핑 층(4) 상에 직접 배열되는 활성 층(5) 내에 또는 그 상에 마이크로전자 디바이스(microelectronic device, 7)를 구성하거나 이를 포함할 수 있다. 마이크로전자 디바이스(7)는 실리콘 마이크로전자 기술에 따라 생성된 스위칭 회로(switching circuit, 스위치라고 함) 또는 안테나 튜닝(an antenna tuning) 또는 동기화 회로(synchronization circuit, 튜너라고 함) 또는 심지어 전력 증폭 회로(power amplification circuit, 전력 증폭기라고도 함)일 수 있다. 실리콘의 활성 층(5)은 통상적으로 50 nm와 180 nm 사이의 두께, 예를 들면 145nm를 가지며, 하부 유전체 층(underlying dielectric layer, 6)은 50 nm와 400 nm 사이의 두께, 예를 들어 200 nm를 가지며; 트래핑 층(4)은 유전체 층(6)과 지지 기판(2) 사이에 배치된다. 활성 층(5) 내에 그리고 그 상에 생성된 마이크로 전자 디바이스(7)는 복수의 능동 컴포넌트들(MOS 또는 바이폴라(bipolar) 타입 등) 및 (커패시터, 인덕터, 레지스터, 공진기, 필터 타입 등의) 복수의 수동 컴포넌트들을 포함한다.
마이크로전자 컴포넌트들의 제조는, 통상적으로 950-1100 ℃ 또는 그 이상의 고온 열처리를 포함하는 여러 단계들을 수행하는 것을 포함한다. 앞서 설명된 메조포러스 실리콘의 트래핑 층(4)은 그러한 열처리들 후에 그의 물리적 및 전기적 특성들을 유지한다.
도 4b에서 표현된 이 실시 예의 다른 변형에 따라, 마이크로전자 디바이스(7)는 우선 SOI(silicon on insulator) 타입의 기판 상에 생성되고, 그 후 당업자에게 알려진 층 전사 기술에 의해, 지지 기판(2) 상에 배열된 트래핑 층(4)을 포함하는 본 발명에 따른 구조(1) 상에 전사될 수 있다.
이 특정한 경우에서, 구조(11)는 한편으로는, 트래핑 층(4)이 배치되는 지지 기판(2)을 포함하고; 트래핑 층(4) 위에, 마이크로전자 디바이스(7)의 컴포넌트들의 층이 있고 : 금속 상호연결의 소위 "백 엔드(back end)" 부분 및 유전체 층들이 트래핑 층(4) 위에 배치되고, 활성 층(5)에 부분적으로 생성되는 소위 "프론트 엔드(back end)" 부분(실리콘) 그 자체는 "백 엔드" 부분 위에 있다. 마지막으로, 그 위에, 활성 층(5) 및, 선택적으로 유전체 층(6')이 있다.
이 2개의 특정한 경우에서, 디바이스(7)에서 전파되도록 의도된 고주파수 신호들로부터 유도되고 트래핑 층(4) 및 지지 기판(2)으로 침투할 전자기장들은, 지지 기판(2) 및 트래핑 층(4)의 높고 안정된 비저항으로 인하여 단지 낮은 손실(삽입 손실) 및 교란(크로스토크, 고조파)를 겪는다. 유리하게는, 본 발명에 따른 구조(11)는 종래 기술에 비해 단순하고 경제적인 트래핑 층(4)의 제조의 프로세스로부터 이익을 얻으며; 그것은 적어도 동등한 성능 레벨들을 제공한다.
제4 실시 예에 따라, 무선주파수 애플리케이션을 위한 구조(11)는, 적어도 하나의 제어 엘리먼트(control element) 및, 옴 접촉(ohmic contact)을 갖는 마이크로스위치 또는 용량성(capacitive) 마이크로스위치로 구성된 하나의 MEMS(microelectromechanical system) 스위칭 엘리먼트를 포함하는 마이크로전자 디바이스(7)로 구성되거나 이를 포함할 수 있다.
MEMS 제조는 실리콘의 활성 층 아래의 유전체 층이 존재에 의해 용이해질 수 있다. 본 발명에 따른 구조(11)는 이에 따라, 예로서, 20 nm와 2 미크론 사이, 유리하게는 145nm의 두께를 갖는 실리콘의 활성 층(5), 및 20㎚ 와 1 미크론 사이, 유리하게는 400㎚의 두께를 갖는 하부 유전체 층(6)을 포함할 수 있으며; 트래핑 층(4)은 유전체 층(6)과 지지 기판(2) 사이에 배열된다. MEMS 부분의 제조는, 그 후 특히, 실리콘의 활성 층에서 빔들 또는 이동 멤브레인들을 자유롭게 하는 표면 마이크로머시닝 기술들(surface micromachining techniques)에 기초한다.
대안적으로, MEMS 부분은 복수의 층들(전극, 유전체, 희생 층(sacrificial layer), 활성 층을 포함)의 연속적인 증착 및 이들 다양한 층들 상의 패턴의 생성에 의해 트래핑 층(4) 상에 직접 생성될 수 있다.
MEMS 부분 전에 통상적으로 수행되는 제어 엘리먼트(들)(예를 들어 CMOS)의 제조를 위한 마이크로전자 프로세스는 선행 실시 예들에서와 같이, 고온 열처리의 적용을 필요로 한다. 따라서, 이러한 타입의 처리에 대한 트래핑 층(4)의 기계적 강도 및 그의 전기적 특성(이동 전하를 트래핑하기에 적합한 높은 비저항 및 트랩 밀도)을 유지할 수 있는 그의 능력이 핵심 이점들이다.
제3 실시 예와 동일한 방식으로, 이 디바이스(7)에서 전파되는 고주파 신호들은 트래핑 층(4) 및 지지 기판(2)으로 침투하는 전자기장들을 생성한다. 손실(삽입 손실), 왜곡(고조파) 및 교란(크로스토크 등)은 트래핑 층(4)을 구비한 지지 기판(2)의 높고 안정된 비저항으로 인해 더 적어질 것이다.
제5 실시 예에 따라, 무선주파수 애플리케이션을 위한 구조(11)는 벌크 음향파(bulk acoustic wave; BAW) 전파에 의해 동작하는 무선주파수 필터를 포함하는 마이크로전자 디바이스(7)를 구성하거나 이를 포함할 수 있다.
박막 벌크 음향 공진기(thin-film bulk acoustic resonator; FBAR) 타입의 BAW 필터의 제조는, 그것을 둘러싸는 2개의 전극들 사이에 음향 파가 포함될 압전 재료로 구성된 활성 층(5)을 필요로 한다. 본 발명에 따른 구조(11)는 이에 따라, 예를 들어, 50 nm와 1 ㎛ 사이, 바람직하게는 100 nm의 두께를 갖는 알루미늄 나이트라이드의 활성 층(5) 및 1과 6 ㎛ 사이의 두께를 갖는 (예를 들어, 실리콘 산화물(silicon oxide)의) 유전체 층(6)을 포함할 수 있을 것이며; 트래핑 층(4)은 유전체 층(6)과 지지 기판(2) 사이에 배치된다. 절연 캐비티들(insulation cavities)이 필터의 활성 층 아래에 즉, 음향 파(acoustic wave)들이 전파될 필요가 있는 영역에 형성된다.
BAW 필터의 제조는 그 후 RF 신호가 인가될 전극의 증착 단계들을 수반한다.
본 발명에 따른 구조(11)는, 한편으로는, 지지 기판 및 트래핑 층의 높고 안정된 비저항에 의해 기판에 대한 그의 절연 기능이 덜 중요하게 되는 절연 캐비티들의 깊이를 제한하는 것을 가능하게 하고; 이것은 이들 디바이스들의 제조 프로세스에서의 단순화, 유연성 및 견고성의 관점에서 유리이다. 또한, 본 발명에 따른 구조(11)는 특히, 선형성의 관점에서 필터들에서보다 우수한 성능 레벨들을 획득하는 것을 가능하게 한다.
이 제5 실시 예의 변형에 따라, 마이크로전자 디바이스(7)는 표면 탄성파(surface acoustic wave; SAW) 전파에 의해 동작하는 무선주파수 필터를 포함한다.
SAW 필터의 제조는 압전 재료로 구성된 활성 층(5)을 필요로 하며, 이 활성 층(5)의 표면 상에는 전극 콤(electrode comb)이 생성될 것이고: 음향 파는 이들 전극들 사이에서 전파되도록 의도된다. 본 발명에 따른 구조(11)는 이에 따라, 예로서, 200 nm와 20 ㎛ 사이, 유리하게는 0.6 ㎛의 두께를 갖는 리튬 탄탈레이트의 활성 층(5)을 포함할 수 있을 것이고; 트래핑 층(4)은 활성 층(5)과 지지 기판(2) 사이에 배치된다. 유전체 층(6)은 선택적으로, 활성 층(5)과 트래핑 층(4) 사이에 부가될 수 있다.
본 발명에 따른 구조(11)는 특히, 삽입 손실 및 선형성의 관점에서 보다 우수한 필터 성능 레벨들을 획득하는 것을 가능하게 한다.
본 발명에 따른 무선주파수 애플리케이션을 위한 구조(1,1', 11)는 위에서 인용된 실시 예들로 한정되지 않는다. 그것은 고주파 신호들이 전파되고, 지지 기판에서 바람직하지 않은 손실들 또는 교란들을 겪을 가능성이 높은 임의의 애플리케이션에 적합한데, 그 이유는, 지지 기판(2) 상에 배열된 트래핑 층(4)의 물리적 및 전기적 특성들이 어셈블리 상에(손실들, 비선형성들 및 다른 교란들을 제한하는) 우수한 RF 특성들 부여하기 때문이다.

Claims (15)

  1. 무선주파수 애플리케이션들(radiofrequency applications)을 위한 구조(1,1', 11)에 있어서,
    하부(lower part) 및 깊이 D까지 p-타입 도핑이 수행된 상부(upper part, 3)를 포함하는 고-비저항(high-resistivity) 실리콘의 지지 기판(support substrate, 2);
    상기 지지 기판(2)의 도핑된 상부(3)에 형성되는 실리콘의 메조포러스 트래핑 층(mesoporous trapping layer)(4)을 포함하고,
    상기 구조(1, 1', 11)는, 상기 깊이 D가 1 미크론(micron) 미만이고, 상기 트래핑 층(4)이 20 % 내지 60 %의 다공율(porosity rate)을 갖는 것을 특징으로 하는, 무선주파수 애플리케이션들을 위한 구조.
  2. 제1항에 있어서,
    상기 메조포러스 트래핑 층(4)은,
    2nm 내지 50 nm의 직경을 갖는 세공들(pores)을 갖는, 무선주파수 애플리케이션들을 위한 구조.
  3. 제1항 또는 제2항에 있어서,
    상기 지지 기판(2)의 하부의 비저항(resistivity)은,
    1000 ohm.cm보다 큰, 무선주파수 애플리케이션들을 위한 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 트래핑 층(4) 상에 활성 층(active layer, 5)이 배치되는, 무선주파수 애플리케이션들을 위한 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 활성 층(5)은, 반도체 재료(semiconductive material)로 형성되는, 무선주파수 애플리케이션들을 위한 구조.
  6. 제4항에 있어서,
    상기 활성 층(5)은, 압전 재료(piezoelectric material)로 형성되는, 무선주파수 애플리케이션들을 위한 구조.
  7. 제4항에 있어서,
    상기 활성 층(5)은, 다음의 그룹: 실리콘(silicon), 실리콘 카바이드(silicon carbide), 실리콘 게르마늄(silicon germanium), 리튬 니오베이트(lithium niobate), 리튬 탄탈레이트(lithium tantalate), 석영(quartz), 알루미늄 나이트라이드(aluminum nitride)로부터 선택된 재료들 중 적어도 하나를 포함하는, 무선주파수 애플리케이션들을 위한 구조.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 활성 층(5)의 두께는, 10㎚ 내지 50 ㎛인, 무선주파수 애플리케이션들을 위한 구조.
  9. 제4항 내지 제8항 중 어느 한 항에 있어서,
    상기 트래핑 층(4)과 상기 활성 층(5) 사이에 유전체 층(dielectric layer, 6)이 배치되는, 무선주파수 애플리케이션들을 위한 구조.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 유전체 층(6)은, 다음의 그룹: 실리콘 다이옥사이드(silicon dioxide), 실리콘 나이트라이드(silicon nitride), 산화 알루미늄(aluminum oxide)로부터 선택된 재료들 중 적어도 하나를 포함하는, 무선주파수 애플리케이션들을 위한 구조.
  11. 제9항 또는 제10항에 있어서,
    상기 유전체 층(6)은, 10㎚ 내지 6 ㎛인, 무선주파수 애플리케이션들을 위한 구조.
  12. 제4항 내지 제11항 중 어느 한 항에 있어서,
    상기 활성 층(5) 상에 또는 그 내에 적어도 하나의 마이크로전자 디바이스(microelectronic device, 7)가 존재하며,
    상기 마이크로전자 디바이스(7)는, 스위칭 회로(switching circuit) 또는 안테나 튜닝 회로(antenna tuning circuit) 또는 무선주파수 전력 증폭 회로(radiofrequency power amplification circuit)인, 무선주파수 애플리케이션들을 위한 구조.
  13. 제4항 내지 제11항 중 어느 한 항에 있어서,
    상기 활성 층(5) 상에 또는 그 내에 적어도 하나의 마이크로전자 디바이스(7)가 존재하며,
    상기 마이크로전자 디바이스(7)는, 복수의 능동 컴포넌트들 및 복수의 수동 컴포넌트들을 포함하는, 무선주파수 애플리케이션들을 위한 구조.
  14. 제4항 내지 제11항 중 어느 한 항에 있어서,
    상기 활성 층(5) 상에 또는 그 내에 적어도 하나의 마이크로전자 디바이스(7)가 존재하며,
    상기 마이크로전자 디바이스(7)는, 적어도 하나의 제어 엘리먼트(control element), 및 옴 접촉(ohmic contact)을 갖는 마이크로스위치 또는 용량성(capacitive) 마이크로스위치로 구성된 하나의 MEMS 스위칭 엘리먼트를 포함하는, 무선주파수 애플리케이션들을 위한 구조.
  15. 제4항 내지 제11항 중 어느 한 항에 있어서,
    상기 활성 층(5) 상에 또는 그 내에 적어도 하나의 마이크로전자 디바이스(7)가 존재하며,
    상기 마이크로전자 디바이스(7)는, 벌크(bulk) 또는 표면 탄성파 전파(surface acoustic wave propagation)에 의해 동작하는 무선주파수 필터인, 무선주파수 애플리케이션들을 위한 구조.
KR1020177002895A 2014-08-01 2015-07-03 무선-주파수 애플리케이션들을 위한 구조 KR102403499B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1401800A FR3024587B1 (fr) 2014-08-01 2014-08-01 Procede de fabrication d'une structure hautement resistive
FR14/01800 2014-08-01
PCT/FR2015/051854 WO2016016532A1 (fr) 2014-08-01 2015-07-03 Structure pour applications radio-frequences

Publications (2)

Publication Number Publication Date
KR20170038819A true KR20170038819A (ko) 2017-04-07
KR102403499B1 KR102403499B1 (ko) 2022-05-31

Family

ID=52102706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002895A KR102403499B1 (ko) 2014-08-01 2015-07-03 무선-주파수 애플리케이션들을 위한 구조

Country Status (8)

Country Link
US (2) US10347597B2 (ko)
EP (1) EP3175477B1 (ko)
JP (1) JP6643316B2 (ko)
KR (1) KR102403499B1 (ko)
CN (1) CN106575637B (ko)
FR (1) FR3024587B1 (ko)
SG (2) SG11201700606YA (ko)
WO (1) WO2016016532A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110352484B (zh) * 2016-12-05 2022-12-06 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
FR3063854B1 (fr) * 2017-03-13 2021-08-27 Commissariat Energie Atomique Resonateur saw a couches d'attenuation d'ondes parasites
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
US10134837B1 (en) 2017-06-30 2018-11-20 Qualcomm Incorporated Porous silicon post processing
US10224396B1 (en) 2017-11-20 2019-03-05 Globalfoundries Inc. Deep trench isolation structures
WO2019111893A1 (ja) * 2017-12-06 2019-06-13 株式会社村田製作所 弾性波装置
FR3079661A1 (fr) * 2018-03-29 2019-10-04 Soitec Procede de fabrication d'un substrat pour filtre radiofrequence
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
US10658474B2 (en) * 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates
DE102018131946A1 (de) 2018-12-12 2020-06-18 RF360 Europe GmbH Dünnfilm-SAW-Vorrichtung
FR3098342B1 (fr) 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
JP2022541172A (ja) 2019-07-19 2022-09-22 アイキューイー ピーエルシー 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料
FR3105574B1 (fr) * 2019-12-19 2023-01-13 Commissariat Energie Atomique Empilement multicouches de type semi-conducteur-sur-isolant, procédé d’élaboration associé, et module radiofréquence le comprenant
US11469137B2 (en) * 2019-12-17 2022-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer
CN113629182A (zh) * 2020-05-08 2021-11-09 济南晶正电子科技有限公司 一种tc-saw复合衬底及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969522A1 (en) * 1998-07-03 2000-01-05 Interuniversitair Microelektronica Centrum Vzw A thin-film opto-electronic device and a method of making it
EP0975012A2 (en) * 1998-07-23 2000-01-26 Canon Kabushiki Kaisha Porous silicon with uniform pore size distribution
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
FR2977070A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
KR20140005900A (ko) * 2010-11-19 2014-01-15 소이텍 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP4623451B2 (ja) 1997-07-30 2011-02-02 忠弘 大見 半導体基板及びその作製方法
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
JP2004014841A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
JP4434592B2 (ja) * 2003-01-14 2010-03-17 キヤノン株式会社 デバイス
US20040152276A1 (en) 2003-01-14 2004-08-05 Naoki Nishimura Device, and substrate on which circuit and antenna are formed
TWI243496B (en) * 2003-12-15 2005-11-11 Canon Kk Piezoelectric film element, method of manufacturing the same, and liquid discharge head
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006229282A (ja) 2005-02-15 2006-08-31 Kyocera Corp 薄膜バルク音響波共振子およびフィルタならびに通信装置
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US8481405B2 (en) * 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
JP5673170B2 (ja) 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
US20140212982A1 (en) * 2013-01-29 2014-07-31 University Of Saskatchewan Methods of selectively detecting the presence of a compound in a gaseous medium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969522A1 (en) * 1998-07-03 2000-01-05 Interuniversitair Microelektronica Centrum Vzw A thin-film opto-electronic device and a method of making it
EP0975012A2 (en) * 1998-07-23 2000-01-26 Canon Kabushiki Kaisha Porous silicon with uniform pore size distribution
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
KR20140005900A (ko) * 2010-11-19 2014-01-15 소이텍 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스
FR2977070A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법

Also Published As

Publication number Publication date
EP3175477B1 (fr) 2021-02-24
US20170221839A1 (en) 2017-08-03
WO2016016532A1 (fr) 2016-02-04
CN106575637B (zh) 2019-11-19
KR102403499B1 (ko) 2022-05-31
SG10201900450PA (en) 2019-02-27
SG11201700606YA (en) 2017-02-27
CN106575637A (zh) 2017-04-19
US10347597B2 (en) 2019-07-09
EP3175477A1 (fr) 2017-06-07
FR3024587B1 (fr) 2018-01-26
USRE49365E1 (en) 2023-01-10
FR3024587A1 (fr) 2016-02-05
JP6643316B2 (ja) 2020-02-12
JP2017532758A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
KR102403499B1 (ko) 무선-주파수 애플리케이션들을 위한 구조
CN107004572B (zh) 用于射频应用的结构
JP7053502B2 (ja) 無線周波数用途のための構造
JP2018501651A5 (ko)
US11502428B2 (en) Structure for radio frequency applications
US20110248602A1 (en) Acoustic resonator comprising an electret and method of producing said resonator, application to switchable coupled resonator filters
US20220359272A1 (en) Semiconductor structure comprising an underground porous layer, for rf applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant