JP2022541172A - 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料 - Google Patents

調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料 Download PDF

Info

Publication number
JP2022541172A
JP2022541172A JP2022502156A JP2022502156A JP2022541172A JP 2022541172 A JP2022541172 A JP 2022541172A JP 2022502156 A JP2022502156 A JP 2022502156A JP 2022502156 A JP2022502156 A JP 2022502156A JP 2022541172 A JP2022541172 A JP 2022541172A
Authority
JP
Japan
Prior art keywords
layered structure
fully depleted
starting material
layer
porous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022502156A
Other languages
English (en)
Inventor
ハモンド，リチャード
ネルソン，ドリュー
ゴット，アラン
ペルゼル，ロドニー
クラーク，アンドルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2022541172A publication Critical patent/JP2022541172A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体適用のための層状構造が本明細書において説明される。層状構造は、出発材料と、高い抵抗率を有する出発材料の上方に形成された完全空乏多孔質層とを含む。実施形態によっては、層状構造は、完全空乏多孔質層の上方に成長させられたエピタキシャル層をさらに含む。加えて、完全空乏多孔質層、及び多孔質層の上方に成長させられたエピタキシャル層を形成することを含む、層状構造を作製するプロセスが本明細書において説明される。

Description

関連出願の相互参照
[0001] 本開示は、米国特許法第１１９条（ｅ）の下で、２０１９年７月１９日に出願された、米国仮特許出願第６２／８７６，３３０号、及び２０１９年８月２６日に出願された、第６２／８９１，８８５号の利益を主張する。両出願の各々はそのそれぞれの全体が本明細書において参照により組み込まれる。
背景
[0002] 半導体デバイスのためのシリコン（Ｓｉ）に基づく基板が無線周波数（ＲＦ（radio-frequency））適用物のために広く普及した。無線周波数通信のための電子技術の継続的な革新及び急速な発展は、より小さく、より高速な半導体デバイスをますます要求するようになっている。性能を増大させることは、ＲＦ損失、ＲＦノイズ、及び非線形信号歪みを最小限に抑える基板技術を必要とする。特に、高抵抗率（ＨＲ（high-resistivity））低ドープシリコン・オン・インシュレータ（ＳＯＩ（silicon-on-insulator））基板などの、高い実効抵抗率及び低い実効誘電率を有するＳｉベースの基板が、ＲＦ損失、ノイズ、及び信号歪みを著しく低減することが示されている。
[0003] しかし、ＨＲ－ＳＯＩ基板の実効抵抗率はＳｉ層及び埋め込み酸化物層（例えば、ＳｉＯ２）の界面に大きく依存する。ＨＲ－ＳＯＩ基板のための既存の実効抵抗率は２０～３００オームｃｍの範囲内にある。
[0004] ＨＲ－ＳＯＩ基板のＳｉ層と埋め込み酸化物層との間に挿入された薄い多孔質シリコン（ｐＳｉ（porous silicon））層が、２０％よりも大きく、６０％よりも小さい多孔率を有するｐＳｉ層ベースの構造を用いて３０００オームｃｍよりも大きい高い抵抗率を有する改善されたＲＦ性能を実証した。しかし、高い多孔率は熱伝導率をさらに低下させ（例えば、２０％よりも大きい多孔率は熱伝導率を２０％よりも大きく低減し得る）、これはデバイスの熱的性能の激しい劣化をもたらし得る。加えて、酸化ケイ素（ＳｉＯ２）、この目的のための従来より知られる材料は、非常に低劣な熱伝導体である。具体的には、純粋シリコンは、温度に依存しておよそ１４２Ｗ／ｍＫの熱伝導率から出発するが、酸化ケイ素（ＳｉＯ２）の熱伝導率は、１Ｗ／ｍＫである空気の熱伝導率よりもかろうじて高い、わずかおよそ１．５Ｗ／ｍＫである。
概要
[0005] 本開示は半導体デバイスのための層状構造に関する。具体的には、層状構造は、出発材料層と、出発材料の上方の完全空乏多孔質層とを含む。このような構成によれば、層状構造は、劣化を低減しつつデバイスの熱的性能を改善する。
[0006] 実施形態によっては、層状構造は、シリコン基板などの、出発材料を含む。本実施形態の一態様によれば、出発材料の全て又は部分は、調整可能な電気特性を有する多孔質層を形成するように変換され得る。具体的には、多孔質層は、熱的特性の損失を最小限に抑えつつ層状構造の抵抗率を増大させるように調整され得る。したがって、多孔質層は、変換又は形成の間に、劣化を低減しつつ層状構造の熱的性能を改善するように調整され得る。
[0007] このような構成によれば、出発材料の抵抗率を注意深く調整することによって、出発材料の全て又は部分を、熱的特性の損失を最小限に抑えつつ優れた抵抗率性能を発揮することになる、１０，０００オームｃｍよりも大きい抵抗率、及び低い多孔率を有する層に変換することができる。本実施形態の態様によっては、層状構造は、熱伝導率が少なくとも３ワット／メートル・ケルビン（Ｗ／ｍ Ｋ）と等しくなるように調整される。
[0008] 実施形態によっては、出発材料の抵抗率を注意深く調整することによって、出発材料の全て又は部分を、高温において改善された性能（すなわち、動作中の抵抗率の損失がない）を発揮することになる増大したバンドギャップを有する完全空乏多孔質層に変換することができる。
[0009] 実施形態によっては、層状構造は、出発材料と、出発材料の上方の完全空乏多孔質層とを含む。本実施形態の一態様によれば、完全空乏多孔質層のバンドギャップは、出発材料のバンドギャップよりも大きくなるように調整される。
[0010] 実施形態によっては、完全空乏多孔質層は出発材料と元素的に同一である。
[0011] 実施形態によっては、層状構造はまた、完全空乏多孔質層の上方に形成されたエピタキシャル層を含み得る。
[0012] 実施形態によっては、エピタキシャル層は、シリコン、ＩｎＰ、ｃＲＥＯ、Ｍｏ、ＡｌＧａＩｎＮ、ＲＥ－ＩＩＩ－Ｎ、及び金属のうちの少なくとも１種を含む。
[0013] 実施形態によっては、出発材料は、変化する抵抗率の領域を含む。例えば、出発材料は、第１の抵抗率を有する出発材料の第１の領域及び第２の抵抗率を有する出発材料の第２の領域を有する、複数の領域を含み得る。第１の領域の第１の抵抗率は第２の領域の第２の抵抗率とは異なり得る。加えて、又は代替的に、層状構造は、出発材料の第１の領域の上方の完全空乏多孔質層と、出発材料の第２の領域の上方の不完全空乏多孔質層とを含み得る。
[0014] 実施形態によっては、層状構造を形成する方法が提供される。例えば、本方法は、出発材料から完全空乏多孔質層を形成することであって、完全空乏多孔質層が、出発材料の第２のバンドギャップよりも大きい完全空乏多孔質層の第１のバンドギャップを有する、形成することを含む。
図面の簡単な説明
[0015] 本開示が、１つ以上の様々な実施形態に応じて、添付の図面を参照して詳細に説明される。図面は例示の目的のためにのみ提供されており、単に典型的又は例示的な実施形態を図示するにすぎない。これらの図面は、本明細書において開示されるコンセプトの理解を促進するために提供されており、これらのコンセプトの広さ、範囲、又は適用性の限定と考えられてはならない。説明を明確にし、容易にするために、これらの図面は必ずしも原寸に比例して作成されていないことに留意されたい。
[0016]図１は、本開示のいくつかの実施形態に係る、出発材料の上方に形成された完全空乏多孔質層を有する層状構造の一例を示す。 [0017]図２は、本開示のいくつかの実施形態に係る、完全空乏多孔質層の抵抗率が１０，０００オームｃｍよりも大きい、出発材料の上方に形成された完全空乏多孔質層を有する層状構造の一例を示す。 [0018]図３は、本開示のいくつかの実施形態に係る、図２に示される構造と同様の層状構造のための表面抵抗率対深さの図を示す。 [0019]図４は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0019]図５は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0019]図６は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0019]図７は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0019]図８は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0019]図９は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。 [0020]図１０は、本開示のいくつかの実施形態に係る、少なくとも２つの異なる多孔率の完全空乏多孔質層を有する層状構造の様々な例を示す。 [0020]図１１は、本開示のいくつかの実施形態に係る、少なくとも２つの異なる多孔率の完全空乏多孔質層を有する層状構造の様々な例を示す。 [0020]図１２は、本開示のいくつかの実施形態に係る、少なくとも２つの異なる多孔率の完全空乏多孔質層を有する層状構造の様々な例を示す。 [0020]図１３は、本開示のいくつかの実施形態に係る、少なくとも２つの異なる多孔率の完全空乏多孔質層を有する層状構造の様々な例を示す。 [0021]図１４は、本開示のいくつかの実施形態に係る、出発材料の上方に形成された周期的交互下位層を有する完全空乏多孔質層を含む層状構造の一例を示す。 [0022]図１５は、本開示のいくつかの実施形態に係る、図１４に示される構造と同様の層状構造の多孔率対深さの図を示す。 [0023]図１６は、本開示のいくつかの実施形態に係る、基板の上方に形成された周期的交互下位層を有する完全空乏多孔質層を有する層状構造の画像を示す。 [0024]図１７は、本開示のいくつかの実施形態に係る、図１６に示される構造と同様の層状構造のための表面抵抗率対深さの図を示す。 [0025]図１８は、本開示のいくつかの実施形態に係る、完全空乏多孔質層の上に成長させられたエピタキシャル層を有する層状構造の様々な例を示す。 [0025]図１９は、本開示のいくつかの実施形態に係る、完全空乏多孔質層の上に成長させられたエピタキシャル層を有する層状構造の様々な例を示す。 [0025]図２０は、本開示のいくつかの実施形態に係る、完全空乏多孔質層の上に成長させられたエピタキシャル層を有する層状構造の様々な例を示す。 [0025]図２１は、本開示のいくつかの実施形態に係る、完全空乏多孔質層の上に成長させられたエピタキシャル層を有する層状構造の様々な例を示す。 [0026]図２２は、本開示のいくつかの実施形態に係る、図１に示される構造と同様の層状構造の様々な例及びシリコン基準のための異なる熱伝導率を表す実験データの図を示す。 [0027]図２３は、本開示のいくつかの実施形態に係る、バンドギャップＥｇ１及びＥｇ２を有する図１に示される構造と同様の層状構造のフォトルミネッセンス対エネルギーの図を示す。 [0028]図２４は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造の様々な例のＸ線回折の図を示す。 [0028]図２５は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造の様々な例のＸ線回折の図を示す。 [0029]図２６は、本開示のいくつかの実施形態に係る、追加の多孔質層を含む出発材料の上方の完全空乏多孔質層を有する層状構造の一例を示す。 [0030]図２７は、本開示のいくつかの実施形態に係る、図２６に示される構造と同様の層状構造の追加の多孔質層の様々な例を示す。 [0030]図２８は、本開示のいくつかの実施形態に係る、図２６に示される構造と同様の層状構造の追加の多孔質層の様々な例を示す。 [0031]図２９は、層状構造の従来より知られる構成の一例を示す。 [0032]図３０は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造の一例を示す。 [0033]図３１は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造、及び層状構造の上方のＲＦスイッチデバイスの一例を示す。 [0034]図３２は、本開示のいくつかの実施形態に係る、従来より知られる構造と比べた層状構造の２次高調波歪みの図を示す。 [0035]図３３は、本開示のいくつかの実施形態に係る、層状構造の２次高調波歪みの図を示す。 [0036]図３４は、本開示のいくつかの実施形態に係る、無線周波数スイッチのための最大２０ＧＨｚまでの周波数のための伝送損失の図を示す。 [0037]図３５は、本開示のいくつかの実施形態に係る、無線周波数スイッチのための最大２０ＧＨｚまでの周波数のための特性インピーダンスの図を示す。 [0038]図３６は、本開示のいくつかの実施形態に係る、図１に示される構造と同様の層状構造のための異なる動作温度における２次高調波歪みの図を示す。 [0039]図３７は、本開示のいくつかの実施形態に係る、層状構造の様々な例のための実効誘電率対周波数の図を示す。 [0040]図３８は、本開示のいくつかの実施形態に係る、音響デバイスを有する完全空乏多孔質層を含む層状構造の一例を示す。 [0041]図３９は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造を作製するための例示的なプロセスのフロー図である。 [0042]図４０は、本開示のいくつかの実施形態に係る、出発材料層を有する層状構造を作製し、エピタキシャル層を形成するための例示的なプロセスのフロー図である。
詳細な説明
[0043] 本開示は、混合された音響、光子、及び電子デバイスが同じプラットフォーム上に集積されることを可能にする層状構造に関する。例えば、層状構造は、出発材料、及び出発材料の上方の完全空乏多孔質層を用い、完全空乏多孔質層は、熱伝導率損失を最小限に抑えつつ１０，０００オームｃｍよりも大きい抵抗率を有するように調整される。例えば、完全空乏多孔質層は、出発材料のバンドギャップよりも大きいバンドギャップを有し、その一方で、また、出発材料と元素的に同一でもある。層状構造は、熱的特性の損失を最小限に抑えつつ層状構造の抵抗率を改善するように調整された完全空乏多孔質層を含む。このような構成は、層状構造が、層状構造の劣化を低減しつつ熱的特性の損失を最小限に抑えることを可能にする。このように、混合された音響、光子、及び電子デバイスを層状構造内に集積することができる。
[0044] 実施形態によっては、層状構造は、出発材料から完全空乏多孔質層を形成することによって形成され得る。
[0045] 実施形態によっては、出発材料の全て又は部分は、調整可能な電気特性を有する多孔質層を形成するように変換され得る。多孔質層は、変換又は形成の間に、熱的性能を維持し、層状構造の劣化を低減しつつ層状構造の抵抗率を改善するように調整され得る。
[0046] 図１は、本明細書において説明される一実施形態に係る、完全空乏多孔質層を有する層状構造の一例を示す。層状構造１００は出発材料層１０２を含み得、その上に完全空乏多孔質層１０４が形成されている。本実施形態の一態様によれば、層状構造は、完全空乏多孔質層の第１のバンドギャップＥｇ１及び出発材料の第２のバンドギャップＥｇ２を含む。完全空乏多孔質層のバンドギャップ（Ｅｇ１）と出発材料のバンドギャップ（Ｅｇ２）との間の関係は次式を満足する：Ｅｇ１＞Ｅｇ２。別の言い方をすれば、完全空乏多孔質層の第１のバンドギャップＥｇ１は出発材料の第２のバンドギャップＥｇ２よりも大きい。
[0047] 実施形態によっては、完全空乏多孔質層は出発材料と元素的に同一である。すなわち、出発材料内の化学元素は層状構造の完全空乏多孔質層内の化学元素と同一である。
[0048] 出発材料層１０２の上方の完全空乏多孔質層１０４を有する層状構造を形成するプロセスの間に、多数の細孔を含み、細孔の各々がその周りに、全ての自由キャリアが除去された領域を有する層が出発材料の上に形成される。このような細孔は、電解電流を、出発材料を通してカソードからアノードへ流すことによって形成される。このようなプロセスは５～５０ｍＡ／ｃｍ２の電流密度を採用し、エッチング継続時間はおよそ１０秒～１５分間である。電解電流を出発材料に流した後に、完全空乏多孔質層が出発材料の上方に形成される。層状構造を形成するプロセスにおいて、完全空乏多孔質層は、層内に形成される細孔の数を最小限に抑えることによって層状構造の熱伝導率の損失を最小限に抑えつつ、形成された完全空乏多孔質層が、１０，０００オームｃｍよりも大きい抵抗率を有し得るように調整される。
[0049] いくつかの実施形態によれば、層状構造は、０．１～１０オームｃｍの範囲内の抵抗率を有する出発材料を採用することによって調整され得、これにより、出発材料の全て又は部分を、元の出発材料の熱伝導率の損失を最小限に抑えつつ優れた抵抗率性能を発揮する高い抵抗率及び低い多孔率を有する完全空乏多孔質層に変換することができる。本実施形態の態様によっては、層状構造の熱伝導率は少なくとも３ワット／メートル・ケルビン（Ｗ／ｍＫ）と等しい。
[0050] このような構成によれば、出発材料の抵抗率を注意深く調整することによって、出発材料の全て又は部分を、層状構造の誘電率を改善しつつ優れた性能を発揮することになる、１０，０００オームｃｍよりも大きい抵抗率、及び低い多孔率を有する層に変換することができる。本実施形態の態様によっては、層状構造のための誘電率は、図３７に示されるように、およそ２～４ファラッド／メートルの範囲内にある。
[0051] 別の実施形態によれば、完全空乏多孔質層は、１０～２０μｍの厚さ、及び１０，０００オームｃｍよりも大きい抵抗率を有する。
[0052] 図２は、本明細書において説明される一実施形態に係る、完全空乏多孔質層を有する層状構造２００の一例を示す。層状構造２００は出発材料層２０２を含み得、その上に完全空乏多孔質層２０４が形成されている。本実施形態の一態様によれば、層状構造は、完全空乏多孔質層２０４の第１のバンドギャップＥｇ１及び出発材料２０２の第２のバンドギャップＥｇ２を含む。完全空乏多孔質層２０４及び出発材料２０２のバンドギャップの間の関係は、式、Ｅｇ１＞Ｅｇ２を満足する。別の言い方をすれば、完全空乏多孔質層２０４の第１のバンドギャップＥｇ１は出発材料１０２の第２のバンドギャップＥｇ２よりも大きい。完全空乏多孔質層２０４は１０～２０μｍの厚さを有する。
[0053] 図３は、本明細書において説明される実施形態に係る、図２に示される層状構造のための表面抵抗率対深さの図を示す。図３に示される図には、完全空乏多孔質層を有する層状構造の表面抵抗率が層状構造の深さに対してプロットされている。完全空乏多孔質層を有する層状構造において、表面抵抗率は０．１μｍの厚さと２６μｍの厚さとの間で１００００オームｃｍよりも大きい。層状構造は、０．１～１０オームｃｍの抵抗率を有する出発材料２０２が、１００００オームｃｍよりも大きい表面抵抗率を有する完全空乏多孔質層２０４に変換されるように調整され得る。上述の構成は、熱伝導率の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率の増大を可能にし、改善されたデバイスを促進する。
[0054] いくつかの実施形態によれば、様々な出発材料が層状構造内で用いられ得る。
[0055] 図４～図９は、本明細書において説明される実施形態に係る、完全空乏多孔質層を様々な出発材料と共に有する層状構造の様々な例を示す。図４に示される例では、０．１～１０オームｃｍの抵抗率を有する出発材料３０２が採用され、完全空乏多孔質層３０４が出発材料３０２の上方に形成されている。０．１～１０オームｃｍの抵抗率を有する出発材料を利用することは、層状構造を製作する効率的で費用効果の高い仕方を可能にする。
[0056] 図５に示される例では、出発材料３０２は出発材料の複数の下位層を含むことができる。出発材料は、第１の抵抗率Ｒｓｈ１を有する出発材料の第１の下位層３０２ａ、及び第１の下位層３０２ａの上方の第２の抵抗率Ｒｓｈ２を有する出発材料の第２の下位層３０２ｂを含む。さらに、この構成の一態様によれば、出発材料３０２は、鉛直に積層された、第２の下位層３０２ｂと第ｎの下位層３０２ｎとの間の複数の下位層を含み得る。ここで、ｎは整数を表す。第ｎの下位層３０２ｎはＲｓｈｎの抵抗率によって特徴付けられ得る。層状構造は出発材料層３０２と完全空乏多孔質層３０４との間の界面を有し得る。この界面は出発材料３０２の第ｎの下位層３０２ｎと隣接層（図示せず）との間にあり得る。出発材料３０２と完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0057] 図６に示される例では、出発材料３０２は出発材料の複数の下位層を含むことができる。出発材料は、第１の抵抗率Ｒｓｈ１を有する出発材料の第１の下位層３０２ａ、及び第１の下位層３０２ａの上方に鉛直に積層された第２の抵抗率Ｒｓｈ２を有する出発材料の第２の下位層３０２ｂを含む。さらに、この構成の一態様によれば、出発材料３０２は、第３の抵抗率Ｒｓｈ３を有する第３の下位層３０２ｃを含み得る。第３の下位層３０２ｃは第２の下位層３０２ｂ内に配設であり、第３の下位層３０２ｃの表面は第２の下位層３０２ｂの表面に配設されている。第３の下位層３０２ｃは完全空乏多孔質層１０４との界面を有し得る。この界面は出発材料３０２ｃと隣接層（図示せず）との間にあり得る。出発材料３０２ｃと完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0058] 図７に示される例では、出発材料３０２ｄはシリコン基板である。層状構造３００Ｅは出発材料層３０２ｄと完全空乏多孔質層３０４との間の界面を有し得る。この界面は出発材料と隣接層（図示せず）との間にあり得る。出発材料３０２と完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0059] 図８に示される例では、出発材料３０２ｅはシリコン基板を含み得る。シリコン基板は、＜１１０＞又は＜１００＞などの、特定の結晶方位を含み得る。層状構造３００Ｅは、＜１００＞方位と＜１１０＞方位との間の結晶方位の急回転となる層の間の界面を有し得る。代替的に、層状構造は、＜１００＞方位を有するシリコン基板３０２ｅ、及びシリコン基板３０２ｅの上方に形成された＜１００＞方位を有する完全空乏多孔質層３０４を含む層の間の界面を有し得る。この界面はシリコン基板３０２ｅと隣接層（図示せず）との間にあり得る。この界面はシリコン基板３０２ｅと完全空乏多孔質層３０４との間にあり得る。シリコン基板３０２ｅと完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0060] 図９に示される例では、出発材料３０２ｆはＩＩＩ－Ｖ族合金を含み得る。ＩＩＩ－Ｖ族合金は、＜１１０＞又は＜１００＞などの、特定の方位を含み得る。層状構造３００Ｆは、＜１００＞方位と＜１１０＞方位との間の結晶方位の急回転となる層の間の界面を有し得る。代替的に、層状構造は、＜１００＞方位を有するＩＩＩ－Ｖ族合金３０２ｆ、及びＩＩＩ－Ｖ族合金３０２ｆの上方に形成された＜１００＞方位を有する完全空乏多孔質層３０４を含む層の間の界面を有し得る。この界面はＩＩＩ－Ｖ族合金３０２ｆと隣接層（図示せず）との間にあり得る。この界面はＩＩＩ－Ｖ族合金３０２ｆと完全空乏多孔質層３０４との間にあり得る。ＩＩＩ－Ｖ族合金３０２ｆと完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0061] 別の実施形態によれば、完全空乏多孔質層は周期的交互下位層の下位層を含み得る。周期的交互下位層は、２つ以上の多孔率を有する下位層を含み得る。実施形態によっては、２つの交互の多孔率は第１の多孔率及び第２の多孔率であり得る。実施形態によっては、２つの交互の多孔率は高い多孔率及び低い多孔率であり得る。本実施形態の別の態様、完全空乏多孔質層は３つ以上の下位層を含み得、各下位層は異なる多孔率を有する。このような構成によれば、異なる多孔率を有する下位層は出発材料の上方に鉛直に積層され得、多孔率は完全空乏多孔質層の一方の端部から完全空乏多孔質層の反対端部へ徐々に増大する。
[0062] 図１０～図１３は、本明細書において説明される実施形態に係る、少なくとも２つの異なる多孔率の完全空乏多孔質層を有する層状構造の様々な例を示す。図１０に示される例では、完全空乏多孔質層は、出発材料４０２の上方の、第１の多孔率Ｐ１を有する完全空乏多孔質層の第１の下位層４０４ａ、及び完全空乏多孔質層４０４の第１の下位層の上方に鉛直に積層された第２の多孔率Ｐ２を有する完全空乏多孔質層４０４の第２の下位層４０４ｂを含む。
[0063] 図１１に示される例では、完全空乏多孔質層は、出発材料４０２の上方の第１の領域を覆う、第１の多孔率Ｐ１を有する完全空乏多孔質層の第１の下位層４０４ａ、及び出発材料４０２の上方の第２の領域を覆う第２の多孔率Ｐ２を有する完全空乏多孔質層４０４の第２の下位層４０４ｂを含む。本実施形態のこの構成によれば、第１の下位層及び第２の下位層は互いに隣接しており、第１の下位層と第２の下位層との間の界面を含み得る。本実施形態の別の態様によれば、遷移層の役割を果たす、第１の下位層と第２の下位層との間の層が存在し得る。
[0064] 図１２に示される例では、完全空乏多孔質層は、出発材料４０２の上方の第１の領域を覆う、第１の多孔率Ｐ１を有する完全空乏多孔質層の第１の下位層４０４ａ、及び出発材料４０２の上方の第２の領域を覆う第２の多孔率Ｐ２を有する完全空乏多孔質層４０４の第２の下位層４０４ｂを含む。第１の下位層４０４ａ及び第２の下位層４０４ｂは、出発材料４０２の上方に、水平方向に互いに隣接するように配設されている。本実施形態のこの構成によれば、第１の下位層及び第２の下位層は互いに隣接しており、第１の下位層と第２の下位層との間の界面を含み得る。本実施形態の別の態様によれば、遷移層の役割を果たす、第１の下位層と第２の下位層との間の層が存在し得る。
[0065] 図１３に示される例では、層状構造は、種々の領域を有する最上層を含む。最上層は、一方の側の完全空乏多孔質層、及び完全空乏多孔質層に隣接した空乏化されていない出発材料層４０２を含む。例えば、最上層は、層状構造の一方の側の完全空乏多孔質層４０４、完全空乏多孔質層に隣接した出発材料層４０２、及び最上層の別の側の完全空乏多孔質層を含む。本実施形態のこの構成によれば、第１の下位層及び第２の下位層は互いに隣接しており、第１の下位層と第２の下位層との間の界面を含み得る。本実施形態の別の態様によれば、遷移層の役割を果たす、第１の下位層と第２の下位層との間の層が存在し得る。
[0066] 図１４は、出発材料５０２の上方に形成された周期的交互下位層（５０４ａ及び５０４ｂ）を有する完全空乏多孔質層５０４を含む層状構造５００の一例を示す。周期的交互下位層は出発材料層５０２の上方に鉛直に積層されており、完全に空乏化されている。周期的交互下位層５０４は、出発材料５０２の上方に配設された第１の多孔率５０４ａを有する下位層、第１の多孔率５０４ａを有する下位層の上方の第２の多孔率５０４ｂを有する下位層を含む複数の下位層を含み得る。実施形態のこの構成によれば、第１の多孔率を有する下位層及び第２の多孔率を有する下位層がｎ回にわたって繰り返すことができる。実施形態によっては、完全空乏多孔質層５０４は、周期的交互下位層である１０～２０個の下位層を含み得る。層状構造５００は、完全空乏多孔質層５０４の周期的交互下位層を変更することによって調整され得、これは、層状構造５００の熱伝導率の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率の増大をもたらし、改善されたデバイスを促進する。
[0067] 上述の図４～図１４は本開示の原理の単なる例示にすぎず、本開示の範囲から逸脱することなく様々な変更が当業者によってなされ得る。上述された実施形態は、限定ではなく、例示の目的のために提示されている。例えば、出発材料層及び完全空乏多孔質層の任意の組み合わせが、本開示に係る層状構造内で用いられ得る。例によっては、図４の出発材料は図１３の完全空乏多孔質層の構成と組み合わせて用いられ得る。このような構成によれば、層状構造は完全空乏層と不完全空乏層とを含む。別の例では、図８の出発材料は図１１の完全空乏多孔質層と組み合わせて用いられ得る。このような構成によれば、シリコーン基板の結晶方位は、完全空乏多孔質層が、層状構造の熱的性能の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率が増大させられ、格別の性能をもたらす様態で生ずることを可能にし得る。
[0068] 図１５は、本明細書において説明される実施形態に係る、図１４に示される構造と同様の層状構造のための多孔率対深さの図を示す。図１５に示される図には、層状構造の多孔率が層状構造の深さに対してプロットされている。層状構造内において、完全空乏多孔質層５０４については、完全空乏多孔質層５０４の表面から出発し、完全空乏多孔質層５０４と出発材料５０２との間の界面に至るまで、周期的に交互になった多孔率が観察され、出発材料については、多孔率が観察されない。
[0069] 図１６は、本明細書において説明される実施形態に係る、基板の上方に形成された周期的交互下位層を有する完全空乏多孔質層を有する層状構造の画像を示す。図１６に示される画像において、完全空乏多孔質層は、基板（出発材料）の上方の交互の多孔率を有する周期的交互下位層を含む。
[0070] 実施形態によっては、完全空乏多孔質層は、鉛直に積層された複数の下位層を含み得る。本実施形態の態様によっては、複数の下位層は段階的多孔率を含み得、これにより、高い多孔率を有する下位層が完全空乏多孔質層の表面に配設され、より低い多孔率を有する下位層が完全空乏多孔質層及び出発材料の界面に配設されている。
[0071] 実施形態によっては、完全空乏多孔質層は、鉛直に積層された複数の下位層を含み得る。本実施形態の態様によっては、複数の下位層は段階的多孔率を含み得る。段階的多孔率は、完全空乏多孔質層の一方の端部における低い多孔率を有する下位層、及び完全空乏多孔質層の反対端部における高い多孔率を有する下位層を含み得る。別の実施形態によれば、高い多孔率を有する下位層は完全空乏多孔質層及び出発材料の界面に配設され得、低い多孔率を有する下位層は完全空乏多孔質層の表面に配設され得る。
[0072] 図１７は、本明細書において説明される実施形態に係る、図１６に示される構造と同様の層状構造のための表面抵抗率対深さの図を示す。図１７に示される図には、完全空乏多孔質層を有する層状構造の表面抵抗率が層状構造の深さに対してプロットされている。完全空乏多孔質層を有する層状構造において、表面抵抗率は、表１に示されるように、０．１μｍの厚さと５．１６μｍの厚さとの間で１００００オームｃｍよりも大きい。層状構造は、０．１～１０オームｃｍの抵抗率を有する出発材料が、１００００オームｃｍよりも大きい表面抵抗率を有する完全空乏多孔質層に変換されるように調整され得る。上述の構成は、熱伝導率の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率の増大を可能にし、改善されたデバイスを促進する。
Figure 2022541172000002
[0073] 表１に示されるように、層状構造の表面抵抗率は、０．０μｍの深さ（例えば、層状構造の表面）から５．１６μｍの深さまで１００００オームｃｍよりも大きい。例えば、層状構造は完全に空乏化されており、０．０μｍの深さ（例えば、層状構造の表面）から５．１６μｍの深さまで２００００オームｃｍよりも大きい表面抵抗率をもたらし得る。
[0074] 上述の実施形態によれば、層状構造は、熱伝導率の損失を最小限に抑えて得ることができ、その一方で、抵抗は指数関数的に増大させられる。本明細書において説明されるとおりの層状構造は、電気的及び熱的特性を調節するように調整され得る。具体的には、層状構造の熱伝導率は少なくとも３Ｗ／ｍ－Ｋと等しい。
[0075] 加えて、又は代替として、いくつかの実施形態によれば、完全空乏多孔質層は１つの結晶学的方向に沿って出発材料と格子整合し得るが、第２の結晶学的方向に沿って不整合であり得る。それゆえ、層状構造全体にわたって、完全空乏多孔質層と出発材料層との間の格子歪みが完全空乏多孔質層と出発材料層との間の界面を通じて低減される。
[0076] 実施形態によっては、周期的交互下位層は音響反射器を形成し得る。実施形態によっては、周期的交互下位層はコヒーレントフォノン構造を形成し得る。
[0077] いくつかの実施形態によれば、層状構造は、完全空乏多孔質層の上方に配設されたエピタキシャル層を含み得る。いくつかの実施形態によれば、出発材料層はシリコン基板を含み得、完全空乏多孔質層が出発材料層の上方に形成される。出発材料層及び完全空乏多孔質層は元素的に同一である。エピタキシャル層が完全空乏多孔質層の上方に形成され得る。いくつかの実施形態によれば、層状構造は、シリコン出発材料層と、シリコン出発材料層と元素的に同一である完全空乏多孔質層と、完全空乏多孔質層の上方に形成されたエピタキシャル層とを含む。
[0078] 図１８～図２１は、本明細書において説明される実施形態に係る、完全空乏多孔質層の上方に形成されたエピタキシャル層を有する層状構造の様々な例を示す。図１８に示される例では、層状構造７００Ａは、出発材料層７０２と、出発材料の上方の完全空乏多孔質層７０４と、完全空乏多孔質層７０４の上方のエピタキシャル層７０６とを含む。
[0079] 図１９に示される例では、層状構造７００Ｂは、出発材料層７０２と、出発材料層７０２の上方に形成された完全空乏多孔質層７０４と、完全空乏多孔質層７０４の上方のシリコン半導体層７０６とを含む。例えば、層状構造７００Ｂにおいて、完全空乏多孔質層の上方に形成されたエピタキシャル層はシリコン半導体層７０６である。実施形態によっては、層構造は、シリコン基板を含む出発材料と、シリコン層を含むエピタキシャル層とを含み得る。完全空乏多孔質層は、下部下位層としてのシリコン基板、下部下位層とシリコン基板の上部下位層との間に挟まれた完全空乏シリコン層を含み得、上部下位層は、完全空乏多孔質層を表面シールすることによって形成される。本実施形態によれば、半導体デバイスが完全空乏多孔質層の上方にエピタキシャルに成長させられ得る。実施形態によっては、エピタキシャル層はシリコン半導体層である。別の実施形態によれば、エピタキシャル層は、以下のＩｎＰ、ｃＲＥＯ、ＡｌＧａＩｎＮ、及びＲＥ－ＩＩＩ－Ｎ化合物のうちの１種以上を含む層である。実施形態によっては、半導体層は、シリコン、並びに以下のＩｎＰ、ｃＲＥＯ、Ｍｏ、ＡｌＧａＩｎＮ、ＲＥ－ＩＩＩ－Ｎ化合物、及び他の金属化合物のうちの１種以上を含む。このような構成によれば、層状構造は、完全空乏多孔質層の抵抗率を増大させつつ、出発材料の熱的特性を維持することができ、改善された半導体デバイスを促進する。
[0080] 図２０に示される例では、層状構造７００Ｃは、出発材料層７０２と、出発材料の上方の完全空乏多孔質層７０４と、完全空乏多孔質層７０４の上方に形成された遷移層７１２と、遷移エピタキシャル層７１２の上方に形成されたエピタキシャル層７０６とを含む。遷移エピタキシャル層７１２は、完全空乏多孔質層の表面シールをもたらすシリコン基板であり得る。代替的に、遷移エピタキシャル層７１２は完全空乏多孔質層とエピタキシャル層７０６との間の絶縁層であることができる。このような構成によれば、層状構造は、完全空乏多孔質層の抵抗率を増大させつつ、出発材料の熱的特性を維持することができ、改善された半導体デバイスを促進する。
[0081] 図２１に示される例では、層状構造７００Ｄは、出発材料層７０２と、出発材料層の上方のドーピング層７１４と、ドーピング層の上方の完全空乏多孔質層７０４と、完全空乏多孔質層７０４の上方に形成された遷移エピタキシャル層７１２と、完全空乏多孔質層７０４の上方のエピタキシャル層７０６とを含む。
[0082] 実施形態によっては、出発材料は、０．１～１０オームｃｍの抵抗率を有するシリコン基板であり得る。このような基板を利用することは、層状構造を製作する効率的で費用効果の高い仕方を可能にする。ドーピング層７１４は、層状構造の調整を可能にし、追加の熱絶縁を層状構造に全体的にもたらすための、変化するシリコンドーピング濃度を含む。完全空乏多孔質層７０４は５％～６０％の範囲内の多孔率を含み得る。完全空乏多孔質層は１～５０μｍの範囲内の厚さを有し得る。遷移エピタキシャル層７１２は、完全空乏多孔質層７０４の表面シールをもたらすシリコン基板であり得る。代替的に、遷移エピタキシャル層７１２は、完全空乏多孔質層７０４と、遷移エピタキシャル層７１２の上方に形成されたエピタキシャル層との間の絶縁層であることができる。遷移エピタキシャル層７１２は１０ｎｍよりもの小さい厚さを有し得る。エピタキシャル層７０６は１ｎｍ～１０，０００ｎｍの範囲内の厚さを有し得る。このような構成によれば、層状構造は、完全空乏多孔質層の抵抗率を増大させつつ、出発材料７０２の熱的特性を維持することができ、改善されたデバイスを促進する。さらに、この構成は、層状構造が、１０，０００オームｃｍよりも大きい抵抗率を有するデバイスの熱絶縁の損失に起因する劣化を回避することを可能にする。
[0083] 図２２は、本明細書において説明される実施形態に係る、図１に示される構造と同様の層状構造のための様々な例及びシリコン基準のための異なる熱伝導率を表す実験データの図を示す。図２２に示される図には、純粋シリコン、多孔質シリコン、及び完全空乏シリコンのための熱伝導率が経時的にプロットされている。図２２に示されるように、純粋シリコンは、温度に依存しておよそ１４２Ｗ／ｍ Ｋの熱伝導率から出発し、その一方で、多孔質ケイ酸塩（ｐＳｉ）はおよそ１．５Ｗ／ｍ Ｋである。本開示の改善によれば、完全空乏多孔質層は３Ｗ／ｍ Ｋの熱伝導率を呈する。上述の構成は、熱伝導率の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率の増大を可能にし、改善されたデバイスを促進する。
[0084] 図２３は、本明細書において説明される実施形態に係る、図１に示される構造と同様の層状構造のためのフォトルミネッセンス対エネルギーの図を示す。図２３に示される図には、本開示の実施形態によって例示されるとおりの、エネルギーの増大に伴う層状構造のためのフォトルミネッセンスが示されている。上述の構成は、熱伝導率の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率の増大を可能にし、改善されたデバイスを促進する。
[0085] 図２４及び図２５は、本明細書において説明される実施形態に係る、完全空乏多孔質層を有する層状構造のための様々な例のＸ線回折の図を示す。
[0086] 図２６～図２８は、本明細書において説明される実施形態に係る、出発材料の２つの層の間に挟まれた多孔質層を有する層状構造の様々な例を示す。図２６に示される例では、層状構造１１００は、出発材料層１１０２と、出発材料の上方の多孔質材料層１１０１と、多孔質材料層１１０１の上方の出発材料の第２の層１１０２と、出発材料の第２の層の上方の完全空乏多孔質層１１０４とを含む。
[0087] 図２７に示される例では、出発材料１１０２の上方の多孔質材料層１１０１が、種々の下位層を有するように示されている。多孔質材料層１１０１は複数の下位層を含み得る。複数の下位層は高及び低多孔質分布ブラッグ反射器（ＤＢＲ（distributed Bragg reflector））であり得る。実施形態によっては、複数の下位層は、出発材料の間で前後に交互になった第１の多孔率１１０１ａ及び第２の多孔率１１０１ｂを含み得る。このような構成によれば、層状構造は、完全空乏多孔質層の抵抗率を増大させつつ、出発材料の熱的特性を維持することができ、改善された半導体デバイスを促進する。
[0088] 図２８に示される例では、出発材料の２つの層の間に挟まれた多孔質材料層１１０１はウェハ劈開のために用いられ得る。このような構成では、多孔質材料層は、より低い多孔率を有する下位層との間に挟まれた埋め込み高多孔質層を含み得る。このような構成によれば、層状構造は、完全空乏多孔質層の抵抗率を増大させつつ、出発材料の熱的特性を維持することができ、改善されたデバイスを促進する。
[0089] 実施形態によっては、層状構造は無線周波数（ＲＦ）スイッチ構造の層である。
[0090] 実施形態によっては、層状構造は集積受動デバイスの層である。
[0091] 実施形態によっては、層状構造は無線周波数（ＲＦ）フィルタの層である。
[0092] 図２９は、層状構造のための従来より知られる構成の一例を示す。図２９に示される例では、構造は、結晶方位（１００）を有するシリコン層１２０２と、ポリシリコン層１２０４と、遷移層（ＢＯＸ）１２０６と、遷移層１２０６の上方の結晶方位（１００）を有するシリコン層１２０８とを含む。加えて、デバイス１２１０がシリコン層１２０８の上方に配設され得る。このような構成によれば、デバイス１２１０は、この構成に基づくと、ポリシリコン層１２０４を貫いて基板層内へ滲出する無線周波数力線１２１２を作り出し得る。この構成は著しい効率損失を生じさせる。
[0093] 他方で、完全空乏多孔質層を採用した構成は格別の表面抵抗率特性を呈し、基板層への無線周波数滲出を低減する。例えば、図３０に示されるように、本明細書において説明される実施形態に係る、完全空乏多孔質層を有する層状構造の一例。図３０に示される層状構造は、結晶方位（１００）を有するシリコン層１３０２ａと、完全空乏多孔質層１３０４ａと、完全空乏多孔質層１３０４ａの上方の結晶方位（１００）を有するシリコン層１３０６ａとを含む。加えて、デバイス１３０８ａがシリコン層１３０６ａの上方に配設され得る。完全空乏多孔質層を採用したこのような構成は格別の表面抵抗率特性を呈し、基板層への無線周波数滲出を低減する。
[0094] 図３１は、本明細書において説明される実施形態に係る、完全空乏多孔質層を有する層状構造、及び層状構造の上方のＲＦスイッチデバイスの一例を示す。図３１に示される例では、パターニングされた金属が、完全空乏多孔質層の上方に形成された酸化物層の上方に配設されている。このようなパターニングされた金属はコプレーナ導波路又はクロストークデバイスの形態のものであり得る。
[0095] 図３２は、本明細書において説明される実施形態に係る、従来より知られる構造と比べた層状構造のための２次高調波歪みの図を示す。図３２に示される図において、プロセス２Ａ、プロセス３Ａ、３Ｂ及び４Ａは、完全空乏多孔質層を有する例示的な層状構造である。さらに、種々の結果から分かるように、層状構造は、熱的特性の損失を最小限に抑えつつ電気特性を改善するように調整され得る。
[0096] 図３３は、本明細書において説明される実施形態に係る、層状構造のための２次高調波歪みの図を示す。
[0097] 図３４は、本明細書において説明される実施形態に係る、無線周波数スイッチのための最大２０ＧＨｚまでの周波数のための特性伝送損失の図を示す。
[0098] 図３５は、本明細書において説明される実施形態に係る、無線周波数スイッチのための最大２０ＧＨｚまでの周波数のための特性インピーダンスの図を示す。
[0099] 図３６は、本明細書において説明される実施形態に係る、図１に示される構造と同様の層状構造のための異なる動作温度における２次高調波歪みの図を示す。具体的には、図は、２次高調波を高温における入力電力（Ｐｉｎ）の関数として示す。
[0100] 図３７は、本明細書において説明される実施形態に係る、層状構造のための様々な例のための実効誘電率対周波数の図を示す。具体的には、例えば、層状構造の実効誘電率は、最大２０ＧＨｚまでの周波数に対しておよそ２～４ファラッド／メートルの範囲内にある。
[0101] 図３８は、本明細書において説明される実施形態に係る、音響デバイスを有する完全空乏多孔質層を含む層状構造の一例。層状構造１８００は、完全空乏多孔質層１８０４が上に形成された出発材料層１８０２を含み得、音響デバイス１８１５が完全空乏多孔質層１８０４の上方に形成されている。このような構成によれば、音響信号１８１６の流れは音響デバイス１８１５から完全空乏多孔質層に向かって伝わる。他方で、電気の流れ１８１４は基板１８０２から完全空乏多孔質層１８０４に向かって伝わる。最後に、熱の流れ１８１８は音響デバイスから完全空乏多孔質層に向かって伝わり、基板へ至る。
[0102] 図３９は、本開示のいくつかの実施形態に係る、完全空乏多孔質層を有する層状構造を作製するための例示的なプロセスのフロー図である。プロセス１９００は、出発材料から完全空乏多孔質層を形成することを含み、完全空乏多孔質層の第１のバンドギャップは出発材料の第２のバンドギャップよりも大きい。完全空乏多孔質層は出発材料と元素的に同一である。
[0103] 実施形態によっては、１９０２において、層状構造を形成するために適したドライイン／ドライアウト多孔質シリコンツール内で、出発材料を準備する。基板は、窒化ガリウム、炭化ケイ素、サファイア、シリコンウェハ、又は所定の結晶方位を有する任意の他の好適な基板を含み得る。基板は、基板の抵抗率を調節するためにドープされ得る。実施形態によっては、基板は、範囲０．１～１０オームｃｍ内の抵抗率までホウ素をドープされた、シリコンウェハであり得る。１９０４において、出発材料を処理する。処理は、（５：２）の比を有するフッ化水素酸及び脱イオン水の混合物、並びに界面活性剤（１ｍｌ／ｌ）内で完了される。１９０６において、電解電流を、出発材料を通してカソードからアノードへ流すことによって、出発材料層の上部の完全空乏多孔質層の形成を遂行する。電解電流は、おおよそ、典型的には、１０秒～１５分間流される。多孔質形成プロセスのための電流密度は５～５０ｍＡ／ｃｍ２の範囲内にある。１９０８において、層の後工程によって完全空乏多孔質層を処理する。後工程は、層を乾燥させ、追加の層又はデバイスの適用に備えるためのシール層を設けることを含むことができる。
[0104] 図４０は、本開示のいくつかの実施形態に係る、出発材料層を有する層状構造を作製し、エピタキシャル層を形成するための例示的なプロセスのフロー図である。プロセス２０００は、出発材料から完全空乏多孔質層を形成することを含み、完全空乏多孔質層の第１のバンドギャップは出発材料の第２のバンドギャップよりも大きい。完全空乏多孔質層は出発材料と元素的に同一である。さらに、半導体層を完全空乏多孔質層の上方にエピタキシャルに成長させる。
[0105] 実施形態によっては、２００２において、層状構造を形成するために適したドライイン／ドライアウト多孔質シリコンツール内で、出発材料を準備する。基板は、窒化ガリウム、炭化ケイ素、サファイア、シリコンウェハ、又は所定の結晶方位を有する任意の他の好適な基板を含み得る。基板は、基板の抵抗率を調節するためにドープされ得る。実施形態によっては、基板は、範囲０．１～１０オームｃｍ内の抵抗率までホウ素をドープされた、シリコンウェハであり得る。２００４において、出発材料を処理する。処理は、（５：２）の比を有するフッ化水素酸及び脱イオン水の混合物、並びに界面活性剤（１ｍｌ／ｌ）内で完了される。２００６において、電解電流を、出発材料を通してカソードからアノードへ流すことによって、出発材料層の上部の完全空乏多孔質層の形成を遂行する。電解電流は、おおよそ、典型的には、１０秒～１５分間流される。多孔質形成プロセスのための電流密度は５～５０ｍＡ／ｃｍ２の範囲内にある。２００８において、層の後工程によって完全空乏多孔質層を処理する。後工程は、層を乾燥させ、追加の層又はデバイスの適用に備えるためのシール層を設けることを含むことができる。完全空乏多孔質層を処理した後に、２０１０において、エピタキシャル層を完全空乏多孔質層の上方に形成し得る。
[0106] 本明細書において説明される成長及び／又は堆積は、化学蒸着（ＣＶＤ（chemical vapor deposition））、有機金属化学蒸着（ＭＯＣＶＤ（metalorganic chemical vapor deposition））、有機金属気相エピタキシ（ＯＭＶＰＥ（organometallic vapor phase epitaxy））、原子層堆積（ＡＬＤ（atomic layer deposition））、分子線エピタキシ（ＭＢＥ（molecular beam epitaxy））、ハライド気相エピタキシ（ＨＶＰＥ（halide vapor phase epitaxy））、パルスレーザ堆積（ＰＬＤ（pulsed laser deposition））、及び／又は物理蒸着（ＰＶＤ（physical vapor deposition））のうちの１つ以上を用いて遂行され得る。
[0107] 本明細書において説明されるように、層は、表面を覆う材料の実質的に均一な厚さを意味する。層は、連続的であるか、又は不連続であるか（すなわち、材料の領域の間の間隙を有する）のどちらかであることができる。例えば、層は表面を完全に、若しくは部分的に覆うか、又は層を集合的に規定する、個別の領域（すなわち、選択領域エピタキシを用いて形成された領域）に区分化され得る。
[0108] 「モノリシックに集積される（Monolithically-integrated）」は、「典型的には、表面上に配設された層を堆積させることによって、基板の表面上に形成される」を意味する。
[0109] 「～上に配設されている（disposed on）」は、基礎をなす材料又は層「上に存在する（exist on）」又は「の上方にある（over）」を意味する。この層は、好適な表面を確実にするために必要な、遷移層などの、中間層を含み得る。例えば、材料が、「～上に配設されている」又は「基板の上方にある」と説明される場合には、これは、（１）材料が基板と密着しているか、又は（２）材料が、基板上に存在する１つ以上の遷移層と接触しているかのどちらかを意味することができる。
[0110] 単結晶は、実質的に１種類のみの単位胞を含む結晶構造を意味する。しかし、単結晶層は、積層欠陥、転位、又は他の一般に生じる結晶欠陥などの、いくつかの結晶欠陥を呈し得る。
[0111] シングルドメインは、単位胞の実質的に１つの構造のみ及び単位胞の実質的に１つの方位のみを含む結晶構造を意味する。換言すれば、シングルドメイン結晶は双晶化又は逆位相ドメインを呈しない。
[0112] 単相は、単結晶及びシングルドメインの両方である結晶構造を意味する。
[0113] 基板は、堆積層が上に形成される材料を意味する。例示的な基板としては、限定するものではないが：ウェハが単結晶材料の一様な厚さを有する、バルク窒化ガリウムウェハ、バルク炭化ケイ素ウェハ、バルクサファイアウェハ、バルクゲルマニウムウェハ、バルクシリコンウェハ；バルクシリコンハンドルウェハ上に配設された二酸化ケイ素の層上に配設されたシリコンの層を含むシリコン・オン・インシュレータウェハなどの、複合ウェハ；又は多孔質ゲルマニウム、酸化物及びシリコンの上方のゲルマニウム、シリコンの上方のゲルマニウム、パターニングされたゲルマニウム、ゲルマニウムの上方のゲルマニウムスズ、及び／又は同様のもの；或いはデバイスが上部若しくは内部に形成される基層の役割を果たす任意の他の材料が挙げられる。適用に応じて、基板層及びバルク基板として用いるために適したこのような他の材料の例としては、限定するものではないが、アルミナ、ヒ化ガリウム、リン化インジウム、シリカ、二酸化ケイ素、ホウケイ酸ガラス、及びパイレックス（登録商標）が挙げられる。基板は単一のバルクウェハ、又は複数の下位層を有し得る。具体的には、基板（例えば、シリコン、ゲルマニウム等）は複数の不連続多孔質部分を含み得る。複数の不連続多孔質部分は異なる密度を有し得、水平に分布しているか、又は鉛直に層状になっていることができる。
[0114] ミスカット基板は、基板の結晶構造に関連付けられた角度で配向された表面結晶構造を含む基板を意味する。例えば、６°ミスカット＜１００＞シリコンウェハは、＜１００＞結晶方位に対して、＜１１０＞などの、別の主結晶方位の方へ６°だけ角度を付けて切断された＜１００＞シリコンウェハを含む。典型的には、必ずしもそうとは限らないが、ミスカットは最大約２０°になる。特に断りのない限り、表現「ミスカット基板」は、任意の主結晶方位を有するミスカットウェハを含む。すなわち、＜０１１＞方向へミスカットされた＜１１１＞ウェハ、＜１１０＞方向へミスカットされた＜１００＞ウェハ、及び＜００１＞方向へミスカットされた＜０１１＞ウェハである。
[0115] 半導体は、絶縁体のものと大抵の金属のものとの間の導電性を有する任意の固体物質を指す。例示的な半導体層はシリコンで構成されている。半導体層は単一のバルクウェハ、又は複数の下位層を含み得る。具体的には、シリコン半導体層は複数の不連続多孔質部分を含み得る。複数の不連続多孔質部分は異なる密度を有し得、水平に分布しているか、又は鉛直に層状になっていることができる。
[0116] 本明細書において、第２の層「上に構成されている（configured on）」、「上にある（on）」、「の上方に形成されている（formed over）」、又は「の上方にある（over）」と説明及び／又は図示される第１の層は、第２の層に直に隣接していることができるか、或いは１つ以上の介在層が第１及び第２の層の間にあることができる。本明細書において、第２の層又は基板「上に直接ある（directly on）」又は「の上方に直接ある（directly over）」と説明及び／又は図示される第１の層は、場合によっては第１の層と第２の層又は基板との混合のゆえに生じ得る介在合金層以外には、介在層が存在することなく第２の層又は基板に直に隣接している。加えて、本明細書において、第２の層又は基板「上にある（on）」、「の上方にある（over）」、「上に直接ある（directly on）」、又は「の上方に直接ある（directly over）」と説明及び／又は図示される第１の層は、第２の層又は基板全体、或いは第２の層又は基板の部分を覆い得る。
[0117] 基板は層成長の間に基板保持器上に配置され、そのため、最上面又は上面は、基板保持器から最も遠い基板又は層の表面になり、その一方で、最下面又は下面は、基板保持器に最も近い基板又は層の表面になる。本明細書において図示及び説明される構造のうちの任意のものは、図示されるものの上方及び／又は下方の追加の層を有するより大きい構造の部分であることができる。これらの追加の層は、開示される構造の部分であることができるが、明確にするために、本明細書における図はこれらの追加の層を省略することができる。加えて、図示される構造は、たとえ、この繰り返しが図に示されていない場合であっても、単位の形で繰り返され得る。
[0118] 上述の説明から、様々な技法が、本開示の範囲から逸脱することなく、本明細書において説明されるコンセプトを実施するために用いられ得ることが明白である。記載されている実施形態は、全ての点において、例示として考慮されるべきであり、限定として考慮されるべきではない。また、本明細書において説明される技法及び構造は、本明細書において説明される特定の例に限定されず、本開示の範囲から逸脱することなく他の例において実施することができることも理解されたい。同様に、動作は図面において特定の順序で示されているが、これは、望ましい結果を達成するために、このような動作が、図示されている特定の順序で、又は順番に行われること、或いは例示されている動作が全て行われることを必要とするものと理解されるべきではない。
[0008] 出発材料の抵抗率を注意深く調整することによって、出発材料の全て又は部分を、高温において改善された性能（すなわち、動作中の抵抗率の損失がない）を発揮することになる増大したバンドギャップを有する完全空乏多孔質層に変換することができる。
[0009] 層状構造は、出発材料と、出発材料の上方の完全空乏多孔質層とを含む。本実施形態の一態様によれば、完全空乏多孔質層のバンドギャップは、出発材料のバンドギャップよりも大きくなるように調整される。
[0010] 完全空乏多孔質層は出発材料と元素的に同一である。
[0014] 層状構造を形成する方法が提供される。例えば、本方法は、出発材料から完全空乏多孔質層を形成することであって、完全空乏多孔質層が、出発材料の第２のバンドギャップよりも大きい完全空乏多孔質層の第１のバンドギャップを有する、形成することを含む。
[0047] 完全空乏多孔質層は出発材料と元素的に同一である。すなわち、出発材料内の化学元素は層状構造の完全空乏多孔質層内の化学元素と同一である。
[0057] 図６に示される例では、出発材料３０２は出発材料の複数の下位層を含むことができる。出発材料は、第１の抵抗率Ｒｓｈ１を有する出発材料の第１の下位層３０２ａ、及び第１の下位層３０２ａの上方に鉛直に積層された第２の抵抗率Ｒｓｈ２を有する出発材料の第２の下位層３０２ｂを含む。さらに、この構成の一態様によれば、出発材料３０２は、第３の抵抗率Ｒｓｈ３を有する第３の下位層３０２ｃを含み得る。第３の下位層３０２ｃは第２の下位層３０２ｂ内に配設されており、第３の下位層３０２ｃの表面は第２の下位層３０２ｂの表面に配設されている。第３の下位層３０２ｃは完全空乏多孔質層１０４との界面を有し得る。この界面は出発材料３０２ｃと隣接層（図示せず）との間にあり得る。出発材料３０２ｃと完全空乏多孔質層３０４との間の追加の層が存在してもよい。
[0067] 上述の図４～図１４は本開示の原理の単なる例示にすぎず、本開示の範囲から逸脱することなく様々な変更が当業者によってなされ得る。上述された実施形態は、限定ではなく、例示の目的のために提示されている。例えば、出発材料層及び完全空乏多孔質層の任意の組み合わせが、本開示に係る層状構造内で用いられ得る。例によっては、図４の出発材料は図１３の完全空乏多孔質層の構成と組み合わせて用いられ得る。このような構成によれば、層状構造は完全空乏層と不完全空乏層とを含む。別の例では、図８の出発材料は図１１の完全空乏多孔質層と組み合わせて用いられ得る。このような構成によれば、シリコン基板の結晶方位は、完全空乏多孔質層が、層状構造の熱的性能の損失を最小限に抑えつつ完全空乏多孔質層の抵抗率が増大させられ、格別の性能をもたらす様態で生ずることを可能にし得る。

Claims (29)

  1. 出発材料層と、
    前記出発材料層の上方の完全空乏多孔質層であって、前記完全空乏多孔質層の第１のバンドギャップが出発材料の第２のバンドギャップよりも大きく、前記完全空乏多孔質層が前記出発材料と元素的に同一である、完全空乏多孔質層と、
    を備える層状構造。
  2. 前記完全空乏多孔質層が厚さ１０～２０μｍであり、１００００オームｃｍよりも大きい抵抗率を有する、請求項１に記載の層状構造。
  3. 前記出発材料がシリコンを含む、請求項１に記載の層状構造。
  4. 前記出発材料が、０．１～１０オームｃｍの範囲内の抵抗率を有する材料を含む、請求項１に記載の層状構造。
  5. 前記出発材料が、鉛直に積層された複数の層を含み、前記出発材料の前記複数の層の抵抗率が変化する、請求項１に記載の層状構造。
  6. 前記出発材料層が、＜１１１＞又は＜１００＞結晶方位を有するシリコン基板である、請求項１に記載の層状構造。
  7. 前記完全空乏多孔質層が第１の領域内の第１の多孔率及び第２の領域内の第２の多孔率を含む、請求項１に記載の層状構造。
  8. 前記完全空乏多孔質層が前記出発材料と格子整合している、請求項１に記載の層状構造。
  9. 前記完全空乏多孔質層が、鉛直に積層された複数の下位層を含み、
    前記複数の下位層の多孔率が、前記完全空乏多孔質層の表面における低い多孔率を有する下位層、並びに前記完全空乏多孔質層及び前記出発材料の界面における高い多孔率を有する下位層を有して段階的になっている、請求項７に記載の層状構造。
  10. 前記完全空乏多孔質層が、鉛直に積層された複数の下位層を含み、
    前記複数の下位層の多孔率が、前記完全空乏多孔質層の表面における高い多孔率を有する下位層、並びに前記完全空乏多孔質層及び前記出発材料の界面における低い多孔率を有する下位層を有して段階的になっている、請求項７に記載の層状構造。
  11. 前記完全空乏多孔質層が、前記第１の多孔率及び前記第２の多孔率の周期的交互下位層を含む、請求項７に記載の層状構造。
  12. 前記第１の多孔率が高い多孔率であり、前記第２の多孔率が低い多孔率である、請求項１１に記載の層状構造。
  13. 前記第１の多孔率及び前記第２の多孔率の前記周期的交互下位層が音響反射器を形成する、請求項１１に記載の層状構造。
  14. 前記第１の多孔率及び前記第２の多孔率の前記周期的交互層がコヒーレントフォノン構造を形成する、請求項１１に記載の層状構造。
  15. 熱伝導率が少なくとも３Ｗ／ｍＫと等しい、請求項１に記載の層状構造。
  16. 誘電率がおよそ２～４ファラッド／メートルの範囲内にある、請求項１に記載の層状構造。
  17. 出発材料層と、
    出発材料の上方の完全空乏多孔質層であって、前記完全空乏多孔質層の第１のバンドギャップが前記出発材料の第２のバンドギャップよりも大きく、前記完全空乏多孔質層が前記出発材料と元素的に同一である、完全空乏多孔質層と、
    前記完全空乏多孔質層の上方に成長させられたエピタキシャル層と、
    を備える層状構造。
  18. 前記エピタキシャル層がシリコン半導体層である、請求項１７に記載の層状構造。
  19. 前記エピタキシャル層が、ＩｎＰ層、ｃＲＥＯ層、Ｍｏ層、ＡｌＧａＩｎＮ層、ＲＥ－ＩＩＩ－Ｎ層、及び金属層から成る群から選択される、請求項１７に記載の層状構造。
  20. 前記層状構造がＲＦスイッチ構造の層である、請求項１７に記載の層状構造。
  21. 前記層状構造が集積受動デバイスの層である、請求項１７に記載の層状構造。
  22. 前記層状構造がＲＦフィルタの層である、請求項１７に記載の層状構造。
  23. 前記出発材料が、第１の抵抗率を有する第１の領域及び第２の抵抗率を有する第２の領域を含む、請求項１７に記載の層状構造。
  24. 前記完全空乏多孔質層が前記第１の領域の上方に形成されており、
    前記層状構造が、前記第２の領域の上方に形成された不完全空乏多孔質層をさらに含む、請求項２３に記載の層状構造。
  25. 前記出発材料層が、＜１１１＞又は＜１００＞結晶方位を有するシリコン基板である、請求項１７に記載の層状構造。
  26. 層状構造を形成するための方法であって、前記方法が、
    出発材料から完全空乏多孔質層を形成することであって、前記完全空乏多孔質層の第１のバンドギャップが前記出発材料の第２のバンドギャップよりも大きく、前記完全空乏多孔質層が前記出発材料と元素的に同一である、形成することを含む方法。
  27. 前記出発材料が、０．１～１０オームｃｍの範囲内の抵抗率を有するｐ型のホウ素ドープ基板である、請求項２６に記載の方法。
  28. エピタキシャル層を前記完全空乏多孔質層の上方に成長させることをさらに含む、請求項２６に記載の方法。
  29. 前記出発材料が、＜１１１＞又は＜１００＞結晶方位を有するシリコン基板である、請求項２６に記載の方法。
JP2022502156A 2019-07-19 2020-01-14 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料 Pending JP2022541172A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962876330P 2019-07-19 2019-07-19
US62/876,330 2019-07-19
US201962891885P 2019-08-26 2019-08-26
US62/891,885 2019-08-26
PCT/US2020/013559 WO2021015816A1 (en) 2019-07-19 2020-01-14 Semiconductor material having tunable permittivity and tunable thermal conductivity

Publications (1)

Publication Number Publication Date
JP2022541172A true JP2022541172A (ja) 2022-09-22

Family

ID=69570825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502156A Pending JP2022541172A (ja) 2019-07-19 2020-01-14 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料

Country Status (6)

Country Link
US (2) US11355340B2 (ja)
EP (1) EP3767667A1 (ja)
JP (1) JP2022541172A (ja)
CN (1) CN114207782A (ja)
TW (1) TW202105718A (ja)
WO (1) WO2021015816A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2617811A (en) 2022-01-31 2023-10-25 Iqe Plc A layered structure
GB2625513A (en) * 2022-12-12 2024-06-26 Iqe Plc Systems and methods for porous capping layers
GB2625284A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for controlling porous resistivities
GB2625283A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for reducing defects in epitaxy on porous
GB2625286A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for tuning porous bandgaps to reduce thermal donor effects

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206523A (en) * 1991-08-29 1993-04-27 Goesele Ulrich M Microporous crystalline silicon of increased band-gap for semiconductor applications
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
EP0867919B1 (en) * 1997-03-26 2004-09-08 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
SG74672A1 (en) 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation
US6284671B1 (en) * 1998-11-19 2001-09-04 National Research Council Of Canada Selective electrochemical process for creating semiconductor nano-and micro-patterns
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
US8475693B2 (en) * 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
WO2009017882A2 (en) * 2007-06-08 2009-02-05 Takulapalli Bharath R Nano structured field effect sensor and methods of forming and using same
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
EP3105777A4 (en) * 2014-02-10 2017-09-13 Rensselaer Polytechnic Institute Selective, electrochemical etching of a semiconductor
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
FR3037715B1 (fr) * 2015-06-19 2017-06-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
US11495670B2 (en) * 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
US20190181218A1 (en) * 2017-12-08 2019-06-13 Qualcomm Incorporated Semiconductor device with high charge carrier mobility materials on porous silicon

Also Published As

Publication number Publication date
WO2021015816A1 (en) 2021-01-28
CN114207782A (zh) 2022-03-18
US11355340B2 (en) 2022-06-07
EP3767667A1 (en) 2021-01-20
US20220254631A1 (en) 2022-08-11
TW202105718A (zh) 2021-02-01
US20210020436A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
JP2022541172A (ja) 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料
US10075143B2 (en) Layer structures for RF filters fabricated using rare earth oxides and epitaxial aluminum nitride
TWI787172B (zh) 用於半導體結構的支撐件
Wang et al. N-polar ScAlN and HEMTs grown by molecular beam epitaxy
CN103168342A (zh) 用于射频或电力应用的电子器件和制造这种器件的工艺
JP4592636B2 (ja) 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
JP5454283B2 (ja) 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
CN114628523B (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
WO2021244769A1 (en) Tunable stress compensation in layered structures
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO
JP5504428B2 (ja) 電界効果トランジスタ及びその製造方法
US20230245884A1 (en) Layered structure
KR20150103800A (ko) 고효율 이종접합 전계효과 트랜지스터 및 이의 제조방법
WO2023063278A1 (ja) 窒化物半導体基板及びその製造方法
KR102393733B1 (ko) 반도체용 다이아몬드 박막 제조방법
CN106449375B (zh) 含有硅掺杂氮化铝层的半导体器件及其制造方法
CN116084018A (zh) 一种氮化镓的外延生长方法及氮化镓层的制备方法
CN117954493A (zh) 场效应晶体管及其制造方法
CN116325092A (zh) 半导体器件及其制作方法
CN117936365A (zh) 半导体器件的制作方法
TW202105461A (zh) 集成磊晶金屬電極
Moriyasu et al. Preparation of high quality silicon on sapphire

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240205