CN117954493A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN117954493A CN117954493A CN202211335261.XA CN202211335261A CN117954493A CN 117954493 A CN117954493 A CN 117954493A CN 202211335261 A CN202211335261 A CN 202211335261A CN 117954493 A CN117954493 A CN 117954493A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- epitaxial
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 30
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 239000011148 porous material Substances 0.000 claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 10
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000011787 zinc oxide Substances 0.000 claims description 8
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims 2
- 238000005530 etching Methods 0.000 abstract description 40
- 239000010410 layer Substances 0.000 description 174
- 239000000243 solution Substances 0.000 description 33
- 229910021426 porous silicon Inorganic materials 0.000 description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 238000000407 epitaxy Methods 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 8
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000000869 ion-assisted deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例提供了一种场效应晶体管及其制造方法。其中，该场效应晶体管包括：源极、漏极和栅极；所述源极和所述漏极包括堆叠结构，所述堆叠结构由外延层和牺牲层交替堆叠构成，所述堆叠结构包括N个所述外延层和M个所述牺牲层，所述外延层由半导体材料构成，所述牺牲层具有孔状结构，N和M为大于或者等于1的整数；所述源极和所述漏极之间包括N个沟道；所述源极的N个外延层分别与所述N个沟道连接，所述漏极的N个外延层分别与所述N个沟道连接；所述栅极包裹所述N个沟道。本申请场效应晶体管的堆叠结构在特定蚀刻溶液中具有高蚀刻选择比，增强了器件性能的稳定性。
Description
技术领域
本申请涉及半导体制造领域，尤其涉及场效应晶体管及其制造方法。
背景技术
随着集成电路性能的提升和成本的降低，互补金属氧化物半导体(complementarymetal oxide semiconductor，CMOS)器件尺寸不断缩小。目前，平面器件的尺寸缩小已经逼近极限，需要采用新型的器件结构来进一步提高CMOS性能。从平面式场效应晶体管(planarfield-effect transistor，Planar FET)、鳍式场效应晶体管(fin field-effecttransistor，FinFET)到环栅场效应晶体管(gate all around field-effect transistor，GAAFET)，本质是增强栅极对沟道的控制能力，降低损耗，进而缩小尺寸，提高性能。特别是GAAFET结构，是未来3纳米(nm)以下CMOS工艺的核心技术突破点。
现有GAAFET结构实现的方案中，最典型是以硅(Si)和硅锗(SiGe)多层异质外延工艺为基础的堆叠结构。但是，SiGe与Si外延中晶格失配大，外延难度高，同时Ge在反复外延过程中容易扩散，造成蚀刻选择比不高，器件性能下降。
因此如何构建一种在特定蚀刻溶液中具有高蚀刻选择比的GAAFET是目前亟待解决的技术问题。
发明内容
本申请实施例提供一种场效应晶体管结构及其制作方法，在特定蚀刻溶液中具有高蚀刻选择比，增强了器件性能的稳定性。
第一方面，提供了一种场效应晶体管，其特征在于，包括：源极、漏极和栅极；所述源极和所述漏极包括相同的堆叠结构，所述堆叠结构由外延层和牺牲层交替堆叠构成，所述堆叠结构包括N个所述外延层和M个所述牺牲层，所述外延层由半导体材料构成，所述牺牲层具有孔状结构，N和M为大于或者等于1的整数；所述源极和所述漏极之间包括N个沟道；所述源极的N个外延层分别与所述N个沟道连接，所述漏极的N个外延层分别与所述N个沟道连接；所述栅极包裹所述N个沟道。
本申请实施例中的场效应晶体管中，堆叠结构中的牺牲层为孔状结构，在特定蚀刻溶液中有较高的蚀刻选择比，增强了器件性能的稳定性。
应理解，源极的N个外延层、漏极的N个外延层和N个沟道可以看作为N个层，即源极的第n个外延层、漏极的第n个外延层和第n个沟道位于同一平面，n∈[1,N]。栅极可以对N个沟道进行控制。
可选的，牺牲层与外延层的材料构成可以相同，也可以不同，本申请对此不作限定。
结合第一方面，在一些可能的实现方式中，所述牺牲层与所述外延层的材料相同。
示例性地，外延层可以是由硅构成的外延层，牺牲层可以是多孔硅结构。
本申请实施例中，牺牲层与外延层的材料相同，其与现有技术使用的SiGe和Si多层异质堆叠结构相比，不需要SiGe外延，避免Ge在层间扩散问题，在特定蚀刻溶液中有较高的选择比，增强了器件性能的稳定性。
结合第一方面，在一些可能的实现方式中，所述半导体材料为硅Si、砷化镓GaAs、磷化铟InP、碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、氧化锌ZnO中的任意一种。
结合第一方面，在一些可能的实现方式中，所述牺牲层通过对所述外延层的表面进行阳极氧化形成。
示例性地，外延层由硅构成，可以通过阳极氧化方法在外延层的表层形成一层多孔硅(porous Si，PS)结构，该层PS结构即为牺牲层。阳极氧化(anodizing)能够以单晶硅晶片为阳极，在氟化氢(HF)和乙醇的溶液中通入电流，以在晶圆(wafer)表面蚀刻形成孔隙，即可在硅外延层的表层形成多孔硅的薄层。多孔牺牲层3在孔隙率(porosity)接近90％时依然保持单晶特性。
本申请实施例中，牺牲层是通过对外延层的表面进行阳极氧化，形成的多孔牺牲层的结构，其与现有技术使用的SiGe和Si多层异质堆叠结构相比，不需要SiGe外延，避免Ge在层间扩散问题，在特定蚀刻溶液中有很高的选择比，增强了器件性能的稳定性。
应理解，阳极氧化方法仅为形成本申请实施例中牺牲层的多孔结构的一种示例，其他能够形成多孔结构的方法也应在本申请的保护范围之内。
结合第一方面，在一些可能的实现方式中，所述牺牲层的厚度为10nm～200nm。
示例性地，通过阳极氧化形成牺牲层的厚度可以通过电流大小、Si中掺杂的浓度、或者通过向表层内确注入不同的原子(如氢、氮或其他惰性气体元素)，得到准确的控制。
结合第一方面，在一些可能的实现方式中，所述外延层的厚度为1nm～300nm。
结合第一方面，在一些可能的实现方式中，所述孔状结构的孔隙直径大于0nm且小于100nm。该孔隙直径小于牺牲层的厚度。
结合第一方面，在一些可能的实现方式中，所述牺牲层的孔隙率大于0，且小于或者等于90％。
结合第一方面，在一些可能的实现方式中，所述场效应晶体管包括环栅场效应晶体管(gate all around field-effect transistor，GAAFET)。
本申请实施例中的场效应晶体管中，堆叠结构中的牺牲层为孔状结构，在特定蚀刻溶液中有较高的蚀刻选择比，增强了器件性能的稳定性。
第二方面，提供了一种场效应晶体管的制造方法，包括：获取衬底；在所述衬底上形成堆叠结构，所述堆叠结构由外延层和牺牲层交替堆叠构成，所述堆叠结构包括N个所述外延层和M个所述牺牲层，所述外延层由导电材料构成，所述牺牲层具有孔状结构，N和M为大于或者等于1的整数；在所述堆叠结构的两侧分别形成源极和漏极；去除所述堆叠结构中部的M个所述牺牲层，保留所述中部的N个所述外延层作为所述源极和所述漏极之间的N个沟道，所述中部包括所述堆叠结构中除所述两侧以外的部分；形成栅极，包裹所述N个沟道。
本申请实施例提供的场效应晶体管的制造方法，形成的堆叠结构中的牺牲层为孔状结构，在特定蚀刻溶液中有较高的蚀刻选择比，增强了器件性能的稳定性。
应理解，形成堆叠结构可以使用离子辅助沉淀(ion-assisted deposition)方法，例如设置温度为700℃。或者可以使用高温下的气相反应(chemical vapor deposition，CVD)进行外延，例如，设置反应条件为硅烷(SiH4)，温度为900至1000℃，或者可以设置反应条件为二氯甲硅烷(SiH2Cl2)，温度为1100℃。还可以使用分子束外延(molecular beamepitaxy，MBE)方法，原子层沉积(atomic layer deposition，ALD)方法或者通过液相外延等方法来形成堆叠结构。形成堆叠结构的具体方法本申请不作限定。
在特定的溶液中，牺牲层的蚀刻速率远大于外延层。例如，在包含HF和过氧化氢(H2O2)的溶液中，牺牲层的蚀刻速率远大于外延层。如在一些可能的场景中，多孔硅的蚀刻速率和硅的蚀刻速率的速率比接近105，因而可以选择合适的蚀刻液将牺牲层去除，保留外延层作为沟道。
应理解，本申请实施例采用的选择性蚀刻去除牺牲层的方法，包括但不限于湿法蚀刻与干法蚀刻。湿法蚀刻包括上述的利用HF和H2O2的溶液进行蚀刻，干法蚀刻包括利用气相蚀刻和等离子体(plasma)进行蚀刻。
结合第二方面，在一些可能的实现方式中，所述牺牲层与所述外延层的材料相同。
示例性地，外延层可以是由硅构成的外延层，牺牲层可以是多孔硅结构。
本申请实施例中，牺牲层与外延层的材料相同，其与现有技术使用的SiGe和Si多层异质堆叠结构相比，不需要SiGe外延，避免Ge在层间扩散问题，在特定蚀刻溶液中有较高的选择比，增强了器件性能的稳定性。
结合第二方面，在一些可能的实现方式中，所述半导体材料为硅Si、砷化镓GaAs、磷化铟InP、碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、氧化锌ZnO中的任意一种。
本申请实施例提供的场效应晶体管的制造方法，形成的堆叠结构中的牺牲层为孔状结构，在特定蚀刻溶液中有较高的蚀刻选择比，增强了器件性能的稳定性。
结合第二方面，在一些可能的实现方式中，所述牺牲层通过对所述外延层的表面进行阳极氧化形成。
以硅衬底和硅外延层为例，可以通过阳极氧化方法在硅外延层的表层形成一层多孔硅(porous Si，PS)结构，该层PS结构即为牺牲层。可选的，可以通过退火(anneal)工艺修复牺牲层的表面，然后重复进行外延和阳极氧化过程，直至形成堆叠结构。
本申请实施例中，牺牲层是通过对外延层的表面进行阳极氧化，形成的多孔牺牲层的结构，其与现有技术使用的SiGe和Si多层异质堆叠结构相比，不需要SiGe外延，避免Ge在层间扩散问题，在特定蚀刻溶液中有很高的选择比，增强了器件性能的稳定性。
结合第二方面，在一些可能的实现方式中，所述牺牲层的厚度为10nm～200nm。
示例性地，通过阳极氧化形成牺牲层的厚度可以通过电流大小、Si中掺杂的浓度、或者通过向表层内确注入不同的原子(如氢、氮或其他惰性气体元素)，得到准确的控制。
结合第二方面，在一些可能的实现方式中，所述外延层的厚度为1nm～300nm。
结合第二方面，在一些可能的实现方式中，所述孔状结构的孔隙直径大于0nm且小于100nm。该孔隙直径小于牺牲层的厚度。
结合第二方面，在一些可能的实现方式中，所述牺牲层的孔隙率大于0，且小于或者等于90％。
结合第二方面，在一些可能的实现方式中，所述场效应晶体管包括环栅场效应晶体管(gate all around field-effect transistor，GAAFET)。
第三方面，提供了一种电子器件，包括如第一方面以及第一方面中的任一种可能的实现方式中所述的场效应晶体管。
附图说明
图1是现有技术提供的一种GAAFET的工艺流程示意图。
图2是本申请实施例提供的一种GAAFET的外延堆叠结构示意图。
图3是本申请实施例提供的一种外延堆叠结构的形成过程示意图。
图4是本申请实施例提供的一种GAAFET的工艺流程示意图。
图5是本申请实施例提供的形成浅沟槽的示意图。
图6是本申请实施例提供的形成假栅极的示意图。
图7是本申请实施例提供的形成隔离的示意图。
图8是本申请实施例提供的形成源极和漏极的示意图。
图9是本申请实施例提供的形成氮化硅硬掩膜的示意图。
图10是本申请实施例提供的形成栅极氧化层和介质层的示意图。
图11是本申请实施例提供的一种GAAFET的剖面示意图。
图12是本申请实施例提供的一种多孔硅和硅在不同溶液中蚀刻速率的示意图。
具体实施方式
随着集成电路性能的提升和成本的降低，互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)器件尺寸不断缩小。目前，平面器件的尺寸缩小已经逼近极限，需要采用新型的器件结构来进一步提高CMOS性能。从平面式场效应晶体管(planarfield-effect transistor，Planar FET)、鳍式场效应晶体管(fin field-effecttransistor，FinFET)到环栅场效应晶体管(gate all around field-effect transistor，GAAFET)，本质是增强栅极对沟道的控制能力，降低损耗，进而缩小尺寸，提高性能。特别是GAAFET结构，是未来3纳米(nm)以下CMOS工艺的核心技术突破点。
为便于理解本申请实施例，首先对本申请中涉及的一些定义做简单说明。
1.掺杂(doping)：将一定数量和一定种类的杂质掺入硅中，并获得要求的电性能)。
2.晶格失配：由于衬底和外延层的晶格常数不同而产生的失配现象。当在某种单晶衬底上生长另一种物质的单晶层时，由于这两种物质的晶格常数不同，会在生长界面附近产生应力，进而产生晶体缺陷导致失配位错。通常把这种由于衬底和外延层的晶格常数不同而产生的失配现象叫晶格失配。
3.晶格常数：指的是晶胞的边长，也就是每一个平行六面体单元的边长，它是晶体结构的一个重要基本参数。
4.蚀刻选择比：指的是在同一蚀刻条件下一种材料与另一种材料相对蚀刻速率快慢。它定义为被蚀刻材料的蚀刻速率与另一种材料的蚀刻速率的比。
5.阳极氧化：利用电化学的方法，在适当的电解液中，以合金零件为阳极，不锈钢、铬或者导电性电解液本身为阴极，在一定的电压电流条件下，使阳极发生氧化，从而使工件表面获得阳极氧化膜的过程。
6.晶圆：是指硅半导体集成电路制作所用的硅晶片。
现有GAAFET结构实现的方案中，最典型是以硅(Si)和硅锗(SiGe)多层异质外延工艺为基础的堆叠结构。
图1是现有技术提供的一种GAAFET的工艺流程示意图。
110，将穿通停止(punchthroughstop，PTS)掺杂质，在衬底上注入PTS用于在源极(source，S)和漏极(drain，D)间形成隔离区，抑制鳍下方的漏电。
115，SiGe和Si外延(epitaxy，EPI)步骤中，连续外延生长Si和SiGe形成多层异质堆叠结构。
120，由侧壁图形转印(sidewall image transfer，SIT)技术形成鳍掩膜。
125，在Si和SiGe多层堆叠结构上，刻蚀并保留鳍。
130，形成浅沟道隔离(shallow trench isolation，STI)。
135，形成假栅。
140，形成隔离(spacer)。
145，外延生长源极和漏极。
150，沉淀层间电介质(inter layer dielectrics，ILD)0。
155，去除假栅。
160，沟道(nanowire，NW)释放步骤中，SiGe在某些溶液中与Si有不同的蚀刻速率，选择特定的配比与蚀刻条件，可以去除SiGe牺牲层，留下Si作为沟道(channel)层，或者去除Si牺牲层，留下SiGe作为沟道层。
165，形成高k介电/金属栅(high-k dielectric/metal gate，HK/MG)。
170，进行化学机械平面化(chemicalmechanical planarization，CMP)，使表面平坦。
175，沉淀ILD。
180，金属互联。
图1所示的GAAFET的工艺流程，在160步骤中，NW释放时需要选择有高蚀刻选择比的方案，选择性去除牺牲层SiGe，保留Si作为沟道。此过程中对SiGe(Ge的配比一定)和Si的蚀刻选择比有较高的要求。SiGe做牺牲层，要求SiGe的厚度大，且Ge的占比高，才能获得比较好的蚀刻结果，但是这会导致缺陷密度增多。并且若SiGe做牺牲层，Ge在高温下容易扩散到沟道层，导致蚀刻选择比不高，性能不符合要求。
此外，115步骤在外延时需要合理的控制SiGe中Ge的配比来解决异质外延晶格失配问题，从而连续外延获得完整且可以堆叠的Si和SiGe的外延层。此过程外延成本高、SiGe的外延难度大。同时Ge在反复外延过程中容易扩散，造成蚀刻选择比不高，器件性能下降。并且Ge原料成本高，存在的晶格失配应力在后续工艺有可能形成位错和翘曲。
下面将结合附图，对本申请实施例中的技术方案进行描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本申请保护的范围。
本申请提供了一种互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)器件结构GAAFET，可用于集成电路逻辑芯片领域。
图2是本申请实施例提供的一种GAAFET的外延堆叠结构示意图。
本申请实施例提供的GAAFET的外延堆叠结构包括衬底1和外延堆叠层4，外延堆叠层4中多个外延层2和多孔牺牲层3重复堆叠。多孔牺牲层3在制造过程中，可以支撑外延层2，外延层2保留成为最后的沟道层，多孔牺牲层3作为牺牲层被后续去除。
可选的，衬底1可以是硅衬底，外延层2可以是硅外延层，多孔牺牲层3可以是多孔硅牺牲层。本申请实施例也可以采用其他半导体材料来作为衬底与外延结构。示例性地，可以利用化合物如砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)或者氮化镓(GaN)等作为衬底1与外延堆叠层4的半导体材料，或者利用氧化物如氧化镓(Ga2O3)，氧化锌(ZnO)等作为衬底1与外延堆叠层4的半导体材料，本申请对衬底1和外延堆叠层4的具体材料不做限定。
图3是本申请实施例提供的一种外延堆叠结构的形成过程示意图。
610，在衬底1上形成外延层2。
示例性地，可以在硅衬底上形成硅外延层，外延层2作为沟道层的厚度范围为1nm至300nm。
620，形成多孔牺牲层3。
以硅衬底为例，可以通过阳极氧化方法在外延层2的表层形成一层多孔硅(porousSi，PS)结构，该层PS结构即为多孔牺牲层3，形成的多孔硅层的孔隙率大于0，且小于等于90％，厚度可以控制在10nm至200nm之间。
阳极氧化(anodizing)能够以单晶硅晶片为阳极，在氟化氢(HF)和乙醇的溶液中通入电流，以在晶圆(wafer)表面蚀刻形成孔隙，即可在硅外延层的表层形成多孔硅的薄层，其孔隙直径大于0nm且小于100nm，该孔隙直径小于多孔牺牲层3的厚度。多孔牺牲层3在孔隙率(porosity)接近90％时依然保持单晶特性。
应理解，通过阳极氧化形成多孔牺牲层3的厚度可以通过电流大小、Si中掺杂的浓度、或者通过向表层内确注入不同的原子(如氢、氮或其他惰性气体元素)，得到准确的控制。
630，通过退火(anneal)工艺修复多孔牺牲层3的表面。
640，重复进行外延和阳极氧化过程。
在多孔牺牲层3形成后，可以在多孔牺牲层3表面进行Si的外延，并重复过程形成堆叠结构，方法可以使用离子辅助沉淀(ion-assisted deposition)方法，例如设置温度为700℃。或者可以使用高温下的气相反应(chemical vapor deposition，CVD)进行外延，例如，设置反应条件为硅烷(SiH4)，温度为900至1000℃，或者可以设置反应条件为二氯甲硅烷(SiH2Cl2)，温度为1100℃。还可以使用分子束外延(molecular beam epitaxy，MBE)方法，原子层沉积(atomic layer deposition，ALD)方法或者通过液相外延等方法来形成堆叠结构。形成堆叠结构的具体方法本申请不作限定。
650，形成外延堆叠层4。
660，NW释放。
在特定的溶液中，例如包含HF和过氧化氢(H2O2)的溶液中，特定孔隙率的多孔硅的蚀刻速率远大于硅。如在一些可能的场景中，多孔硅的蚀刻速率和硅的蚀刻速率的速率比接近105，因而在NW释放的过程中，选择合适的蚀刻液可以将多孔牺牲层3去除，保留外延层2作为沟道。
应理解，本申请实施例采用的选择性蚀刻去除多孔硅的方法，包括但不限于湿法蚀刻与干法蚀刻。湿法蚀刻包括上述的利用HF和H2O2的溶液进行蚀刻，干法蚀刻包括利用气相蚀刻与等离子体蚀刻。
图4是本申请实施例提供的一种GAAFET的工艺流程示意图。
810，提供衬底。
可以参见图3中的衬底1。
815，硅和多孔硅EPI。
参见图3中610至650步骤，在衬底1上形成外延层2，然后在外延层2的表面形成多孔结构，即多孔牺牲层3。以硅衬底、硅外延层和多孔硅牺牲层为例，在硅外延层2的表面形成单晶多孔硅结构，即为多孔硅牺牲层3。其中，硅外延层2为沟道层，多孔硅牺牲层3为牺牲层。重复外延过程形成外延堆叠层4。
应理解，本申请实施例在Si衬底上进行外延堆叠仅为示例，也可以采用其他半导体材料来作为衬底与外延结构。示例性地，可以利用化合物如砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)或者氮化镓(GaN)等作为衬底与外延结构的半导体材料，或者利用氧化物如氧化镓(Ga2O3)，氧化锌(ZnO)等作为衬底与外延结构的半导体材料，本申请对衬底和外延堆叠层4的具体材料不做限定。
820，蚀刻衬底1上的外延堆叠层4，形成鳍式结构。
825，如图5所示，在外延堆叠层4及衬底1两侧蚀刻并填充形成浅沟槽826。
830，如图6所示，在外延堆叠层4上形成多晶硅假栅极831。
835，如图7所示，在假栅极831附近沉积形成隔离836。
840，如图8所示，在隔离836两侧外延分别形成源极和漏极841。
845，如图9所示，在源极和漏极841上沉积氮化硅硬掩膜846，选择性打开沟道区域。
850，去除上述多晶硅假栅极831。
855，参考图3的660步骤，选择性蚀刻外延堆叠层4，去除外延堆叠层4中的多孔牺牲层3，保留外延层2。
860，如图10所示，在沟道区域形成栅极氧化层861和介质层862。
865至875中，进行金属互联形成GAAFET结构，具体过程可以参考图1中的170至180步骤。
图11是本申请实施例提供的一种GAAFET的剖面示意图。
该GAAFET包括源极S、漏极D和栅极G，源极S和漏极D包括堆叠结构，该堆叠结构由外延层910和牺牲层920交替堆叠构成，该堆叠结构包括N个外延层910和M个牺牲层920。
外延层910由半导体材料构成，该导电材料可以是Si、GaAs、InP、SiC、GaN、Ga2O3、ZnO中的任意一种。牺牲层920具有孔状结构，该牺牲层920即为上述的多孔牺牲层3。N和M为大于或者等于1的整数。源极S和漏极D之间包括N个沟道930，源极S的N个外延层910分别与N个沟道930连接，漏极D的N个外延层分别与N个沟道930连接。该N个沟道930即为外延堆叠层4中部进行蚀刻后保留的外延层2，栅极G包裹N个沟道930。
图12是本申请实施例提供的一种多孔硅和硅在不同溶液中蚀刻速率的示意图。
图12显示了多孔硅和硅在分别在溶液1、溶液2和溶液3中的蚀刻速率，横轴代表时间，单位为分钟(min)，纵轴代表蚀刻厚度，单位为微米(μm)。其中溶液1为HF、硝酸(HNO3)和乙酸(CH3COOH)的混合溶液，溶液2为HF和过氧化氢(H2O2)的混合溶液，溶液3为HF溶液。可以看出，多孔硅和硅在溶液2中的蚀刻比较高，在NW释放的过程中，可以选择溶液2将多孔硅牺牲层去除，保留硅外延层2作为沟道。
本申请实施例中，牺牲层是通过对外延层的表面进行阳极氧化，形成的多孔牺牲层的结构，其与现有技术使用的SiGe和Si多层异质堆叠结构相比，不需要SiGe外延，避免Ge在层间扩散问题，在特定蚀刻溶液中有很高的选择比，增强了器件性能的稳定性。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如软盘、硬盘、磁带)、光介质(例如光盘)、或者半导体介质(例如固态硬盘(solid-statedrive，SSD))等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (19)
1.一种场效应晶体管，其特征在于，包括：源极、漏极和栅极；
所述源极和所述漏极包括堆叠结构，所述堆叠结构由外延层和牺牲层交替堆叠构成，所述堆叠结构包括N个所述外延层和M个所述牺牲层，所述外延层由半导体材料构成，所述牺牲层具有孔状结构，N和M为大于或者等于1的整数；
所述源极和所述漏极之间包括N个沟道；
所述源极的N个外延层分别与所述N个沟道连接，所述漏极的N个外延层分别与所述N个沟道连接；
所述栅极包裹所述N个沟道。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述牺牲层与所述外延层的材料相同。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，所述半导体材料为硅Si、砷化镓GaAs、磷化铟InP、碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、氧化锌ZnO中的任意一种。
4.根据权利要求1至3任一项所述的场效应晶体管，其特征在于，所述牺牲层通过对所述外延层的表面进行阳极氧化形成。
5.根据权利要求1至4任一项所述的场效应晶体管，其特征在于，所述牺牲层的厚度为10nm～200nm。
6.根据权利要求1至5任一项所述的场效应晶体管，其特征在于，所述外延层的厚度为1nm～300nm。
7.根据权利要求1至6任一项所述的场效应晶体管，所述孔状结构的孔隙直径大于0nm且小于100nm。
8.根据权利要求1至7任一项所述的场效应晶体管，其特征在于，所述牺牲层的孔隙率大于0，且小于或者等于90％。
9.根据权利要求1至8任一项所述的场效应晶体管，其特征在于，所述场效应晶体管包括环栅场效应晶体管GAAFET。
10.一种场效应晶体管的制造方法，其特征在于，包括：
获取衬底；
在所述衬底上形成堆叠结构，所述堆叠结构由外延层和牺牲层交替堆叠构成，所述堆叠结构包括N个所述外延层和M个所述牺牲层，所述外延层由导电材料构成，所述牺牲层具有孔状结构，N和M为大于或者等于1的整数；
在所述堆叠结构的两侧分别形成源极和漏极；
去除所述堆叠结构中部的M个所述牺牲层，保留所述中部的N个所述外延层作为所述源极和所述漏极之间的N个沟道，所述中部包括所述堆叠结构中除所述两侧以外的部分；
形成栅极，包裹所述N个沟道。
11.根据权利要求10所述的方法，其特征在于，所述牺牲层与所述外延层的材料相同。
12.根据权利要求10或11所述的方法，其特征在于，所述半导体材料为硅Si、砷化镓GaAs、磷化铟InP、碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、氧化锌ZnO中的任意一种。
13.根据权利要求10至12任一项所述的方法，其特征在于，所述牺牲层通过对所述外延层的表面进行阳极氧化形成。
14.根据权利要求10至13任一项所述的方法，其特征在于，所述牺牲层的厚度为10nm～200nm。
15.根据权利要求10至14任一项所述的方法，其特征在于，所述外延层的厚度为1nm～300nm。
16.根据权利要求10至15任一项所述的方法，所述孔状结构的孔隙直径大于0nm且小于100nm。
17.根据权利要求10至16任一项所述的方法，其特征在于，所述牺牲层的孔隙率大于0，且小于或者等于90％。
18.根据权利要求1至17任一项所述的方法，其特征在于，所述场效应晶体管包括环栅场效应晶体管GAAFET。
19.一种电子器件，其特征在于，包括如权利要求1至9中任一项所述的场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211335261.XA CN117954493A (zh) | 2022-10-28 | 2022-10-28 | 场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211335261.XA CN117954493A (zh) | 2022-10-28 | 2022-10-28 | 场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117954493A true CN117954493A (zh) | 2024-04-30 |
Family
ID=90796774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211335261.XA Pending CN117954493A (zh) | 2022-10-28 | 2022-10-28 | 场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117954493A (zh) |
-
2022
- 2022-10-28 CN CN202211335261.XA patent/CN117954493A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103972059B (zh) | 用于在沟槽中形成半导体区的方法 | |
| US8183134B2 (en) | Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces | |
| US11749756B2 (en) | Method for manufacturing semiconductor device | |
| US20150001588A1 (en) | Semiconductor device and method for manufacturing same | |
| EP3080834B1 (en) | Stress mitigating amorphous sio2 interlayer | |
| US8609517B2 (en) | MOCVD for growing III-V compound semiconductors on silicon substrates | |
| US10971626B2 (en) | Interface charge reduction for SiGe surface | |
| JP2017532779A (ja) | 自己整合代替フィン形成 | |
| CN106611739B (zh) | 衬底及其制造方法 | |
| US9842928B2 (en) | Tensile source drain III-V transistors for mobility improved n-MOS | |
| JP2007123875A (ja) | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 | |
| US11164940B2 (en) | Method of forming III-V on insulator structure on semiconductor substrate | |
| US8518809B2 (en) | Manufacturing method of silicon carbide single crystal | |
| US9620360B1 (en) | Fabrication of semiconductor junctions | |
| US11664223B2 (en) | Method for manufacturing a vertical power device including an III-nitride semiconductor structure | |
| US8242540B2 (en) | Epitaxial growth of III-V compound semiconductors on silicon surfaces | |
| TW201834250A (zh) | 磊晶製造的異質接面雙極性電晶體 | |
| TW201810612A (zh) | 氮化鎵及自對齊薄體第iv族電晶體之共整合技術 | |
| CN117954493A (zh) | 场效应晶体管及其制造方法 | |
| TWI765396B (zh) | 超薄鰭式結構及其形成方法 | |
| CN111584347B (zh) | GaN-Si异质外延结构及制备方法 | |
| JP4371710B2 (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
| US11923433B2 (en) | Fin field-effect transistor and method of forming the same | |
| JP2006253605A (ja) | 半導体基板及び半導体装置並びにそれらの製造方法 | |
| CN106558613B (zh) | 一种n型鳍式场效应晶体管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |