TW201834250A - 磊晶製造的異質接面雙極性電晶體 - Google Patents

磊晶製造的異質接面雙極性電晶體 Download PDF

Info

Publication number
TW201834250A
TW201834250A TW106127349A TW106127349A TW201834250A TW 201834250 A TW201834250 A TW 201834250A TW 106127349 A TW106127349 A TW 106127349A TW 106127349 A TW106127349 A TW 106127349A TW 201834250 A TW201834250 A TW 201834250A
Authority
TW
Taiwan
Prior art keywords
layer
collector
hbt
base layer
semiconductor
Prior art date
Application number
TW106127349A
Other languages
English (en)
Other versions
TWI787197B (zh
Inventor
馬可 拉多撒福傑維克
山薩塔克 達斯古塔
漢威 陳
保羅 費雪
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201834250A publication Critical patent/TW201834250A/zh
Application granted granted Critical
Publication of TWI787197B publication Critical patent/TWI787197B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明揭露了形成異質接面雙極性電晶體(HBT)之技術，該HBT包含被配置在該HBT的對應的射極與集極層之間的一側向生長磊晶(LEO)基極層。由於側向生長該HBT的該基極層而改善該HBT裝置的相關聯的各部分(例如，集極)的電觸點之間的電接觸及物理接觸。藉由提高一HBT裝置的一層與對應的電觸點間之電接觸及物理接觸的品質，使用HBT的積體電路能夠更佳地在被用於現代無線通訊的吉赫頻率切換速率下操作。

Description

磊晶製造的異質接面雙極性電晶體
本發明係關於磊晶製造的異質接面雙極性電晶體。
異質接面雙極性電晶體(Heterojunction Bipolar Transistor；簡稱HBT)通常被用於射頻(Radio Frequency；簡稱RF)通訊裝置中。這是因為HBT可在現代無線通訊網路所立基之高達數百吉赫(gigahertz；簡稱GHz)的頻率下接收及處理信號。HBT依賴不同材料之間的接觸以形成電晶體，因此被稱為異質接面。例如，可藉由將一p型半導體層放置在兩個n型半導體層之間，且該等兩個n型半導體層被配置在該p型半導體層的相對面上，而形成一HBT。可將一n型半導體層放置在兩個p型半導體層之間，且該等兩個p型半導體層被配置在該n型半導體層的相對面上，而形成一替代的HBT組態。
本發明揭露了形成垂直組態的積體電路異質接面雙極性電晶體(HBT)裝置之技術，該HBT裝置包含被配置在該HBT的對應的射極與集極層之間的一側向生長磊晶(Laterally Growth Epitaxial；簡稱LEO)基極層。根據本發明所述的方法的HBT的基極層之側向生長能夠在避免使用某些蝕刻製程的情形下實現製造HBT裝置之方法。若在製造垂直定向式HBT電晶體時使用這些蝕刻製程，則可能因無意的結果而導致該HBT的半導體元件與HBT內之相關聯的電觸點之間的(例如，集極與其集極觸點之間的)界面之品質降低。藉由避免這些蝕刻製程，本發明所述的實施例包含具有各半導體元件間之均勻界面表面的相對缺陷密度較低的HBT。然後這些表面能夠作出與該HBT裝置的一相關聯的部分(例如，一集極)間之良好電接觸(例如，低電阻)及良好物理接觸。藉由提高一HBT裝置的一層與對應的電觸點間之電接觸及物理接觸的品質，使用HBT的積體電路能夠更佳地在被用於現代無線通訊的吉赫頻率切換速率下操作。
300‧‧‧基材
304‧‧‧包覆金屬層
308‧‧‧包覆絕緣層
312‧‧‧緩衝層
316‧‧‧集極層
320‧‧‧基極層
324‧‧‧遮罩
328‧‧‧射極層
330‧‧‧基極觸點
332‧‧‧射極導電層
336‧‧‧層間介電質層
340‧‧‧導電通孔
342‧‧‧導電線
344‧‧‧異質接面雙極性電晶體裝置
400‧‧‧計算系統
402‧‧‧主機板
404‧‧‧處理器
406‧‧‧通訊晶片
第1A及1B圖是異質接面雙極性電晶體(HBT)的兩種不同組態之示意圖。
第2圖是根據本發明揭露的一實施例而製造HBT的一例示方法之一流程圖。
第3A-3G圖根據本發明揭露的一實施例而示出根據第 2圖的該例示方法的製造的各漸進狀態中之一HBT裝置。
第4圖根據本發明揭露的某些實施例而示出以本發明揭露的一或多種積體電路結構實施之一例示計算系統。
若連同本說明書中該等圖式而參閱下文中之實施方式，將可更佳地了解本發明實施例的這些及其他特徵。在該等圖式中，可能以相像的編號表示各圖式中示出的每一相同的或幾乎相同的組件。為了顧及清晰性，每一圖式中可能不標示每一組件。此外，如將可了解的，不必然按照比例繪製該等圖式，或意圖將所述之實施例限制在所示出的特定組態中。例如，雖然某些圖式通常示出直線、直角、及平滑面，但是考慮到製程的現實限制，所揭露技術的實際實施例可能有不夠完美的直線及直角，且某些特徵可能有表面形貌或是不平滑的。總之，只是為了示出例示結構而提供該等圖式。
總體概述
吉赫(GHz)範圍的頻率通常被無線通訊網路(例如，第三代行動通訊(3G)及第四代行動通訊(4G)網路、區域及廣域無線網路等的無線通訊網路)使用。被配置成使用這些GHz頻率的網路接收、處理、及傳輸信號的裝置通常被配置成包含可支援GHz切換及傳輸頻率的積體電路。雖然許多半導體裝置難以在GHz頻率下操作，但是通常利用基於砷化鎵(GaAs)的裝置製造之異質接面雙極 性電晶體(HBT)能夠在此等頻率下操作。HBT通常被示出為包括被安排於三層中的兩種不同的半導體材料，而每一層形成所作出的HBT電晶體之一部分。該HBT的該等三部分是一"射極"、一"基極"、及一"集極"。該射極及該集極被配置在一中間基極的相對側。以具有與相鄰的集極及射極中使用的摻雜劑相反的極性的一摻雜劑之一半導體材料製造該基極。第1A及1B圖示出這兩種組態之示意圖。第1A圖示出一垂直組態的"NPN" HBT，其中以具有一p型摻雜劑(為了簡潔，簡稱"p型")的一半導體材料製造一基極，且該基極被配置在一射極與一集極之間，而且以具有一n型摻雜劑(為了簡潔，簡稱"n型")的一半導體材料製造該射極及該集極。第1B圖示出一水平組態的"PNP"組態，其中一n型基極被配置在一p型射極與一p型集極之間。不論該組態為何，射極通常充當一HBT的負極引線，且通常以比基極或集極高的濃度之摻雜劑摻雜該射極。該集極充當一HBT的正極引線。HBT的製造通常包含下列操作：沈積連續的材料層，該等材料層中之每一材料層對應於一射極、一基極、及一集極。然後蝕刻這些層，而露出每一層的側面。然後形成電觸點(通常是諸如鋁或銅等的導電金屬)，以便與自該蝕刻露出的這些側面中之一或多個側面電接觸。然而，這些側面的表面均勻性通常在暴露於蝕刻的過程中降低了。因此，HBT的該等各層與對應的電觸點間之接觸的品質降低，導致低電流增益及高裝置洩漏。這些電觸點也可能包含諸如位錯(dislocation)等的晶 體缺陷，此類晶體缺陷也可能導致低電流增益及高裝置洩漏。
因此，且根據本發明揭露的一實施例，提供了將異質接面雙極性電晶體(HBT)的射極、基極、及集極的磊晶生長及側向磊晶延長(Lateral Epitaxial Overgrowth；簡稱LEO)的組合用於製造該HBT裝置之技術。這些技術不需要使用可能降低各層間之界面或一層與其相關聯的電觸點間之界面的品質之蝕刻。因此，將這些技術應用於HBT的製造時，將提高HBT內之各界面的品質，例如，提高基極與射極之間、集極與基極之間、以及該射極、基極、及集極中之每一者的電觸點間之界面的品質。
在本說明書的用法中，"磊晶"通常意指在晶格常數(lattice constant)方面具有小於50%的差的相互接觸之鄰接晶體。雖然磊晶生長對下文所述都不是必要的，但是在某些例子中，該等鄰接晶體是具有相同的晶體結構(例如，都是立方的，都是六方的，都是正方的)之單晶(single crystal)，且在某些例子中，該等鄰接晶體沿著相同的晶向(crystallographic orientation)而被定向。以一種結構之方式表現此種磊晶生長的使用。例如，經由磊晶而側向延長的某些層之一末端將形成斜角側面。該面之角度係根據被用來作為HBT的單晶材料之晶體結構及晶向。該角度可能根據不同的實施例使用之材料而有所改變，但是在某些例子中，該角度是在55°與62°之間的範圍內。
本發明揭露的製造HBT裝置之技術提供了各種優點。例如，本發明揭露的技術及以該等技術製造的裝置由於各裝置層與對應的電觸點間之較低的界面電阻(interfacial resistance)而有改善的GHz頻率性能。本發明所述之該等技術及裝置的其他效益包括裝置的低漏電流，因而也提高了被用於傳輸、接收、及處理GHz頻率通訊信號的積體電路之性能。
方法及架構
第2圖示出根據本發明揭露的一實施例而製造HBT裝置之一方法200。方法200的說明伴隨著對應的例示互連結構的橫斷面示意圖之同時說明。於第3A至3G圖中示出這些橫斷面圖。
如第2圖中之該例子所示，且請同時參閱第3A圖，方法200包含：提供204一半導體基材300。基材300的例子包括塊狀單晶矽基材。可沿著[111]方向、[110]方向、或[100]方向中之任何方向將一矽基材定向。該單晶矽基材的定向決定在該基材上以磊晶方式生長本發明所述的HBT的其他層之便利程度，這是因為該基材的定向決定該基材的哪些結晶面(crystallographic plane)被露出以供處理，且因此決定該晶體的晶格常數。除非另有註明，否則本發明所述的例示基材300是[111]矽單晶。
矽基材300亦可包括諸如埋入式氧化物(Buried Oxide；簡稱BOX)層等的多層基材組態、或一絕緣層上 覆半導體(Semiconductor-On-Insulator；簡稱XOI，其中X是任何半導體)基材。一特定的XOI基材例子包含被配置在一上層的單晶矽(Si)與一下層的矽平台之間的一二氧化矽(SiO2)的包覆層(blanket layer)。更一般性而言，基材300可以是可在其上生長本發明中以各種方式提供的一HBT裝置之任何適當的平台。其他可能的例示基材材料包括諸如鍺、矽鍺(SiGe)、碳化矽、及砷化鎵(GaAs)，以上只舉一些例子。
亦如第3A圖所示，在基材300上形成208一包覆金屬層304。包覆金屬層304材料的例子包括鎢(W)、鉬(Mo)、及氮化鈦(TiN)、以及被用於電觸點的其他導電金屬。根據某些實施例，第3A圖中將包覆金屬層304示出為具有一厚度α，該厚度α可在下列各範圍中之任何範圍內：300奈米至1微米；300奈米至750奈米；500奈米至750奈米；750奈米至1微米。不論使用的金屬為何，通常使用濺鍍(sputtering)形成包覆金屬層304，以產生一多晶包覆金屬層304。濺鍍對此類應用有一些優點，這些優點包括沈積一均勻厚度的同質多晶層之能力。然而，亦可使用其他沈積類型，包括化學氣相沈積(Chemical Vapor Deposition；簡稱CVD)、壓力增強式化學氣相沈積(Pressure Enhanced CVD；簡稱PECVD)、以及其他沈積技術。
在包覆金屬層304上形成212一包覆絕緣層308(也被稱為層間介電質(InterLayer Dielectric；簡稱ILD)層) 。可被用於包覆ILD層308的例示絕緣材料包括諸如氮化物(例如，氮化矽(Si3N4))、氧化物(例如，二氧化矽(SiO2)、氧化鋁(Al2O3))、氮氧化物(例如，氮氧化矽(SiOxNy))、碳化物(例如，碳化矽(SiC))、碳氧化物、聚合物、矽烷(silane)、矽氧烷(siloxane)、或其他適當的絕緣材料。在某些實施例中，根據應用而以超低k值絕緣材料、低k值介電材料、或高k值介電材料實施包覆ILD層308。例示之低k值及超低k值介電材料包括多孔二氧化矽、碳摻雜氧化物(Carbon Doped Oxide；簡稱CDO)、諸如全氟環丁烷(perfluorocyclobutane)或聚四氟乙烯(polytetrafluoroethylene)等的有機聚合物、氟矽玻璃(Fluorosilicate Glass；簡稱FSG)、以及諸如聚倍半矽氧烷(silsesquioxane)、矽氧烷(siloxane)、或有機矽玻璃(organosilicate glass)等的有機矽酸鹽(organosilicate)。高k值介電材料的例子包括諸如氧化鉿(hafnium oxide)、氧化鉿矽(hafnium silicon oxide)、氧化鑭鋁(lanthanum oxide)、鋁酸鑭(lanthanum aluminum oxide)、氧化鋯(zirconium oxide)、氧化鋯矽(zirconium silicon oxide)、氧化鉭(tantalum oxide)、氧化鈦(titanium oxide)、鋇鍶鈦氧化物(barium strontium titanium oxide)、氧化鋇鈦(barium titanium oxide)、氧化鍶鈦(strontium titanium oxide)、氧化釔(yttrium oxide)、氧化鋁(aluminum oxide)、鉛鈧鉭氧化物(lead scandium tantalum oxide)、以及鈮酸鉛鋅 (lead zinc niobate)。
根據某些實施例，第3A圖中將包覆ILD層308示出為具有一厚度β，該厚度β可在下列各範圍中之任何範圍內：20奈米至100奈米；20奈米至75奈米；50奈米至75奈米；75奈米至100奈米。在第3A圖所示之例子中，包覆ILD層308是氧化物(例如，二氧化矽(SiO2)、氧化鋁(Al2O3))。可方便地使用諸如微影等的技術將氧化物圖案化，然後以諸如氫氟酸(HF)、熱硫酸(H2SO4)等的液體(或"濕式")化學品蝕刻進行蝕刻。形成208包覆ILD層308的技術可以是包括但不必然限於下列沈積技術的寬廣範圍的適當沈積技術中之任何沈積技術：物理氣相沈積(Physical Vapor Deposition；簡稱PVD)；化學氣相沈積(CVD)；旋轉塗佈(spin coating)/旋塗沈積(Spin-On Deposition；簡稱SOD)；及/或任何上述各項的一組合。用於包覆ILD層308之其他適當的組態、材料、沈積技術、及/或厚度將取決於諸如給定應用等的因素，且根據本發明的揭露將是顯而易見的。
如第3B圖所示，形成通過216包覆ILD層308及包覆金屬層304兩者的一溝槽，因而露出下方基材300的一部分。一般而言，由於被用於蝕刻通過包覆ILD層308及包覆金屬層304之不同的化學品，所以將在兩個階段中進行溝槽形成216。例如，如前文所述，在某些例子中，氧化物被用於形成212包覆ILD層308。然後，如前文所述，使用諸如氫氟酸(HF)等的濕式化學品蝕刻而方便地蝕刻該氧化 物。可使用諸如被配製成自包覆ILD層308去除材料的酸及鹼等的濕式化學品蝕刻包覆ILD層308的某些非氧化物成分。
在使用濕式化學品形成216通過包覆ILD層308的一溝槽之後，通常利用一"乾式"蝕刻進一步形成216通過包覆金屬層304的該溝槽。"乾式"蝕刻(不依賴前文所述之液體蝕刻劑的那些蝕刻)之例子包括反應性離子蝕刻(Reactive Ion Etch；簡稱RIE)，此種蝕刻係為諸如氬(Ar)等的氣體之(可透過電漿產生的)離子化或自由基化(radicalized)原子被用於轟擊一表面，且因而自該表面去除材料。不論該RIE的成分為何，在去除了包覆ILD層308的一部分之後，該RIE被應用於包覆金屬層304，以便露出基材300的一部分。
在形成216該溝槽之後，第3B圖所示的包覆金屬層304之該等現在分開的部分被描述為"集極觸點306"。如將於下文中更詳細說明的，集極觸點306是用於該HBT的集極之電觸點。
第3B圖中之該溝槽被示出為具有一寬度χ，且可根據該HBT之設計組態而選擇該寬度χ。根據某些實施例，溝槽寬度χ的例子可在下列各範圍中之任何範圍內：400奈米至5微米；400奈米至4微米；400奈米至3微米；4微米至2微米；1微米至4微米；2微米至3微米；4微米至5微米；4微米至5微米。
在藉由形成216該溝槽而露出基材300的一部分之後， 於在可供選擇採用之情形下在該溝槽內(被第3C圖所示的兩個集極觸點306界定)且在基材300的該露出部分上以磊晶方式形成220一緩衝層312。在沈積了緩衝層312之後，在該溝槽內的緩衝層312上形成224一n型摻雜集極層316。
在第3C圖所示之實施例中，如將於下文中更詳細說明的，可供選擇採用的緩衝層312被形成220為矽基材300與後續被沈積的半導體集極層316間之一障壁層(barrier layer)。在該例子中係為氮化鋁(AlN)的緩衝層312防止集極層316(在該例子中以n型摻雜氮化鎵(GaN)(或n-GaN)製造該集極層316)與矽基材300間之直接接觸。在該例子中，因為氮化鎵(GaN)與矽(Si)直接接觸時，將劇烈且放熱地反應，所以形成220可供選擇採用的以氮化鋁(AlN)構成之緩衝層312。形成220緩衝層312防止該直接接觸。氮化鋁(AlN)緩衝層312也充當促進n-GaN形成為集極層316的一成核層(nucleation layer)，這是因為即使在GaN及Si不相互接觸的情況下，GaN通常也無法良好地在Si上成核。AlN緩衝層312亦可防止自基材300生長進入n-GaN集極層316所產生的晶體缺陷(例如，滑移位錯(slip dislocation)及表面缺陷(此類缺陷因而破壞該HBT的各層之間的磊晶配準(epitaxial registry))。
第3C圖中之AlN緩衝層312被示出為具有一厚度δ。根據某些實施例，AlN緩衝層312的例子可具有下列各範圍中之任何範圍內的一厚度δ：50奈米至100奈米；25奈米至150奈米；50奈米至75奈米；75奈米至100奈米。
在矽基材300上以磊晶方式形成220 AlN緩衝層312的方法包括可支援以基材300磊晶形成的任何方法，該等方法包括但不限於金屬有機化學氣相沈積(Metal Organic Chemical Vapor Deposition；簡稱MOCVD)。MOCVD開始時通常將氣相傳輸的氣相有機金屬前驅物(precursor)及載體氣體(carrier gas)(例如，氬)導入一反應室(reaction chamber)中。根據將要被沈積的材料，也將含氮氫化物(nitrogen containing hydride)及稀釋氣體(通常是氫氣或氮氣)導入具有前驅物蒸氣的反應室中。在該等氣相前驅物抵達最終材料將要被沈積於其上的加熱基材之前，該等稀釋氣體抑制該等前驅物的熱分解(pyrolysis)。用於製造AlN薄膜的常見前驅物包括三甲基鋁(trimethyl aluminum；(CH3)3Al)、銨(ammonium)等的前驅物。反應溫度通常是在攝氏500度與攝氏1000度之間，且氣體壓力是在40托(Torr)與500托之間。與III族氮化物薄膜的MOCVD沈積有關之更多的一般細節可參閱Robert F.Davis所寫的"Substrates and epitaxial deposition processes for Group III-nitride thin films and power device heterostructures"(發表於2015年5月之MRS Bulletin,volume 40)。
亦如第3C圖所示，在先前形成220的AlN緩衝層312上且在由該等集極觸點306界定的溝槽內以磊晶方式形成224集極層316(在該例子中是n-GaN)。集極層316形成該HBT的集極，且在電氣上與該等集極觸點306相連。如同 AlN緩衝層312，可使用MOCVD形成集極層316。被用於在AlN緩衝層312上以磊晶方式形成224作為集極層316的n-GaN單晶之例示前驅物包括三乙基鎵(trimethylgallium；(C2H5)3Ga)、銨等的前驅物。用於集極層316的n型摻雜劑包括可在比其他n型摻雜劑更廣的溫度範圍中被摻雜到氮化鎵(GaN)中的矽。然而，包括鍺(Ge)、鎵(Ga)、或被用於對半導體材料進行n型摻雜之任何IV族元素的其他n型摻雜劑亦可被用於摻雜集極層316。在各例子中，根據某些實施例，集極層316中之n型摻雜劑濃度可自1 x 1017原子/立方釐米至1 x 1019原子/立方釐米。
集極層316的n型摻雜濃度在集極層316的整個厚度上不需要是均勻的。傳統上，HBT裝置可具有在接近下方基材處的一"次集極"層，該"次集極"層係在較高的濃度下被摻雜，以便具有較高的傳導性。該較高的傳導性促進與相關聯的集極觸點之間的較佳電氣接觸。然後在該次集極上形成具有一較低摻雜濃度的一集極。該較低的摻雜濃度使該集極能夠在較高的電壓下操作(亦即，其具有較高的"崩潰"電壓)，因而提高該HBT的整體性能。在集極316中，並不製造一分離的次集極，而是摻雜濃度可具有依據離開基材的距離而判定之一梯度。例如，接近基材300及緩衝層312的集極層316之各部分可具有比基材300對面的(例如，接近ILD層308的)集極層316之各部分高的摻雜濃度。
第3C圖中之集極層316被示出為具有一厚度ε。根據 某些實施例，集極層316的例子可具有下列各範圍中之任何範圍內的一厚度ε：自200奈米至1.1微米；自200奈米至800奈米；自400奈米至800奈米；自400奈米至1.1微米；自600奈米至800奈米。
不論集極層316的厚度為何，選擇ε，因而在集極層316的露出頂面與ILD層308的露出頂面之間呈現一階梯。該階梯使集極層316的該露出頂面低於ILD層308的該露出頂面。如將於下文中說明的，此種方式促進該HBT的基極部分的LEO生長，這是因為其保證只提供集極層316的一單一表面(且在某些例子中為一單一結晶面)，以供該HBT的該基極部分之成核及生長。在集極層316延伸到ILD層308之上的例子中，該集極層的側面可充當基極層的成核位置(nucleation site)。因為這些側面可能露出與頂面露出之不同的集極層316的結晶面，所以該基極層的側向磊晶生長可能會受到影響。
因此，第3C圖所示之例子包含該階梯，根據某些實施例，該階梯的被識別為λ的高度可在下列各範圍中之任何範圍內：10奈米至100奈米；25奈米至200奈米；50奈米至100奈米；75奈米至150奈米。在某些例子中，集極層316可與ILD層308共面(亦即，λ是大約是0奈米)。
在形成了集極層316之後，形成228一半導體基極層320。該基極層320充當一HBT的一基極，且係使用側向磊晶延長(LEO)形成228該基極層320。為了便於說明，基極層320的以一柱之形式被配置在集極層316正上方的部分 被稱為基極層320的一"第一部分"。基極層320的自該第一部分側向延伸而被配置在集極層316的任一側上的ILD層308上之該等部分被稱為一"第二部分"及一"第三部分"。第3D圖中示出這三個部分。應當理解：這些名稱只是為了說明的方便，且並不表示該LEO生長的單晶基極層320的該等部分之間的任何實體差異。
使用LEO形成基極層320之方式有一些優點。一項優點在於：在該HBT的各部分(亦即，對應於HBT的基極、射極、及集極的該等層)之間持續使用磊晶生長時，將改善該HBT裝置的高頻響應。另一優點在於：使用LEO生長基極層320時，能夠在不使用將降低基極層320的均勻性及低缺陷密度的蝕刻之情形下在基極層320上形成電觸點(將於下文中說明)。此種方式有助於保持該等觸點與基極層320之間的具有比暴露於蝕刻的表面低的電阻之一界面，因而改善該HBT的整體高頻響應。
在一例子中，以p型摻雜氮化鎵(p-GaN)製造基極層320。被用於p-GaN層320的一種p型摻雜劑是鎂(Mg)。p-GaN基極層320中之例示Mg濃度是在大約1 x 1019原子/立方釐米的範圍內。使用作為該HBT的基極層320的p-GaN之替代方式包括但不限於氮化銦鎵(InGaN)及氮化銦(InN)。選擇GaN、InGaN、或InN中之哪一種材料作為基極的準則包括對被用於基極、射極、及集極的材料的能帶隙(band gap)以及用於製造該HBT裝置的處理條件之考慮。例如，通常將被用於HBT中之射極層的材料選擇成 (在可供選擇採用之情形下也透過摻雜濃度而選擇)具有寬能帶隙。基極材料被選擇成具有比射極窄的能帶隙。集極材料被選擇成具有與基極材料相同的能帶隙或比基極材料窄的能帶隙。在這些考慮之下，可舉例而言將InGaN摻雜成比GaN高的濃度，因而增加了各層的傳導性。
在一例子中，可被用於摻雜基極層320的另一p型摻雜劑包括鋅(Zn)。
第3D圖中之基極層320的在ILD層308之上側向延伸的第二及第三部分被示出為具有一厚度γ。根據某些實施例，該第二及第三部分的該厚度γ可在下列各範圍中之任何範圍內：20奈米至150奈米；20奈米至200奈米；20奈米至100奈米；20奈米至75奈米；50奈米至150奈米；50奈米至75奈米；75奈米至150奈米。p-GaN層320的該第一部分(介於該第二部分與該第三部分之間)之厚度是該厚度γ加上該階梯的尺寸λ。
第3D圖中之基極層320的該側向第三部分被示出為包含一尺寸π，該尺寸π將基極層320在對應的ILD層308之上延伸的程度量化。雖然第3D圖中並未示出，但是該尺寸π也適用於基極層320的該第二部分。根據某些實施例，該尺寸π可在下列各範圍中之任何範圍內：自500奈米至1微米；自200奈米至700奈米；自750奈米至1微米；自450奈米至550奈米。
因為使用LEO而以單晶的形式生長基極層320，所以該第二及第三部分在該第二及第三部分的每一部分之一末 端上分別包含一對應的斜角側面。該面之角度係根據單晶基極層320(或被用來作為該HBT的該基極的替代材料)之晶體結構及晶向。在各例子中，第3D圖所示的p-GaN基極層320的該斜角側面之角度ψ在一例子中是在55°與62°之間。
如前文所述，使用LEO形成228基極層320。相對於垂直生長速率，LEO增加晶體側向的生長速率(如第3D圖所示)。可藉由使用一低壓有機金屬壓力輔助氣相磊晶(low pressure Organo-Metallic Pressure assisted Vapor Epitaxial；簡稱OMPVE)製程將有機金屬前驅物供應到一基材，而執行LEO。某些LEO技術使用遮罩掩蓋一沈積基材的一小部分之外的所有部分。如第3C及3D圖所示，該沈積基材的該小部分是n-GaN集極層316的露出部分。該基材充當將要被沈積在該基材上的材料之成核位置。將要被LEO形成的該材料之晶體成核在該基材上，通過該遮罩界定的孔而生長，且在該遮罩的表面之上側向延伸。在本發明揭露的實施例中，不需要遮罩，這是因為ILD層308掩蓋除了n-GaN集極層316的露出部分之外的成核位置。發表於2001年的Journal of Physics：Condensed Matter,volume 13(pp.69661-6975)的論文"Epitaxial lateral overgrowth techniques used in group III nitride epitaxy"中說明了常見的LEO技術。可藉由增加形成溫度(例如，自攝氏900度增加到攝氏1050度)，降低形成壓力(例如，自50毫巴(millibar)到300毫巴)，且包含與垂直晶體生長比較時 傾向於側向晶體生長的前驅物，而與垂直生長速率比較時進一步傾向於側向生長速率(生長速率比高達5：1)。一種此類前驅物是鎂(Mg)，這是使用鎂(Mg)作為p-GaN基極層320之摻雜劑的一個理由。
如第3E圖所示，在基極層320的該第二及第三部分之上形成一遮罩324(通常是前文中於說明包覆ILD層308時所示的氧化物或氮化物中之一者)，而讓基極層320的該第一部分露出。可使用包括涉及"空氣斷路"的那些技術之任何圖案化或微影技術沈積遮罩324。在一"空氣斷路"製程中，在沈積了基極層320之後，自一製程室(processing chamber)之一惰性氣氛取出其上用於製造HBT裝置的一晶圓，以便將遮罩324圖案化且形成遮罩324。在接觸空氣之後GaN品質通常不會下降，因而在處理使用GaN的例示HBT期間，有採用GaN的便利性。然而，在形成了遮罩324之後，p-GaN基極層320表面被暴露於熱鹽酸(HCl)，以便去除可能在該空氣斷路期間形成的任何氧化鎵。
無論如何，在形成了遮罩324之後(且如果"空氣斷路"製程被用於將遮罩324圖案化，則在執行清洗露出的p-GaN層320表面的任何製程之後)，在各遮罩324之間的基極層320之露出部分上以磊晶方式形成一射極層328。第3F圖示出該步驟。使用前文所述之磊晶沈積形成射極層328。
用於射極328的材料包括以諸如前文所述之矽摻雜的n-GaN。用於射極328層的一替代材料是以矽摻雜的AlGaN (其中Al含量少於25原子百分率)。射極328的摻雜濃度包括前文針對矽所述的且與HBT的傳導性及操作符合之那些摻雜濃度。
第3F圖所示射極層328具有可在下列各範圍中之任何範圍內的一厚度κ：100奈米至500奈米；100奈米至250奈米；250奈米至500奈米；200奈米至400奈米。
藉由形成236該HBT該等各種元件之電觸點，而完成該HBT裝置的製造。例如，如第3F圖所示，去除遮罩324，且在基極320上沈積電觸點330("基極觸點")。可使用微影技術將這些基極觸點330圖案化，且以鎳(Ni)、鉑(Pt)、銅(Cu)、或其他導電元素及化合物製造基極觸點330。在射極328上以磊晶方式生長一薄的保形導電層332，以便改善與後續被沈積的射極觸點間之電氣接觸。導電層332的例子包括具有在下列範圍中之任何範圍內的摻雜濃度的以磊晶方式形成之n-GaN：1 x 1018原子/立方釐米至1 x 1020原子/立方釐米；以及1 x 1019原子/立方釐米至1 x 1020原子/立方釐米。例示的摻雜劑包括諸如前文所述之矽等的n型摻雜劑。
然後使用前文所述之材料及製程而以ILD層336包封該結構。將ILD層336平坦化，而促進準確地圖案化，且使用微影技術將導電通孔340連接到各電觸點(亦即，集極觸點306、基極觸點330、以及射極導電層332)，以便提供將電信號自被形成的HBT裝置344傳送到一導電線342。
可使用可顯示裝置的各層及結構之諸如掃描電子顯微 術(Scanning Electron Microscopy；簡稱SEM)或穿透式電子顯微術(Transmission Electron Microscopy；簡稱TEM)等的工具而以積體電路的橫斷面檢測本發明提供的技術及結構之使用。亦可使用諸如組成照相、X射線晶體繞射法(x-ray crystallography or diffraction；簡稱XRD)、二次離子質譜法(Secondary Ion Mass Spectrometry；簡稱SIMS)、飛行時間二次離子質譜儀(time-of-flight SIMS；簡稱ToF-SIMS)、原子探針層析成像(atom probe imaging)、局部電極原子探針(Local Electrode Atom Probe；簡稱LEAP)技術、三維斷層掃描(3D tomography)、以及高解析度物理或化學分析(以上只列出一些適用的例示分析工具)等的其他方法。例如，在某些實施例中，TEM可指示：使用LEO生長的基極層及界面具有可表現出不包含蝕刻的使用的前文所述之該等製程之均勻性及品質。根據本發明之揭露將易於得知許多組態及變形。
例示系統
第4圖根據本發明揭露的某些實施例而示出以本發明揭露的一或多種積體電路結構實施之一例示計算系統。如圖所示，計算系統400中安置了一主機板402。主機板402可包含一些組件，其中包括但不限於一處理器404以及至少一通訊晶片406，該等組件中之每一組件可在實體上及電氣上被耦合到主機板402或被以其他方式整合在主機板 402中。應當理解：主機板402可以是諸如任何印刷電路板，不論是一主板、被安裝在一主板上的一子板、或系統400的唯一板等皆可。
計算系統400根據其應用，可包含可在或可不在實體上及電氣上被耦合到主機板402之一或多個其他組件。這些其他組件可包括但不限於揮發性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM))、圖形處理器、數位信號處理器、密碼處理器(crypto processor)、晶片組、天線、顯示器、觸控式螢幕顯示器、觸控式螢幕控制器、電池、音訊編碼解碼器、視訊編碼解碼器、功率放大器、全球衛星定位系統(Global Positioning System；簡稱GPS)裝置、羅盤、加速度計(accelerometer)、陀螺儀(gyroscope)、喇叭、相機、以及大量儲存裝置(諸如硬碟機、光碟(Compact Disk；簡稱CD)、及數位多功能光碟(Digital Versatile Disk；簡稱DVD)等的大量儲存裝置)。被包含在計算系統400中之該等組件的任何組件可包含根據一實施例而配置的一或多個積體電路結構或裝置(例如，包含使用本說明書各處所述之磊晶生長及LEO的一組合而製造之一或多個HBT)。在某些實施例中，可將多種功能整合到一或多個晶片中(例如，請注意，通訊晶片406可以是處理器404的一部分，或以別的方式被整合到處理器404中)。
通訊晶片406能夠執行無線通訊，而將資料傳輸進及 出計算系統400。術語"無線"及其衍生詞可被用於描述可利用通過非固體介質之調變電磁輻射而傳送資料之電路、裝置、系統、方法、技術、通訊通道等。該術語並不意味著相關聯的裝置不包含任何線路，但是在某些實施例中，該等相關聯的裝置可能不包含任何線路。通訊晶片406可實施其中包括但不限於包含Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進技術(Long Term Evolution；簡稱LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙(Bluetooth)、以上各項的衍生標準或協定、以及被稱為3G、4G、5G、及更新的世代之任何其他無線協定的一些無線標準或協定中之任何者。計算系統400可包含複數個通訊晶片406。例如，一通訊晶片406可被專用於諸如Wi-Fi及藍牙等的較短範圍之無線通訊，且一第二通訊晶片406可被專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他無線通訊標準等的較長範圍之無線通訊。在某些實施例中，通訊晶片406可包含具有本說明書中各處所述的閘極堆疊及接入區極化層的一或多個電晶體結構。
計算系統400之處理器404包含被封裝在處理器404內之一積體電路晶粒。在某些實施例中，該處理器之積體電路晶粒包含以本發明各處所述的一或多個積體電路結構或裝置實施之板上電路。術語"處理器"可意指用於處理諸如來自暫存器及/或記憶體的電子資料而將該電子資料轉換 為可被儲存在暫存器及/或記憶體的其他電子資料之任何裝置或裝置的一部分。
通訊晶片406也可包含被封裝在通訊晶片406內之一積體電路晶粒。根據某些此類實施例，該通訊晶片的該積體電路晶粒包含本發明各處所述的一或多個積體電路結構或裝置。如根據本發明之揭露將可了解的，請注意，可將多標準的無線能力直接整合到處理器404(例如，將任何晶片406的功能整合到處理器404中，而不是設有個別的通訊晶片)中。此外，請注意，處理器404可以是具有此種無線能力的一晶片組。總之，可使用任何數目的處理器404及/或通訊晶片406。同樣地，任何一晶片或晶片組可具有被整合於其中的多種功能。
在各實施例中，計算系統400可以是膝上型電腦、簡易筆記型電腦、筆記型電腦、智慧型手機、平板電腦、個人數位助理(Personal Digital Assistant；簡稱PDA)、超級行動個人電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、顯示器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位錄影機、或用於處理資料或採用使用本發明各處所述的所揭露的技術形成之一或多個積體電路結構或裝置之任何其他電子裝置。
其他實施例
例子1包含一種積體電路異質接面雙極性電晶體(HBT)裝置，該HBT裝置包含：一基材；一第一集極觸 點及一第二集極觸點；被配置在該第一集極觸點上的一第一絕緣體及被配置在該第二集極觸點上的一第二絕緣體；被配置在該基材之上且至少在該第一集極觸點與該第二集極觸點之間的一半導體集極層；以及包含一第一部分、一第二部分、及一第三部分的一半導體基極層，該第一部分被配置在該半導體集極層上，該第二部分自該第一部分側向延伸到該第一絕緣體之上，且該第三部分自該第一部分側向延伸到該第二絕緣體之上。
例子2包含例子1之標的，進一步包含被配置在該基材與該半導體集極層之間的一氮化鋁(AlN)緩衝層。
例子3包含例子2之標的，其中該AlN緩衝層具有自50奈米至100奈米的範圍內之厚度。
例子4包含該等前述例子中之任一例子之標的，其中該半導體基極層具有自20奈米至150奈米的範圍內之厚度。
例子5包含該等前述例子中之任一例子之標的，其中該半導體基極層包含氮化鎵(GaN)。
例子6包含例子5之標的，其中以鎂(Mg)摻雜該半導體基極層的該GaN。
例子7包含例子6之標的，其中該半導體基極層的該GaN中之Mg的摻雜濃度是在1 x 1019原子/立方釐米的範圍內。
例子8包含該等前述例子中之任一例子之標的，其中該半導體基極層包含氮化銦鎵(InGaN)。
例子9包含該等前述例子中之任一例子之標的，其中該半導體基極層包含氮化銦(InN)。
例子10包含該等前述例子中之任一例子之標的，其中該半導體基極層的該第二部分及該第三部分分別包含一斜角側面。
例子11包含例子10之標的，其中該第二部分及該第三部分兩者的該斜角側面與該第一絕緣體及該第二絕緣體分別成55°與62°之間的範圍中之一角度。
例子12包含例子10之標的，其中該第二部分及該第三部分兩者的該斜角側面包含該半導體基極層的單晶半導體材料。
例子13包含該等前述例子中之任一例子之標的，其中該半導體基極層的該第二部分及該第三部分分別在該第一絕緣體及該第二絕緣體之上延伸200奈米至700奈米的範圍內。
例子14包含該等前述例子中之任一例子之標的，其中該半導體基極層的該第二部分及該第三部分分別在該第一絕緣體及該第二絕緣體之上延伸400奈米至600奈米的範圍內。
例子15包含該等前述例子中之任一例子之標的，其中該半導體集極層包含GaN。
例子16包含例子15之標的，其中以矽(Si)摻雜該半導體集極層的該GaN。
例子17包含例子16之標的，其中該半導體集極層的該 GaN中之Si摻雜劑的濃度是自1 x 1017Si原子/立方釐米至1 x 1019Si原子/立方釐米。
例子18包含例子15之標的，其中以鍺(Ge)摻雜該半導體集極層的該GaN。
例子19包含該等前述例子中之任一例子之標的，其中該第一集極觸點及該第二集極觸點具有自300奈米至1微米的範圍中之厚度。
例子20包含該等前述例子中之任一例子之標的，其中該第一集極觸點及該第二集極觸點包含鎢(W)。
例子21包含該等前述例子中之任一例子之標的，其中該第一集極觸點及該第二集極觸點包含鉬(Mo)。
例子22包含該等前述例子中之任一例子之標的，其中該第一集極觸點及該第二集極觸點包含氮化鈦(TiN)。
例子23包含該等前述例子中之任一例子之標的，其中該第一絕緣體及該第二絕緣體分別具有自20奈米至100奈米的範圍中之厚度。
例子24包含該等前述例子中之任一例子之標的，其中該第一絕緣體及該第二絕緣體包含二氧化矽(SiO2)。
例子25包含該等前述例子中之任一例子之標的，其中該第一絕緣體及該第二絕緣體包含氮化矽(SiN)。
例子26包含該等前述例子中之任一例子之標的，其中該第一絕緣體及該第二絕緣體包含氧化鋁(Al2O3)。
例子27包含該等前述例子中之任一例子之標的，進一步包含被配置在該半導體基極層上的一射極。
例子28包含例子27之標的，其中該射極具有自100奈米至500奈米的範圍中之厚度。
例子29包含例子27之標的，其中該射極包含GaN。
例子30包含例子29之標的，其中以Si摻雜該射極的該GaN。
例子31包含例子29之標的，其中以具有少於25原子百分率的鋁含量之氮化鋁鎵摻雜該射極的該GaN。
例子32包含例子27之標的，進一步包含被保形地配置在該射極上的一GaN層。
例子33包含例子32之標的，其中被配置在該射極上的該GaN層具有50奈米的範圍中之厚度。
例子34包含該等前述例子中之任一例子之標的，其中該基材、該半導體集極層、以及該基極層都是單晶。
例子35包含例子34之標的，其中該基材、該半導體集極層中之每一者的該等單晶具有匹配的晶體結構及晶向。
例子36包含一種積體電路，該積體電路包含等前述例子中之任一例子之標的。
例子37包含一種製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，該方法包含下列步驟：在一基材上形成一包覆金屬層；在該包覆金屬層上形成一包覆絕緣層；蝕刻通過該包覆絕緣層及該包覆金屬層的一溝槽，而露出該基材的一部分，其中界定該溝槽的該包覆金屬層之各部分形成集極觸點；在該基材之上的該溝槽中形成一集極層；使用側向磊晶延長在該集極層上形成一半導體基極 層，該基極層自該集極層側向延伸到界定該溝槽的該包覆絕緣層的頂面之上；以及使用磊晶生長在該基極層上形成一射極層。
例子38包含例子37之標的，其中以n型摻雜氮化鎵(n-GaN)形成該集極層。
例子39包含例子37或38中之任一例子之標的，其中以GaN形成該基極層。
例子40包含例子39之標的，進一步包含下列步驟：以p型鎂(Mg)摻雜該GaN。
例子41包含例子37至40中之任一例子之標的，進一步包含在該集極層與該基材之間形成一緩衝層。
例子42包含例子41之標的，其中以氮化鋁(AlN)形成該緩衝層。
例子43包含例子37至42中之任一例子之標的，其中該集極層具有該基材對面的一頂面，該頂面低於界定該溝槽的該包覆絕緣層之頂面。
例子44包含例子43之標的，其中該集極層的該頂面充當該基極層的一成核位置。
例子45包含例子37至44中之任一例子之標的，進一步包含在該射極層上形成一保形導電層。
例子46包含例子37至45中之任一例子之標的，其中該基極層包含一第一部分、一第二部分、及一第三部分，該第一部分被配置在該集極層上，該第二部分自該第一部分側向延伸到該包覆絕緣層之上，且該第三部分自該第一部 分側向延伸到該絕緣層之上，該基極層的該第二部分及該第三部分分別包含一斜角側面。
例子47包含例子46之標的，其中該第二部分及該第三部分兩者的該斜角側面與該第一絕緣體及該第二絕緣體分別成55°與62°之間的範圍中之一角度。
例子48包含例子46之標的，其中該第二部分及該第三部分兩者的該斜角側面包含該半導體基極層的單晶半導體材料。
前文中為了例示及說明而提供了對一些實施例之說明。該說明不意圖是窮舉的，也不將本發明之揭露限制在所揭露的確切形式。可根據該揭露而作出許多修改及變形。本發明揭露的範圍將不被本實施方式限制，而是由最後的申請專利範圍限制本發明揭露的範圍。主張本申請案的優先權之未來提出的申請案可能以不同的方式要求本發明揭露之標的之專利範圍，且可能通常包含本說明書各處揭露或示出之任何組的一或多個限制。

Claims (25)

  1. 一種積體電路異質接面雙極性電晶體(HBT)裝置，包含：一基材；一第一集極觸點及一第二集極觸點；被配置在該第一集極觸點上的一第一絕緣體及被配置在該第二集極觸點上的一第二絕緣體；被配置在該基材之上且至少在該第一集極觸點與該第二集極觸點之間的一半導體集極層；以及包含一第一部分、一第二部分、及一第三部分的一半導體基極層，該第一部分被配置在該半導體集極層上，該第二部分自該第一部分側向延伸於該第一絕緣體之上，且該第三部分自該第一部分側向延伸於該第二絕緣體之上。
  2. 如申請專利範圍第1項之裝置，進一步包含被配置在該基材與該半導體集極層之間的氮化鋁(AlN)緩衝層。
  3. 如申請專利範圍第1項之裝置，其中該半導體基極層包含氮化鎵(GaN)。
  4. 如申請專利範圍第3項之裝置，其中以鎂(Mg)摻雜該半導體基極層的該GaN。
  5. 如申請專利範圍第1項之裝置，其中該半導體基極層的該第二部分及該第三部分分別包含一斜角側面。
  6. 如申請專利範圍第5項之裝置，其中該第二部分及該第三部分兩者的該斜角側面與該第一絕緣體及該第二絕緣體分別成55°與62°之間的範圍中之一角度。
  7. 如申請專利範圍第6項之裝置，其中該第二部分及該第三部分兩者的該斜角側面包含該半導體基極層的單晶半導體材料。
  8. 如申請專利範圍第1項之裝置，其中該半導體基極層的該第二部分及該第三部分分別在該第一絕緣體及該第二絕緣體之上延伸200奈米至700奈米的範圍內。
  9. 如申請專利範圍第1項之裝置，其中該半導體基極層的該第二部分及該第三部分分別在該第一絕緣體及該第二絕緣體之上延伸400奈米至600奈米的範圍內。
  10. 如申請專利範圍第1項之裝置，其中該半導體集極層包含GaN。
  11. 如申請專利範圍第1項之裝置，進一步包含被配置在該半導體基極層上的一射極。
  12. 如申請專利範圍第11項之裝置，其中該射極包含GaN。
  13. 如申請專利範圍第11項之裝置，進一步包含被保形地配置在該射極上的一GaN層。
  14. 如申請專利範圍第1項之裝置，其中該基材、該半導體集極層、以及該基極層都是單晶。
  15. 如申請專利範圍第14項之裝置，其中該基材、該半導體集極層中之每一者的該等單晶具有匹配的晶體結構及晶向。
  16. 一種積體電路，該積體電路包含申請專利範圍第1至15項中之任一項之裝置。
  17. 一種製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，包含：在一基材上形成一包覆金屬層；在該包覆金屬層上形成一包覆絕緣層；穿過該包覆絕緣層及該包覆金屬層蝕刻一溝槽，而露出該基材的一部分，其中界定該溝槽的該包覆金屬層之各部分形成集極觸點； 在該基材之上的該溝槽中形成一集極層；使用側向磊晶延長在該集極層上形成一半導體基極層，該基極層自該集極層側向延伸於界定該溝槽的該包覆絕緣層的頂面之上；以及使用磊晶生長在該基極層上形成一射極層。
  18. 如申請專利範圍第17項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中以n型摻雜氮化鎵(n-GaN)形成該集極層。
  19. 如申請專利範圍第17項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中以GaN形成該基極層。
  20. 如申請專利範圍第19項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，進一步包含以p型鎂(Mg)摻雜該GaN。
  21. 如申請專利範圍第17項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，進一步包含在該集極層與該基材之間形成一緩衝層。
  22. 如申請專利範圍第21項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中以氮化鋁(AlN)形 成該緩衝層。
  23. 如申請專利範圍第17項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中該集極層具有該基材對面的一頂面，該頂面低於界定該溝槽的該包覆絕緣層之頂面。
  24. 如申請專利範圍第23項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中該集極層的該頂面充當該基極層的一成核位置。
  25. 如申請專利範圍第17項之製造積體電路異質接面雙極性電晶體(HBT)裝置的方法，其中該基極層包含一第一部分、一第二部分、及一第三部分，該第一部分被配置在該集極層上，該第二部分自該第一部分側向延伸於該包覆絕緣層之上，且該第三部分自該第一部分側向延伸於該絕緣層之上，該基極層的該第二部分及該第三部分分別包含一斜角側面。
TW106127349A 2016-09-30 2017-08-11 積體電路異質接面雙極性電晶體（ｈｂｔ）裝置及其製造方法 TWI787197B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/054746 WO2018063319A1 (en) 2016-09-30 2016-09-30 Epitaxially fabricated heterojunction bipolar transistors
WOPCT/US16/54746 2016-09-30
??PCT/US16/54746 2016-09-30

Publications (2)

Publication Number Publication Date
TW201834250A true TW201834250A (zh) 2018-09-16
TWI787197B TWI787197B (zh) 2022-12-21

Family

ID=61760875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127349A TWI787197B (zh) 2016-09-30 2017-08-11 積體電路異質接面雙極性電晶體（ｈｂｔ）裝置及其製造方法

Country Status (3)

Country Link
US (1) US11205717B2 (zh)
TW (1) TWI787197B (zh)
WO (1) WO2018063319A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063319A1 (en) 2016-09-30 2018-04-05 Intel Corporation Epitaxially fabricated heterojunction bipolar transistors
EP3671856B1 (en) * 2018-12-21 2023-01-25 IMEC vzw A method for forming a group iii-v heterojunction bipolar transistor on a group iv substrate and corresponding heterojunction bipolar transistor device
US11495512B2 (en) 2020-04-30 2022-11-08 Wisconsin Alumni Research Foundation Flexible transistors with near-junction heat dissipation
US11972999B2 (en) * 2021-12-07 2024-04-30 Globalfoundries U.S. Inc. Unlanded thermal dissipation pillar adjacent active contact

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2757762C2 (de) * 1977-12-23 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Monolithische Kombination zweier komplementärer Bipolartransistoren
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
TWI293811B (en) 2005-11-22 2008-02-21 Univ Nat Central Gan heterojunction bipolar transistor with a p-type strained ingan layer and method of fabrication therefore
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
CN103035688B (zh) * 2012-05-08 2015-06-03 上海华虹宏力半导体制造有限公司 一种锗硅hbt器件及其制造方法
US8823140B2 (en) * 2012-11-13 2014-09-02 Avogy, Inc. GaN vertical bipolar transistor
US8946861B2 (en) 2013-06-11 2015-02-03 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US9245951B1 (en) * 2014-09-16 2016-01-26 Globalfoundries Inc. Profile control over a collector of a bipolar junction transistor
WO2018063319A1 (en) 2016-09-30 2018-04-05 Intel Corporation Epitaxially fabricated heterojunction bipolar transistors

Also Published As

Publication number Publication date
US11205717B2 (en) 2021-12-21
US20200295166A1 (en) 2020-09-17
TWI787197B (zh) 2022-12-21
WO2018063319A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US10096682B2 (en) III-N devices in Si trenches
US11114556B2 (en) Gate stack design for GaN e-mode transistor performance
US9859424B2 (en) Techniques for integration of Ge-rich p-MOS source/drain contacts
KR102130460B1 (ko) Si 웨이퍼들 상의 ⅲ-ⅴ 디바이스들의 집적화
TWI787197B (zh) 積體電路異質接面雙極性電晶體（ｈｂｔ）裝置及其製造方法
US10957780B2 (en) Non-uniform gate dielectric for U-shape MOSFET
US10741645B2 (en) Thin-base high frequency lateral bipolar junction transistor
US9570403B2 (en) Secure chip with physically unclonable function
US10461184B1 (en) Transistor having reduced gate-induced drain-leakage current
TW201814901A (zh) 具晶格匹配閘極結構之電晶體
TWI749010B (zh) 氮化鎵及自對齊薄體第iv族電晶體之共整合技術
US11430787B2 (en) Forming crystalline source/drain contacts on semiconductor devices
WO2019005094A1 (en) THIN FILM TRANSISTOR WITH LOW CONTACT RESISTANCE
US11784045B2 (en) Formation of single crystal semiconductors using planar vapor liquid solid epitaxy