TW202105718A - 具有可調電容率和可調熱導率的半導體材料 - Google Patents

具有可調電容率和可調熱導率的半導體材料 Download PDF

Info

Publication number
TW202105718A
TW202105718A TW109104558A TW109104558A TW202105718A TW 202105718 A TW202105718 A TW 202105718A TW 109104558 A TW109104558 A TW 109104558A TW 109104558 A TW109104558 A TW 109104558A TW 202105718 A TW202105718 A TW 202105718A
Authority
TW
Taiwan
Prior art keywords
layer
layered structure
starting material
fully depleted
porous layer
Prior art date
Application number
TW109104558A
Other languages
English (en)
Inventor
理查 哈蒙德
德魯 納爾遜
亞倫 戈特
羅迪尼 培賽爾
安德魯 克拉克
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW202105718A publication Critical patent/TW202105718A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在此敘述一種應用於半導體的層狀結構。上述層狀結構包括一起始材料及形成在上述起始材料層上之一全空乏多孔層，且上述全空乏多孔層具有高電阻率。在一些實施例中，上述層狀結構更包括形成在上述全空乏多孔層上之一磊晶層。另外，本發明亦揭露製造上述層狀結構的製程，上述製程包括形成上述全空乏多孔層及成長在上述全空乏多孔層上之上述磊晶層。

Description

具有可調電容率和可調熱導率的半導體材料
本發明是有關於一種半導體裝置及其製造方法。
用在半導體裝置的矽 (Si) 基板，已被廣泛用在射頻 (Radio-frequency，簡稱為 RF) 的應用上。射頻通信電子學的不斷創新和快速發展增加更小且更快的半導體裝置之需求。為了提高性能，需要採用可最大程度地降低RF損耗、RF雜訊和非線性信號失真之基板技術。尤其，具有高有效電阻率和低效介電常數的矽基板，例如高電阻率 (high-resistivity，簡稱 HR) 低摻雜絕緣層上矽 (Silicon-on-insulator，簡稱 SOI) 基板，已顯示出可顯著降低RF損耗、雜訊和信號失真。
然而，HR-SOI 基板的有效電阻率在很大程度上取決於 Si 層和埋入氧化物層 (例如 SiO2 ) 的界面。HR-SOI 基板目前的有效電阻率在 20-300 ohm-cm 的範圍內。
薄多孔矽 (Porous silicon，簡稱 pSi) 層，插入到HR-SOI基板的Si層和埋入氧化物層之間，已顯示出 RF 性能的改善，且透過孔矽率高於20%且小於60%的 pSi 層基底結構，能具有大於 3000 ohm-cm 的高電阻率。然而，高孔隙率進一步降低了熱導率 (例如，大於20%的孔隙率可能降低大於20%的熱導率)，這可能導致裝置的熱性能嚴重衰減。此外，為達上述目的之先前已知材料氧化矽 (SiO2 )，是非常差的熱導體。具體而言，純矽的起始熱導率約為 142 W/m-K 且隨溫度變化，但是氧化矽 (SiO2 ) 的熱導率則僅約為 1.5 W/m-K，其僅略高於空氣的熱導率 1 W/m-K。
本發明涉及用於半導體裝置的層狀結構。具體而言，上述層狀結構包括起一起始材料層以及在上述起始材料上的一全空乏多孔層。根據此種配置，上述層狀結構在降低衰減的同時，改善了上述裝置的熱性能。
在一些實施例中，上述層狀結構包括一起始材料，例如一矽基板。根據上述實施例的一方面，全部或部分上述起始材料可被轉換以形成一多孔層，上述多孔層具有可調整的電性能。具體而言，上述多孔層可被調節以增加上述層狀結構的電阻率，同時將熱性能的損失最小化。因此，在轉換或形成的過程中，可調節上述多孔層以改善上述層狀結構的熱性能，並同時降低衰減。
根據此種配置，通過小心地調節一起始材料的電阻率，全部或部分的上述起始材料可被轉換成電阻率大於 10,000 ohm-cm 且具有低孔隙率的層，以提供優異的電阻率性能，同時將熱性能的損失最小化。在此實施例的某些方面，上述層狀結構可被調整，以使上述熱導率等於至少 3 W/m-K。
在一些實施例中，通過小心地調節一起始材料的電阻率，全部或部分的上述起始材料可被轉換成能隙增加的一全空乏多孔層。高溫下，上述全空乏多孔層將提供改善的性能 (也就是說，操作過程中沒有電阻率的損失)。
在一些實施例中，上述層狀結構包括一起始材料和在上述起始材料上的一全空乏多孔層。根據此實施例的一方面，上述全空乏多孔層的能隙被調整為大於上述起始材料的能隙。
在一些實施例中，上述全空乏多孔層與上述起始材料基本上相同。
在一些實施例中，上述層狀結構還可包括形成在上述全空乏多孔層上之一磊晶層。
在一些實施例中，上述磊晶層至少包括矽、InP、cREO、Mo、AlGaInN、RE-III-N 及金屬其中之一。
在一些實施例中，上述起始材料包括電阻率變化的區域。例如，上述起始材料可以包括複數個區域，其中上述起始材料的第一區域具有第一電阻率，且上述起始材料的第二區域具有第二電阻率。上述第一區域的第一電阻率可以不同於上述第二區域的第二電阻率。另外，或可替代地，上述層狀結構可以包括在上述起始材料上的第一區域上的全空乏多孔層，以及在上述起始材料的第二區域上的非全空乏多孔層。
在一些實施例中，提供了一種形成上述層狀結構的方法。例如，上述方法包括由一起始材料層形成一全空乏多孔層，其中上述全空乏多孔層的第一能隙大於上述起始材料層的第二能隙。
本揭露涉及一種層狀結構，上述層狀結構允許將混合的聲音、光子和電子設備整合在同一平台上。例如，上述層狀結構使用一起始材料層及一全空乏多孔層，上述全空乏多孔層位在上述起始材料層上，調節上述全空乏多孔層，以在將熱導率損失最小化的同時，產生具有電阻率大於 10,000 ohm-cm 的上述全空乏多孔層。例如，上述全空乏多孔層具有一能隙，上述能隙大於上述起始材料層的能隙，同時上述全空乏多孔層與上述起始材料層基本上相同。上述層狀結構包括上述全空乏多孔層，上述全空乏多孔層可被調控，以在將熱性質損失最小化的同時，改善上述層狀結構的電阻率。此種構造允許上述層狀結構，在降低上述層狀結構的衰減同時，將熱性質損失最小化。依此方法，可以將混合的聲音、光子和電子設備整合到上述層狀結構中。
在一些實施例中，可以通過由一起始材料形成上述全空乏多孔層來形成上述層狀結構。
在一些實施例中，根據上述實施例的一方面，全部或部分上述起始材料可被轉換，以形成一多孔層，上述多孔層具有可調整的電性能。上述多孔層可被調節，以改善上述層狀結構的電阻率，同時維持上述熱性能，並降低上述層狀結構的衰減。
圖1為根據此處所述之一實施例中之一層狀結構的示例，其中上述層狀結構具有一全空乏多孔層。上述層狀結構100可包括一起始材料層102，在其上形成一全空乏多孔層104。根據此實施例的一方面，上述層狀結構包括上述全空乏多孔層之第一能隙Eg1，以及上述起始材料的第二能隙Eg2。上述全空乏多孔層之第一能隙Eg1，與上述起始材料的第二能隙Eg2之間的關係，滿足下式：Eg1>Eg2。換句話說，上述全空乏多孔層之第一能隙Eg1，大於上述起始材料的第二能隙Eg2。
在一些實施例中，上述全空乏多孔層與上述起始材料基本上相同。亦即，上述起始材料之化學元素，與上述層狀結構之上述全空乏多孔層104之化學元素相同。
在形成具有於起始材料層102上之全空乏多孔層104的上述層狀結構100之過程中，在上述起始材料層102上形成一層，上述層包括多個孔洞，各孔洞在其附近具有一區域，且所有自由載子已自上述區域移除。上述孔洞是通過從陰極到陽極之流過上述起始材料層的電解電流而形成。此種過程採用 5-50 mA/cm2 的電流密度，且蝕刻持續時間為大約 10 秒至 15 分鐘。使電解電流通過上述起始材料之後，在上述起始材料上形成上述全空乏多孔層。在形成上述層狀結構的過程中，調整上述全空乏多孔層，使得已形成的上述全空乏多孔層，可以具有大於 10,000 ohm-cm 的電阻率，同時透過最小化在上述層中所產生之孔洞的數量，以最小化上述層狀結構的熱導率損失。
根據一些實施例，可透過使用電阻率在 0.1-10 ohm-cm 範圍內的上述起始材料來調整上述層狀結構，以將全部或部分上述起始材料層轉化為具有高電阻率及低孔隙率的全空乏多孔層，且在最小化原本之上述起始材料之熱導率損失的同時，上述全空乏多孔層將提供優異的電阻率性能。根據此實施例的某些方面，上述層狀結構的熱導率至少等於3 W/m-K。
根據此種構造，透過小心地調節起始材料層的電阻率，可將原本之上述起始材料層的全部或一部分轉變為電阻率大於 10000 ohm-cm 且低孔隙率的一層，在改善上述層狀結構之介電常數的同時，上述層將提供優異表現。在此實施例的某些方面，如圖37所示，上述層狀結構100之電容率 (permittivity) 在每公尺大約 2-4 法拉的範圍內。
根據另一實施例，上述全空乏多孔層的厚度在 10-20 μm 之間，且其電阻率大於 10,000 ohm-cm。
圖2為根據此處所述之實施例中之一層狀結構的示例，其中上述層狀結構具有一全空乏多孔層。上述層狀結構200可包括一起始材料層202，並在上述起始材料層202上形成一全空乏多孔層204。根據此實施例的一方面，上述層狀結構200包括上述全空乏多孔層204之第一能隙Eg1，以及上述起始材料202之第二能隙Eg2。上述全空乏多孔層204之第一能隙Eg1與上述起始材料202之第二能隙Eg2之間的關係，滿足公式：Eg1>Eg2。換句話說，上述全空乏多孔層204之第一能隙Eg1，大於上述起始材料202之第二能隙Eg2。上述全空乏多孔層204的厚度為 10-20 μm。
圖3為根據此處所述之一些實施例中，如圖2所示之一層狀結構之片電阻對深度的關係圖。在圖3所示關係圖中，繪製了具有上述全空乏多孔層的上述層狀結構的片電阻對上述層狀結構深度的關係。在具有上述全空乏多孔層的上述層狀結構中，當上述層狀結構的深度在 0.1-26 μm 時，其片電阻大於 10000 ohm-cm。上述層狀結構200可以被調整，以將電阻率為 0.1-10 ohm-cm 之上述起始材料層202轉換為片電阻大於 10000 ohm-cm 的上述全空乏多孔層204。上述配置允許增加上述全空乏多孔層204的電阻率，且同時最小化熱導率的損失，以獲得改善的裝置。
根據一些實施方案，可以在上述層狀結構中使用各種起始材料。
圖4-9為根據此處所述之一些實施例中之一層狀結構的各種示例，其中上述層狀結構具有不同起始材料之一全空乏多孔層。在圖4所示之示例中，採用電阻率為 0.1-10 ohm-cm 之起始材料，並在起始材料302上形成全空乏多孔層304。使用電阻率為 0.1-10 ohm-cm 的起始材料302，允許以有效率且有效利用成本的方式來製造層狀結構300B。
在圖5所示之示例中，所採用的起始材料302，包括起始材料302的複數個副層。起始材料302包括起始材料之第一副層302a，以及起始材料之第二副層302b，其中第一副層302a具有第一電阻率Rsh1 ，第二副層302b具有第二電阻率Rsh2 ，且第二副層302b位在第一副層302a上。此外，根據此配置的一方面，起始材料302可包括位在第二副層302b及第 n 副層302n之間垂直堆疊的複數個副層，且 n 為一整數。第 n 副層302n可以第 n 電阻率 Rshn 來作為特徵。層狀結構300B在起始材料302和全空乏多孔層304之間，可具有一界面。界面可位在起始材料302的第 n 副層302n與一相鄰層 (未示) 之間。在起始材料302和全空乏多孔層304之間，可以具有一附加層。
在圖6所示之示例中，起始材料302可包括起始材料302的複數個副層。起始材料302包括起始材料之第一副層302a，以及起始材料之第二副層302b，其中第一副層302a具有第一電阻率Rsh1 ，第二副層302b具有第二電阻率Rsh2 ，且第二副層302b垂直堆疊在第一副層302a上。此外，根據此配置的一方面，起始材料302可包括具有第三電阻率Rsh3 的第三副層302c。第三副層302c設置在第二副層302b內，並使第三副層302c之表面設置在第二副層302b之表面的位置上。第三副層302c與全空乏多孔層304之間可具有一界面。界面可位在起始材料302與一相鄰層 (未示) 之間。在起始材料302和全空乏多孔層304之間，可以具有一附加層。
在圖7所示之示例中，一起始材料302d為一矽基板。層狀結構300E在起始材料層302d及一全空乏多孔層304之間可具有一界面。界面可位在起始材料302d和一相鄰層 (未示) 之間。在起始材料302和全空乏多孔層304之間，可以具有複數個附加層。
在圖8所示之示例中，一起始材料可包括一矽基板。矽基板302e可包括一特定晶體取向，例如>110>或>100>。層狀結構300E可在複數個層之間具有一界面，其中界面為在晶體取向>100>方向和>110>方向之間的突然轉向。替代地，層狀結構300E在具有>100>取向之矽基板302e和形成在矽基板302e上之全空乏多孔層304之間可具有界面。此界面也可位在矽基板302e和一相鄰層 (未示) 之間。在矽基板302e和全空乏多孔層304之間，可以具有複數個附加層。
在圖9所示之示例中，起始材料可包括III-V族合金302f。III-V族合金302f可包括一特定晶體取向，例如>110>或>100>。層狀結構300F可在複數個層之間具有一界面，其中界面為在晶體取向>100>方向和>110>方向之間的突然轉向。替代地，層狀結構300F可在>100>取向之III-V族合金302f和形成在III-V族合金302f上之全空乏多孔層304之間可具有界面。界面也可位在III-V族合金302f和一相鄰層 (未示) 之間。界面也可位在III-V族合金302f和全空乏多孔層304之間。在III-V族合金302f和全空乏多孔層304之間，可以具有複數個附加層。
根據另一個實施例，全空乏多孔層可包括複數個週期交替副層。週期交替副層可包括具有二或更多個孔隙率的副層。在一些實施例中，二交替副層的孔隙率可具有第一孔隙率及第二孔隙率。在一些實施例中，二交替的孔隙率可具有高孔隙率及低孔隙率。此實施例的另一方面，全空乏多孔層可包括三或更多個副層，各副層具有不同的孔隙率。根據此種配置，將具有不同孔隙率的副層，垂直堆疊在起始材料上，其中孔隙率是從全空乏多孔層的一端，到全空乏多孔層的相對端，逐漸增加。
圖10-13為根據此處所述之實施例中之一層狀結構的各種示例，其中層狀結構具有至少兩種不同孔隙率的全空乏多孔層。在圖10所示的示例中，全空乏多孔層包括全空乏多孔層404之第一副層404a，以及全空乏多孔層404之第二副層404b，其中第一副層404a具有第一孔隙率P1且位在起始材料402上，第二副層404b具有第二孔隙率P2且垂直堆疊在全空乏多孔層404之第一副層404a上。
在圖11所示的示例中，全空乏多孔層404包括全空乏多孔層404之第一副層404a，以及全空乏多孔層404之第二副層404b，其中第一副層404a具有第一孔隙率P1且覆蓋在起始材料402上的第一區域，第二副層404b具有第二孔隙率P2且覆蓋在起始材料402上的第二區域。根據實施例之配置，第一副層404a與第二副層404b彼此相鄰，且可包括位在第一副層及第二副層之間的界面。根據實施例之另一方面，第一副層404a與第二副層404b之間可具有可作為過渡層之一層。
在圖12所示的示例中，全空乏多孔層404包括全空乏多孔層404之第一副層404a，以及全空乏多孔層404之第二副層404b，其中第一副層404a具有第一孔隙率P1且覆蓋在起始材料402上的第一區域，第二副層404b具有第二孔隙率P2且覆蓋在起始材料402上的第二區域。第一副層404a和第二副層404b設置在起始材料層402上，且第一副層404a與第二副層404b在水平方向上彼此相鄰。根據實施例的此種配置，第一副層404a和第二副層404b彼此相鄰，且在第一副層404a和第二副層404b之間可包括一界面。根據實施例之另一方面，第一副層404a與第二副層404b之間可具有作為過渡層之一層。
在圖13所示的示例中，層狀結構包括具有多區域的頂層。頂層包括在一側的全空乏多孔層，與尚未空乏的起始材料層402彼此相鄰。例如，頂層包括在層狀結構一側之全空乏多孔層404、與全空乏多孔層404相鄰的起始材料層402，以及在層狀結構的另一側之全空乏多孔層404。根據實施例的此種配置，第一副層和第二副層彼此相鄰，且在第一副層和第二副層之間可包括一界面。根據實施例的另一方面，第一副層與第二副層之間可具有作為過渡層之一層。
圖14為根據本揭露一些實施例中之層狀結構的示例，其中層狀結構包括具有全空乏多孔層以及形成在起始材料上之複數個週期交替副層。週期交替副層垂直堆疊在起始材料層502上，且週期交替副層為全空乏的。週期交替副層504可以包括複數個副層，副層包括具有第一孔隙率之副層504a，以及具有第二孔隙率之副層504b，其中具有第一孔隙率之副層504a位在起始材料502上，具有第二孔隙率之副層504b位在具有第一孔隙率之副層504a上。根據實施例的此種配置，具有第一孔隙率之副層504a及具有第二孔隙率之副層504b可以重複 n 次。在一些實施例中，全空乏多孔層504可以包括10-20個副層，副層即為週期交替副層。層狀結構500可透過改變全空乏多孔層504的週期交替副層來進行調節，並使得全空乏多孔層504的電阻率增加，且同時讓層狀結構500的熱導率損失最小化，以獲得改善的裝置。
圖4-14僅為本揭露之原理的說明，本揭露所屬技術領域的通常知識者可在不脫離本揭露範圍的情況下，進行各種修改。實施例為出於說明而非限制的目的。例如，根據本揭露，複數個起始材料層及複數個全空乏多孔層的任何組合可應用在一層狀結構中。在一些示例中，可以將圖4的起始材料與圖13的全空乏多孔層的配置，作結合使用。根據此種配置，層狀結構包括全空乏多孔層和非全空乏多孔層。在另一個示例中，可以將圖8的起始材料與圖11的全空乏多孔層的配置，作結合使用。根據此種配置，矽基板的晶體取向可允許依一種方式形成全空乏多孔層，方式即透過增加全空乏多孔層的電阻率，以提供優異性能，且同時最小化層狀結構的熱性能損失。
圖15為根據此處所述之實施例中之層狀結構之孔隙率與深度的關係圖，其中層狀結構與圖14所示的結構相似。在圖15所示的圖中，是以層狀結構的孔隙率對層狀結構的深度作圖。在層狀結構中，觀察到全空乏多孔層504的週期交替孔隙率，其中全空乏多孔層504是從全空乏多孔層504的表面開始，直到位在全空乏多孔層504和起始材料502之間的界面，且並未觀察到起始材料502有任何孔隙率。
圖16為根據此處所述之實施例之層狀結構的影像，層狀結構具有全空乏多孔層以及形成在基板上之複數個週期交替副層。在圖16所示的圖像中，全空乏多孔層包括複數個週期交替副層，其中週期交替副層具有交替孔隙率，且位在矽基板 (即起始材料) 上。
在一些實施例中，全空乏多孔層可包括垂直堆疊的複數個副層。在實施例的一些方面，副層可包括分級孔隙率，使得具有高孔隙率的副層設置在全空乏多孔層的表面上，並使得具有較低孔隙率的副層設置在全空乏多孔層與起始材料的界面上。
在一些實施例中，全空乏多孔層可包括垂直堆疊的複數個副層。在實施例的一些方面，副層可以包括分級孔隙率。副層可包括具有低孔隙率之副層，以及具有高孔隙率之副層，其中具有低孔隙率之副層位在全空乏多孔層的一端，具有高孔隙率之副層位在全空乏多孔層的相對端。根據另一個實施方案，具有高孔隙率之副層可設置在全空乏多孔層和起始材料層的一界面上，且具有高孔隙率之副層可設置在全空乏多孔層的一表面上。
圖17為根據此處所述之一些實施例之層狀結構之片電阻對深度圖，其中層狀結構與圖16所示的結構相似。在圖17所示的圖中，具有全空乏多孔層之層狀結構的片電阻，對層狀結構的深度作圖。如表1所示，在具有全空乏多孔層之層狀結構中，厚度界於 0.1-5.16 μm 之層狀結構，其片電阻大於 10000 ohm-cm。層狀結構可被調節，以將具有 0.1-10 ohm-cm 電阻率之起始材料層轉換為具有 10000 ohm-cm 片電阻之全空乏多孔層。前述配置允許增加全空乏多孔層之電阻率，同時最小化熱導率的損失，以獲得改善的裝置。 表1 不同深度之層狀結構的片電阻示例
展阻 (SRP) 深度 (μm) 展阻 (SRP) 電阻率 (ohm-cm)
0.00 24,633
0.10 24,747
0.19 24,788
0.30 24,448
0.42 23,986
0.49 23,684
0.56 23,557
0.60 23,433
0.71 23,186
0.80 22,926
0.91 22,616
0.99 22,199
1.29 20,579
1.40 20,512
1.60 20,381
1.91 21,199
2.10 22,652
2.51 24,529
3.01 24,834
3.40 24,861
3.70 24,884
4.01 24,909
4.51 24,892
5.01 23,515
5.16 12,371
如表1所示，在深度 0.0 μm (例如層狀結構的表面) 到 5.16 μm 之間，層狀結構的片電阻大於 10000 ohm-cm。例如，層狀結構為全空乏，且可提供在深度 0.0 μm (例如層狀結構的表面) 到 5.16 μm 之間大於 10000 ohm-cm 的片電阻。
根據前述實施例，可獲得層狀結構，並以最小的熱導率損失，同時電阻值以指數地增加。如此處之層狀結構可調節以調整其電性能和熱性能。具體而言，層狀結構的熱導率至少等於 3 W/m-K。
附加地或替代地，根據一些實施例，全空乏多孔層可沿一晶體取向與起始材料，進行晶格匹配，但可沿第二晶體取向錯位。因此，在整個層狀結構中，透過全空乏多孔層和起始材料層之間的界面，降低了全空乏多孔層和起始材料層之間的晶格應變 (lattice strain)。
在一些實施例中，週期交替副層可形成聲音反射器 (acoustic reflector)。在一些實施例中，週期交替副層可形成同調光頻聲子結構 (coherent phonon structure)。
根據一些實施例，層狀結構可包括設置在全空乏多孔層上之磊晶層。根據一些實施例，起始材料層可包括矽基板，矽基板具有形成在起始材料層上的全空乏多孔層。起始材料層與全空乏多孔層在基本上相同。一磊晶層可在全空乏多孔層上形成。根據一些實施例，層狀結構包括矽起始材料層、全空乏多孔層以及磊晶層，其中全空乏多孔層與矽起始材料層在基本上相同，磊晶層形成在全空乏多孔層上。
圖18-21為根據此處所述之一些實施例中之一層狀結構的各種示例，其中層狀結構具有形成在全空乏多孔層上之磊晶層。在圖18所示的示例中，層狀結構700A包括起始材料層702、全空乏多孔層704以及磊晶層706，其中全空乏多孔層704位在起始材料層702上，磊晶層706位在全空乏多孔層704上。
在圖19所示的示例中，層狀結構700B包括起始材料層702、全空乏多孔層704及矽半導體層706，其中全空乏多孔層704位在起始材料層702上，矽半導體層706位在全空乏多孔層704上。在一些實施例中，層狀結構可包括起始材料層以及磊晶層，其中起始材料層包括矽基板，磊晶層包括矽層。全空乏多孔層可包括矽基板及全空乏矽層，其中基板為較底副層，全空乏矽層夾在較底副層及矽基板之頂副層之間。根據實施例，一半導體裝置可磊晶成長在全空乏矽層上。在一些實施例中，磊晶層為一矽半導體層。根據另一個實施例，磊晶層為包括InP、cREO、AlGaInN以及 RE-III-N 化合物和其他金屬化合物中之一種或更多種之一層。在一些實施例中，半導體層包括矽以及包括 InP、cREO、Mo、AlGaInN、RE-III-N化合物以及其他金屬化合物中之一種或更多種。根據此種配置，層狀結構700B可以維持起始材料的熱性能，同時增加全空乏多孔層的電阻率，以獲得改善的裝置。
在圖20所示的示例中，層狀結構700C包括起始材料層702、全空乏多孔層704、過渡層712以及磊晶層706，其中全空乏多孔層704位在起始材料層702上，過渡層712位在全空乏多孔層704上，磊晶層706位在過渡磊晶層712上。過渡磊晶層712可為矽基板，矽基板提供對全空乏多孔層704的表面密封。替代地，過渡磊晶層712可為位在全空乏多孔層704和磊晶層706之絕緣層。根據此種配置，層狀結構可維持起始材料層的熱性質，同時增加全空乏多孔層704的電阻率，以獲得改善的裝置。
在圖21所示的示例中，層狀結構700D包括起始材料層702、摻雜層714、全空乏多孔層704、過渡層712以及磊晶層706，其中摻雜層714位在起始材料層702上，全空乏多孔層704位在摻雜層714上，過渡層712位在全空乏多孔層704上，磊晶層706位在全空乏多孔層704上。
在一些實施例中，起始材料可為具有 0.1-10 ohm-cm 電阻率之矽基板。利用此基板，允許以有效率且有效利用成本的方式來製造層狀結構。摻雜層714包括改變矽之摻雜濃度，以允許層狀結構的調節，並為層狀結構整體提供額外絕緣。全空乏多孔層704可具有在 5%-60% 範圍內的孔隙率。全空乏多孔層的厚度可以在 1-50 μm 的範圍內。過渡磊晶層712可為矽基底，以提供對全空乏多孔層704的表面密封。替代地，過渡層712可為絕緣層，位在全空乏多孔層704和磊晶層之間，其中磊晶層形成在過渡磊晶層712上。過渡磊晶層712可具有小於10 nm的厚度。磊晶層706可具有在 1-10,000nm 範圍內的厚度。根據此種構造，層狀結構可維持起始材料702的熱性質，同時增加全空乏多孔層的電阻率，以獲得改善的裝置。此外，配置使層狀結構避免因電阻率大於 10,000 ohm-cm 裝置的熱絕緣損失所導致的衰減。
圖22為根據此處所述之一些實施例之層狀結構的各種示例之不同熱導率數據，其中層狀結構與圖1所示結構及矽參考基準相似。在圖22所示的圖中，針對純矽、多孔矽及全空乏矽之熱導率對時間作圖。如圖22所示，純矽的導熱係數隨溫度變化且約為 142 W/m-K，而多孔矽酸鹽 (pSi) 的導熱係數約為 1.5 W/m-K。根據本揭露的改善，全空乏多孔層表現出 3 W/m-K 的熱導率。配置允許增加全空乏多孔層的電阻率，同時最小化熱導率的損失，以獲得改善的裝置。
圖23為根據此處所述之一些實施例之層狀結構之光致發光和能量之間的關係圖，其中層狀結構與圖1所示結構相似。在圖23所示的圖中，為本揭露之實施例所示之層狀結構，其隨能量增加之光致發光。前述配置允許增加全空乏多孔層的電阻率，同時最小化熱導率的損失，以獲得改善的裝置。
圖24-25為根據此處所述之一些實施例中之層狀結構的各種示例之X光繞射圖，其中層狀結構具有全空乏多孔層。
圖26-28為根據此處所述之一些實施例中之層狀結構的示例，其中層狀結構具有位在起始材料層之兩層間之多孔材料層。在圖26所示的示例中，層狀結構1100包括起始材料1102、多孔材料層1101、第二層的起始材料1102，以及全空乏多孔層1104，其中第二層位在多孔材料層1101上，全空乏多孔層1104位在第二層的起始材料之上。
在圖27所示的示例中，位在起始材料1102上方的多孔材料層1101顯示為複數個副層。多孔材料層1101可包括複數個副層。副層可為高低多孔分佈之布拉格反射器 (Distributed Bragg reflector，簡稱為 DBR)。在一些實施例中，副層可包括第一孔隙率1101a及第二孔隙率1101b，其中第一孔隙率1101a及第二孔隙率1101b在起始材料之間來回交替。根據此種配置，層狀結構可以維持起始材料的熱性質，同時增加全空乏多孔層的電阻率，以獲得改善的半導體裝置。
在圖28所示的示例中，夾在起始材料之兩層間的多孔材料層1101可被用作晶片切割。在此種配置中，多孔材料層可包括埋入高孔隙率層，其中埋入高孔隙率層位在具有低孔隙率之副層間。根據此種配置，層狀結構可以維持起始材料層的熱性能，同時增加全空乏多孔層的電阻率，以獲得改善的裝置。
在一些實施例中，層狀結構為射頻 (Radio-frequency，簡稱為 RF) 開關結構 (Switch structure) 的一層。
在一些實施例中，層狀結構為積體被動裝置 (Integrated passive device) 的一層。
在一些實施例中，層狀結構為RF濾波器 (Filter) 的一層。
圖29為層狀結構的先前已知配置的示例。在圖29所示的示例中，層狀結構包括矽層1202、多晶矽層1204、過渡層 (BOX) 1206以及矽層1208，其中矽層1202具有晶體取向 (100)，矽層1208具有晶體取向 (100) 且位在過渡層1206上。另外，可將裝置1210設置在矽層1208上。根據此種配置，裝置1210可產生射頻場線1212，並滲出多晶矽層1204且滲入一基板層。此種配置導致了效率上的嚴重損失。
另一方面，採用全空乏多孔層的配置，表現出優異的片電阻特性，並減少了射頻滲入基板層。例如，如圖30所示，根據本文所述的實施例，為具有全空乏多孔層的層狀結構的示例。圖30所示的層狀結構，包括矽層1302a、全空乏多孔層1304a以及矽層1306a，其中矽層1302a具有晶體取向 (100)，矽層1306a具有晶體取向 (100) 且位在全空乏多孔層1304a上。另外，一裝置1308a可設置在矽層1306a上。此種配置採用全空乏多孔層1304a，並表現出優異的片電阻特性，且減少了射頻滲入至基板層。
圖31為根據此處所述之一些實施例中之層狀結構1300B的示例，其中層狀結構具有全空乏多孔層及RF開關裝置，其中RF開關裝置位在層狀結構上。在圖31所示的示例中，將圖案化金屬設置在氧化層上，其中氧化層形成在全空乏多孔層上。圖案化金屬可為共面波導 (coplanar waveguides) 或干擾 (cross-talk) 裝置的形式。
圖32為根據此處所述之一些實施例中之層狀結構相較於先前已知結構之第二諧波失真圖。在圖32所示的圖中，製程2A、製程3A-3B和製程4A為具有全空乏多孔層之層狀結構的示例。此外，從各種結果可以看出，調節層狀結構而得以改善電性能，且同時最小化熱性能的損失。
圖33為根據此處所述之一些實施例中之一層狀結構之第二諧波失真圖。
圖34為根據此處所述之一些實施例中之頻率高達 20 GHz 之一RF開關之傳輸損耗圖。
圖35為根據此處所述之一些實施例中之頻率高達 20 GHz 之一RF 開關之特性阻抗圖。
圖36為根據此處所述之一些實施例中之一層狀結構於不同操作溫度下之第二諧波失真圖，其中層狀結構與圖1所示結構相似。具體而言，上圖顯示了在溫度升高下，二次諧波為輸入功率 (Pin ) 的函數。
圖37為根據此處所述之一些實施例之一層狀結構之各種示例的有效電容率對頻率的關係圖。具體而言，作為示例的層狀結構，對於高達 20 GHz 的頻率，層狀結構之有效電容率在約每公尺 2-4 法拉的範圍內。
圖38為根據此處所述之一些實施例之一層狀結構1800的示例，其中層狀結構包括全空乏多孔層以及聲音裝置。層狀結構1800可包括起始材料層1802以及聲音裝置1815，其中全空乏多孔層1804形成在起始材料層1802上，聲音裝置1815形成在全空乏多孔層1804上。根據此種配置，聲音信號1816從聲音裝置1815流向全空乏多孔層1804。另一方面，電流1814從基板1802向全空乏多孔層1804行進。最後，熱流1818從聲音裝置1815，經全空乏多孔層1804，並行進到基板。
圖39為根據此處所述之一些實施例中之用於製造具有全空乏多孔層之層狀結構的過程說明流程圖。製程1900包括由一起始材料形成一全空乏多孔層，其中全空乏多孔層的第一能隙大於起始材料的第二能隙。全空乏多孔層與起始材料在基本上相同。
在一些實施例中，如步驟1902，以合適的乾入/乾出多孔矽工具準備起始材料，以形成層狀結構。基板可包括氮化鎵、碳化矽、藍寶石、矽晶片，或任何其他合適的基板，且具有一預定晶體取向。基板可摻雜，以調整基板的電阻率。在某些實施例中，基板可為摻雜有硼之矽晶片，以達 0.1-10 ohm-cm 之電阻率。在步驟1904中，處理起始材料。處理在氫氟酸和去離子水的混合物中完成，其中混合物中氫氟酸和去離子水的比例為 5：2 且具有表面活性劑 (1 mL/L)。在步驟1906中，透過通予電解電流從陰極流過起始材料，並到陽極，以在起始材料層的頂部上形成全空乏多孔層。電解電流通常經過大約 10 秒至 15 分鐘。多孔成形過程的電流密度在 5-50 mA/cm2 的範圍內。在步驟1908中，透過層的後處理，處理全空乏多孔層。後處理可包括乾燥此層，並提供一密封層，以預備與複數個附加層或裝置進行應用。
圖40是根據本揭露的一些實施例的用於製造具有起始材料層的層狀結構並形成外延層的說明性過程的流程圖。製程2000包括由一起始材料形成一全空乏多孔層，其中全空乏多孔層的第一能隙大於起始材料的第二能隙。全空乏多孔層與起始材料在基本上相同。此外，在全空乏多孔層上磊晶成長一半導體層。
在一些實施例中，如步驟2002，以合適的乾入/乾出多孔矽工具準備起始材料，以形成層狀結構。基板可包括氮化鎵、碳化矽、藍寶石、矽晶片，或任何其他合適的基板，且基板具有一預定晶體取向。基板可摻雜，以調整起始材料層的電阻率。在某些實施例中，基板可為摻雜有硼之一矽晶片，以達 0.1-10 ohm-cm 之電阻率。在步驟2004中，處理起始材料。處理在具有比例為 5：2之氫氟酸和去離子水的混合物中完成，且此混合物中具有表面活性劑 (1 mL/l)。在步驟2006中，透過讓電解電流從陰極流過起始材料，並到陽極，以在起始材料層的頂部上形成全空乏多孔層。電解電流通常經過大約10秒至15分鐘。多孔成形過程的電流密度在 5-50 mA/cm2 的範圍內。步驟2008中，透過層的後處理，處理全空乏多孔層。後處理可包括乾燥此層，並提供一密封層，以與複數個附加層或裝置進行應用。在處理完全空乏多孔層後，一磊晶層可形成在全空乏多孔層上，如步驟2010。
本揭露所述的生長和/或沉積，可使用化學氣相沉積 (chemical vapor deposition，簡稱為 CVD)、金屬有機化學氣相沉積 (metalorganic chemical vapor deposition，簡稱為 MOCVD)、有機金屬氣相外延 (organometallic vapor phase epitaxy，簡稱為 OMVPE)、原子層沉積 (atomic layer deposition，簡稱為 ALD)、分子束磊晶 (molecular beam epitaxy，簡稱為 MBE)、鹵化物氣相磊晶 (halide vapor phase epitaxy，簡稱為 HVPE)、脈衝激光沉積 (pulsed laser deposition，簡稱為 PLD) 和/或物理氣相沉積 (physical vapor deposition，簡稱為 PVD)。
如本揭露中所述，一層的意思為具有的實質均勻厚度之覆蓋表面的材料。一層可為連續的或不連續的 (亦即，材料的區域間具有間隙)。例如，一層可以完全或部分覆蓋表面，或被分割成離散區域，區域共同定義層 (亦即，區域是使用選擇區域磊晶所形成)。
單片積體的意思為成形在一基板表面，通常是在表面沉積層。
「設置在」的意思為「存在於一底層材料或層之上」或「在一底層材料或層之上」。層可包括中間層，例如過渡層，中間層對於確保合適的表面是必需的。例如，如果描述一材料是「設置在基板上」或「在基板之上」，則可能意味著下述任一情況：(1) 材料與基板緊密接觸；或者 (2) 材料與一個或多個過渡層接觸，而過渡層位在基板上。
單晶 (Single-crystal) 的意思為一晶體結構包括實質上僅一種晶胞 (Unit-cell)。然而，一單晶層可能會產生一些晶體缺陷，例如堆積缺陷、差排，或其他常見的晶體缺陷。
單晶域 (single-domain) 的意思為一晶體結構包括實質上僅一種晶胞 (unit-cell)，且晶胞僅具有實質上僅單一取向。換句話說，單晶域晶體不會產生孿晶 (twinning) 或反相晶域 (anti-phase domains)。
單相 (Single-phase) 的意思為單晶且單晶域的一晶體結構。
基板的意思是形成在沉積層上的材料。示例的基板包括但不限於：塊狀氮化鎵晶片、塊狀碳化矽晶片、塊狀藍寶石晶片、塊狀鍺晶片、塊狀矽晶片，其中晶片包括均勻厚度的單晶材料；複合晶片，例如絕緣層上矽晶片，絕緣層上矽晶片包括位在二氧化矽層上的矽層，其中二氧化矽層位在塊狀矽操作晶圓 (bulk silicon handle wafer) 上；或多孔鍺、氧化物和矽上的鍺、矽上的鍺、圖案化的鍺、鍺上鍺錫，和/或類似物；或用作在其上或其中形成裝置的基礎層的任何其他材料。此種適合作為基材層和塊狀基材的其他材料之實例，包括但不限於氧化鋁、砷化鎵、磷化銦、氧化矽、二氧化矽、硼矽酸鹽玻璃，以及和派熱克斯玻璃 (pyrex)。一基板可具有單一塊狀晶片或複數個副層。具體而言，一基板 (例如，矽、鍺等) 可以包括多個不連續的多孔部分。複數個不連續的多孔部分可具有不同的密度，且可水平分佈或垂直分層。
錯切基材 (miscut substrates) 的意思是一基板包括一表面晶格結構，表面晶格結構具有一偏角，偏角與基板的晶格結構相關。例如，6°誤切>100>矽晶片包括>100>矽晶片，>100>矽晶片已相對於>100>晶體取向，以一個角度朝向另一個主要晶體取向 (例如>110>) 切割了6°。通常，但並非必要，錯切將高達約20°。除非特別指出，否則短語「錯切基材」包括具有任何主要晶體取向的錯切晶片。換句話說，將>111>晶片向>011>方向錯切，將>100>晶片向>110>方向錯切，將>011>晶片向>001>方向錯切。
半導體是指電導率介於絕緣體和大多數金屬之間的任何固體物質。示例的半導體層由矽組成。半導體層可包括單個體晶片或複數個副層。具體而言，矽半導體層可包括多個不連續的多孔部分。複數個不連續多孔部分，可具有不同的密度，且可以水平分佈或垂直分層。
描述和/或描繪第一層為「配置在第二層上」、「在第二層上」、「形成在第二層上」或「在第二層上方」，第一層即可為鄰近第二層，或有一或更多個中間層可在第一層和第二層之間。描述和/或描繪第一層為「直接在第二層或一基板上」或「直接在第二層或一基板之上方」，第一層即可為鄰近第二層或基板，而沒有中間層出現，亦即並無機率會因第一層和第二層或基板的混合，而有中間合金層的形成。另外，描述和/或描繪第一層為「在第二層或一基板上」、「在第二層或一基板之上方」、「直接在第二層或一基板上」或「直接在第二層或一基板之上方」，可包括整個第二層和基板，或第二層或基板的一部份。
在層生長期間，一基本為放置在一基板固定器上，因此一頂表面或一上表面為最遠離基板固定器的基板或層表面，而一底表面或較底表面為最靠近基板固定器的基板或層表面。此處繪製和描述的任何結構，都可為較大結構的一部分，且在上和/或下具有複數個附加層。為了清楚起見，儘管附加層可以是所公開的結構之一部分，但是圖式可省略附加層。另外，所描繪的結構也可以單元重複，即便所述重複並未描繪在圖式中。
從以上描述可明顯看出，在不脫離本揭露的範圍的情況下，各種技術可以用於實現本文描述的概念。所述實施例在所有方面都應被認為是說明性的，而非限制性的。另當理解的是，本文所述的技術和結構不限於本文描述的特定示例，而是可以在不脫離本揭露範圍的情況下，以其他示例實現。相似地，儘管操作以特定順序繪製在圖式中，但不應理解為要求以所示的特定順序或連續的順序來執行操作，或者執行所有列出的操作，以達成預期的結果。
100、200、300A-F、400A-D、500、700A-D、1100、1200A、1300A-B、1800:層狀結構 102、202、302、302d、402、502、702、1102、1802:起始材料層 104、204、304、404、504、704、1104、1304a、1804:全空乏多孔層 Eg1:第一能隙 Eg2:第二能隙 302a、404a:第一副層 302b、404b:第二副層 302c:第三副層 302e:矽基板 302f:III-V族合金 302n:第 n 副層 Rsh1:第一電阻率 Rsh2:第二電阻率 Rsh3:第三電阻率 Rshn:第 n 電阻率 P1、1101a:第一孔隙率 P2、1101b:第二孔隙率 504a:具有第一孔隙率之副層 504b:具有第二孔隙率之副層 706:磊晶層 706a:矽半導體層 712:過渡層 714:摻雜層 1101:多孔材料層 1202、1208、1302a、1306a:矽層 1204:多晶矽層 1206:過渡層 1210、1308a:裝置 1212:射頻場線 1302b:矽層 1310a:射頻場線 1814:電流 1815:聲音裝置 1816:聲音信號流 1818:熱流 1900、1902、1904、1906、1908、2000、2002、2004、2006、2008、2010:製程
本發明係根據一或多個不同的實施例，輔以以下圖式詳細說明。上述圖式僅提供作說明目的，並且僅描繪了典型或示例性的實施例。上述圖式係提供以促進對本發明概念的理解，並不應視為對此些概念的廣度、範圍或適用性之限制。應當注意的是，為了清楚且易於說明，上述圖式不一定按比例繪製。 圖1為根據此處所述之一實施例中之一層狀結構的示例，其中上述層狀結構具有一全空乏多孔層； 圖2為根據此處所述之實施例中之一層狀結構的示例，其中上述層狀結構具有一全空乏多孔層； 圖3為根據此處所述之一些實施例中，如圖2所示之一層狀結構之片電阻對深度的關係圖； 圖4-9為根據此處所述之一些實施例中之一層狀結構的各種示例，其中上述層狀結構具有不同起始材料之一全空乏多孔層； 圖10-13為根據此處所述之實施例中之一層狀結構的各種示例，其中層狀結構具有至少兩種不同孔隙率的全空乏多孔層； 圖14為根據本揭露一些實施例中之層狀結構的示例，其中層狀結構包括具有全空乏多孔層以及形成在起始材料上之複數個週期交替副層； 圖15為根據此處所述之實施例中之層狀結構之孔隙率與深度的關係圖，其中層狀結構與圖14所示的結構相似； 圖16為根據此處所述之實施例之層狀結構的影像，層狀結構具有全空乏多孔層以及形成在基板上之複數個週期交替副層； 圖17為根據此處所述之一些實施例之層狀結構之片電阻對深度圖，其中層狀結構與圖16所示的結構相似； 圖18-21為根據此處所述之一些實施例中之一層狀結構的各種示例，其中層狀結構具有形成在全空乏多孔層上之磊晶層； 圖22為根據此處所述之一些實施例之層狀結構的各種示例之不同熱導率數據，其中層狀結構與圖1所示結構及矽參考基準相似； 圖23為根據此處所述之一些實施例之層狀結構之光致發光和能量之間的關係圖，其中層狀結構與圖1所示結構相似； 圖24-25為根據此處所述之一些實施例中之層狀結構的各種示例之X光繞射圖，其中層狀結構具有全空乏多孔層； 圖26-28為根據此處所述之一些實施例中之層狀結構的示例，其中層狀結構具有位在起始材料層之兩層間之多孔材料層； 圖29為層狀結構的先前已知配置的示例； 圖30為根據本揭露的一些實施例中之上述層狀結構的示例，其中上述層狀結構具有一全空乏多孔層； 圖31為根據此處所述之一些實施例中之層狀結構1300B的示例，其中層狀結構具有全空乏多孔層及RF開關裝置，其中RF開關裝置位在層狀結構上； 圖32為根據此處所述之一些實施例中之層狀結構相較於先前已知結構之第二諧波失真圖； 圖33為根據此處所述之一些實施例中之一層狀結構之第二諧波失真圖； 圖34為根據此處所述之一些實施例中之頻率高達 20 GHz 之一RF開關之傳輸損耗圖； 圖35為根據此處所述之一些實施例中之頻率高達 20 GHz 之一RF 開關之特性阻抗圖； 圖36為根據此處所述之一些實施例中之一層狀結構於不同操作溫度下之第二諧波失真圖，其中層狀結構與圖1所示結構相似； 圖37為根據此處所述之一些實施例之一層狀結構之各種示例的有效電容率對頻率的關係圖； 圖38為根據此處所述之一些實施例之一層狀結構1800的示例，其中層狀結構包括全空乏多孔層以及聲音裝置； 圖39為根據此處所述之一些實施例中之用於製造具有全空乏多孔層之層狀結構的過程說明流程圖；以及 圖40是根據本揭露的一些實施例的用於製造具有起始材料層的層狀結構並形成外延層的說明性過程的流程圖。
100:層狀結構
102:起始材料層
104:全空乏多孔層
Eg1:第一能隙
Eg2:第二能隙

Claims (29)

  1. 一種層狀結構，包括： 一起始材料層；以及 一全空乏多孔層，位在該起始材料層上，其中該全空乏多孔層之一第一能隙大於該起始材料層的一第二能隙，且該全空乏多孔層在基本上相同於該起始材料。
  2. 如請求項1的層狀結構，其中該全空乏多孔層的厚度在10-20 μm，且具有一電阻率大於 10000 ohm-cm。
  3. 如請求項1的層狀結構，其中該起始材料包括矽 (silicon)。
  4. 如請求項1的層狀結構，其中該起始材料包括一材料，該材料之電阻率為 0.1-10 ohm-cm。
  5. 如請求項1的層狀結構，其中該起始材料包括垂直堆疊的複數個層，其中該起始材料之該些層的一電阻率會改變。
  6. 如請求項1的層狀結構，其中該起始材料層是一矽基板，該矽基板具有一晶體取向，該晶體取向為>111>或>100>。
  7. 如請求項1的層狀結構，其中該全空乏多孔層包括一第一孔隙率及一第二孔隙率，該第一孔隙率位在一第一區域，該第二孔隙率位在一第二區域。
  8. 如請求項1的層狀結構，其中該全空乏多孔層與該起始材料晶格匹配。
  9. 如請求項7的層狀結構，其中該全空乏多孔層包括複數個副層，該些副層垂直堆疊，其中： 該些副層之孔隙率，係經由位在該起始材料層之表面的一低孔隙率副層，以及位在該全空乏多孔層及該起始材料之界面的一高孔隙率副層，進行分級。
  10. 如請求項7的層狀結構，其中該全空乏多孔層包括複數個副層，該些副層垂直堆疊，其中： 該些副層之孔隙率，係經由位在該起始材料層之表面的一高孔隙率副層，以及位在該全空乏多孔層及該起始材料之界面的一低孔隙率副層，進行分級。
  11. 如請求項7的層狀結構，其中該全空乏多孔層包括該第一孔隙率及該第二孔隙率之複數個週期交替副層。
  12. 如請求項11的層狀結構，其中該第一孔隙率為高孔隙率，且該第二孔隙率為低孔隙率。
  13. 如請求項11的層狀結構，其中該第一孔隙率及該第二孔隙率之該些週期交替副層形成一聲音反射器 (acoustic reflector)。
  14. 如請求項11的層狀結構，其中該第一孔隙率及該第二孔隙率之該些週期交替副層形成一同調聲子結構 (coherent phonon structure)。
  15. 如請求項1的層狀結構，其中一熱導率至少等於 3 W/m-K。
  16. 如請求項1的層狀結構，其中一電容率在每公尺大約 2-4 法拉的範圍內。
  17. 一種層狀結構，包括： 一起始材料層；以及 一全空乏多孔層，位在該起始材料上，其中該全空乏多孔層之一第一能隙大於該起始材料層的一第二能隙，且該全空乏多孔層在基本上相同於該起始材料；以及 一磊晶層，該磊晶層成長在該全空乏多孔層上。
  18. 如請求項17的層狀結構，其中該磊晶層為一矽半導體層。
  19. 如請求項17的層狀結構，其中該磊晶層係選自一群組，該群組係由InP層、cREO層、Mo層、AlGaInN層、RE-III-N層和金屬層所組成。
  20. 如請求項17的層狀結構，其中該層狀結構為一RF開關結構 (RF switch structure) 的層。
  21. 如請求項17的層狀結構，其中該層狀結構為一整合被動元件 (integrated passive device) 的層。
  22. 如請求項17的層狀結構，其中該層狀結構為一RF濾波器 (RF filter) 中的層。
  23. 如請求項17的層狀結構，其中該起始材料包括一第一區域和一第二區域，該第一區域具有一第一電阻率，該第二區域具有一第二電阻率。
  24. 如請求項23的層狀結構，其中： 該全空乏多孔層形成在該第一區域上；以及 該層狀結構更包括一非全空乏多孔層，該非全空乏多孔層形成在該第二區域上。
  25. 如請求項17的層狀結構，其中該起始材料層是一矽基板，該矽基板具有一晶體取向，該晶體取向為>111>或>100>。
  26. 一種形成層狀結構的方法，該方法包括： 由一起始材料形成一全空乏多孔層，其中該全空乏多孔層之一第一能隙大於該起始材料之一第二能隙，且該全空乏多孔層在基本上相同於該起始材料。
  27. 如請求項26的方法，其中該起始材料為一p型摻硼基板，該p型摻硼基板之電阻率為 0.1-10 ohm-cm。
  28. 如請求項26的方法，更包括： 成長一磊晶層在該全空乏多孔層上。
  29. 如請求項26的方法，其中該起始材料為一矽基板，該矽基板具有一晶體取向，該晶體取向為>111>或>100>。
TW109104558A 2019-07-19 2020-02-13 具有可調電容率和可調熱導率的半導體材料 TW202105718A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962876330P 2019-07-19 2019-07-19
US62/876,330 2019-07-19
US201962891885P 2019-08-26 2019-08-26
US62/891,885 2019-08-26
US16/742,827 US11355340B2 (en) 2019-07-19 2020-01-14 Semiconductor material having tunable permittivity and tunable thermal conductivity
US16/742,827 2020-01-14

Publications (1)

Publication Number Publication Date
TW202105718A true TW202105718A (zh) 2021-02-01

Family

ID=69570825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104558A TW202105718A (zh) 2019-07-19 2020-02-13 具有可調電容率和可調熱導率的半導體材料

Country Status (6)

Country Link
US (2) US11355340B2 (zh)
EP (1) EP3767667A1 (zh)
JP (1) JP2022541172A (zh)
CN (1) CN114207782A (zh)
TW (1) TW202105718A (zh)
WO (1) WO2021015816A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2617811A (en) 2022-01-31 2023-10-25 Iqe Plc A layered structure
GB2625513A (en) * 2022-12-12 2024-06-26 Iqe Plc Systems and methods for porous capping layers
GB2625284A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for controlling porous resistivities
GB2625283A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for reducing defects in epitaxy on porous
GB2625286A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for tuning porous bandgaps to reduce thermal donor effects

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206523A (en) * 1991-08-29 1993-04-27 Goesele Ulrich M Microporous crystalline silicon of increased band-gap for semiconductor applications
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
EP0867919B1 (en) * 1997-03-26 2004-09-08 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
SG74672A1 (en) 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation
US6284671B1 (en) * 1998-11-19 2001-09-04 National Research Council Of Canada Selective electrochemical process for creating semiconductor nano-and micro-patterns
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
US8475693B2 (en) * 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
WO2009017882A2 (en) * 2007-06-08 2009-02-05 Takulapalli Bharath R Nano structured field effect sensor and methods of forming and using same
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
EP3105777A4 (en) * 2014-02-10 2017-09-13 Rensselaer Polytechnic Institute Selective, electrochemical etching of a semiconductor
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
FR3037715B1 (fr) * 2015-06-19 2017-06-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
US11495670B2 (en) * 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
US20190181218A1 (en) * 2017-12-08 2019-06-13 Qualcomm Incorporated Semiconductor device with high charge carrier mobility materials on porous silicon

Also Published As

Publication number Publication date
WO2021015816A1 (en) 2021-01-28
JP2022541172A (ja) 2022-09-22
CN114207782A (zh) 2022-03-18
US11355340B2 (en) 2022-06-07
EP3767667A1 (en) 2021-01-20
US20220254631A1 (en) 2022-08-11
US20210020436A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
TW202105718A (zh) 具有可調電容率和可調熱導率的半導體材料
US9496349B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
TWI787172B (zh) 用於半導體結構的支撐件
WO2017083150A1 (en) Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
KR20070028234A (ko) 반도체 헤테로구조 및 그 제조방법
KR20190065314A (ko) 집적된 에피택셜 금속 전극
KR100665173B1 (ko) 질화물층의 제조방법 및 이를 이용한 수직구조 질화물반도체 발광소자의 제조방법
KR102132760B1 (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
US10032853B2 (en) Microstructural architecture to enable strain relieved non-linear complex oxide thin films
CN111668090B (zh) 一种半导体结构及其制造方法
JP2016092122A (ja) 炭化珪素基板
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
CN114628523B (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
WO2021244769A1 (en) Tunable stress compensation in layered structures
TWI732239B (zh) 半導體結構及其形成方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
CN111446285A (zh) 一种半导体结构及其制作方法和集成电路
WO2023063046A1 (ja) 窒化物半導体基板及びその製造方法
WO2023063278A1 (ja) 窒化物半導体基板及びその製造方法
JP2007234986A (ja) ＡｌＮ障壁層を有するＧａＮ系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
WO2024042836A1 (ja) 窒化物半導体基板及びその製造方法
US11611001B2 (en) Localized strain fields in epitaxial layer over cREO
WO2023047864A1 (ja) 窒化物半導体基板及びその製造方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法