WO2024042836A1 - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
WO2024042836A1
WO2024042836A1 PCT/JP2023/023316 JP2023023316W WO2024042836A1 WO 2024042836 A1 WO2024042836 A1 WO 2024042836A1 JP 2023023316 W JP2023023316 W JP 2023023316W WO 2024042836 A1 WO2024042836 A1 WO 2024042836A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
substrate
layer
silicon
laminated
Prior art date
Application number
PCT/JP2023/023316
Other languages
English (en)
French (fr)
Inventor
一平 久保埜
和徳 萩本
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2024042836A1 publication Critical patent/WO2024042836A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Definitions

  • the present invention relates to a nitride semiconductor substrate and a method for manufacturing the same.
  • Group III nitride semiconductors represented by GaN
  • GaN is expected to be a next-generation semiconductor material that exceeds the limits of Si (silicon) as a material.
  • GaN has a characteristic of having a high saturated electron velocity, so it is possible to fabricate a device that can operate at high frequencies, and also has a large dielectric breakdown electric field, so it can operate at high output. It is also expected to be lighter, smaller, and consume less power.
  • GaN HEMTs that can operate at high frequencies and high outputs have been attracting attention due to increased communication speeds as typified by 5G, and accompanying demands for higher outputs.
  • GaN HEMTs used as high-frequency devices mainly use GaN epitaxial substrates obtained by forming a GaN epitaxial thin film on a base substrate by MOCVD or the like.
  • a semi-insulating SiC substrate with excellent thermal conductivity may be used as the base substrate.
  • silicon substrates that can be manufactured at low cost may be used.
  • Patent Document 1 and Patent Document 2 include descriptions of resistivity of a silicon substrate and carbon concentration in an epitaxial layer, but no description of thermal conductivity.
  • Patent Document 3, Patent Document 4, and Patent Document 5 describe the carbon concentration and thermal conductivity in the GaN epitaxial layer, but do not describe the resistivity and high frequency characteristics of the silicon substrate.
  • JP2010-245504 WO2011/016219 JP2008-179536 JP2007-277077 JP2009-269816
  • Nitride semiconductor substrates such as GaN epitaxial substrates used for high frequency applications have poor heat dissipation properties (low thermal conductivity), making it impossible to release heat from the device, making it impossible to use the device for a long time, or causing parts There was a problem in that it was impossible to increase the operating frequency or input power due to problems with deterioration and temperature resistance.
  • the GaN epitaxial layer has a thermal conductivity of approximately 160 W/(m ⁇ K) or more, although this cannot be determined unconditionally depending on the specifications and application of the device.
  • the present invention was made in order to solve the above problems, and aims to provide a nitride semiconductor substrate with low high frequency loss and high thermal conductivity, and a method for manufacturing the same.
  • a nitride semiconductor substrate comprising:
  • the present invention provides a nitride semiconductor substrate in which the group III nitride semiconductor thin film has an average carbon concentration of 3E+18 atoms/cm 3 or less.
  • a silicon substrate with a resistivity of 1000 ⁇ cm or more or a base substrate with a silicon layer on the surface with a resistivity of 1000 ⁇ cm or more prevents an increase in parasitic capacitance and suppresses high frequency loss. be able to. Further, if the average value of the carbon concentration in the group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less, the dislocation density can be reduced and the thermal conductivity can be increased. As a result, a nitride semiconductor substrate with low high frequency loss and high thermal conductivity can be provided.
  • the base substrate has a structure in which the silicon layer is laminated on a composite substrate in which a plurality of layers are laminated via a flattening layer,
  • the composite substrate is polycrystalline ceramic core; a first adhesive layer laminated over the entire polycrystalline ceramic core; a barrier layer laminated over the entire first adhesive layer; a support structure including; a second adhesive layer laminated on the back surface of the support structure; a conductive layer further laminated on the back surface of the second adhesive layer; Equipped with the planarization layer is laminated on a surface of the support structure of the composite substrate;
  • the silicon layer is laminated on the planarization layer.
  • the Group III nitride semiconductor thin film contains one or more of GaN, AlN, and AlGaN.
  • the thickness of the Group III nitride semiconductor thin film is preferably 1.0 ⁇ m or more and 5 ⁇ m or less.
  • the thickness of the group III nitride semiconductor thin film can be set to such a thickness.
  • the present invention also provides a method for manufacturing a nitride semiconductor substrate, comprising: (1) A step of preparing a silicon substrate with a resistivity of 1000 ⁇ cm or more, or a base substrate having a silicon layer on the surface with a resistivity of 1000 ⁇ cm or more, (2) comprising the step of epitaxially forming a group III nitride semiconductor thin film on the silicon substrate or the silicon layer, Epitaxially forming a film so that the average value of carbon concentration in the Group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less, A method for manufacturing a nitride semiconductor substrate is provided.
  • the manufacturing method is to epitaxially form a film so that the value is 3E+18 atoms/cm 3 or less, it is possible to relatively easily manufacture a nitride semiconductor substrate with low high frequency loss and high thermal conductivity.
  • step (2) It is preferable to adjust the film-forming temperature so that the average value of carbon concentration in the Group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less.
  • the carbon concentration in the group III nitride semiconductor thin film can be adjusted relatively easily, and a nitride semiconductor substrate with low high frequency loss and high thermal conductivity can be manufactured.
  • the base substrate has a structure in which the silicon layer is laminated via a flattening layer on a composite substrate in which a plurality of layers are laminated,
  • the composite substrate is polycrystalline ceramic core; a first adhesive layer laminated over the entire polycrystalline ceramic core; a barrier layer laminated over the entire first adhesive layer; a support structure including; a second adhesive layer laminated on the back surface of the support structure; a conductive layer further laminated on the back surface of the second adhesive layer; Equipped with the planarization layer is laminated on a surface of the support structure of the composite substrate;
  • the silicon layer is stacked on the planarization layer.
  • the group III nitride semiconductor thin film epitaxially formed on the silicon substrate or the silicon layer contains one or more of GaN, AlN, and AlGaN.
  • the thickness of the Group III nitride semiconductor thin film is preferably 1.0 ⁇ m or more and 5 ⁇ m or less.
  • the Group III nitride semiconductor thin film can be manufactured to such a thickness.
  • the resistivity of the silicon layer of the silicon substrate or the base substrate having the silicon layer on the surface is set to 1000 ⁇ cm or more, and the silicon layer is epitaxially formed on the silicon substrate or the silicon layer.
  • the average value of the carbon concentration in the nitride semiconductor thin film is set to 3E+18 atoms/cm 3 or less, it is possible to provide a nitride semiconductor substrate with low high frequency loss and high thermal conductivity, and a method for manufacturing the same.
  • the high frequency loss is reduced, the efficiency of the device becomes better, the input power can be reduced, and the amount of heat generated is reduced.
  • FIG. 1 is a schematic diagram showing an example of a nitride semiconductor substrate of the present invention.
  • FIG. 2 is a schematic diagram showing an example of a base substrate used in the nitride semiconductor substrate of the present invention. It is a graph showing the thermal conductivity of group III nitride semiconductor thin films of nitride semiconductor substrates manufactured in Examples and Comparative Examples. 2 is a graph showing second harmonic characteristics of nitride semiconductor substrates manufactured in Examples and Comparative Examples. 2 is a graph showing device surface temperatures of nitride semiconductor substrates manufactured in Examples and Comparative Examples.
  • the present inventors have determined that the resistivity of the silicon layer of a silicon substrate or a base substrate having a silicon layer on the surface, and the group III nitride film epitaxially formed on the silicon substrate or silicon layer. They discovered that by adjusting both the carbon concentration in a semiconductor thin film within a predetermined range, a nitride semiconductor substrate with low high frequency loss and high thermal conductivity could be obtained, and the present invention was completed. Ta.
  • the present invention provides a silicon substrate with a resistivity of 1000 ⁇ cm or more, or a base substrate having a silicon layer on the surface with a resistivity of 1000 ⁇ cm or more, and a silicon substrate or a silicon layer formed epitaxially on the silicon substrate.
  • a nitride semiconductor substrate comprising a group III nitride semiconductor thin film, wherein the average value of carbon concentration in the group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less.
  • the present invention also provides a method for manufacturing a nitride semiconductor substrate, which comprises (1) a silicon substrate having a resistivity of 1000 ⁇ cm or more, or a base substrate having a silicon layer on the surface having a resistivity of 1000 ⁇ cm or more; (2) a step of epitaxially forming a group III nitride semiconductor thin film on a silicon substrate or a silicon layer, and the average value of the carbon concentration in the group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less.
  • FIG. 1 shows an example of a nitride semiconductor substrate of the present invention.
  • the left diagram in FIG. 1 is an example using a silicon substrate
  • the right diagram in FIG. 1 is an example in which a silicon layer is laminated on the surface of a base substrate.
  • a nitride semiconductor substrate 100 has a structure in which a group III nitride semiconductor thin film 102 is epitaxially formed on a silicon substrate 101 having a resistivity of 1000 ⁇ cm or more. The film was epitaxially formed so that the average carbon concentration was 3E+18 atoms/cm 3 or less.
  • a nitride semiconductor substrate 100 has a silicon layer 104 having a resistivity of 1000 ⁇ cm or more laminated on the surface of a base substrate 103, and a group III nitride semiconductor thin film 102 on the silicon layer 104.
  • the film is epitaxially formed so that the average carbon concentration in the group III nitride semiconductor thin film 102 is 3E+18 atoms/cm 3 or less.
  • a silicon substrate with a resistivity of 1000 ⁇ cm or more or a base substrate with a silicon layer on the surface with a resistivity of 1000 ⁇ cm or more prevents an increase in parasitic capacitance and suppresses high frequency loss. be able to.
  • the average value of the carbon concentration in the group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less, the dislocation density can be reduced and the thermal conductivity can be increased.
  • a nitride semiconductor substrate with low high frequency loss and high thermal conductivity can be provided. When high-frequency loss is reduced, device efficiency improves, input power can be reduced, and heat generation is reduced.
  • the upper limit value of resistivity is not particularly limited, but may be, for example, 8000 ⁇ cm or less.
  • the lower limit of the average carbon concentration is not particularly limited, but may be, for example, 1E+15 atoms/cm 3 or more.
  • the substrate for epitaxially growing a group III nitride semiconductor thin film may be a silicon substrate or a base substrate having a silicon layer on its surface.
  • the substrate may be a silicon substrate with a ⁇ 111> crystal orientation
  • the diameter of the substrate may be 150 mm ⁇
  • the thickness may be 675 ⁇ m.
  • the crystal orientation needs to be ⁇ 111>, but there is no problem even if there is an off angle of several degrees.
  • the diameter and substrate thickness are not limited to these.
  • the substrate is provided with a silicon layer with a crystal orientation of ⁇ 111> on the surface layer, there is no problem even if the entire substrate is not made of a single silicon but a laminated substrate having a layered structure.
  • the resistivity of the silicon substrate or the surface silicon layer can be adjusted to 1000 ⁇ cm or more.
  • the dopant element at this time is not limited, and therefore the conductivity type is also not limited.
  • the thickness of the substrate is not particularly limited, but there are cases where the SEMI standard thickness (675 ⁇ m for 6 inch (150 mm) substrate, 725 ⁇ m for 8 inch (200 mm) substrate, 775 ⁇ m for 12 inch (300 mm) substrate) is used, , 1.15 mm, 1.5 mm, etc. may be used in some cases.
  • the base substrate 2 for epitaxial film formation has, for example, a structure in which a silicon layer 1 is laminated on a composite substrate 3 in which a plurality of layers are laminated, with a flattening layer 4 interposed therebetween.
  • the composite substrate 3 has a support structure including a polycrystalline ceramic core 5, a first adhesive layer 6 laminated over the entire polycrystalline ceramic core 5, and a barrier layer 7 laminated over the entire first adhesive layer 6. 8, a second adhesive layer 9 laminated on the back surface of the support structure 8, and a conductive layer 10 laminated on the back surface of the second adhesive layer 9.
  • the silicon layer 1 is laminated on the surface of the support structure 8, and the silicon layer 1 is laminated on the planarization layer 4. With such a base substrate 2, it is possible to relatively easily provide a nitride semiconductor substrate with low high frequency loss and high thermal conductivity.
  • the polycrystalline ceramic core 5 is, for example, a sintered body of aluminum nitride, which is sintered at a high temperature of about 1800 degrees using a sintering aid.
  • the first adhesive layer 6 and the second adhesive layer 9 are, for example, silicon oxide (SiO 2 ) layers deposited by an LPCVD process.
  • the film thickness can be approximately 100 nm.
  • the barrier layer 7 may be, for example, a silicon nitride layer, deposited by an LPCVD process or the like, and have a thickness of about 250 nm.
  • the conductive layer 10 can be, for example, a polysilicon layer, deposited by an LPCVD process, and have a thickness of about 300 nm.
  • the planarization layer 4 contains, for example, tetraethylorthosilicate (TEOS) or silicon oxide (SiO 2 ), is deposited by an LPCVD process, and has a thickness of about 2000 nm.
  • TEOS tetraethylorthosilicate
  • SiO 2 silicon oxide
  • the silicon layer 1 has, for example, a ⁇ 111> crystal orientation and a thickness of about 350 nm.
  • This silicon layer 1 is produced by, for example, a so-called ion implantation peeling technique that includes an ion implantation process into a silicon substrate, a process of bonding it to the flattening layer 4, and a process of peeling it off leaving a predetermined silicon layer 1 after heat treatment. It can be assumed that By using a silicon substrate having a resistivity of 1000 ⁇ cm or more here, the resistivity of the surface silicon layer 1 after bonding can be made 1000 ⁇ cm or more.
  • Group III Nitride Semiconductor Thin Film A Group III nitride semiconductor thin film is formed on the silicon substrate described above or on the silicon layer of the base substrate.
  • a group III nitride semiconductor thin film such as AlN, AlGaN, and GaN is epitaxially grown on a growth composite substrate to produce a nitride semiconductor substrate.
  • the layer structure of the epitaxial layer is not particularly limited as it is adjusted depending on the device application, and there are cases where AlGaN is not formed, or where AlN is further formed after AlGaN is formed. In some cases, a plurality of layers of AlGaN with different Al compositions are formed.
  • the carbon concentration in the group III nitride semiconductor is set to 3E+18 atoms/cm 3 or less as an average value when the total film thickness is measured in steps of 10 to 15 nm.
  • This Group III nitride semiconductor thin film plays the role of a base layer necessary to make the device layer stacked on top of it high quality, so it has a certain thickness (generally about 1.5 ⁇ m or more, although it varies depending on the device application). )is necessary. On the other hand, if it is too thick, the cost will increase in terms of raw material consumption and film formation time, so it is preferably about 1.0 ⁇ m to 5 ⁇ m. Since it has such a constant thickness, the heat dissipation characteristics of this layer have a great influence on the heat dissipation characteristics of the entire substrate. In high-frequency devices, the device layer itself is often about several nanometers to several hundreds of nanometers, and even if only the device layer is made of low carbon, sufficient heat dissipation cannot be obtained.
  • a device layer can be provided on the surface side of the nitride semiconductor substrate.
  • the device layer has a structure that includes a highly crystalline layer (channel layer) where two-dimensional electron gas is generated, a layer (barrier layer) for generating two-dimensional electron gas, and a cap layer provided on the outermost layer. It can be done.
  • the barrier layer AlGaN with an Al composition of about 20% can be used, but for example, InGaN or the like can also be used, and the barrier layer is not limited thereto.
  • the cap layer can be, for example, a GaN layer or a SiN layer, but is not limited thereto.
  • the thickness of these device layers and the Al composition of the barrier layer are changed depending on the design of the device. Furthermore, if the substrate is desired to be used as a template substrate for bulk GaN fabrication by HVPE or the like, it is also possible to omit the device layer.
  • the nitride semiconductor substrate of the present invention described above can be manufactured as follows. Hereinafter, a method for manufacturing a nitride semiconductor substrate of the present invention will be explained.
  • a silicon substrate with a resistivity of 1000 ⁇ cm or more or a base substrate having a silicon layer on the surface with a resistivity of 1000 ⁇ cm or more is prepared. This is a preparation process.
  • the silicon substrate and base substrate to be prepared may be those described above.
  • Step (2) includes a step of epitaxially forming a group III nitride semiconductor thin film on a silicon substrate or a silicon layer, This is a step of epitaxially forming a group III nitride semiconductor thin film so that the average carbon concentration in the thin film is 3E+18 atoms/cm 3 or less.
  • Group III nitride semiconductor thin films such as GaN, AlN, and AlGaN are epitaxially grown on the silicon layer 1 of the base substrate 2 in an MOCVD reactor.
  • TMGa trimethyl gallium
  • TMAL trimethyl aluminum
  • NH 3 ammonia
  • the carrier gas is N 2 and/or H 2
  • the film forming temperature is approximately 900 to 1250°C.
  • the film formation temperature is adjusted so that the average value of carbon concentration in the Group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less. Since the amount of carbon taken in from the MO raw material varies depending on the film forming temperature, the carbon concentration can be adjusted easily and inexpensively.
  • the film formation temperature the average value of carbon concentration in the group III nitride semiconductor thin film is adjusted to 3E+18 atoms/ cm3 or less, and as a result, the dislocation density can be lowered and the nitride semiconductor has high thermal conductivity.
  • a substrate can be manufactured.
  • a device layer may be formed on the surface layer side of the nitride semiconductor substrate.
  • the average value of the carbon concentration of the entire group III nitride semiconductor thin film is 3E+18 atoms/cm 3 or less, taking advantage of the fact that the amount of carbon taken in from the MO raw material differs depending on the film formation temperature.
  • this method was adopted because the carbon concentration can be adjusted easily and inexpensively, the method for adjusting the carbon concentration is not limited to this method, and it goes without saying that adjustment by external doping or other methods may also be used.
  • the carbon concentration in a group III nitride semiconductor thin film can be controlled. If the manufacturing method is to epitaxially form a film so that the average value is 3E+18 atoms/cm 3 or less, it is possible to relatively easily manufacture a nitride semiconductor substrate with low high frequency loss and high thermal conductivity.
  • Examples 1 to 3 The nitride semiconductors of Examples 1 to 3 were prepared by changing the resistivity of the silicon layer on the surface of the base substrate and the carbon concentration in the group III nitride semiconductor thin film as shown in Tables 1 and 2 using the following procedure. A substrate was prepared.
  • a base substrate for epitaxial film formation was prepared through the following steps.
  • a bonded substrate with a silicon surface layer was used.
  • a support structure 8 comprising a polycrystalline ceramic core 5, a first adhesive layer 6 bonded throughout the polycrystalline ceramic core 5, and a barrier layer 7 bonded throughout the first adhesive layer 6; a second adhesive layer 9 bonded only to the back side of the support structure 8; a conductive layer 10 bonded further to the back side of the second adhesive layer 9; and a conductive layer 10 bonded only to the surface side of the barrier layer 7.
  • a flattened layer 4 and a silicon layer 1 bonded to the flattened layer 4 were provided.
  • the polycrystalline ceramic core 5 was a sintered body of aluminum nitride, and was sintered at a high temperature of about 1800 degrees using a sintering aid.
  • the first adhesive layer 6 and the second adhesive layer 9 were silicon oxide (SiO 2 ) layers and were deposited by an LPCVD process.
  • the film thickness was approximately 100 nm.
  • the barrier layer 7 was a silicon nitride layer, deposited by an LPCVD process, etc., and had a thickness of about 250 nm.
  • the conductive layer 10 was a polysilicon layer deposited by an LPCVD process and had a thickness of about 300 nm.
  • the planarization layer 4 was made of SiO 2 and was deposited by an LPCVD process or the like, and had a thickness of about 2000 nm.
  • the silicon layer 1 had an axial orientation of ⁇ 111> and a thickness of about 350 nm.
  • This silicon layer 1 was produced by a so-called ion implantation peeling technique, which includes an ion implantation process into a silicon substrate, a process of bonding it to the flattening layer 4, and a process of peeling it off leaving a predetermined silicon layer after heat treatment.
  • ion implantation peeling technique which includes an ion implantation process into a silicon substrate, a process of bonding it to the flattening layer 4, and a process of peeling it off leaving a predetermined silicon layer after heat treatment.
  • the resistivity of the surface silicon layer after bonding was set to 1000 ⁇ cm or more.
  • the actual resistivity is shown in Tables 1 and 2.
  • Group III nitride semiconductor thin films such as AlN, AlGaN, and GaN were epitaxially grown on the silicon layer in an MOCVD reactor.
  • TMG trimethyl gallium
  • TMA trimethyl aluminum
  • ammonia was used as a N source.
  • H 2 and N 2 were used as carrier gases.
  • the design of the epitaxial layer in this case was to form a 150 nm AlN layer directly on the base substrate, a 250 nm AlGaN layer on top of that, and then form a GaN layer on top of that, so that the total thickness of the epitaxial layer was about 2 ⁇ m. did.
  • the film-forming temperature was adjusted so that the average carbon concentration of the entire epitaxial layer at this time was 3E+18 atoms/cm3 or less.
  • the deposition temperature of the GaN layer at this time is shown in Tables 1 and 2. This method takes advantage of the fact that the amount of carbon taken in from the MO raw material varies depending on the film-forming temperature, and was adopted because the carbon concentration can be adjusted easily and inexpensively.
  • the carbon concentration of the epitaxial layer was measured by SIMS.
  • the SIMS carbon concentration was measured in steps of 15 to 20 nm, and the average value was calculated at all the carbon concentration measurement points of the GaN layer, excluding the surface layer where the carbon concentration could not be measured correctly.
  • Electrodes were formed on the nitride semiconductor substrate produced as described above, and high frequency loss was measured.
  • This method involves forming an electrode called a coplanar waveguide on a group III nitride thin film, inputting a high-frequency signal with a constant frequency from the IN side of the electrode, and measuring the intensity of the high-frequency signal output from the OUT side. be.
  • the high frequency signal should be transmitted 100% only through the electrode, but a portion of the signal passes through the substrate instead of through the electrode and is output from the OUT side. Since the signal passing through the substrate is detected as a harmonic component, this method measures the amount of loss to the substrate by measuring the intensity of this harmonic component. Therefore, the smaller the harmonic signal intensity is (the larger the absolute value is, as it is a negative value), the more components are transmitted through the electrode, and it can be said to be an ideal substrate. The results are shown in Figure 4.
  • Example 6 the base substrate is the same as in Example 1, except that the resistivity of the silicon layer on the surface layer of the base substrate and/or the average carbon concentration of the group III nitride semiconductor thin film are changed as shown in the table. And a nitride semiconductor substrate of a group III nitride semiconductor thin film was produced.
  • Electrodes were formed on the nitride semiconductor substrate to measure high frequency loss, and the thermal conductivity of the GaN epitaxial layer was measured using the thermoreflectance method. The results are shown in FIGS. 3 and 4.
  • the GaN layer occupies most of the total thickness and is the layer that determines the substrate thermal conductivity characteristics, so it is important to understand the carbon concentration of the GaN layer.
  • Tables 1 and 2 show the film formation temperature and carbon concentration results for only the GaN layer.
  • Comparative Examples 1, 2, and 3 although the silicon layer had a thickness of 1000 ⁇ cm or more, the substrate had a low thermal conductivity due to the high carbon concentration of the epitaxial layer (FIG. 3). Although the high frequency loss is small and there is no need to increase the input power, the generated heat cannot be completely dissipated and the device may malfunction.
  • Comparative Examples 4, 5, and 6 were substrates with large high frequency loss because the resistivity of the silicon layer was low (FIG. 4). Compared to the example, a larger power is required, and even though the epitaxial layer has a high thermal conductivity, the operation is at a high temperature that cannot fully dissipate heat, and the device may malfunction.
  • an extremely low-carbon GaN epitaxial layer is obtained using other methods, it may be acceptable to use a silicon layer with a resistivity of less than 1000 ⁇ cm from the standpoint of heat dissipation only; Since the state where the wave component is large (signal leakage to the substrate) remains unchanged, this is not acceptable as an overall device characteristic.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、を備えたものである窒化物半導体基板であって、前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする窒化物半導体基板である。これにより高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供する。

Description

窒化物半導体基板及びその製造方法
　本発明は、窒化物半導体基板及びその製造方法に関する。
　ＧａＮに代表されるＩＩＩ族窒化物半導体は、Ｓｉ（シリコン）の材料としての限界を超える次世代の半導体材料として期待されている。ＧａＮは飽和電子速度が大きいという特性から、高周波動作可能なデバイスの作製が可能であり、また絶縁破壊電界も大きいことから、高出力での動作が可能である。また、軽量化や小型化、低消費電力化も見込める。
　近年、５Ｇ等に代表されるような通信速度の高速化、またそれ伴う高出力化の要求により、高周波、且つ高出力で動作可能なＧａＮ　ＨＥＭＴが注目されている。高周波デバイスとして用いられるＧａＮ　ＨＥＭＴは、ＭＯＣＶＤ法等により、ＧａＮエピタキシャル薄膜をベース基板上に成膜する事で得られるＧａＮエピタキシャル基板が主に用いられる。
　ベース基板としては、熱伝導率に優れている半絶縁性ＳｉＣ基板が採用される場合がある。一方半絶縁性ＳｉＣ基板は価格が高価であるため、安価に製造可能なシリコン基板が採用される場合もある。
　シリコン基板を高周波用途のＧａＮ　ＨＥＭＴのベース基板として使用する場合、寄生容量による高周波損失を低減させるために高抵抗とする必要があることは一般的に知られている。特許文献１、特許文献２には、シリコン基板の抵抗率およびエピタキシャル層中の炭素濃度の記載があるが、熱伝導率に関する記載が無い。特許文献３、特許文献４、特許文献５は、ＧａＮエピタキシャル層中の炭素濃度と熱伝導率の記載があるが、シリコン基板の抵抗率と高周波特性については記載されていない。
特開２０１０－２４５５０４ ＷＯ２０１１／０１６２１９ 特開２００８－１７９５３６ 特開２００７－２７７０７７ 特開２００９－２６９８１６
　高周波用途として用いられるＧａＮエピタキシャル基板等の窒化物半導体基板は、基板の放熱性が悪い（熱伝導率が低い）とデバイスの発熱を逃がす事ができなくなり、長時間の使用ができなくなったり、部品劣化や温度耐性の問題で動作周波数や、入力パワーを上げることができなくなるという問題があった。
　ＧａＮエピタキシャル層を高周波デバイスとして使用するには、デバイスの仕様や用途にもより、一概には決められないが、おおよそ１６０Ｗ／（ｍ・Ｋ）以上の熱伝導率がある事が好ましい。
　さらに、ＧａＮは炭素濃度が高いと転位密度が高くなり、熱伝導率が悪化する事が知られている。
　また、寄生容量の増大による高周波損失が少ない事も求められる。高周波損失が大きいと入力パワーを増加させる必要があり、デバイスの効率が悪くなるだけでなく、発熱量も多くなるという問題があった。
　本発明は、上記問題を解決するためになされたものであり、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、
　抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、
　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、
を備えたものである窒化物半導体基板であって、
　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下である窒化物半導体基板を提供する。
　このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板であれば、寄生容量の増大を防いで高周波損失を抑制することができる。また、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であれば、転位密度が下がり、熱伝導率を上げることができる。その結果、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
　また、前記ベース基板は、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
　前記複合基板は、
　　多結晶セラミックコアと、
　　前記多結晶セラミックコア全体に積層された第１の接着層と、
　　前記第１の接着層全体に積層されたバリア層と、
　を含む支持構造と、
　　前記支持構造の裏面に積層された第２の接着層と、
　　前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
　前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
　前記シリコン層が前記平坦化層上に積層されたものである
ことが好ましい。
　このようなベース基板であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
　また、前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことが好ましい。
　このようなＩＩＩ族窒化物半導体薄膜であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
　また、前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であることが好ましい。
　本発明では、ＩＩＩ族窒化物半導体薄膜の膜厚をこのような厚さとすることができる。
　また本発明では、窒化物半導体基板の製造方法であって、
（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、
（２）前記シリコン基板、もしくは、前記シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程
を含み、
　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、
窒化物半導体基板の製造方法を提供する。
　このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を用いて、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する製造方法であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
　また、前記工程（２）において、
　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整することが好ましい。
　このように成膜温度を調整すれば、比較的容易にＩＩＩ族窒化物半導体薄膜中の炭素濃度を調整でき、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
　また、前記工程（１）において、
前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
　前記複合基板は、
　　多結晶セラミックコアと、
　　前記多結晶セラミックコア全体に積層された第１の接着層と、
　　前記第１の接着層全体に積層されたバリア層と、
　を含む支持構造と、
　　前記支持構造の裏面に積層された第２の接着層と、
　　前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
　前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
　前記シリコン層が前記平坦化層上に積層されたものとする
ことが好ましい。
　このようなベース基板であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
　また、前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることが好ましい。
　このようなＩＩＩ族窒化物半導体薄膜であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
　また、前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であるものとすることが好ましい。
　本発明では、ＩＩＩ族窒化物半導体薄膜の膜厚をこのような厚さに製造することができる。
　以上のように、本発明であれば、シリコン基板もしくはシリコン層を表面に具備するベース基板のシリコン層の抵抗率を１０００Ω・ｃｍ以上とし、且つシリコン基板もしくはシリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下とすることで、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供することができる。
　高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるとともに、発熱量が少なくなる等の効果がある。
　熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
本発明の窒化物半導体基板の一例を示す概略図である。 本発明の窒化物半導体基板に用いるベース基板の一例を示す概略図である。 実施例及び比較例で製造した窒化物半導体基板の、ＩＩＩ族窒化物半導体薄膜の熱伝導率を示すグラフである。 実施例及び比較例で製造した窒化物半導体基板の、２次高調波特性を示すグラフである。 実施例及び比較例で製造した窒化物半導体基板の、デバイス表面温度を示すグラフである。
　上述のように、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法の開発が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン基板もしくはシリコン層を表面に具備するベース基板のシリコン層の抵抗率と、シリコン基板もしくはシリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜中の炭素濃度と、の両方を、所定の範囲に調整する事で、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板とすることができることを見出し、本発明を完成させた。
　即ち、本発明は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、シリコン基板、もしくは、シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、を備えたものである窒化物半導体基板であって、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下である窒化物半導体基板である。
　また本発明は、窒化物半導体基板の製造方法であって、（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、（２）シリコン基板、もしくは、シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程を含み、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、窒化物半導体基板の製造方法である。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［窒化物半導体基板］
　ここで図１に、本発明の窒化物半導体基板の一例を示す。図１の左図はシリコン基板を用いた例であり、図１の右図はベース基板の表面にシリコン層を積層した例である。図１の左図において、窒化物半導体基板１００は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板１０１上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。図１の右図において、窒化物半導体基板１００は、ベース基板１０３の表面に抵抗率が１０００Ω・ｃｍ以上のシリコン層１０４を積層したものであり、シリコン層１０４上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。
　このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板であれば、寄生容量の増大を防いで高周波損失を抑制することができる。また、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であれば、転位密度が下がり、熱伝導率を上げることができる。その結果、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
　高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるし、発熱量が少なくなる等の効果がある。
　熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
　抵抗率の上限値は、特に限定されないが、例えば８０００Ω・ｃｍ以下とすることができる。
　炭素濃度の平均値の下限値は、特に限定されないが、例えば１Ｅ＋１５ａｔｏｍｓ／ｃｍ３以上とすることができる。
シリコン基板もしくはベース基板
　前述の通り、ＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるための基板については、シリコン基板、もしくは、シリコン層を表面に具備するベース基板としてもよい。例えば、基板を結晶方位が〈１１１〉のシリコン基板とし、基板の口径は１５０ｍｍφ、厚さは６７５μｍを選んでも良い。結晶方位は〈１１１〉である必要があるが、数度のオフ角が掛かっていても問題ない。また、口径や基板厚はこれに限定されない。
　もしくは、結晶方位が〈１１１〉のシリコン層が表層に設けられている基板であれば、基板全体が単体のシリコンでなく、層構造を有する貼り合わせ基板であっても問題ない。
　また、シリコン基板、または表層のシリコン層の抵抗率を１０００Ω・ｃｍ以上となるように調整できる。この時のドーパント元素は限定されず、したがって導電型も限定されない。
　さらに、基板の厚さに関しては特に限定されないが、ＳＥＭＩ規格の厚さ（６ｉｎｃｈ（１５０ｍｍ）基板では６７５μｍ、８ｉｎｃｈ（２００ｍｍ）基板では７２５μｍ、１２ｉｎｃｈ（３００ｍｍ）基板では７７５μｍ）が用いられる場合や、１ｍｍ、１．１５ｍｍ、１．５ｍｍ等の基板が用いられる場合もある。
（ベース基板）
　図２に示すように、エピタキシャル成膜用のベース基板２は、例えば、複数の層が積層された複合基板３上に平坦化層４を介してシリコン層１が積層された構成であって、
　複合基板３は、多結晶セラミックコア５と、多結晶セラミックコア５全体に積層された第１の接着層６と、第１の接着層６全体に積層されたバリア層７と、を含む支持構造８と、支持構造８の裏面に積層された第２の接着層９と、第２の接着層９のさらに裏面に積層された導電層１０と、を備え、平坦化層４が複合基板３の支持構造８の表面に積層され、シリコン層１が平坦化層４上に積層されたものである。
　このようなベース基板２であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
　ここで、多結晶セラミックコア５は、例えば、窒化アルミニウムの焼結体とし、焼結助剤によって約１８００度の高温で焼結したものである。
　第１の接着層６および第２の接着層９は、例えば、酸化ケイ素（ＳｉＯ２）層とし、ＬＰＣＶＤプロセスによって堆積されたものである。膜厚はおおよそ１００ｎｍとすることができる。
　バリア層７は、例えば、窒化ケイ素層とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２５０ｎｍ程度とすることができる。
　導電層１０は、例えば、ポリシリコン層とし、ＬＰＣＶＤプロセスによって堆積し、約３００ｎｍの厚さとすることができる。
　平坦化層４は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ）又は酸化ケイ素（ＳｉＯ２）を含むものとし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２０００ｎｍ程度とすることができる。
　シリコン層１は、例えば、結晶方位が〈１１１〉、厚さ３５０ｎｍ程度としたものである。このシリコン層１は、例えば、シリコン基板へのイオンインプラ工程と、平坦化層４へ貼り合わせる工程と、熱処理してから所定のシリコン層１を残して剥がす工程の、いわゆるイオン注入剥離技術によって作製したものとすることができる。ここで抵抗率１０００Ω・ｃｍ以上のシリコン基板を用いることで、貼り合わせ後の表層シリコン層１の抵抗率を１０００Ω・ｃｍ以上とすることができる。
ＩＩＩ族窒化物半導体薄膜
　上記のシリコン基板、もしくは、ベース基板のシリコン層上にＩＩＩ族窒化物半導体薄膜を成膜する。
　例えば、ＭＯＣＶＤ反応炉において、成長用複合基板上にＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体薄膜をエピタキシャル成長して窒化物半導体基板を作製する。エピタキシャル層の層構造はデバイス用途に応じて調整するため特に限定はされず、ＡｌＧａＮを成膜しない場合や、ＡｌＧａＮ成膜後さらにＡｌＮを成膜する場合もある。また、Ａｌ組成を変化させたＡｌＧａＮを複数層成膜させる場合もある。
　ここで、ＩＩＩ族窒化物半導体中の炭素濃度を、全膜厚を１０～１５ｎｍ　ｓｔｅｐで測定した時の平均値で３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下とする。
　そうする事でエピタキシャル層の転位密度が下がり、エピタキシャル層の熱伝導率が向上する。
　このＩＩＩ族窒化物半導体薄膜は、この上に積むデバイス層を高品質なものとするために必要な下地層の役割を果たすため、ある程度の厚さ（デバイス用途により異なるが概して１．５μｍ程度以上）が必要である。一方、厚すぎると原料消費や成膜時間等の面から高コストになるので、１．０μｍから５μｍ程度が好ましい。このように一定の厚さを持つが故に、この層の放熱特性は基板全体の放熱特性にも大きな影響を与える。高周波デバイスではデバイス層自体は数ｎｍ～数１００ｎｍ程度であることが多く、デバイス層のみを低炭素としても十分な放熱性は得られない。
デバイス層
　上記窒化物半導体基板の表層側にはデバイス層を設けることができる。例えばＨＥＭＴの場合、デバイス層は、２次元電子ガスが発生する結晶性の高い層（チャネル層）、２次元電子ガスを発生させるための層（バリア層）、最表層にｃａｐ層を設けた構造とすることができる。バリア層はＡｌ組成を２０％程度のＡｌＧａＮを用いることができるが、例えばＩｎＧａＮ等も用いることができ、これに限定されない。ｃａｐ層は例えばＧａＮ層やＳｉＮ層とすることもでき、これに限定されない。また、これらのデバイス層の厚さやバリア層のＡｌ組成は、デバイスの設計によって変更される。また、基板をＨＶＰＥ法等によるバルクＧａＮ作製のためのテンプレート基板として使用したい場合は、デバイス層を設けない事も可能である。
［窒化物半導体基板の製造方法］
　上述の本発明の窒化物半導体基板は、以下のように製造することができる。以下、本発明の窒化物半導体基板の製造方法について説明する。
＜工程（１）＞シリコン基板もしくはベース基板の準備
　工程（１）は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程である。準備するシリコン基板やベース基板は前述のものとすればよい。
＜工程（２）＞エピタキシャル成膜する工程
　工程（２）は、シリコン基板、もしくは、シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程を含み、
　ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する工程である。
　上記のベース基板２のシリコン層１上に、ＭＯＣＶＤ反応炉内において、ＧａＮ、ＡｌＮ、及びＡｌＧａＮ等のＩＩＩ族窒化物半導体薄膜のエピタキシャル成長を行う。原料は、Ｇａ源としてＴＭＧａ（トリメチルガリウム）、Ａｌ源としてＴＭＡＬ（トリメチルアルミニウム）、Ｎ源としてＮＨ３（アンモニア）を用いることができる。キャリアガスはＮ２およびＨ２、ないしはそのいずれかとし、成膜温度は９００～１２５０℃程度とする。
　例えば、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整する。成膜温度によってＭＯ原料からの炭素の取り込み量が異なるので、安価で簡便に炭素濃度を調整できる。成膜温度を調整して、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下に調整し、その結果、転位密度を下げることができ、熱伝導率が高い窒化物半導体基板を製造することができる。
　なお、窒化物半導体基板の表層側にはデバイス層を形成しても良い。
　なお、上記ではＩＩＩ族窒化物半導体薄膜全体の炭素濃度の平均値を、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように、成膜温度によってＭＯ原料からの炭素の取り込み量が異なることを利用したもので、安価で簡便に炭素濃度を調整できるため採用したが、炭素濃度の調整方法はこの方法に限定されず、外部ドープによる調整やその他の方法でも良いことはいうまでもない。
　以上のような、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を用いて、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する製造方法であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１～３）
　以下のような手順で、表１、２に示すように、ベース基板の表面のシリコン層の抵抗率とＩＩＩ族窒化物半導体薄膜中の炭素濃度を変えて、実施例１～３の窒化物半導体基板を作製した。
（ベース基板の準備）
　エピタキシャル成膜用のベース基板を以下の工程で準備した。
ここではシリコン基板でなく、表層がシリコンの貼り合わせ基板とした。
多結晶セラミックコア５と、前記多結晶セラミックコア５に全体に結合された第１の接着層６と、前記第１の接着層６全体に結合されたバリア層７とを含む支持構造８と、前記支持構造８の裏面側のみに結合された第２の接着層９と、前記第２の接着層９のさらに裏面側に結合された導電層１０と、前記バリア層７の表層側のみに結合された平坦化層４と、平坦化層４に結合されたシリコン層１を設けた。（図２）
　ここで、多結晶セラミックコア５は窒化アルミニウムの焼結体とし、焼結助剤によって約１８００度の高温で焼結した。
　第１の接着層６および第２の接着層９は、酸化ケイ素（ＳｉＯ２）層とし、ＬＰＣＶＤプロセスによって堆積した。膜厚はおおよそ１００ｎｍとした。
　バリア層７は、窒化ケイ素層とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２５０ｎｍ程度とした。
　導電層１０はポリシリコン層とし、ＬＰＣＶＤプロセスによって堆積し、約３００ｎｍの厚さとした。
　平坦化層４は、ＳｉＯ２とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２０００ｎｍ程度とした。
　シリコン層１は軸方位が〈１１１〉、厚さ３５０ｎｍ程度とした。このシリコン層１は、シリコン基板へのイオンインプラ工程と、平坦化層４へ貼り合わせる工程と、熱処理してから所定のシリコン層を残して剥がす工程の、いわゆるイオン注入剥離技術によって作製した。ここで抵抗率１０００Ω・ｃｍ以上のシリコン基板を用いることで、貼り合わせ後の表層シリコン層の抵抗率を１０００Ω・ｃｍ以上とした。実際の抵抗率は、表１、２に示した。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
（ＩＩＩ族窒化物半導体薄膜のエピタキシャル成膜）
　上記をベース基板とし、シリコン層上に、ＭＯＣＶＤ反応炉内において、ＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体薄膜のエピタキシャル成長を行った。原料は、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｎ源としてアンモニアを用いた。キャリアガスはＨ２、およびＮ２を用いた。
　この際のエピタキシャル層の設計は、ベース基板直上にＡｌＮ層を１５０ｎｍ、その上にＡｌＧａＮ層を２５０ｎｍ設け、更にその上にＧａＮ層を成膜し、エピタキシャル層の総膜厚は、２μｍ程度に設計した。この時のエピタキシャル層全体の炭素濃度の平均値は、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように、成膜温度を調整した。この時のＧａＮ層の成膜温度については表１，２に示した。成膜温度によってＭＯ原料からの炭素の取り込み量が異なることを利用したもので、安価で簡便に炭素濃度を調整できるため採用した。なお、ＳＩＭＳによってエピタキシャル層の炭素濃度の測定を実施した。ＳＩＭＳの炭素濃度測定は、１５～２０ｎｍステップで測定し、表層の正しく炭素濃度が測定出来ていない部分は除いたＧａＮ層の炭素濃度測定点全点で平均値を算出した。
（高周波損失の測定）
　上記のようにして作製した窒化物半導体基板において、電極を形成して高周波損失の測定を実施した。これは、ＩＩＩ族窒化物薄膜上にコプレーナ導波路と呼ばれる電極を形成した後、電極のＩＮ側から周波数一定の高周波信号を入力し、ＯＵＴ側から出力される高周波信号の強度を測定する方法である。高周波信号は１００％電極中のみを伝わる事が理想であるが、信号の一部は電極中ではなく基板中を通ってＯＵＴ側から出力される。基板中を通った信号は高調波成分として検出されるため、この高調波成分の強度を測定する事で、基板側への損失量を測定する方法である。そのため、高調波信号強度が小さい方が（マイナスの値の為、絶対値が大きい方が）、電極中を伝わっている成分が多く、理想的な基板と言える。結果を図４に示す。
（熱伝導率の測定）
　また、サーモリフレクタンス法によってＧａＮエピタキシャル層の熱伝導率を測定した。結果を図３に示す。
（比較例１～６）
　表１、２に示すように、ベース基板表層のシリコン層の抵抗率、または／及び、ＩＩＩ族窒化物半導体薄膜の平均炭素濃度を表のとおりに変更したこと以外、実施例１と同じベース基板およびＩＩＩ族窒化物半導体薄膜の窒化物半導体基板を作製した。
　実施例１～３と同様に、窒化物半導体基板上に電極を形成して高周波損失の測定をすると共に、およびサーモリフレクタンス法によるＧａＮエピタキシャル層の熱伝導率を測定した。結果を図３、図４に示す。
　尚、実施例、比較例のＩＩＩ族窒化物半導体薄膜構成において、ＧａＮ層が総厚の大部分を占め基板熱伝導率特性を決める層となっていることから、ＧａＮ層の炭素濃度を把握すれば良いと考えており、ＧａＮ層のみの成膜温度と炭素濃度結果を表１、２に示した。
　比較例１，２、３では、シリコン層は１０００Ω・ｃｍ以上となっているものの、エピタキシャル層の炭素濃度が高いため熱伝導率が低い基板であった（図３）。高周波ロスが小さく入力電力を大きくする必要は無いが、発生した熱を放熱しきれず、デバイスの動作不良が発生し得る。
　比較例４、５、６は、シリコン層の抵抗率が低かったため、高周波ロスが大きい基板であった（図４）。実施例と比較するとより大きいパワーが必要となり、エピタキシャル層の熱伝導率は高くとも、放熱しきれない程高温の動作となり、デバイスの動作不良が発生し得る。
　実施例では、いずれの問題も解決されたため、高い周波数・入力電力でのデバイス動作が可能である事が示された。
（デバイスの表面温度の測定）
　実施例１、２、３、比較例１～６の基板を使用した高周波デバイスを作製し、ソース－ドレイン間の電圧ＶＤＳ＝２８Ｖ、入力の周波数ｆ＝３．５ＧＨｚで動作させ、２０分後のデバイス表面温度を調査した。その結果を図５に示す。
　比較例のように、エピタキシャル層の炭素濃度、もしくはシリコン層の抵抗率のいずれかを満たしていても、デバイスの発熱温度が上昇してしまう事が確認でき、動作不良を起こす可能性がある。
　なお、成長温度によって原料の分解で生じる生成分子の種類や割合が変わるため、質および効率の良い結晶成長に適した温度範囲がある。ＧａＮエピタキシャル層の場合９００～１２５０℃程度が適切であって、むやみに高温にしてもＧａＮエピタキシャル層が適切に成長しない。
　また、他の手法を使って極めて低炭素なＧａＮエピタキシャル層を得た場合、放熱性の観点のみにおいてはシリコン層の抵抗率が１０００Ωｃｍ未満のものを使用しても許容できる場合があるが、高調波成分が大きい状態（基板への信号の漏れ）は変わらないため総合的なデバイス特性として許容できない。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (14)

  1. 　抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、
    　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、
    を備えたものである窒化物半導体基板であって、
    　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする窒化物半導体基板。
  2. 　前記ベース基板は、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
    　前記複合基板は、
    　　多結晶セラミックコアと、
    　　前記多結晶セラミックコア全体に積層された第１の接着層と、
    　　前記第１の接着層全体に積層されたバリア層と、
    　を含む支持構造と、
    　　前記支持構造の裏面に積層された第２の接着層と、
    　　前記第２の接着層のさらに裏面に積層された導電層と、
    を備え、
    　前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
    　前記シリコン層が前記平坦化層上に積層されたものである
    ことを特徴とする請求項１に記載の窒化物半導体基板。
  3. 　前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことを特徴とする請求項１に記載の窒化物半導体基板。
  4. 　前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことを特徴とする請求項２に記載の窒化物半導体基板。
  5. 　前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であることを特徴とする請求項１から４のいずれか一項に記載の窒化物半導体基板。
  6. 　窒化物半導体基板の製造方法であって、
    （１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、
    （２）前記シリコン基板、もしくは、前記シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程
    を含み、
    　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、
    ことを特徴とする窒化物半導体基板の製造方法。
  7. 　前記工程（２）において、
    　前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整する、
    ことを特徴とする請求項６に記載の窒化物半導体基板の製造方法。
  8. 　前記工程（１）において、
    前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
    　前記複合基板は、
    　　多結晶セラミックコアと、
    　　前記多結晶セラミックコア全体に積層された第１の接着層と、
    　　前記第１の接着層全体に積層されたバリア層と、
    　を含む支持構造と、
    　　前記支持構造の裏面に積層された第２の接着層と、
    　　前記第２の接着層のさらに裏面に積層された導電層と、
    を備え、
    　前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
    　前記シリコン層が前記平坦化層上に積層されたものとする
    ことを特徴とする請求項６に記載の窒化物半導体基板の製造方法。
  9. 　前記工程（１）において、
    前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
    　前記複合基板は、
    　　多結晶セラミックコアと、
    　　前記多結晶セラミックコア全体に積層された第１の接着層と、
    　　前記第１の接着層全体に積層されたバリア層と、
    　を含む支持構造と、
    　　前記支持構造の裏面に積層された第２の接着層と、
    　　前記第２の接着層のさらに裏面に積層された導電層と、
    を備え、
    　前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
    　前記シリコン層が前記平坦化層上に積層されたものとする
    ことを特徴とする請求項７に記載の窒化物半導体基板の製造方法。
  10. 　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項６に記載の窒化物半導体基板の製造方法。
  11. 　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項７に記載の窒化物半導体基板の製造方法。
  12. 　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項８に記載の窒化物半導体基板の製造方法。
  13. 　前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項９に記載の窒化物半導体基板の製造方法。
  14. 　前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下とすることを特徴とする請求項６から１３のいずれか一項に記載の窒化物半導体基板の製造方法。
PCT/JP2023/023316 2022-08-22 2023-06-23 窒化物半導体基板及びその製造方法 WO2024042836A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022132102A JP7215630B1 (ja) 2022-08-22 2022-08-22 窒化物半導体基板及びその製造方法
JP2022-132102 2022-08-22

Publications (1)

Publication Number Publication Date
WO2024042836A1 true WO2024042836A1 (ja) 2024-02-29

Family

ID=85111664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/023316 WO2024042836A1 (ja) 2022-08-22 2023-06-23 窒化物半導体基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP7215630B1 (ja)
TW (1) TW202410159A (ja)
WO (1) WO2024042836A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009073734A (ja) * 2001-10-29 2009-04-09 Norstel Ab 高い抵抗率の炭化ケイ素単結晶
WO2013094058A1 (ja) * 2011-12-22 2013-06-27 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、およびこれらの製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
WO2018230150A1 (ja) * 2017-06-15 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP2019505459A (ja) * 2015-12-10 2019-02-28 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
JP2019149539A (ja) * 2017-11-20 2019-09-05 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 窒化ガリウムチャネルデバイスの半導体構造を形成する方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009073734A (ja) * 2001-10-29 2009-04-09 Norstel Ab 高い抵抗率の炭化ケイ素単結晶
WO2013094058A1 (ja) * 2011-12-22 2013-06-27 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、およびこれらの製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2019505459A (ja) * 2015-12-10 2019-02-28 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
WO2018230150A1 (ja) * 2017-06-15 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP2019149539A (ja) * 2017-11-20 2019-09-05 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 窒化ガリウムチャネルデバイスの半導体構造を形成する方法

Also Published As

Publication number Publication date
TW202410159A (zh) 2024-03-01
JP2024029700A (ja) 2024-03-06
JP7215630B1 (ja) 2023-01-31

Similar Documents

Publication Publication Date Title
CN110211865B (zh) 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US8754419B2 (en) Semiconductor device
JP2008544486A (ja) 直径１００ミリメートルの炭化シリコン基板上の高均一性のｉｉｉ族窒化物エピタキシャル層
JP2007258406A (ja) 半導体装置
WO2018042792A1 (ja) 化合物半導体及びその製造方法ならびに窒化物半導体
JP2002359255A (ja) 半導体素子
WO2014196466A1 (ja) １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
US20140159055A1 (en) Substrates for semiconductor devices
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
CN111063726A (zh) 一种Si基氮化镓器件的外延结构
JP4375972B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
WO2024042836A1 (ja) 窒化物半導体基板及びその製造方法
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN110993689A (zh) 一种氮化镓器件的外延结构
WO2023070428A1 (zh) 集成电路、其制备方法、功率放大器及电子设备
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2008085123A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
CN111446285A (zh) 一种半导体结构及其制作方法和集成电路
JP4315271B2 (ja) 電子デバイス
TWI728498B (zh) 氮化物半導體基板
JP5455875B2 (ja) エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23856953

Country of ref document: EP

Kind code of ref document: A1