TW202410159A - 氮化物半導體基板及其製造方法 - Google Patents

氮化物半導體基板及其製造方法 Download PDF

Info

Publication number
TW202410159A
TW202410159A TW112124045A TW112124045A TW202410159A TW 202410159 A TW202410159 A TW 202410159A TW 112124045 A TW112124045 A TW 112124045A TW 112124045 A TW112124045 A TW 112124045A TW 202410159 A TW202410159 A TW 202410159A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
substrate
layer
silicon
thin film
Prior art date
Application number
TW112124045A
Other languages
English (en)
Inventor
久保埜一平
萩本和德
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202410159A publication Critical patent/TW202410159A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明是一種氮化物半導體基板，其具備：電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板；及，III族氮化物半導體薄膜，其磊晶形成於前述矽基板或前述矽層上；該氮化物半導體基板的特徵在於，前述III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下。藉此，提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板的高頻損耗較少，並且導熱率較高。

Description

氮化物半導體基板及其製造方法
本發明有關一種氮化物半導體基板及其製造方法。
以GaN為代表的III族氮化物半導體被期待作為超越作為矽(Si)的材料的極限之次世代的半導體材料。GaN由於飽和電子速度較大之特性，能夠製作能夠進行高頻操作的元件，並且由於擊穿電場強度亦較大，因此能夠以高輸出進行操作。又，亦可預期輕量化或小型化、低功耗化。
近年來根據以5G等為代表的通訊速度的高速化、或伴隨該高速化之高輸出化的要求，能夠以高頻且高輸出進行操作的氧化鎵高電子遷移率電晶體(GaN HEMT)受到矚目。作為高頻元件使用的GaN HEMT主要用於藉由金屬有機氣相沉積(MOCVD)法等在基底基板上形成GaN磊晶薄膜來獲得之GaN磊晶基板。
作為基底基板，有時採用導熱率優異之半絕緣性SiC基板。另一方面，半絕緣性SiC基板由於價格昂貴，因此亦有時採用能夠廉價地製造之矽基板。
一般而言已知當使用矽基板作為高頻用途的GaN HEMT的基底基板時，需要設為高電阻，以減少因寄生電容導致的高頻損耗。專利文獻1、專利文獻2中有記載矽基板的電阻率和磊晶層中的碳濃度，但是並無關於導熱率之記載。專利文獻3、專利文獻4、專利文獻5有記載GaN磊晶層中的碳濃度和導熱率，但是並未記載矽基板的電阻率和高頻特性。 [先前技術文獻] (專利文獻)
專利文獻1：日本特開2010-245504 專利文獻2：WO2011/016219 專利文獻3：日本特開2008-179536 專利文獻4：日本特開2007-277077 專利文獻5：日本特開2009-269816
[發明所欲解決的問題]
作為高頻用途使用的GaN磊晶基板等氮化物半導體基板存在下述問題：如果基板的散熱性較差(導熱率較低)，則變得無法散逸元件的發熱，變得無法長時間使用，或者因零件劣化或溫度耐性的問題導致無法提升操作頻率或輸入功率。
要使用GaN磊晶層作為高頻元件，亦取決於元件的規格或用途，不能一概地確定，較佳是具有160W/(m･K)以上的導熱率。
進一步，已知如果碳濃度較高，則GaN的差排密度變高，導熱率惡化。
又，亦要求因寄生電容增大導致的高頻損耗較少。如果高頻損耗較大，則存在下述問題：需要增加輸入功率，不僅元件的效率變差，發熱量亦變多。
本發明是為了解決上述問題而完成，其目的在於提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板的高頻損耗較少，並且導熱率較高。 [解決問題的技術手段]
為了解決上述問題，本發明提供一種氮化物半導體基板，其具備： 電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板；及， III族氮化物半導體薄膜，其磊晶形成於前述矽基板或前述矽層上；其中， 前述III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下。
若是像這樣具備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板，則能夠防止寄生電容增大，從而抑制高頻損耗。又，若III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下，則差排密度下降，能夠提高導熱率。其結果，能夠提供一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：前述基底基板是在由複數層積層而成之複合基板上隔著平坦化層來積層前述矽層而成之構成，前述複合基板具備支撐結構、積層於前述支撐結構的背面上之第二黏著層、以及進一步積層於前述第二黏著層的背面上之導電層，該支撐結構包含多晶陶瓷芯、積層於整個前述多晶陶瓷芯上之第一黏著層、及積層於整個前述第一黏著層上之障壁層，前述平坦化層積層於前述複合基板的前述支撐結構的表面上，前述矽層積層於前述平坦化層上。
若是這樣的基底基板，則能夠比較容易提供一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：前述III族氮化物半導體薄膜包含GaN、AlN、AlGaN中的任一種以上。
若是這樣的III族氮化物半導體薄膜，則能夠比較容易提供一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：前述III族氮化物半導體薄膜的膜厚為1.0μm以上且5μm以下。
在本發明中，能夠將III族氮化物半導體薄膜的膜厚設為這樣的厚度。
又，本發明提供一種氮化物半導體基板的製造方法，其中，包含以下步驟： 步驟(1)，準備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板； 步驟(2)，在前述矽基板或前述矽層上磊晶形成III族氮化物半導體薄膜； 以前述III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜。
若是像這樣使用電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板來以III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜之製造方法，則能夠比較容易製造一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：在前述步驟(2)中，以前述III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式調整成膜溫度。
若以這樣的方式調整成膜溫度，則能夠比較容易調整III族氮化物半導體薄膜中的碳濃度，從而能夠製造一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：在前述步驟(1)中，將前述基底基板設為在由複數層積層而成之複合基板上隔著平坦化層來積層前述矽層而成之構成，並且，前述複合基板具備支撐結構、積層於前述支撐結構的背面上之第二黏著層、以及進一步積層於前述第二黏著層的背面上之導電層，該支撐結構包含多晶陶瓷芯、積層於整個前述多晶陶瓷芯上之第一黏著層、及積層於整個前述第一黏著層上之障壁層，前述平坦化層積層於前述複合基板的前述支撐結構的表面上，前述矽層積層於前述平坦化層上。
若是這樣的基底基板，則能夠比較容易製造一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：磊晶形成於前述矽基板或前述矽層上之III族氮化物半導體薄膜設為包含GaN、AlN、AlGaN中的任一種以上。
若是這樣的III族氮化物半導體薄膜，則能夠比較容易製造一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
又，較佳是：前述III族氮化物半導體薄膜的膜厚設為1.0μm以上且5μm以下。
在本發明中，能夠將III族氮化物半導體薄膜的膜厚製造成這樣的厚度。 [發明的功效]
如以上所述，若是本發明，則藉由將矽基板的電阻率或表面具備矽層之基底基板的矽層的電阻率設為1000Ω･cm以上，並且將磊晶形成於矽基板或矽層上之III族氮化物半導體薄膜中的碳濃度的平均值設為3E＋18atoms/cm 3以下，從而能夠提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板的高頻損耗較少，並且導熱率較高。 如果高頻損耗變少，則有下述效果：元件的效率變良好，能夠減少輸入，並且發熱量變少等。 如果導熱率變高，則基板的散熱性變良好，變得容易散逸元件的發熱，能夠比之前更長時間使用，而且零件的耐久性或溫度耐性可能變良好。此外，亦能夠提高操作頻率或輸入功率。
如上所述，尋求開發一種氮化物半導體基板及其製造方法，該氮化物半導體基板的高頻損耗較少，並且導熱率較高。
本發明人針對上述問題反覆專心研究，結果發現藉由將矽基板的電阻率或表面具備矽層之基底基板的矽層的電阻率及磊晶形成於矽基板或矽層上之III族氮化物半導體薄膜中的碳濃度的兩者調整在規定的範圍內，能夠製成一種氮化物半導體基板，該氮化物半導體基板的高頻損耗較少，並且導熱率較高，從而完成本發明。
亦即，本發明是一種氮化物半導體基板，其具備：電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板；及，III族氮化物半導體薄膜，其磊晶形成於矽基板或矽層上；其中，III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下。
又，本發明是一種氮化物半導體基板的製造方法，其特徵在於，包含以下步驟：步驟(1)，準備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板；步驟(2)，在矽基板或矽層上磊晶形成III族氮化物半導體薄膜；以III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜。
以下，詳細說明本發明，但是本發明不限定於這些說明。
[氮化物半導體基板] 此處，圖1中示出本發明的氮化物半導體基板的一例。圖1的左圖是使用了矽基板之例子，圖1的右圖是在基底基板的表面上積層矽層之例子。在圖1的左圖中，氮化物半導體基板100是在電阻率為1000Ω･cm以上的矽基板101上磊晶形成III族氮化物半導體薄膜102而成之構成，且是以III族氮化物半導體薄膜102中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜而得。在圖1的右圖中，氮化物半導體基板100係在基底基板103的表面積層有電阻率為1000Ω･cm以上的矽層104，是在矽層104上磊晶形成III族氮化物半導體薄膜102而成之構成，且是以III族氮化物半導體薄膜102中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜而得。
若是像這樣具備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板，則能夠防止寄生電容增大，從而抑制高頻損耗。又，若III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下，則差排密度下降，能夠提高導熱率。其結果，能夠提供一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。 如果高頻損耗變少，則有下述效果：元件的效率變良好，能夠減少輸入，而且發熱量變少等。 如果導熱率變高，則基板的散熱性變良好，變得容易散逸元件的發熱，能夠比之前更長時間使用，而且零件的耐久性或溫度耐性可能變良好。此外，亦能夠提高操作頻率或輸入功率。 電阻率的上限值並無特別限定，例如能夠設為8000Ω･cm以下。 碳濃度的平均值的下限值並無特別限定，例如能夠設為1E＋15atoms/cm 3以上。
(矽基板或基底基板) 如前所述，關於用以磊晶生長III族氮化物半導體薄膜之基板，可設為矽基板、或表面具備矽層之基底基板。例如可將基板設為晶體方位為＜111＞的矽基板，基板的口徑可選擇150mmφ，厚度可選擇675μm。晶體方位必須是＜111＞，但是即使有數度的偏角也沒有問題。又，口徑或基板厚不限於此。
或者，若是表層設置有晶體方位為＜111＞的矽層之基板，即使基板全体並非單質的矽而是具有層結構之貼合基板也沒有問題。
又，能夠將矽基板的電阻率或表層的矽層的電阻率調整成1000Ω･cm以上。此時的摻雜劑元素並無限定，因此導電型亦無限定。
進一步，關於基板的厚度，並無特別限定，有時使用SEMI規格的厚度(當6吋(150mm)基板為675μm，8吋(200mm)基板為725μm，12吋(300mm)基板為775μm)或有時使用1mm、1.15mm、1.5mm等的基板。
(基底基板) 如圖2所示，磊晶成膜用的基底基板2例如是在由複數層積層而成之複合基板3上隔著平坦化層4來積層矽層1而成之構成，複合基板3具備支撐結構8、積層於支撐結構8的背面上之第二黏著層9、以及進一步積層於第二黏著層9的背面上之導電層10，該支撐結構8包含多晶陶瓷芯5、積層於整個多晶陶瓷芯5上之第一黏著層6、及積層於整個第一黏著層6上之障壁層7，平坦化層4積層於複合基板3的支撐結構8的表面上，矽層1積層於平坦化層4上。 若是這樣的基底基板2，則能夠比較容易提供一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。
此處，多晶陶瓷芯5例如是設為氮化鋁的燒結體，利用燒結助劑在約1800度的高溫進行燒結而得。
第一黏著層6和第二黏著層9例如是設為二氧化矽(SiO 2)層，藉由低壓化學氣相沉積(LPCVD)製程來沉積而得。膜厚能夠設為大約100nm。
障壁層7例如能夠設為氮化矽層，藉由LPCVD製程等來進行沉積，厚度能夠設為250nm左右。
導電層10例如能夠設為多晶矽層，藉由LPCVD製程等來進行沉積，並設為約300nm的厚度。
平坦化層4例如能夠設為包含正矽酸四乙酯(TEOS)或二氧化矽(SiO 2)，藉由LPCVD製程等來進行沉積，厚度能夠設為2000nm左右。
矽層1例如設為：晶體方位為＜111＞且厚度為350nm左右。此矽層1例如能夠設為藉由以下步驟、即所謂的離子佈植剝離技術來製得：對矽基板進行離子佈植之步驟、對平坦化層4貼合之步驟、及進行熱處理後以保留規定的矽層1的方式進行剝除之步驟。此處，能夠藉由使用電阻率為1000Ω･cm以上的矽基板，來使貼合後的表層矽層1的電阻率成為1000Ω･cm以上。
(III族氮化物半導體薄膜) 在上述矽基板或基底基板的矽層上形成III族氮化物半導體薄膜。
例如，在MOCVD反應爐中，於成長用複合基板上磊晶生長AlN、AlGaN及GaN等III族氮化物半導體薄膜來製作氮化物半導體基板。磊晶層的層結構是根據元件用途來調整，因此並無特別限定，有時不形成AlGaN膜或有時形成AlGaN膜後進一步形成AlN膜。又，亦有時形成複數層的改變了Al組成之AlGaN膜。
此處，將III族氮化物半導體中的碳濃度設為以10～15nm步長測定總膜厚時的平均值計為3E＋18atoms/cm 3以下。 藉由以這樣的方式進行，使磊晶層的差排密度下降，磊晶層的導熱率提升。
此III族氮化物半導體薄膜能夠發揮將堆疊於其上的元件層製成高品質所需要的基底層的作用，因此需要一定程度的厚度(根據元件用途而不同，一般為1.5μm左右以上)。另一方面，如果過厚，則從原料的消耗和成膜時間等方面來看變成高成本，因而較佳是1.0μm至5μm左右。由於具有如此恆定的厚度，因此該層的散熱特性對於整個基板的散熱特性亦會造成很大的影響。在高頻元件中，元件層本身大多為數nm～數100nm左右，即使僅將元件層設為低碳，亦無法獲得充分的散熱性。
(元件層) 在上述氮化物半導體基板的表層側能夠設置元件層。例如在HEMT的情況下，元件層能夠設為設置有能夠產生二維電子氣體且結晶性較高之層(通道層)、用以使二維電子氣體產生之層(障壁層)、作為最外表層的覆蓋(cap)層之結構。障壁層能夠使用Al組成為20%左右之AlGaN，亦能夠使用例如InGaN等，不限定於此。覆蓋層例如亦能夠設為GaN層或SiN層，不限定於此。又，這些元件層的厚度和障壁層的Al組成是根據元件的設計來變更。又，當欲將基板作為用以藉由HVPE法等來製作塊體GaN之模板基板使用時，亦能夠不設置元件層。
[氮化物半導體基板的製造方法] 能夠用以下方式製造上述本發明的氮化物半導體基板。以下，說明本發明的氮化物半導體基板的製造方法。
＜步驟(1)＞準備矽基板或基底基板 步驟(1)是準備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板之步驟。所準備的矽基板或基底基板只要設為前述矽基板或基底基板即可。
＜步驟(2)＞進行磊晶成膜之步驟 步驟(2)包含在矽基板或矽層上磊晶形成III族氮化物半導體薄膜之步驟，是以III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜之步驟。
在MOCVD反應爐內，於上述基底基板2的矽層1上實行GaN、AlN、及AlGaN等III族氮化物半導體薄膜的磊晶生長。原料能夠使用作為鎵(Ga)源的三甲基鎵(TMGa)、作為鋁(Al)源的三甲基鋁(TMAl)、作為氮(N)源的氨(NH 3)。載體氣體設為N 2和H 2、或是其中任一種，成膜溫度設為900～1250℃左右。
例如以III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式調整成膜溫度。源自MO原料的碳的摻入量根據成膜溫度而不同，因而能夠廉價且簡便地調整碳濃度。調整成膜溫度來將III族氮化物半導體薄膜中的碳濃度的平均值調整成3E＋18atoms/cm 3以下，其結果，能夠降低差排密度，能夠製造一種導熱率較高之氮化物半導體基板。
再者，在氮化物半導體基板的表層側可形成元件層。
再者，上文係利用了源自MO原料的碳的摻入量根據成膜溫度而不同之事實，使得整個III族氮化物半導體薄膜的碳濃度的平均值成為3E＋18atoms/cm 3以下，由於能夠廉價且簡便地調整碳濃度，因此予以採用，但是碳濃度的調整方法不限定於此方法，當然亦可以是藉由外部摻雜來進行的調整或其他方法。
若是像這樣使用電阻率為1000Ω･cm以上的矽基板或表面具備電阻率為1000Ω･cm以上的矽層之基底基板來以III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜之製造方法，則能夠比較容易製造一種氮化物半導體基板，其高頻損耗較少，並且導熱率較高。 [實施例]
以下，使用實施例及比較例來具體地說明本發明，但是本發明不限定於這些例子。
(實施例1～3) 依如以下所述之順序，改變基底基板的表面的矽層的電阻率和III族氮化物半導體薄膜中的碳濃度如表1、2所示，而製作實施例1～3的氮化物半導體基板。
(準備基底基板) 藉由以下步驟準備磊晶成膜用的基底基板。 此處設為表層為矽之貼合基板，而非矽基板。 設置支撐結構8、僅耦接於前述支撐結構8的背面上之第二黏著層9、進一步耦接於前述第二黏著層9的背面上之導電層10、僅耦接於前述障壁層7的表層側之平坦化層4、以及耦接於平坦化層4上之矽層1，該支撐結構8包含多晶陶瓷芯5、耦接於整個前述多晶陶瓷芯5上之第一黏著層6、及耦接於整個前述第一黏著層6上之障壁層7。(圖2)
此處，多晶陶瓷芯5是設為氮化鋁的燒結體，利用燒結助劑在約1800度的高溫進行燒結而得。
第一黏著層6和第二黏著層9是設為二氧化矽(SiO 2)層，藉由LPCVD製程來進行沉積而得。膜厚設為大約100nm。
障壁層7是設為氮化矽層，藉由LPCVD製程等來進行沉積，厚度設為250nm左右。
導電層10是設為多晶矽層，藉由LPCVD製程等來進行沉積，並設為約300nm的厚度。
平坦化層4是設為SiO 2，藉由LPCVD製程等來進行沉積，厚度設為2000nm左右。
矽層1設為：軸方位為＜111＞，厚度為350nm左右。此矽層1是藉由以下步驟、即所謂的離子佈植剝離技術來製得：對矽基板進行離子佈植之步驟、對平坦化層4貼合之步驟、進行熱處理後以保留規定的矽層的方式進行剝除之步驟。此處藉由使用電阻率為1000Ω･cm以上的矽基板，來使貼合後的表層矽層的電阻率成為1000Ω･cm以上。實際的電阻率示於表1、2。
[表1]
[表2]
(磊晶形成III族氮化物半導體薄膜) 將上述基板設為基底基板，在MOCVD反應爐內，於矽層上實行AlN、AlGaN及GaN等III族氮化物半導體薄膜的磊晶生長。原料是使用作為Ga源的三甲基鎵(TMG)、作為Al源的三甲基鋁(TMA)、作為N源的氨。載體氣體是使用H 2和N 2。
此時的磊晶層的設計係在基底基板正上方設置150nm AlN層，在其上設置250nm AlGaN層，進一步在其上形成GaN層，磊晶層的總膜厚設計為2μm左右。調整成膜溫度，使得此時的整個磊晶層的碳濃度的平均值成為3E＋18atoms/cm 3以下。關於此時的GaN層的成膜溫度，示於表1、2。利用了源自MO原料的碳的摻入量根據成膜溫度而不同之事實，由於能夠廉價且簡便地調整碳濃度，因此予以採用。再者，藉由SIMS來實施磊晶層的碳濃度的測定。SIMS的碳濃度測定是以15～20nm步長進行測定，以表層的未能正確地測定碳濃度之部分除外後的GaN層的碳濃度測定點的全部點計算平均值。
(測定高頻損耗) 在用上述方式製得的氮化物半導體基板中，形成電極來實施高頻損耗的測定。此為以下方法：在III族氮化物薄膜上形成被稱為共面波導之電極後，電極的輸入(IN)側輸入頻率固定的高頻訊號，測定從輸出(OUT)側輸出的高頻訊號的強度。理想為高頻訊號100%僅在電極中傳遞，但是一部分訊號會通過基板中而非電極中，並從OUT側輸出。通過基板中之訊號被檢測為諧波成分，因此是藉由測定此諧波成分的強度來測定基板側的損失量之方法。因此，諧波訊號強度越小(由於是負值，因此絕對值越大)，在電極中傳遞之成分越多，可謂理想的基板。將結果示於圖4。
(測定導熱率) 又，藉由熱反射法測定GaN磊晶層的導熱率。將結果示於圖3。
(比較例1～6) 如表1、2所示，除了將基底基板表層的矽層的電阻率、或/及III族氮化物半導體薄膜的平均碳濃度變更成如表所示以外，製作與實施例1相同的基底基板和III族氮化物半導體薄膜之氮化物半導體基板。
與實施例1～3同樣地在氮化物半導體基板上形成電極來進行高頻損耗的測定，並且藉由熱反射法測定GaN磊晶層的導熱率。將結果示於圖3、圖4。
再者，在實施例、比較例的III族氮化物半導體薄膜構成中，由於GaN層占總厚度的大部分且成為決定基板導熱率特性之層，因此認為只要掌握GaN層的碳濃度即可，而僅將GaN層的成膜溫度和碳濃度結果示於表1、2。
在比較例1、2、3中，雖然矽層為1000Ω･cm以上，但是磊晶層的碳濃度較高，因此是導熱率較低之基板(圖3)。雖然高頻損耗較小而不需要增大輸入功率，但是無法將所產生的熱量完全散熱，可能發生元件的操作不良。
比較例4、5、6由於矽層的電阻率較低，因此是高頻損耗較大之基板(圖4)。與實施例相比，變得需要更大的功率，儘管磊晶層的導熱率較高，但是變成無法完全散熱程度高溫的操作，可能發生元件的操作不良。
在實施例中任一問題皆已得到解決，因此顯示能夠以較高的頻率/輸入功率進行元件操作。
(測定元件的表面溫度) 製作使用了實施例1、2、3、比較例1～6的基板之高頻元件，以源極-汲極之間的電壓V DS＝28V、輸入的頻率f＝3.5GHz進行操作，20分鐘後調查元件表面溫度。將其結果示於圖5。
如比較例所示，確認到即使滿足磊晶層的碳濃度和矽層的電阻率的任一者，元件的發熱溫度仍會上升，而可能發生操作不良。
再者，由於因原料分解而產生的生成分子的種類或比例根據成長溫度而改變，因此存在有適合於品質和效率良好的晶體之生長溫度範圍。在GaN磊晶層的情況下900～1250℃左右較適當，即使盲目地設為高溫，GaN磊晶層亦無法適當地生長。
又，當使用其他方法來獲得極度低碳之GaN磊晶層時，僅從散熱性的觀點來看，有時即便使用矽層的電阻率低於1000Ωcm者仍能夠接受，但是諧波成分較大之狀態(訊號洩漏至基板)並未改變，因此就綜合元件特性而言則無法接受。
再者，本發明並不限定於上述實施形態。上述實施形態為例示，任何具有實質上與本發明的申請專利範圍所記載的技術思想相同的構成且發揮相同功效者，皆包含在本發明的技術範圍內。
1,104:矽層 2,103:基底基板 3:複合基板 4:平坦化層 5:多晶陶瓷芯 6:第一黏著層 7:障壁層 8:支撐結構 9:第二黏著層 10:導電層 100:氮化物半導體基板 101:矽基板 102:III族氮化物半導體薄膜
圖1是示出本發明的氮化物半導體基板的一例之概略圖。 圖2是示出用於本發明的氮化物半導體基板的基底基板的一例之概略圖。 圖3是示出實施例及比較例中製得的氮化物半導體基板的III族氮化物半導體薄膜的導熱率之圖表。 圖4是示出實施例及比較例中製得的氮化物半導體基板的二次諧波特性之圖表。 圖5是示出實施例及比較例中製得的氮化物半導體基板的元件表面溫度之圖表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:氮化物半導體基板
101:矽基板
102:III族氮化物半導體薄膜
103:基底基板
104:矽層

Claims (14)

  1. 一種氮化物半導體基板，其具備： 電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板；及， III族氮化物半導體薄膜，其磊晶形成於前述矽基板或前述矽層上；該氮化物半導體基板的特徵在於， 前述III族氮化物半導體薄膜中的碳濃度的平均值為3E＋18atoms/cm 3以下。
  2. 如請求項1所述之氮化物半導體基板，其中，前述基底基板是在由複數層積層而成之複合基板上隔著平坦化層來積層前述矽層而成之構成，前述複合基板具備支撐結構、積層於前述支撐結構的背面上之第二黏著層、以及進一步積層於前述第二黏著層的背面上之導電層，該支撐結構包含多晶陶瓷芯、積層於整個前述多晶陶瓷芯上之第一黏著層、及積層於整個前述第一黏著層上之障壁層，前述平坦化層積層於前述複合基板的前述支撐結構的表面上，前述矽層積層於前述平坦化層上。
  3. 如請求項1所述之氮化物半導體基板，其中，前述III族氮化物半導體薄膜包含GaN、AlN、AlGaN中的任一種以上。
  4. 如請求項2所述之氮化物半導體基板，其中，前述III族氮化物半導體薄膜包含GaN、AlN、AlGaN中的任一種以上。
  5. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述III族氮化物半導體薄膜的膜厚為1.0μm以上且5μm以下。
  6. 一種氮化物半導體基板的製造方法，其特徵在於，包含以下步驟： 步驟(1)，準備電阻率為1000Ω･cm以上的矽基板、或表面具備電阻率為1000Ω･cm以上的矽層之基底基板； 步驟(2)，在前述矽基板或前述矽層上磊晶形成III族氮化物半導體薄膜； 以前述III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式進行磊晶成膜。
  7. 如請求項6所述之氮化物半導體基板的製造方法，其中，在前述步驟(2)中，以前述III族氮化物半導體薄膜中的碳濃度的平均值成為3E＋18atoms/cm 3以下的方式調整成膜溫度。
  8. 如請求項6所述之氮化物半導體基板的製造方法，其中，在前述步驟(1)中，將前述基底基板設為在由複數層積層而成之複合基板上隔著平坦化層來積層前述矽層而成之構成，並且，前述複合基板具備支撐結構、積層於前述支撐結構的背面上之第二黏著層、以及進一步積層於前述第二黏著層的背面上之導電層，該支撐結構包含多晶陶瓷芯、積層於整個前述多晶陶瓷芯上之第一黏著層、及積層於整個前述第一黏著層上之障壁層，前述平坦化層積層於前述複合基板的前述支撐結構的表面上，前述矽層積層於前述平坦化層上。
  9. 如請求項7所述之氮化物半導體基板的製造方法，其中，在前述步驟(1)中，將前述基底基板設為在由複數層積層而成之複合基板上隔著平坦化層來積層前述矽層而成之構成，並且，前述複合基板具備支撐結構、積層於前述支撐結構的背面上之第二黏著層、以及進一步積層於前述第二黏著層的背面上之導電層，該支撐結構包含多晶陶瓷芯、積層於整個前述多晶陶瓷芯上之第一黏著層、及積層於整個前述第一黏著層上之障壁層，前述平坦化層積層於前述複合基板的前述支撐結構的表面上，前述矽層積層於前述平坦化層上。
  10. 如請求項6所述之氮化物半導體基板的製造方法，其中，磊晶形成於前述矽基板或前述矽層上之III族氮化物半導體薄膜設為包含GaN、AlN、AlGaN中的任一種以上。
  11. 如請求項7所述之氮化物半導體基板的製造方法，其中，磊晶形成於前述矽基板或前述矽層上之III族氮化物半導體薄膜設為包含GaN、AlN、AlGaN中的任一種以上。
  12. 如請求項8所述之氮化物半導體基板的製造方法，其中，磊晶形成於前述矽基板或前述矽層上之III族氮化物半導體薄膜設為包含GaN、AlN、AlGaN中的任一種以上。
  13. 如請求項9所述之氮化物半導體基板的製造方法，其中，磊晶形成於前述矽基板或前述矽層上之III族氮化物半導體薄膜設為包含GaN、AlN、AlGaN中的任一種以上。
  14. 如請求項6～13中任一項所述之氮化物半導體基板的製造方法，其中，前述III族氮化物半導體薄膜的膜厚設為1.0μm以上且5μm以下。
TW112124045A 2022-08-22 2023-06-28 氮化物半導體基板及其製造方法 TW202410159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-132102 2022-08-22
JP2022132102A JP7215630B1 (ja) 2022-08-22 2022-08-22 窒化物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW202410159A true TW202410159A (zh) 2024-03-01

Family

ID=85111664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112124045A TW202410159A (zh) 2022-08-22 2023-06-28 氮化物半導體基板及其製造方法

Country Status (3)

Country Link
JP (1) JP7215630B1 (zh)
TW (1) TW202410159A (zh)
WO (1) WO2024042836A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE520968C2 (sv) * 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
JP5904470B2 (ja) * 2011-12-22 2016-04-13 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、およびこれらの製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device

Also Published As

Publication number Publication date
JP2024029700A (ja) 2024-03-06
JP7215630B1 (ja) 2023-01-31
WO2024042836A1 (ja) 2024-02-29

Similar Documents

Publication Publication Date Title
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US8878248B2 (en) Semiconductor device and fabrication method
JP2016076681A (ja) 半導体装置およびその製造方法
JP2012015304A (ja) 半導体装置
JP2013123052A (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
WO2019194042A1 (ja) トランジスタの製造方法
JP2018064103A (ja) １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
US20140159055A1 (en) Substrates for semiconductor devices
CN112071897B (zh) 一种高频氮化镓肖特基二极管外延片及其制备方法
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
CN115799332B (zh) 一种极性硅基高电子迁移率晶体管及其制备方法
JP2017165624A (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
TW202410159A (zh) 氮化物半導體基板及其製造方法
TW202210668A (zh) 可降低應力的氮化鎵磊晶片
CN111446285A (zh) 一种半导体结构及其制作方法和集成电路
JP5455875B2 (ja) エピタキシャル基板の製造方法
JP7533793B2 (ja) 窒化物半導体基板及びその製造方法
JP7533794B2 (ja) 窒化物半導体基板の製造方法
WO2023248702A1 (ja) 窒化物半導体ウェーハ、及びその製造方法
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
WO2022219861A1 (ja) 半導体装置、及び無線通信装置