JP7215630B1 - 窒化物半導体基板及びその製造方法 - Google Patents
窒化物半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP7215630B1 JP7215630B1 JP2022132102A JP2022132102A JP7215630B1 JP 7215630 B1 JP7215630 B1 JP 7215630B1 JP 2022132102 A JP2022132102 A JP 2022132102A JP 2022132102 A JP2022132102 A JP 2022132102A JP 7215630 B1 JP7215630 B1 JP 7215630B1
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- layer
- silicon
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 205
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 117
- 239000010703 silicon Substances 0.000 claims abstract description 117
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 115
- 239000010409 thin film Substances 0.000 claims abstract description 62
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 45
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 186
- 239000010408 film Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 239000012790 adhesive layer Substances 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 17
- 229910002704 AlGaN Inorganic materials 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/38—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供することを目的とする。【解決手段】抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、シリコン基板、もしくは、シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、を備えたものである窒化物半導体基板であって、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする窒化物半導体基板。【選択図】図１
Description
本発明は、窒化物半導体基板及びその製造方法に関する。
ＧａＮに代表されるＩＩＩ族窒化物半導体は、Ｓｉ（シリコン）の材料としての限界を超える次世代の半導体材料として期待されている。ＧａＮは飽和電子速度が大きいという特性から、高周波動作可能なデバイスの作製が可能であり、また絶縁破壊電界も大きいことから、高出力での動作が可能である。また、軽量化や小型化、低消費電力化も見込める。
近年、５Ｇ等に代表されるような通信速度の高速化、またそれ伴う高出力化の要求により、高周波、且つ高出力で動作可能なＧａＮ ＨＥＭＴが注目されている。高周波デバイスとして用いられるＧａＮ ＨＥＭＴは、ＭＯＣＶＤ法等により、ＧａＮエピタキシャル薄膜をベース基板上に成膜する事で得られるＧａＮエピタキシャル基板が主に用いられる。
ベース基板としては、熱伝導率に優れている半絶縁性ＳｉＣ基板が採用される場合がある。一方半絶縁性ＳｉＣ基板は価格が高価であるため、安価に製造可能なシリコン基板が採用される場合もある。
シリコン基板を高周波用途のＧａＮ ＨＥＭＴのベース基板として使用する場合、寄生容量による高周波損失を低減させるために高抵抗とする必要があることは一般的に知られている。特許文献１、特許文献２には、シリコン基板の抵抗率およびエピタキシャル層中の炭素濃度の記載があるが、熱伝導率に関する記載が無い。特許文献３、特許文献４、特許文献５は、ＧａＮエピタキシャル層中の炭素濃度と熱伝導率の記載があるが、シリコン基板の抵抗率と高周波特性については記載されていない。
高周波用途として用いられるＧａＮエピタキシャル基板等の窒化物半導体基板は、基板の放熱性が悪い（熱伝導率が低い）とデバイスの発熱を逃がす事ができなくなり、長時間の使用ができなくなったり、部品劣化や温度耐性の問題で動作周波数や、入力パワーを上げることができなくなるという問題があった。
ＧａＮエピタキシャル層を高周波デバイスとして使用するには、デバイスの仕様や用途にもより、一概には決められないが、おおよそ１６０Ｗ／（ｍ・Ｋ）以上の熱伝導率がある事が好ましい。
さらに、ＧａＮは炭素濃度が高いと転位密度が高くなり、熱伝導率が悪化する事が知られている。
また、寄生容量の増大による高周波損失が少ない事も求められる。高周波損失が大きいと入力パワーを増加させる必要があり、デバイスの効率が悪くなるだけでなく、発熱量も多くなるという問題があった。
本発明は、上記問題を解決するためになされたものであり、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、
抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、
前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、
を備えたものである窒化物半導体基板であって、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下である窒化物半導体基板を提供する。
抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、
前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、
を備えたものである窒化物半導体基板であって、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下である窒化物半導体基板を提供する。
このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板であれば、寄生容量の増大を防いで高周波損失を抑制することができる。また、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であれば、転位密度が下がり、熱伝導率を上げることができる。その結果、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
また、前記ベース基板は、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものである
ことが好ましい。
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものである
ことが好ましい。
このようなベース基板であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
また、前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことが好ましい。
このようなＩＩＩ族窒化物半導体薄膜であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
また、前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であることが好ましい。
本発明では、ＩＩＩ族窒化物半導体薄膜の膜厚をこのような厚さとすることができる。
また本発明では、窒化物半導体基板の製造方法であって、
（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、
（２）前記シリコン基板、もしくは、前記シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程
を含み、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、
窒化物半導体基板の製造方法を提供する。
（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、
（２）前記シリコン基板、もしくは、前記シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程
を含み、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、
窒化物半導体基板の製造方法を提供する。
このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を用いて、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する製造方法であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
また、前記工程（２）において、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整することが好ましい。
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整することが好ましい。
このように成膜温度を調整すれば、比較的容易にＩＩＩ族窒化物半導体薄膜中の炭素濃度を調整でき、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
また、前記工程（１）において、
前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものとする
ことが好ましい。
前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものとする
ことが好ましい。
このようなベース基板であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
また、前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることが好ましい。
このようなＩＩＩ族窒化物半導体薄膜であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
また、前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であるものとすることが好ましい。
本発明では、ＩＩＩ族窒化物半導体薄膜の膜厚をこのような厚さに製造することができる。
以上のように、本発明であれば、シリコン基板もしくはシリコン層を表面に具備するベース基板のシリコン層の抵抗率を１０００Ω・ｃｍ以上とし、且つシリコン基板もしくはシリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下とすることで、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法を提供することができる。
高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるとともに、発熱量が少なくなる等の効果がある。
熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるとともに、発熱量が少なくなる等の効果がある。
熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
上述のように、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板及びその製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン基板もしくはシリコン層を表面に具備するベース基板のシリコン層の抵抗率と、シリコン基板もしくはシリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜中の炭素濃度と、の両方を、所定の範囲に調整する事で、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板とすることができることを見出し、本発明を完成させた。
即ち、本発明は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、シリコン基板、もしくは、シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、を備えたものである窒化物半導体基板であって、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下である窒化物半導体基板である。
また本発明は、窒化物半導体基板の製造方法であって、（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、（２）シリコン基板、もしくは、シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程を含み、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、窒化物半導体基板の製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［窒化物半導体基板］
ここで図１に、本発明の窒化物半導体基板の一例を示す。図１の左図はシリコン基板を用いた例であり、図１の右図はベース基板の表面にシリコン層を積層した例である。図１の左図において、窒化物半導体基板１００は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板１０１上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。図１の右図において、窒化物半導体基板１００は、ベース基板１０３の表面に抵抗率が１０００Ω・ｃｍ以上のシリコン層１０４を積層したものであり、シリコン層１０４上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。
ここで図１に、本発明の窒化物半導体基板の一例を示す。図１の左図はシリコン基板を用いた例であり、図１の右図はベース基板の表面にシリコン層を積層した例である。図１の左図において、窒化物半導体基板１００は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板１０１上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。図１の右図において、窒化物半導体基板１００は、ベース基板１０３の表面に抵抗率が１０００Ω・ｃｍ以上のシリコン層１０４を積層したものであり、シリコン層１０４上にＩＩＩ族窒化物半導体薄膜１０２をエピタキシャル成膜した構成であり、ＩＩＩ族窒化物半導体薄膜１０２中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜したものである。
このように、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板であれば、寄生容量の増大を防いで高周波損失を抑制することができる。また、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であれば、転位密度が下がり、熱伝導率を上げることができる。その結果、高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるし、発熱量が少なくなる等の効果がある。
熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
高周波損失が少なくなると、デバイスの効率が良くなり、入力を減らすことができるし、発熱量が少なくなる等の効果がある。
熱伝導率が高くなると、基板の放熱性が良くなり、デバイスの発熱を逃がしやすくなり、これまでよりも長時間の使用ができるし、部品の耐久性や温度耐性が良くなる可能性がある。加えて、動作周波数や入力パワーを上げられる可能性もある。
シリコン基板もしくはベース基板
前述の通り、ＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるための基板については、シリコン基板、もしくは、シリコン層を表面に具備するベース基板としてもよい。例えば、基板を結晶方位が〈１１１〉のシリコン基板とし、基板の口径は１５０ｍｍφ、厚さは６７５μｍを選んでも良い。結晶方位は〈１１１〉である必要があるが、数度のオフ角が掛かっていても問題ない。また、口径や基板厚はこれに限定されない。
前述の通り、ＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるための基板については、シリコン基板、もしくは、シリコン層を表面に具備するベース基板としてもよい。例えば、基板を結晶方位が〈１１１〉のシリコン基板とし、基板の口径は１５０ｍｍφ、厚さは６７５μｍを選んでも良い。結晶方位は〈１１１〉である必要があるが、数度のオフ角が掛かっていても問題ない。また、口径や基板厚はこれに限定されない。
もしくは、結晶方位が〈１１１〉のシリコン層が表層に設けられている基板であれば、基板全体が単体のシリコンでなく、層構造を有する貼り合わせ基板であっても問題ない。
また、シリコン基板、または表層のシリコン層の抵抗率を１０００Ω・ｃｍ以上となるように調整できる。この時のドーパント元素は限定されず、したがって導電型も限定されない。
さらに、基板の厚さに関しては特に限定されないが、ＳＥＭＩ規格の厚さ（６ｉｎｃｈ（１５０ｍｍ）基板では６７５μｍ、８ｉｎｃｈ（２００ｍｍ）基板では７２５μｍ、１２ｉｎｃｈ（３００ｍｍ）基板では７７５μｍ）が用いられる場合や、１ｍｍ、１．１５ｍｍ、１．５ｍｍ等の基板が用いられる場合もある。
（ベース基板）
図２に示すように、エピタキシャル成膜用のベース基板２は、例えば、複数の層が積層された複合基板３上に平坦化層４を介してシリコン層１が積層された構成であって、
複合基板３は、多結晶セラミックコア５と、多結晶セラミックコア５全体に積層された第１の接着層６と、第１の接着層６全体に積層されたバリア層７と、を含む支持構造８と、支持構造８の裏面に積層された第２の接着層９と、第２の接着層９のさらに裏面に積層された導電層１０と、を備え、平坦化層４が複合基板３の支持構造８の表面に積層され、シリコン層１が平坦化層４上に積層されたものである。
このようなベース基板２であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
図２に示すように、エピタキシャル成膜用のベース基板２は、例えば、複数の層が積層された複合基板３上に平坦化層４を介してシリコン層１が積層された構成であって、
複合基板３は、多結晶セラミックコア５と、多結晶セラミックコア５全体に積層された第１の接着層６と、第１の接着層６全体に積層されたバリア層７と、を含む支持構造８と、支持構造８の裏面に積層された第２の接着層９と、第２の接着層９のさらに裏面に積層された導電層１０と、を備え、平坦化層４が複合基板３の支持構造８の表面に積層され、シリコン層１が平坦化層４上に積層されたものである。
このようなベース基板２であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を提供することができる。
ここで、多結晶セラミックコア５は、例えば、窒化アルミニウムの焼結体とし、焼結助剤によって約１８００度の高温で焼結したものである。
第１の接着層６および第２の接着層９は、例えば、酸化ケイ素（ＳｉＯ２）層とし、ＬＰＣＶＤプロセスによって堆積されたものである。膜厚はおおよそ１００ｎｍとすることができる。
バリア層７は、例えば、窒化ケイ素層とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２５０ｎｍ程度とすることができる。
導電層１０は、例えば、ポリシリコン層とし、ＬＰＣＶＤプロセスによって堆積し、約３００ｎｍの厚さとすることができる。
平坦化層４は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ）又は酸化ケイ素（ＳｉＯ２）を含むものとし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２０００ｎｍ程度とすることができる。
シリコン層１は、例えば、結晶方位が〈１１１〉、厚さ３５０ｎｍ程度としたものである。このシリコン層１は、例えば、シリコン基板へのイオンインプラ工程と、平坦化層４へ貼り合わせる工程と、熱処理してから所定のシリコン層１を残して剥がす工程の、いわゆるイオン注入剥離技術によって作製したものとすることができる。ここで抵抗率１０００Ω・ｃｍ以上のシリコン基板を用いることで、貼り合わせ後の表層シリコン層１の抵抗率を１０００Ω・ｃｍ以上とすることができる。
ＩＩＩ族窒化物半導体薄膜
上記のシリコン基板、もしくは、ベース基板のシリコン層上にＩＩＩ族窒化物半導体薄膜を成膜する。
上記のシリコン基板、もしくは、ベース基板のシリコン層上にＩＩＩ族窒化物半導体薄膜を成膜する。
例えば、ＭＯＣＶＤ反応炉において、成長用複合基板上にＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体薄膜をエピタキシャル成長して窒化物半導体基板を作製する。エピタキシャル層の層構造はデバイス用途に応じて調整するため特に限定はされず、ＡｌＧａＮを成膜しない場合や、ＡｌＧａＮ成膜後さらにＡｌＮを成膜する場合もある。また、Ａｌ組成を変化させたＡｌＧａＮを複数層成膜させる場合もある。
ここで、ＩＩＩ族窒化物半導体中の炭素濃度を、全膜厚を１０～１５ｎｍ ｓｔｅｐで測定した時の平均値で３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下とする。
そうする事でエピタキシャル層の転位密度が下がり、エピタキシャル層の熱伝導率が向上する。
そうする事でエピタキシャル層の転位密度が下がり、エピタキシャル層の熱伝導率が向上する。
このＩＩＩ族窒化物半導体薄膜は、この上に積むデバイス層を高品質なものとするために必要な下地層の役割を果たすため、ある程度の厚さ（デバイス用途により異なるが概して１．５μｍ程度以上）が必要である。一方、厚すぎると原料消費や成膜時間等の面から高コストになるので、１．０μｍから５μｍ程度が好ましい。このように一定の厚さを持つが故に、この層の放熱特性は基板全体の放熱特性にも大きな影響を与える。高周波デバイスではデバイス層自体は数ｎｍ～数１００ｎｍ程度であることが多く、デバイス層のみを低炭素としても十分な放熱性は得られない。
デバイス層
上記窒化物半導体基板の表層側にはデバイス層を設けることができる。例えばＨＥＭＴの場合、デバイス層は、２次元電子ガスが発生する結晶性の高い層（チャネル層）、２次元電子ガスを発生させるための層（バリア層）、最表層にｃａｐ層を設けた構造とすることができる。バリア層はＡｌ組成を２０％程度のＡｌＧａＮを用いることができるが、例えばＩｎＧａＮ等も用いることができ、これに限定されない。ｃａｐ層は例えばＧａＮ層やＳｉＮ層とすることもでき、これに限定されない。また、これらのデバイス層の厚さやバリア層のＡｌ組成は、デバイスの設計によって変更される。また、基板をＨＶＰＥ法等によるバルクＧａＮ作製のためのテンプレート基板として使用したい場合は、デバイス層を設けない事も可能である。
上記窒化物半導体基板の表層側にはデバイス層を設けることができる。例えばＨＥＭＴの場合、デバイス層は、２次元電子ガスが発生する結晶性の高い層（チャネル層）、２次元電子ガスを発生させるための層（バリア層）、最表層にｃａｐ層を設けた構造とすることができる。バリア層はＡｌ組成を２０％程度のＡｌＧａＮを用いることができるが、例えばＩｎＧａＮ等も用いることができ、これに限定されない。ｃａｐ層は例えばＧａＮ層やＳｉＮ層とすることもでき、これに限定されない。また、これらのデバイス層の厚さやバリア層のＡｌ組成は、デバイスの設計によって変更される。また、基板をＨＶＰＥ法等によるバルクＧａＮ作製のためのテンプレート基板として使用したい場合は、デバイス層を設けない事も可能である。
［窒化物半導体基板の製造方法］
上述の本発明の窒化物半導体基板は、以下のように製造することができる。以下、本発明の窒化物半導体基板の製造方法について説明する。
上述の本発明の窒化物半導体基板は、以下のように製造することができる。以下、本発明の窒化物半導体基板の製造方法について説明する。
＜工程（１）＞シリコン基板もしくはベース基板の準備
工程（１）は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程である。準備するシリコン基板やベース基板は前述のものとすればよい。
工程（１）は、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程である。準備するシリコン基板やベース基板は前述のものとすればよい。
＜工程（２）＞エピタキシャル成膜する工程
工程（２）は、シリコン基板、もしくは、シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程を含み、
ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する工程である。
工程（２）は、シリコン基板、もしくは、シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程を含み、
ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する工程である。
上記のベース基板２のシリコン層１上に、ＭＯＣＶＤ反応炉内において、ＧａＮ、ＡｌＮ、及びＡｌＧａＮ等のＩＩＩ族窒化物半導体薄膜のエピタキシャル成長を行う。原料は、Ｇａ源としてＴＭＧａ（トリメチルガリウム）、Ａｌ源としてＴＭＡＬ（トリメチルアルミニウム）、Ｎ源としてＮＨ３（アンモニア）を用いることができる。キャリアガスはＮ２およびＨ２、ないしはそのいずれかとし、成膜温度は９００～１２５０℃程度とする。
例えば、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整する。成膜温度によってＭＯ原料からの炭素の取り込み量が異なるので、安価で簡便に炭素濃度を調整できる。成膜温度を調整して、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下に調整し、その結果、転位密度を下げることができ、熱伝導率が高い窒化物半導体基板を製造することができる。
なお、窒化物半導体基板の表層側にはデバイス層を形成しても良い。
なお、上記ではＩＩＩ族窒化物半導体薄膜全体の炭素濃度の平均値を、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように、成膜温度によってＭＯ原料からの炭素の取り込み量が異なることを利用したもので、安価で簡便に炭素濃度を調整できるため採用したが、炭素濃度の調整方法はこの方法に限定されず、外部ドープによる調整やその他の方法でも良いことはいうまでもない。
以上のような、抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を用いて、ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値を３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する製造方法であれば、比較的容易に高周波損失が少なく、且つ熱伝導率が高い窒化物半導体基板を製造することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１～３）
以下のような手順で、表１、２に示すように、ベース基板の表面のシリコン層の抵抗率とＩＩＩ族窒化物半導体薄膜中の炭素濃度を変えて、実施例１～３の窒化物半導体基板を作製した。
以下のような手順で、表１、２に示すように、ベース基板の表面のシリコン層の抵抗率とＩＩＩ族窒化物半導体薄膜中の炭素濃度を変えて、実施例１～３の窒化物半導体基板を作製した。
（ベース基板の準備）
エピタキシャル成膜用のベース基板を以下の工程で準備した。
ここではシリコン基板でなく、表層がシリコンの貼り合わせ基板とした。
多結晶セラミックコア５と、前記多結晶セラミックコア５に全体に結合された第１の接着層６と、前記第１の接着層６全体に結合されたバリア層７とを含む支持構造８と、前記支持構造８の裏面側のみに結合された第２の接着層９と、前記第２の接着層９のさらに裏面側に結合された導電層１０と、前記バリア層７の表層側のみに結合された平坦化層４と、平坦化層４に結合されたシリコン層１を設けた。（図２）
エピタキシャル成膜用のベース基板を以下の工程で準備した。
ここではシリコン基板でなく、表層がシリコンの貼り合わせ基板とした。
多結晶セラミックコア５と、前記多結晶セラミックコア５に全体に結合された第１の接着層６と、前記第１の接着層６全体に結合されたバリア層７とを含む支持構造８と、前記支持構造８の裏面側のみに結合された第２の接着層９と、前記第２の接着層９のさらに裏面側に結合された導電層１０と、前記バリア層７の表層側のみに結合された平坦化層４と、平坦化層４に結合されたシリコン層１を設けた。（図２）
ここで、多結晶セラミックコア５は窒化アルミニウムの焼結体とし、焼結助剤によって約１８００度の高温で焼結した。
第１の接着層６および第２の接着層９は、酸化ケイ素（ＳｉＯ２）層とし、ＬＰＣＶＤプロセスによって堆積した。膜厚はおおよそ１００ｎｍとした。
バリア層７は、窒化ケイ素層とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２５０ｎｍ程度とした。
導電層１０はポリシリコン層とし、ＬＰＣＶＤプロセスによって堆積し、約３００ｎｍの厚さとした。
平坦化層４は、ＳｉＯ２とし、ＬＰＣＶＤプロセス等によって堆積し、厚さは２０００ｎｍ程度とした。
シリコン層１は軸方位が〈１１１〉、厚さ３５０ｎｍ程度とした。このシリコン層１は、シリコン基板へのイオンインプラ工程と、平坦化層４へ貼り合わせる工程と、熱処理してから所定のシリコン層を残して剥がす工程の、いわゆるイオン注入剥離技術によって作製した。ここで抵抗率１０００Ω・ｃｍ以上のシリコン基板を用いることで、貼り合わせ後の表層シリコン層の抵抗率を１０００Ω・ｃｍ以上とした。実際の抵抗率は、表１、２に示した。
（ＩＩＩ族窒化物半導体薄膜のエピタキシャル成膜）
上記をベース基板とし、シリコン層上に、ＭＯＣＶＤ反応炉内において、ＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体薄膜のエピタキシャル成長を行った。原料は、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｎ源としてアンモニアを用いた。キャリアガスはＨ２、およびＮ２を用いた。
上記をベース基板とし、シリコン層上に、ＭＯＣＶＤ反応炉内において、ＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体薄膜のエピタキシャル成長を行った。原料は、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｎ源としてアンモニアを用いた。キャリアガスはＨ２、およびＮ２を用いた。
この際のエピタキシャル層の設計は、ベース基板直上にＡｌＮ層を１５０ｎｍ、その上にＡｌＧａＮ層を２５０ｎｍ設け、更にその上にＧａＮ層を成膜し、エピタキシャル層の総膜厚は、２μｍ程度に設計した。この時のエピタキシャル層全体の炭素濃度の平均値は、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように、成膜温度を調整した。この時のＧａＮ層の成膜温度については表１，２に示した。成膜温度によってＭＯ原料からの炭素の取り込み量が異なることを利用したもので、安価で簡便に炭素濃度を調整できるため採用した。なお、ＳＩＭＳによってエピタキシャル層の炭素濃度の測定を実施した。ＳＩＭＳの炭素濃度測定は、１５～２０ｎｍステップで測定し、表層の正しく炭素濃度が測定出来ていない部分は除いたＧａＮ層の炭素濃度測定点全点で平均値を算出した。
（高周波損失の測定）
上記のようにして作製した窒化物半導体基板において、電極を形成して高周波損失の測定を実施した。これは、ＩＩＩ族窒化物薄膜上にコプレーナ導波路と呼ばれる電極を形成した後、電極のＩＮ側から周波数一定の高周波信号を入力し、ＯＵＴ側から出力される高周波信号の強度を測定する方法である。高周波信号は１００％電極中のみを伝わる事が理想であるが、信号の一部は電極中ではなく基板中を通ってＯＵＴ側から出力される。基板中を通った信号は高調波成分として検出されるため、この高調波成分の強度を測定する事で、基板側への損失量を測定する方法である。そのため、高調波信号強度が小さい方が（マイナスの値の為、絶対値が大きい方が）、電極中を伝わっている成分が多く、理想的な基板と言える。結果を図４に示す。
上記のようにして作製した窒化物半導体基板において、電極を形成して高周波損失の測定を実施した。これは、ＩＩＩ族窒化物薄膜上にコプレーナ導波路と呼ばれる電極を形成した後、電極のＩＮ側から周波数一定の高周波信号を入力し、ＯＵＴ側から出力される高周波信号の強度を測定する方法である。高周波信号は１００％電極中のみを伝わる事が理想であるが、信号の一部は電極中ではなく基板中を通ってＯＵＴ側から出力される。基板中を通った信号は高調波成分として検出されるため、この高調波成分の強度を測定する事で、基板側への損失量を測定する方法である。そのため、高調波信号強度が小さい方が（マイナスの値の為、絶対値が大きい方が）、電極中を伝わっている成分が多く、理想的な基板と言える。結果を図４に示す。
（熱伝導率の測定）
また、サーモリフレクタンス法によってＧａＮエピタキシャル層の熱伝導率を測定した。結果を図３に示す。
また、サーモリフレクタンス法によってＧａＮエピタキシャル層の熱伝導率を測定した。結果を図３に示す。
（比較例１～６）
表１、２に示すように、ベース基板表層のシリコン層の抵抗率、または／及び、ＩＩＩ族窒化物半導体薄膜の平均炭素濃度を表のとおりに変更したこと以外、実施例１と同じベース基板およびＩＩＩ族窒化物半導体薄膜の窒化物半導体基板を作製した。
表１、２に示すように、ベース基板表層のシリコン層の抵抗率、または／及び、ＩＩＩ族窒化物半導体薄膜の平均炭素濃度を表のとおりに変更したこと以外、実施例１と同じベース基板およびＩＩＩ族窒化物半導体薄膜の窒化物半導体基板を作製した。
実施例１～３と同様に、窒化物半導体基板上に電極を形成して高周波損失の測定をすると共に、およびサーモリフレクタンス法によるＧａＮエピタキシャル層の熱伝導率を測定した。結果を図３、図４に示す。
尚、実施例、比較例のＩＩＩ族窒化物半導体薄膜構成において、ＧａＮ層が総厚の大部分を占め基板熱伝導率特性を決める層となっていることから、ＧａＮ層の炭素濃度を把握すれば良いと考えており、ＧａＮ層のみの成膜温度と炭素濃度結果を表１、２に示した。
比較例１，２、３では、シリコン層は１０００Ω・ｃｍ以上となっているものの、エピタキシャル層の炭素濃度が高いため熱伝導率が低い基板であった（図３）。高周波ロスが小さく入力電力を大きくする必要は無いが、発生した熱を放熱しきれず、デバイスの動作不良が発生し得る。
比較例４、５、６は、シリコン層の抵抗率が低かったため、高周波ロスが大きい基板であった（図４）。実施例と比較するとより大きいパワーが必要となり、エピタキシャル層の熱伝導率は高くとも、放熱しきれない程高温の動作となり、デバイスの動作不良が発生し得る。
実施例では、いずれの問題も解決されたため、高い周波数・入力電力でのデバイス動作が可能である事が示された。
（デバイスの表面温度の測定）
実施例１、２、３、比較例１～６の基板を使用した高周波デバイスを作製し、ソース－ドレイン間の電圧ＶＤＳ＝２８Ｖ、入力の周波数ｆ＝３．５ＧＨｚで動作させ、２０分後のデバイス表面温度を調査した。その結果を図５に示す。
実施例１、２、３、比較例１～６の基板を使用した高周波デバイスを作製し、ソース－ドレイン間の電圧ＶＤＳ＝２８Ｖ、入力の周波数ｆ＝３．５ＧＨｚで動作させ、２０分後のデバイス表面温度を調査した。その結果を図５に示す。
比較例のように、エピタキシャル層の炭素濃度、もしくはシリコン層の抵抗率のいずれかを満たしていても、デバイスの発熱温度が上昇してしまう事が確認でき、動作不良を起こす可能性がある。
なお、成長温度によって原料の分解で生じる生成分子の種類や割合が変わるため、質および効率の良い結晶成長に適した温度範囲がある。ＧａＮエピタキシャル層の場合９００～１２５０℃程度が適切であって、むやみに高温にしてもＧａＮエピタキシャル層が適切に成長しない。
また、他の手法を使って極めて低炭素なＧａＮエピタキシャル層を得た場合、放熱性の観点のみにおいてはシリコン層の抵抗率が１０００Ωｃｍ未満のものを使用しても許容できる場合があるが、高調波成分が大きい状態（基板への信号の漏れ）は変わらないため総合的なデバイス特性として許容できない。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、１０４…シリコン層、 ２、１０３…ベース基板、 ３…複合基板、
４…平坦化層、 ５…多結晶セラミックコア、 ６…第１の接着層、 ７…バリア層、
８…支持構造、 ９…第２の接着層、 １０…導電層、 １００…窒化物半導体基板、
１０１…シリコン基板、 １０２…ＩＩＩ族窒化物半導体薄膜。
４…平坦化層、 ５…多結晶セラミックコア、 ６…第１の接着層、 ７…バリア層、
８…支持構造、 ９…第２の接着層、 １０…導電層、 １００…窒化物半導体基板、
１０１…シリコン基板、 １０２…ＩＩＩ族窒化物半導体薄膜。
Claims (14)
- 抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板と、
前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜されるＩＩＩ族窒化物半導体薄膜と、
を備えたものである窒化物半導体基板であって、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする窒化物半導体基板。 - 前記ベース基板は、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものである
ことを特徴とする請求項１に記載の窒化物半導体基板。 - 前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことを特徴とする請求項１に記載の窒化物半導体基板。
- 前記ＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むことを特徴とする請求項２に記載の窒化物半導体基板。
- 前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下であることを特徴とする請求項１から４のいずれか一項に記載の窒化物半導体基板。
- 窒化物半導体基板の製造方法であって、
（１）抵抗率が１０００Ω・ｃｍ以上のシリコン基板、もしくは、抵抗率が１０００Ω・ｃｍ以上のシリコン層を表面に具備するベース基板を準備する工程、
（２）前記シリコン基板、もしくは、前記シリコン層上にＩＩＩ族窒化物半導体薄膜をエピタキシャル成膜する工程
を含み、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるようにエピタキシャル成膜する、
ことを特徴とする窒化物半導体基板の製造方法。 - 前記工程（２）において、
前記ＩＩＩ族窒化物半導体薄膜中の炭素濃度の平均値が、３Ｅ＋１８ａｔｏｍｓ／ｃｍ３以下となるように成膜温度を調整する、
ことを特徴とする請求項６に記載の窒化物半導体基板の製造方法。 - 前記工程（１）において、
前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものとする
ことを特徴とする請求項６に記載の窒化物半導体基板の製造方法。 - 前記工程（１）において、
前記ベース基板を、複数の層が積層された複合基板上に平坦化層を介して前記シリコン層が積層された構成であって、
前記複合基板は、
多結晶セラミックコアと、
前記多結晶セラミックコア全体に積層された第１の接着層と、
前記第１の接着層全体に積層されたバリア層と、
を含む支持構造と、
前記支持構造の裏面に積層された第２の接着層と、
前記第２の接着層のさらに裏面に積層された導電層と、
を備え、
前記平坦化層が前記複合基板の前記支持構造の表面に積層され、
前記シリコン層が前記平坦化層上に積層されたものとする
ことを特徴とする請求項７に記載の窒化物半導体基板の製造方法。 - 前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項６に記載の窒化物半導体基板の製造方法。
- 前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項７に記載の窒化物半導体基板の製造方法。
- 前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項８に記載の窒化物半導体基板の製造方法。
- 前記シリコン基板、もしくは、前記シリコン層上にエピタキシャル成膜するＩＩＩ族窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＡｌＧａＮのいずれか一つ以上を含むものとすることを特徴とする請求項９に記載の窒化物半導体基板の製造方法。
- 前記ＩＩＩ族窒化物半導体薄膜の膜厚は、１．０μｍ以上５μｍ以下とすることを特徴とする請求項６から１３のいずれか一項に記載の窒化物半導体基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022132102A JP7215630B1 (ja) | 2022-08-22 | 2022-08-22 | 窒化物半導体基板及びその製造方法 |
| PCT/JP2023/023316 WO2024042836A1 (ja) | 2022-08-22 | 2023-06-23 | 窒化物半導体基板及びその製造方法 |
| TW112124045A TW202410159A (zh) | 2022-08-22 | 2023-06-28 | 氮化物半導體基板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022132102A JP7215630B1 (ja) | 2022-08-22 | 2022-08-22 | 窒化物半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7215630B1 true JP7215630B1 (ja) | 2023-01-31 |
| JP2024029700A JP2024029700A (ja) | 2024-03-06 |
Family
ID=85111664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022132102A Active JP7215630B1 (ja) | 2022-08-22 | 2022-08-22 | 窒化物半導体基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7215630B1 (ja) |
| TW (1) | TW202410159A (ja) |
| WO (1) | WO2024042836A1 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009073734A (ja) | 2001-10-29 | 2009-04-09 | Norstel Ab | 高い抵抗率の炭化ケイ素単結晶 |
| WO2013094058A1 (ja) | 2011-12-22 | 2013-06-27 | 国立大学法人東京農工大学 | 窒化アルミニウム単結晶基板、およびこれらの製造方法 |
| JP2013197357A (ja) | 2012-03-21 | 2013-09-30 | Hitachi Cable Ltd | 窒化物半導体デバイス及びその製造方法 |
| WO2018230150A1 (ja) | 2017-06-15 | 2018-12-20 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 |
| JP2019505459A (ja) | 2015-12-10 | 2019-02-28 | アイキューイー ピーエルシーＩＱＥ ｐｌｃ | 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物 |
| JP2019149539A (ja) | 2017-11-20 | 2019-09-05 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | 窒化ガリウムチャネルデバイスの半導体構造を形成する方法 |
-
2022
- 2022-08-22 JP JP2022132102A patent/JP7215630B1/ja active Active
-
2023
- 2023-06-23 WO PCT/JP2023/023316 patent/WO2024042836A1/ja unknown
- 2023-06-28 TW TW112124045A patent/TW202410159A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009073734A (ja) | 2001-10-29 | 2009-04-09 | Norstel Ab | 高い抵抗率の炭化ケイ素単結晶 |
| WO2013094058A1 (ja) | 2011-12-22 | 2013-06-27 | 国立大学法人東京農工大学 | 窒化アルミニウム単結晶基板、およびこれらの製造方法 |
| JP2013197357A (ja) | 2012-03-21 | 2013-09-30 | Hitachi Cable Ltd | 窒化物半導体デバイス及びその製造方法 |
| JP2019505459A (ja) | 2015-12-10 | 2019-02-28 | アイキューイー ピーエルシーＩＱＥ ｐｌｃ | 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物 |
| WO2018230150A1 (ja) | 2017-06-15 | 2018-12-20 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 |
| JP2019149539A (ja) | 2017-11-20 | 2019-09-05 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | 窒化ガリウムチャネルデバイスの半導体構造を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202410159A (zh) | 2024-03-01 |
| JP2024029700A (ja) | 2024-03-06 |
| WO2024042836A1 (ja) | 2024-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068749B (zh) | 在异质基底上的第III族氮化物缓冲层结构的p型掺杂 | |
| JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JP3836697B2 (ja) | 半導体素子 | |
| US8878248B2 (en) | Semiconductor device and fabrication method | |
| JP2009507362A (ja) | ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 | |
| JP2012142629A (ja) | 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層 | |
| CN104115258B (zh) | 外延基板、半导体装置及半导体装置的制造方法 | |
| CN100433364C (zh) | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 | |
| JP2007258406A (ja) | 半導体装置 | |
| JP2005167275A (ja) | 半導体素子 | |
| JP2010171032A (ja) | 窒化物半導体装置形成用基板及び窒化物半導体装置 | |
| JP2016076681A (ja) | 半導体装置およびその製造方法 | |
| JP2007095858A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
| JP2002359255A (ja) | 半導体素子 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| WO2014196466A1 (ja) | １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法 | |
| JP7069584B2 (ja) | 基板生産物の製造方法 | |
| CN111063726A (zh) | 一种Si基氮化镓器件的外延结构 | |
| JPWO2016051935A1 (ja) | 半導体素子用のエピタキシャル基板およびその製造方法 | |
| CN115799332B (zh) | 一种极性硅基高电子迁移率晶体管及其制备方法 | |
| JP7215630B1 (ja) | 窒化物半導体基板及びその製造方法 | |
| WO2023100540A1 (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| JP2008085123A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
| CN111446285A (zh) | 一种半导体结构及其制作方法和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221025 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20221025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7215630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |