JP4375972B2 - 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4375972B2 JP4375972B2 JP2003018446A JP2003018446A JP4375972B2 JP 4375972 B2 JP4375972 B2 JP 4375972B2 JP 2003018446 A JP2003018446 A JP 2003018446A JP 2003018446 A JP2003018446 A JP 2003018446A JP 4375972 B2 JP4375972 B2 JP 4375972B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- compound semiconductor
- nitride
- substrate
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物系III−Ｖ族化合物半導体装置の製造方法および窒化物系III−Ｖ族化合物半導体装置に関し、特に、結晶性および電気的特性に優れたヘテロ構造を有するヘテロ構造電界効果型トランジスタ（HFET）等の窒化物系III−Ｖ族化合物半導体装置の製造方法および窒化物系III−Ｖ族化合物半導体装置に関する。
【０００２】
【従来の技術】
従来、窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてサファイアを用いたもの（例えば、特許文献１参照）や、基板材料としてSiCを用いたもの（例えば、特許文献２参照）がある。これらの窒化物系III−Ｖ族化合物半導体装置は、夫々の基板上に、窒化物系III−Ｖ族化合物半導体を有するヘテロ構造を備えている。尚、サファイア基板上に窒化物系III−Ｖ族化合物半導体を成長させる場合、通常はC面が用いられるが、A面・R面・M面を用いた場合にも、その上の窒化物系III−Ｖ族化合物半導体はC面成長することが明らかとなっている。これは、窒化物系III−Ｖ族化合物半導体の結晶構造が六方晶系（ウルツ鉱構造）であることからエネルギー的に安定なC軸配向（C面成長）する傾向が強いためである。
【０００３】
また、他の窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてSiを用いたものがあり、特に、Si基板と窒化物系III−Ｖ族化合物半導体の間にSiCを挿入する装置が一般的になっている（例えば、特許文献３参照。）。また、基板材料としてSiを用いた別の窒化物系III−V族化合物半導体装置としては、Si基板と窒化物系III−Ｖ族化合物半導体の間に多結晶のSi層を挿入するものがある（例えば、特許文献４参照。）。
【０００４】
【特許文献１】
米国特許５,２９６,３９５号明細書
【特許文献２】
特開２００１−１７７１８９号公報
【特許文献３】
特開２００１−１７１９０号公報
【特許文献４】
特開２００１−７３９６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１（米国特許５,２９６,３９５号明細書）または特許文献２（特開２００１−１７７１８９号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、基板材料としてサファイアまたはSiCを用いて、このサファイアまたはSiC基板に、窒化物系III−Ｖ族化合物半導体を有するヘテロ構造を作製しているので、Si基板の（００１）面を用いるSi電子デバイス（特に、Si系CMOS（Complementary Metal Oxide Semiconductor））と共通の基板を使用できず、Si電子デバイスとのカップリングの相性が悪いという問題がある。
【０００６】
一方、特許文献３（特開２００１−１７１９０号公報）および特許文献４（特開２００１−７３９６号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板が用いられているので、Si電子デバイスとのカップリングの相性が良くなっている。
【０００７】
しかしながら、特許文献３（特開２００１−１７１９０号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板上に形成されたSiC層上に成長させられる本来六方晶で安定な窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の影響が及ぶという問題がある。すなわち、SiC層上に形成される窒化物系III−Ｖ族化合物半導体の結晶の結晶構造が六方晶と立方晶の混在構造となり、窒化物系III−Ｖ族化合物半導体の結晶性が悪化するという問題がある。
【０００８】
また、特許文献４（特開２００１−１７１９０号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板と窒化物系III−Ｖ族化合物半導体の間に多結晶のSi層を挿入するが、Si層を構成する多結晶のSiは、GaN等の窒化物系III−Ｖ族化合物半導体に対して優れたｎ型ドーパントであり、かつ、多結晶であることにより拡散し易くなっているので、Si層中の多結晶のSiが、GaN等の窒化物系III−Ｖ族化合物半導体に混ざって、多結晶のSi層と窒化物系III−Ｖ族化合物半導体との界面に高濃度のｎ型層が形成されて、窒化物系III−Ｖ族化合物半導体装置の結晶性が悪化するという問題がある。
【０００９】
尚、Si基板の（１００）面を用いて、Si基板の（１００）面に直接AlN等の窒化物系III−Ｖ族化合物半導体の層を成長させると、AlN等の窒化物系III−Ｖ族化合物半導体の層がダブルドメイン構造になって、このダブルドメイン構造の窒化物系III−Ｖ族化合物半導体の層を備える窒化物系III−Ｖ族化合物半導体装置の結晶性が悪化することも明らかになっている。
【００１０】
そこで、本発明の目的は、Si電子デバイスとのカップリングの相性が良くて、基板上に作製される窒化物系III−Ｖ族化合物半導体の結晶性も良好な窒化物系III−Ｖ族化合物半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法は、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を50℃以上300℃以下の温度で成長させる第１バッファ層成長工程と、
上記第１バッファ層上に単結晶の窒化物系III−Ｖ族化合物半導体からなる第２バッファ層を成長させる第２バッファ層成長工程と、
上記第２バッファ層上にヘテロ構造を作製するヘテロ構造作製工程と
を有し、
上記第２バッファ層以降の層を、アンモニアを用いた分子線エピタキシー法を用いて成長させることを特徴としている。
【００１２】
尚、この明細書では、窒化物系III−Ｖ族化合物半導体装置として、窒化物系III−Ｖ族化合物半導体装置全体の組成比が、AlxGayIn1-x-yN（0≦x,y≦1）や、あるいは、組成比がAlxGayIn1-x-yN（0≦x,y≦1）に原子番号５７から７１までの希土類元素Rを添加したAlxGayInzR1-x-y-zN（0≦x,y,z≦1）等になっている化合物半導体装置を想定しているものとする。
【００１３】
また、この明細書では、結晶学に基づき、個別の面方位を丸括弧（・・・）、集合的な面方位を波括弧{・・・}、個別の結晶方位を角括弧[・・・]、集団的な結晶方位を鍵括弧＜・・・＞で夫々表わすものとする。
【００１４】
上記窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を成長させる第１バッファ層成長工程を備えるので、この第１バッファ層成長工程で形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、Si基板の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、上記第１バッファ層上に形成される窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の性質が波及するのを防止でき、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を結晶構造が略均一な単結晶にすることができる。したがって、この結晶構造が略均一な単結晶の第２バッファ層の上方に形成される層の結晶性を良好なものにすることができる。
【００１５】
【００１６】
尚、この明細書では、ヘテロ構造として、異種の半導体材料同士の接合構造を有する一層（この場合、第２バッファ層と異なる半導体材料の層）または複数層からなる構造をさすものとする。
【００１７】
本発明者は、上記第２バッファ層上にヘテロ構造を形成した窒化物系III−Ｖ族化合物半導体装置を作製し、この装置の移動度等の電気的特性を調べた。その結果、上記第２バッファ層上にヘテロ構造を形成すると、このヘテロ構造の移動度が大きくなる等、窒化物系III−Ｖ族化合物半導体装置の電気的特性が優れたものになることを発見した。
【００１８】
本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、結晶構造が略均一な単結晶の窒化物系III−Ｖ族化合物半導体で構成された上記第２バッファ層上に、上記ヘテロ構造作製工程でヘテロ構造を形成するので、上記第２バッファ層上に作製されるヘテロ構造を電気的特性に優れた高品質なものにすることができ、電気的特性に優れた窒化物系III−Ｖ族化合物半導体装置を製造できる。
【００１９】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記Si基板の（100）面に上記第１バッファ層を成長させることを特徴としている。
【００２０】
上記実施形態によれば、上記Si基板の（100）面に上記第１バッファ層を成長させるので、Si基板の（100）面を用いるSi系デバイス（特にSi系CMOS）と窒化物系III−Ｖ族化合物半導体装置の集積化が容易になる。
【００２１】
【００２２】
本発明者は、Si基板の基板温度を300℃より大きくしてSi基板上にアモルファスの第１バッファ層を成長させると、アモルファスの第１バッファ層が多結晶構造になって、このアモルファスの第１バッファ層上の第２バッファ層が、ダブルドメイン構造になることを発見した。更に、本発明者は、Si基板の基板温度を50℃より小さくしてSi基板上にアモルファスの第１バッファ層を成長させると、III族元素の一つであるGaと窒素が反応しないことを発見した。一方、本発明者は、Si基板の基板温度を50℃以上300℃以下にしてSi基板上にアモルファスの第１バッファ層を成長させると、アモルファスの第１バッファ層が、Si基板の立方晶の性質を遮断でき、かつ、第２バッファ層にも影響を及ぼさない良好なものになることを発見した。基板温度範囲の決定は、下限の50℃は膜の堆積状況と反射高速電子線回折（RHEED）パターンによる結晶性の評価から、上限の300℃は、反射高速電子線回折（RHEED）パターンによる結晶性の評価から行った。
【００２３】
本発明によれば、上記第１バッファ層を、Si基板の温度が50℃以上300℃以下の状態で形成するので、上記第１バッファ層の性質が、Si基板の立方晶の性質を遮断できて、第２バッファ層の結晶構造にも影響を及ぼさない良好なものになる。
【００２４】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記第１バッファ層成長工程では、層厚が5nm以上50nm以下の第１バッファ層を成長させることを特徴としている。
【００２５】
本発明者は、アモルファスの第１バッファ層の層厚を5nmよりも小さくして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、成長温度が高い第２バッファ層成長工程以降の工程時に、アモルファスの第１バッファ層がアニールされて、このアモルファスの第１バッファ層の多結晶化が進み、アモルファスの第１バッファ層上の第２バッファ層が、ダブルドメイン構造（結晶性等の物性が異なる二つの主要な領域から構成される構造）になって、化合物半導体装置の結晶性の低下が起こることを発見した。更に、本発明者は、アモルファスの第１バッファ層の層厚を50nmより大きくして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、長距離クーロン力によるSi基板からの結晶配列の情報がなくなって、アモルファスの第１バッファ層上の第２バッファ層がマルチドメイン構造（結晶性等の物性が異なる多数の領域から構成される構造）になって、窒化物系III−Ｖ族化合物半導体装置の結晶性の低下が起こることを発見した。一方、本発明者は、アモルファスの第１バッファ層の層厚を5nm以上50nm以下にして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、アモルファスの第１バッファ層上の第２バッファ層がシングルドメイン構造（結晶性等の物性が同じ一つの領域から構成される構造）になって、窒化物系III−Ｖ族化合物半導体装置が結晶性が良くて電気的特性に優れたものになることを発見した。第１バッファ層の層厚の決定も、反射高速電子線回折（RHEED）パターンによる結晶性の評価から行った。5nm以下では第１バッファ層の回折パターンが完全なアモルファスパターンでないことから、50nm以上では第２バッファ層の電子線回折パターンがマルチドメインとなることから、上限下限を決定している。
【００２６】
上記実施形態によれば、上記第１バッファ層の層厚を、5nm以上50nm以下にして、アモルファスの第１バッファ層上に第２バッファ層を積層したので、第２バッファ層がシングルドメイン構造になって、窒化物系III−Ｖ族化合物半導体装置が、結晶性が良くて電気的特性に優れたものになる。
【００２７】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記第１バッファ層成長工程では、プラズマ励起した窒素を使用する分子線エピタキシー法を用いて、上記第1バッファ層を成長させることを特徴としている。
【００２８】
上記実施形態によれば、プラズマ励起した窒素を用いる分子線エピタキシー法、すなわち、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法、または、電子サイクロトロン共鳴（Electron Cyclotron Resonance : ECR）を使用する分子線エピタキシー法であるECR-MBE法で窒素をプラズマ励起させる方法を用いて、上記第1バッファ層を成長させるので、300℃以下の成長温度でアモルファスの窒化物系III−Ｖ族化合物半導体を成長させることができる。したがって、上記アモルファスの第１バッファ層の性質が、Si基板の立方晶の性質を遮断できて第２バッファ層の結晶構造にも影響を及ぼさない良好なものになる。尚、有機金属気相成長法（MOCVD）、あるいは、アンモニアを分解させるために最低限450℃の基板温度を必要とするアンモニア（NH3）を用いたガスソース分子線エピタキシー法（GSMBE）の場合、３００℃より大きい高温の基板温度を必要とするので、第１バッファ層を成長させる方法としては不適当である。
【００２９】
【００３０】
本発明者は、基板より上方の全ての層を、RF-MBEを用いて成長させた場合と、第１バッファ層をRF-MBEを用いて成長させると共に、第２バッファ層以降の層をアンモニアを用いてGSMBEで高温で成長させた場合の二通りにおいて、第２バッファ層上に形成したヘテロ構造中のバリア層の転位密度を調べた。また、本発明者は、第２バッファ層上に形成したヘテロ構造中のバリア層のSi濃度を変化させることによって変化させたバリア層のシートキャリア濃度と、キャリアの移動のし易さの尺度となる移動度との関係を調べた。その結果、第１バッファ層をRF-MBEを用いて成長させると共に、第２バッファ層以降の層をアンモニアを用いたGSMBEで成長させた場合のバリア層は、上記全ての層をRF-MBEを用いて成長させた場合のバリア層よりも、1桁以上小さな転位密度を有し、かつ、低いシートキャリア濃度において大きな移動度を示すことを発見した。このことから、本発明者は、RF-MBE法（またはECR-MBE法）を用いて窒化物系III−Ｖ族化合物半導体を成長させる場合には、第２バッファ層以降の層が、基板あるいは第１バッファ層の結晶性を引きずって成長して、第２バッファ層以降の層の結晶構造が悪化することを見出す一方、アンモニアを使用したGSMBE法（またはMOCVD法）を用いて第２バッファ層以降の層を成長させる場合には、第２バッファ層以降の層の成長モードを、基板あるいは第１バッファ層の結晶性と独立なグレイン成長にできて、大きなグレインを成長させて転位密度を低減できることを見出した。
【００３１】
本発明によれば、アンモニアを用いたGSMBE法を用いて、上記第２バッファ層以降の層を高温で成長させるので、上記第２バッファ層上に形成したヘテロ構造の転位密度を小さくできると共に、上記へテロ構造の移動度を大きくすることができる。したがって、電気的特性に優れたヘテロ構造を作製できる。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【発明の実施の形態】
以下、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を図示の実施形態により詳細に説明する。
【００３９】
（参考例）
図１は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて窒化物系III−Ｖ族化合物半導体装置を製造するときの要部の工程図である。
【００４０】
先ず、図１（Ａ）に示す第１バッファ層成長工程を行う。この工程では、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200W、Si基板の基板温度を略200℃に設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いて、Si基板１の（100）面上に膜厚が20nmになるまでアモルファスのAlNからなる第１バッファ層３を成長させる。
【００４１】
次に、図１（Ｂ）に示す第２バッファ層成長工程を行う。この工程では、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200Wに設定すると共に、Si基板の基板温度を第１バッファ層成長工程から上昇させてSi基板の基板温度を略800℃に設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いて、上記第１バッファ層３上に、膜厚が100nmになるまで単結晶のAlN層からなる第２バッファ層５を高温で成長させる。
【００４２】
図２（Ａ）は、上記窒化物系III−Ｖ族化合物半導体装置の要部のSiの｛202｝面とAlNの｛01-13｝面のφスキャンＸ線回折結果を示す図である。この図２（Ａ）（および以下に説明する図２（B））において、縦軸は回折強度（任意単位）、横軸は角度φ（度）を表わしている。
【００４３】
図２（Ａ）に示すように、Si基板の（100）面上にアモルファスのAlNのバッファ層を成長させた後、単結晶のAlNのバッファ層を成長させる場合には、AlN｛01-13｝面のφスキャンX線回折結果に、３つの回折強度のピークのみが現れる。これは、Si基板１の（100）面上にアモルファスのAlNからなる第１バッファ層３を介してAlNからなる第２バッファ層５を成長させる場合には、Si基板１とAlNの第２バッファ層５の間に挿入されるアモルファスの第１バッファ層３のおかげで、Si基板１の影響が第２バッファ層５に及ばなくなり、アモルファスの第１バッファ層３上に積層された第２バッファ層５が、単結晶のシングルドメイン構造になるからである。このことから、Si基板１の（100）面上にアモルファスの第１バッファ層３を成長させた後、単結晶の第２バッファ層５を成長させる場合には、単結晶で結晶性が良い第２バッファ層５を生成でき、この結晶性が良い第２バッファ層５上に形成されるヘテロ構造等の構造の電気的特性を優れたものにすることができる。
【００４４】
図２（Ｂ）は、Si基板の（100）面上に、窒化物系III-V族半導体であるAlNのバッファ層を直接成長させた窒化物系III-V族半導体装置のSiの｛202｝面とAlNの｛01-13｝面のφスキャンX線回折結果を示す図である。この窒化物系III-V族半導体装置は、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200Wに設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いることによって、製造されている。
【００４５】
図２（Ｂ）に示すSi基板の（100）面上に直接AlNのバッファ層を成長させる場合には、Si基板の基板温度が略800℃の状態で、Si基板上に膜厚が100nmになるまでAlNのバッファ層を成長させている。
【００４６】
図２（Ｂ）に示すように、Si基板上にAlNを直接成長させる場合には、AlNの｛01-13｝面のφスキャンX線回折結果（0°≦φ＜360°）に、6つの回折強度のピークが現れる。これは、Si基板上にAlNを直接成長させる場合には、立方晶のSi基板の影響がAlNのバッファ層に及んで、本来成長層として六方晶が安定なAlNのバッファ層に、立方晶の性質が波及するからであり、以下の式（１）に示すように、AlNの集合結晶方位＜01-10＞と、AlNの集合結晶方位＜-2110＞とが、Siの個別の結晶方位［011］に平行になるからである。
＜01-10＞AlN // ＜-2110＞AlN // ［011］Si ・・・（１）
【００４７】
つまり、Si基板上にAlNを直接成長させる場合には、Si基板の原子配列の影響によって、AlNのバッファ層に異なる2つのドメインが安定に存在し、AlNのバッファ層がダブルドメイン構造になって、AlN｛01-13｝面のφスキャンX線回折結果に、１つのドメインに対して3つ現れる回折強度のピークが、6つ現れるのである。このことから、Si基板上にAlNのバッファ層を直接成長させる場合には、AlNのバッファ層が単結晶にならず、AlNのバッファ層の結晶性が悪くて、この結晶性が悪いAlNのバッファ層上に形成されるヘテロ構造の電気的特性が悪くなるのである。
【００４８】
本発明者は、更に、ガスソース分子線エピタキシ法（GSMBE法）によって、Si基板の基板温度を略450℃にして、Si基板上に多結晶のバッファ層を成長させた後、この多結晶のバッファ層上に、高温でAlNのバッファ層を成長させた場合における、上記AlNのバッファ層のＸ線回折強度をω-2θスキャンを用いて測定した。この結果、上記AlNのバッファ層においては、｛0001｝面や｛0-103｝面等のさまざまな結晶面で強められたＸ線回折強度のピークが確認され、上記AlNのバッファ層が多結晶に近い状態になっていることが確認できた。
【００４９】
上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板１上にアモルファスのAlNからなる第１バッファ層３を成長させる第１バッファ層成長工程を備えるので、アモルファスのAlNからなる第１バッファ層３でSi基板１の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、第１バッファ層３上に形成されるAlNからなる第２バッファ層５に、Si基板１の立方晶の性質が波及するのを防止できて、AlNからなる第２バッファ層５を結晶構造が略均一な単結晶にすることができる。
【００５０】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、上記Si基板１のSi（100）面に第１バッファ層３を成長させるので、Si基板のSi（100）面を用いるSi系デバイス（特に、Si系CMOS）を、上記第１バッファ層３が成長させられるSi基板１のSi（100）面に作製できて、Si系デバイスと窒化物系III−Ｖ族化合物半導体装置の集積化を容易に行うことができる。
【００５１】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、Si基１の温度が略200℃の状態で、AlNからなる第１バッファ層３を成長させるので、第１バッファ層３がSi基板１の立方晶の性質を遮断できて、かつ、AINの第２バッファ層５の結晶構造にも影響を及ぼさない高品質なものになる。
【００５２】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法を用いて、AINの第1バッファ層３を成長させたので、200℃等の300℃以下の成長温度でアモルファスのAINの第1バッファ層３を成長させることができる。
【００５３】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、AlNからなる第１バッファ層３の層厚を略20nmにして、アモルファスの第１バッファ層３上に第２バッファ層５を積層したので、AlNからなる第２バッファ層５をシングルドメイン構造にすることができて、結晶性が良くて電気的特性に優れた窒化物系III−Ｖ族化合物半導体装置を形成することができる。
【００５４】
尚、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板１の基板温度が略200℃の状態で、Si基板１上に第１バッファ層の一例としてのアモルファスのAlNからなる第１バッファ層３を成長させたが、Si基板の基板温度を50℃以上300℃以下にして、第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させても、Si基板の基板温度が略200℃の場合と同様の作用効果を奏する。尚、Si基板の基板温度を300℃より大きくしてSi基板上にアモルファスのAlNのバッファ層を成長させると、アモルファスのAlNのバッファ層に多結晶化が生じ、このアモルファスのAlNのバッファ層上のAlNのバッファ層が、ダブルドメイン構造になることが確認されている。また、第１バッファ層として、アモルファスのGaNバッファ層を採用した場合、アモルファスのGaNバッファ層の成長温度を50℃より小さくすると、Gaと窒素が反応しなくて、アモルファスのGaNバッファ層を形成できないことがわかっている。
【００５５】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板上に膜厚が20nmの第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させたが、Si基板上に膜厚が５nm以上５０nm以下の第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させても、膜厚が20nmの場合と同様の作用効果を奏する。尚、アモルファスのAlNの第１バッファ層の層厚を5nmよりも小さくして、アモルファスのAlNの第１バッファ層上にAlNのバッファ層を積層すると、成長温度が高温である第２バッファ層成長工程以降の工程時に、アモルファスのAlNの第１バッファ層がアニールされて、このアモルファスのAlNの第１バッファ層の多結晶化が起こり、アモルファスのAlNの第１バッファ層上のAlNの第２バッファ層がダブルドメイン化することが確認されている。また、アモルファスのAlNの第１バッファ層の層厚を5０nmよりも大きくして、アモルファスのAlNの第１バッファ層上にAlNの第２バッファ層を積層すると、長距離クーロン力によるSi基板からの結晶配列の情報がなくなって、アモルファスのAlNの第１バッファ層上のAlNの第２バッファ層がマルチドメイン化することが確認されている。
【００５６】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板１上に、窒化物系III−Ｖ族化合物半導体の一例としてのAlNからなるアモルファスの第１バッファ層３を成長させたが、本発明の第１バッファ層成長工程では、Si基板上に、アモルファスのGaN層やアモルファスのInN層等のアモルファスの窒化物系III−Ｖ族化合物半導体層を成長させても良く、この場合も、Si基板１上に、AlNからなるアモルファスの第１バッファ層３を成長させた場合と同様の作用効果を奏する。
【００５７】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法を用いて、300℃以下の成長温度でアモルファスの第1バッファ層３を成長させたが、本発明の第１バッファ層成長工程では、電子サイクロトロン共鳴（Electron Cyclotron Resonance : ECR）を使用する分子線エピタキシー法であるECR-MBE法で窒素をプラズマ励起させる方法を用いて300℃以下の成長温度でアモルファスの第1バッファ層を成長させても良く、この場合も、高周波（RF）を使用する分子線エピタキシー法を用いた場合と同様の作用効果を奏する。
【００５８】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第２バッファ層成長工程では、第１バッファ層３上に、単結晶のAlNからなる第２バッファ層５を成長させたが、本発明の第２バッファ層成長工程では、第１バッファ層上に、単結晶のGaN層や単結晶のInN層等の単結晶の窒化物系III−Ｖ族化合物半導体層を成長させても良く、この場合も、Si基板上に、単結晶のAlN層を成長させる場合と同様の作用効果を奏する。
【００５９】
（第１実施形態）
図３は、本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて製作された窒化物系III−Ｖ族化合物半導体装置の要部を示す図である。
【００６０】
図３において、３１はSi基板、３２はアモルファスのAlNの第１バッファ層（膜厚20nm）、３３は単結晶のAlNの第２バッファ層（膜厚100nm）、３４はGaN層（バックグラウンドキャリア濃度1016cm-3以下、膜厚3μm）、３５はAlGaN層（膜厚30nm）である。尚、上記参考例の窒化物系III−Ｖ族化合物半導体装置と同様に、上記アモルファスのAlN第１バッファ層３２は、Si基板３１の（100）面に形成されている。
【００６１】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部は、第１バッファ層成長工程をRF-MBEで行うと共に、第２バッファ層成長工程以降をGSMBEで行って製造されている。上記要部の第１バッファ層３２は、第１バッファ層成長工程の半導体材料および成長条件を、上記参考例の半導体材料および成長条件と同等に設定して、Si基板３１上に成長させられ、第２バッファ層３３は、第２バッファ層成長工程の半導体材料および成長条件を、Alのビーム強度を1.9×10-7Torr、NH３の流量を20sccm、Si基板温度を900℃に設定して、単結晶のAlNを用いて第１バッファ層３２上に成長させられている。更に、へテロ構造作製工程を、Gaのビーム強度を6.0×10-7Torr、Alのビーム強度を6×10-8Torr、NH3流量を30sccm、基板温度を850℃に夫々設定して、膜厚が2μmのGaN層３４と、膜厚が30nmのAl0.25Ga0.75N３５をこの順に成長させて行っている。
【００６２】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部は、第２バッファ層成長工程で、単結晶のAlNからなる第２バッファ層３３をGSMBE法を用いて形成した点と、ヘテロ構造作製工程で、上記単結晶のAlNからなる第２バッファ層上３３に、ヘテロ構造の一例としてのGaN層３４とAlGaN層３５をアンモニアを使用したGSMBE法を用いてこの順に成長させた点のみが参考例の窒化物系III−Ｖ族化合物半導体装置と本質的に異なる。
【００６３】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置では、上記参考例の窒化物系III−Ｖ族化合物半導体装置と同様の構成、作用効果および変形例については記載を省略し、上記参考例の窒化物系III−Ｖ族化合物半導体装置と異なる構成、作用効果および変形例のみを記載することにする。
【００６４】
本発明者は、比較のために、本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて窒化物系III−Ｖ族化合物半導体装置を製作した場合（すなわち、第１バッファ層成長工程をRF-MBE法で行うと共に、第２バッファ層成長工程以降をGSMBEで行って窒化物系III−Ｖ族化合物半導体装置を作製した場合）と、第1バッファ層成長工程、第２バッファ層成長工程およびへテロ構造作製工程の全ての工程を、RF-MBE法で行って窒化物系III−Ｖ族化合物半導体装置を作製した場合の二通りにおいて、窒化物系III−Ｖ族化合物半導体装置の要部の電気的特性の比較を行った。
【００６５】
尚、上記全ての工程をRF-MBEで行う場合、第１バッファ層成長工程および第２バッファ層成長工程では、半導体材料および成長条件を、上記参考例の第１バッファ層成長工程および第２バッファ層成長工程の半導体材料および成長条件と同等にし、ヘテロ構造作製工程では、基板温度を750℃、Gaのビーム強度を6.0×10-7Torr、Alのビーム強度を6×10-8Torr、窒素流量を2.2sccm、RFパワーを450Wにして、GaNおよびAl0.25Ga0.75Nを、GaNおよびAl0.25Ga0.75Nの膜厚がそれぞれ2μmと30nmになるまで成長させた。
【００６６】
そして、上記条件において、上記両方の場合で、最上層のAlGaNバリア層のSi濃度を変化させてこのAlGaNバリア層のシートキャリア濃度を変化させ、窒化物系III−Ｖ族化合物半導体装置の移動度がどのように変化するかを調べた。図４に、それぞれのシートキャリア濃度と移動度との関係を示す。図４において、白丸はGSMBE法とRF-MBE法を組み合わせて製作された窒化物系III−Ｖ族化合物半導体装置の要部に対する測定点であり、黒丸はRF-MBE法のみで作製した窒化物系III−Ｖ族化合物半導体装置の要部に対する測定点である。
【００６７】
図４に白丸で示すRF-MBEとGSMBEを組み合わせたものは、図４に黒丸で示すRF-MBE法のみで作製したものよりも、低いシートキャリア濃度で大きな移動度を示している。これは、GSMBE法とRF-MBE法とを組み合わせた場合の転位密度が2×109cm-2であり、RF-MBE法のみで作製した場合の転位密度の値4×1010cm-2よりも、転位密度が1桁以上小さくなっているからである。
【００６８】
上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、純度が高い単結晶のAlNで構成された第２バッファ層３３上に、上記ヘテロ構造作製工程でGaN層３４およびAlGaN層３５からなるヘテロ構造を形成するので、第２バッファ層３３上に作製されるヘテロ構造を電気的特性に優れた高品質なものにすることができて、窒化物系III−Ｖ族化合物半導体装置の電気的特性を優れたものにすることができる。
【００６９】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、アンモニアを用いたGSMBE法を用いて、上記第２バッファ層以降の層を高温で成長させるので、第２バッファ層上に形成したヘテロ構造の転位密度を小さくできると共に、上記へテロ構造の移動度を大きくすることができる。したがって、電気的特性に優れたヘテロ構造を作製できる。
【００７０】
尚、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層成長工程で、アンモニアを用いたGSMBE法を使用して、第１バッファ層３２上に、単結晶のAlNからなる第２バッファ層３３を形成したが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層成長工程で、アンモニアを用いたGSMBE法を使用して、第１バッファ層上に、単結晶のGaNや単結晶のInN等の単結晶の窒化物系III−Ｖ族化合物半導体からなる第２バッファ層を形成しても良い。
【００７１】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、ヘテロ構造作製工程で、アンモニアを使用したGSMBEを用いて、GaN層３４およびAlGaN層３５を第２バッファ層３３上にこの順で形成したが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、ヘテロ構造作製工程で、アンモニアを使用したGSMBEを用いて、GaN層とAlGaN層からなるヘテロ構造以外の窒化物系III−Ｖ族化合物半導体のヘテロ構造を第２バッファ層上に形成しても良く、この場合も、ヘテロ構造の電気的特性を優れたものにすることができる。
【００７２】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層形成工程およびヘテロ構造作製工程を、アンモニアを使用したGSMBEを用いて行ったが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層形成工程およびヘテロ構造作製工程を、有機金属気相成長法（MOCVD法）を用いて行っても良く、この場合も、第２バッファ層形成工程およびヘテロ構造作製工程を、アンモニアを使用したGSMBEを用いて行う場合と同様の作用効果を奏する。
【００７３】
図５は、窒化物系III−Ｖ族化合物半導体装置の一例としてのヘテロ構造電界効果型トランジスタ（HFET）（あるいは高電子移動度トランジスタ（HEMT））の層構造を示す図である。図５の５１から５５の層構造は、図３に示す第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部の３１から３５の層構造と同一である。図５において、５６はHf（ハフニウム）ソース／ドレイン電極、５７はPd（パラジウム）ゲート電極を示している。尚、上記HFETを、ゲート長Lgを、0.5μmにし、かつ、ゲート幅Wgを、10mmにして作製している。
【００７４】
本発明者は、５１から５５までの装置の要部を、RF-MBEのみで成長させた場合、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をGSMBEで成長させた場合および第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をMOCVDで成長させた場合の３通りについて、HFETの電気的特性を調べた。
【００７５】
詳細には、RF-MBEのみで成長させた場合の成長条件を、第１実施形態で第１実施形態との比較のために用いられた全ての工程をRF-MBEで行う場合の成長条件と同一な成長条件にし、また、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をGSMBEで成長させた場合の成長条件を、第１実施形態の成長条件と同一な成長条件にした。また、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をMOCVDで成長させた場合の条件については、第１バッファ層の成長条件を、全ての工程をRF-MBEで行う場合の第１バッファ層の成長条件と同一にし、第２バッファ層である単結晶のAlNを、Alの原料源である（トリメチルアルミTMA）の流量を5sccm、Nの原料源であるNH3の流量を5slm、基板温度を１１００℃にして成長させて、この第２バッファ層上のGaN層を、Gaの原料源である（トリメチルガリウムTMG）の流量を、40sccm、基板温度を１０００℃にして成長させた。また、GaN層上のAl0.25Ga0.75Nを、TMAの流量を5sccm、TMGの流量を25sccm、NH3の流量を6slmにして成長させた。
【００７６】
表１に、上記３通りの方法で製作した夫々のHFETにおける、略１.０×１０１３cm−２程度のシートキャリア濃度に対する移動度を示す。
【００７７】
【表１】
【００７８】
表１に示すように、RF-MBEのみで成長させた場合、移動度が、３００cm2/Vsで最も小さくなる一方、RF-MBEとGSMBEを組み合わせて成長させた場合、移動度が、９５０cm2/Vsで、RF-MBEのみで成長させた場合の３００cm2/Vsよりもかなり大きくなっている。また、RF-MBEとMOCVDを組み合わせて成長させた場合においては、移動度が１２００cm2/Vsと、RF-MBEのみで成長させた場合の３００cm2/Vsよりも飛躍的に大きくなっている。
【００７９】
このことから、本発明者は、第１バッファ層成長工程、第２バッファ層成長構成およびへテロ構造作製工程の全てをRF-MBEを用いて行った場合、製作したHFETの電気的特性が悪いことを見出す一方、第１バッファ層成長工程をRF-MBEを用いて行うと共に、第２バッファ層成長工程およびへテロ構造製作工程をGSMBEを用いて行った場合、HFETの電気的特性が良好になることを見出した。更に、本発明者は、第１バッファ層成長工程をRF-MBEを用いて行うと共に、第２バッファ層成長工程およびへテロ構造製作工程をMOCVDを用いて行った場合、HFETの電気的特性が最も優れたものになることを発見した。
【００８０】
表２に、上記３通りの方法で製作した夫々のHFETにおける、HFETの相互コンダクタンスgmおよび最大発振周波数fmaxを示す。
【００８１】
【表２】
【００８２】
表２に示すように、相互コンダクタンスおよび最大発信周波数の値は、RF-MBEのみで成長させた場合に最も小さくなる一方、RF-MBEとGSMBEを組み合わせて成長させた場合に、RF-MBEのみで成長させた場合よりも飛躍的に大きくなっている。また、RF-MBEとMOCVDを組み合わせて成長させた場合に、相互コンダクタンスgmおよび最大発信周波数fmaxの値が一番大きくなっている。
【００８３】
これは、HFETの結晶性を反映する表１に示す移動度によって、HFETの電気的特性が大きく異なるからであり、移動度が大きいときに、gmおよびfmaxの値が、電気的特性に優れることを意味する大きな値になるからである。尚、大きなfmaxを有するHFET等の半導体素子は、マイクロ波デバイスの応用に非常に有効である。
【００８４】
（第２参考例）
図６（A）は、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を用いた送信機のブロックダイアグラムであり、６９はミキサー、６０はミキサーの発信部、６１はミキサーの発信回路ブロック、６７はフィルター、６３はパワーアンプである。図６（B）は、図６（A）の送信器ブロックダイアグラムに６１で示す、ミキサー６９の発信回路ブロック（PLL（Phase Locked Loop）回路６６およびVCO（Voltage Control Oscillator）回路６４）を構成するSi系CMOSデバイスの拡大断面図である。また、図６（C）は、図６（A）に示すパワーアンプ６３に用いられる本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としてのHEMTの拡大断面図である。尚、図６（B）および図６（C）に示す６５は、同じP型Si基板の基板表面を示している。
【００８５】
CMOS自身の特性は、窒化物系III−Ｖ族化合物半導体の成長が容易なSiの（111）面上に作製するよりも、Siの（100）面に作製するほうが優れていることが明らかとなっている。そして、Si基板の（100）面を用いて窒化物系III−Ｖ族化合物半導体を生成すると、図６（A）、（B）および（C）に示すように、CMOS等のSiデバイスと本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を用いたHEMTを同一基板上に形成することができて、Siデバイスと本発明を用いたHEMTとの集積化を実現できる。
【００８６】
（第３参考例）
図７は、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としての光デバイスと電子デバイスを集積化したユニットの斜視図である。図７に示すように、このユニットは、Si基板７０の図７における右方に形成された光導波路７１,７１,７１と、図７における左方に形成されたSiフォトディテクタ７４,７４,７４と備えている。上記光導波路７１,７１,７１は、Si基板７０上にアモルファスの第１バッファ層と単結晶の第２バッファ層を順次形成した後、上記第２バッファ層の上方に形成される略単結晶の窒化物系III−Ｖ族化合物半導体層に形成されている。上記本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置と、Siフォトディテクタ７４,７４,７４とは、共通のSi基板７０の（100）面上に形成されて組み合わされている。
【００８７】
上記Siフォトディテクタ７４,７４,７４は、Siフォトダイオード７２,７２,７２とSiトランジスタ７３,７３,７３とを備えている。Si基板上に多結晶の光導波路を作製することは簡単であるが、Si基板上に光の伝達損失を減少させる作用効果を有する単結晶の光導波路を作製することは容易ではない。しかしながら、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いれば、Si基板の上方に単結晶の窒化物系III−Ｖ族化合物半導体層を形成できるので、Si基板の上方に容易く単結晶の光導波路を作製できて、Si基板上に多結晶の光導波路を形成したときよりも光の伝達損失を低減できる。このように、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いれば単結晶の光導波路を作製することができるので、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を備えた高品質の電子デバイスと光デバイスとの集積化を実現できる。
【００８８】
（第４参考例）
図８に、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としてのLED（例えば、白色LED）８１と、LED８１を駆動する電子デバイスである駆動回路８２とを示す。上記LED８１と、駆動回路８２とは、共通のSi基板の（100）面上に形成されている。図８には、LED８１を配列したLEDアレイが示されている。図８に示したLED８１と駆動回路８２との組み合わせを、液晶ディスプレー等のバックライト等に用いることができる。
【００８９】
【発明の効果】
以上より明らかなように、本発明の一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を成長させる第１バッファ層成長工程を備えるので、この第１バッファ層成長工程で形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、Si基板の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、上記第１バッファ層上に形成される窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の性質が波及するのを防止できて、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができる。したがって、この純度が高い単結晶の第２バッファ層の上方に形成される層の結晶性を良好なものにすることができる。
【００９０】
また、参考例の窒化物系III−Ｖ族化合物半導体装置によれば、Si基板上に形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、上記窒化物系III−Ｖ族化合物半導体からなる第２バッファ層にSi基板の立方晶の性質が波及するのを防止できて、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができる。また、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができるので、上記第２バッファ層上に作製されるヘテロ構造の電気的特性を優れたものにすることができて、窒化物系III−Ｖ族化合物半導体装置の電気的特性を、優れたものにすることができる。
【図面の簡単な説明】
【図１】 図１（Ａ）は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程を示す図であり、図１（Ｂ）は、本発明の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第２バッファ層成長工程を示す図である。
【図２】 図２（Ａ）は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて、Si基板にアモルファスのAlN層を介してAlN層を成長させた場合のAlN層のX線φスキャンのφとX線回折強度の関係を示す図であり、図２（Ｂ）は、Si基板にAlN層を直接成長させた場合のAlN層のX線φスキャンのφとX線回折強度の関係である。
【図３】 本発明の第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部を示す図である。
【図４】 Si基板にアモルファスのAlN層を介してAlN層を成長させた場合、および、Si基板にAlN層を直接成長した場合における、シートキャリア濃度とヘテロ構造の移動度との関係を示す図である。
【図５】 第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部と同一構造の窒化物系III−Ｖ族化合物半導体装置の要部を有する本発明のHFETを示す図である。
【図６】 図６（A）は、送信器ブロックダイアグラムであり、図６（B）は、図６（A）の送信器の一部分であるSi系CMOSデバイスの拡大図である。また、図６（C）は、図６（A）の送信器の一部分であるHEMTの拡大図である。
【図７】 参考例の窒化物系III−Ｖ族化合物半導体装置を用いた光導波路と、Siフォトディテクタ・Siトランジスタとを、同一のSi基板上に形成して組み合わせた状態を示す図である。
【図８】 参考例の窒化物系III−Ｖ族化合物半導体装置を用いたLEDと、Si駆動回路とを、同一のSi基板上に形成して組み合わせた状態を示す図である。
【符号の説明】
１,３１,５１,６５,７０ Si基板
２,３２,５２ 第１バッファ層
３,３３,５３ 第２バッファ層
３４,５４ GaN層
３５,５５ AlGaN層
５６ Hfソース／ドレイン電極
５７ Pdゲート電極
６３ パワーアンプ
６５ HEMT
７１ 光導波路
８１ LED
【発明の属する技術分野】
本発明は、窒化物系III−Ｖ族化合物半導体装置の製造方法および窒化物系III−Ｖ族化合物半導体装置に関し、特に、結晶性および電気的特性に優れたヘテロ構造を有するヘテロ構造電界効果型トランジスタ（HFET）等の窒化物系III−Ｖ族化合物半導体装置の製造方法および窒化物系III−Ｖ族化合物半導体装置に関する。
【０００２】
【従来の技術】
従来、窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてサファイアを用いたもの（例えば、特許文献１参照）や、基板材料としてSiCを用いたもの（例えば、特許文献２参照）がある。これらの窒化物系III−Ｖ族化合物半導体装置は、夫々の基板上に、窒化物系III−Ｖ族化合物半導体を有するヘテロ構造を備えている。尚、サファイア基板上に窒化物系III−Ｖ族化合物半導体を成長させる場合、通常はC面が用いられるが、A面・R面・M面を用いた場合にも、その上の窒化物系III−Ｖ族化合物半導体はC面成長することが明らかとなっている。これは、窒化物系III−Ｖ族化合物半導体の結晶構造が六方晶系（ウルツ鉱構造）であることからエネルギー的に安定なC軸配向（C面成長）する傾向が強いためである。
【０００３】
また、他の窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてSiを用いたものがあり、特に、Si基板と窒化物系III−Ｖ族化合物半導体の間にSiCを挿入する装置が一般的になっている（例えば、特許文献３参照。）。また、基板材料としてSiを用いた別の窒化物系III−V族化合物半導体装置としては、Si基板と窒化物系III−Ｖ族化合物半導体の間に多結晶のSi層を挿入するものがある（例えば、特許文献４参照。）。
【０００４】
【特許文献１】
米国特許５,２９６,３９５号明細書
【特許文献２】
特開２００１−１７７１８９号公報
【特許文献３】
特開２００１−１７１９０号公報
【特許文献４】
特開２００１−７３９６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１（米国特許５,２９６,３９５号明細書）または特許文献２（特開２００１−１７７１８９号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、基板材料としてサファイアまたはSiCを用いて、このサファイアまたはSiC基板に、窒化物系III−Ｖ族化合物半導体を有するヘテロ構造を作製しているので、Si基板の（００１）面を用いるSi電子デバイス（特に、Si系CMOS（Complementary Metal Oxide Semiconductor））と共通の基板を使用できず、Si電子デバイスとのカップリングの相性が悪いという問題がある。
【０００６】
一方、特許文献３（特開２００１−１７１９０号公報）および特許文献４（特開２００１−７３９６号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板が用いられているので、Si電子デバイスとのカップリングの相性が良くなっている。
【０００７】
しかしながら、特許文献３（特開２００１−１７１９０号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板上に形成されたSiC層上に成長させられる本来六方晶で安定な窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の影響が及ぶという問題がある。すなわち、SiC層上に形成される窒化物系III−Ｖ族化合物半導体の結晶の結晶構造が六方晶と立方晶の混在構造となり、窒化物系III−Ｖ族化合物半導体の結晶性が悪化するという問題がある。
【０００８】
また、特許文献４（特開２００１−１７１９０号公報）に示された窒化物系III−Ｖ族化合物半導体装置では、Si基板と窒化物系III−Ｖ族化合物半導体の間に多結晶のSi層を挿入するが、Si層を構成する多結晶のSiは、GaN等の窒化物系III−Ｖ族化合物半導体に対して優れたｎ型ドーパントであり、かつ、多結晶であることにより拡散し易くなっているので、Si層中の多結晶のSiが、GaN等の窒化物系III−Ｖ族化合物半導体に混ざって、多結晶のSi層と窒化物系III−Ｖ族化合物半導体との界面に高濃度のｎ型層が形成されて、窒化物系III−Ｖ族化合物半導体装置の結晶性が悪化するという問題がある。
【０００９】
尚、Si基板の（１００）面を用いて、Si基板の（１００）面に直接AlN等の窒化物系III−Ｖ族化合物半導体の層を成長させると、AlN等の窒化物系III−Ｖ族化合物半導体の層がダブルドメイン構造になって、このダブルドメイン構造の窒化物系III−Ｖ族化合物半導体の層を備える窒化物系III−Ｖ族化合物半導体装置の結晶性が悪化することも明らかになっている。
【００１０】
そこで、本発明の目的は、Si電子デバイスとのカップリングの相性が良くて、基板上に作製される窒化物系III−Ｖ族化合物半導体の結晶性も良好な窒化物系III−Ｖ族化合物半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法は、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を50℃以上300℃以下の温度で成長させる第１バッファ層成長工程と、
上記第１バッファ層上に単結晶の窒化物系III−Ｖ族化合物半導体からなる第２バッファ層を成長させる第２バッファ層成長工程と、
上記第２バッファ層上にヘテロ構造を作製するヘテロ構造作製工程と
を有し、
上記第２バッファ層以降の層を、アンモニアを用いた分子線エピタキシー法を用いて成長させることを特徴としている。
【００１２】
尚、この明細書では、窒化物系III−Ｖ族化合物半導体装置として、窒化物系III−Ｖ族化合物半導体装置全体の組成比が、AlxGayIn1-x-yN（0≦x,y≦1）や、あるいは、組成比がAlxGayIn1-x-yN（0≦x,y≦1）に原子番号５７から７１までの希土類元素Rを添加したAlxGayInzR1-x-y-zN（0≦x,y,z≦1）等になっている化合物半導体装置を想定しているものとする。
【００１３】
また、この明細書では、結晶学に基づき、個別の面方位を丸括弧（・・・）、集合的な面方位を波括弧{・・・}、個別の結晶方位を角括弧[・・・]、集団的な結晶方位を鍵括弧＜・・・＞で夫々表わすものとする。
【００１４】
上記窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を成長させる第１バッファ層成長工程を備えるので、この第１バッファ層成長工程で形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、Si基板の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、上記第１バッファ層上に形成される窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の性質が波及するのを防止でき、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を結晶構造が略均一な単結晶にすることができる。したがって、この結晶構造が略均一な単結晶の第２バッファ層の上方に形成される層の結晶性を良好なものにすることができる。
【００１５】
【００１６】
尚、この明細書では、ヘテロ構造として、異種の半導体材料同士の接合構造を有する一層（この場合、第２バッファ層と異なる半導体材料の層）または複数層からなる構造をさすものとする。
【００１７】
本発明者は、上記第２バッファ層上にヘテロ構造を形成した窒化物系III−Ｖ族化合物半導体装置を作製し、この装置の移動度等の電気的特性を調べた。その結果、上記第２バッファ層上にヘテロ構造を形成すると、このヘテロ構造の移動度が大きくなる等、窒化物系III−Ｖ族化合物半導体装置の電気的特性が優れたものになることを発見した。
【００１８】
本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、結晶構造が略均一な単結晶の窒化物系III−Ｖ族化合物半導体で構成された上記第２バッファ層上に、上記ヘテロ構造作製工程でヘテロ構造を形成するので、上記第２バッファ層上に作製されるヘテロ構造を電気的特性に優れた高品質なものにすることができ、電気的特性に優れた窒化物系III−Ｖ族化合物半導体装置を製造できる。
【００１９】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記Si基板の（100）面に上記第１バッファ層を成長させることを特徴としている。
【００２０】
上記実施形態によれば、上記Si基板の（100）面に上記第１バッファ層を成長させるので、Si基板の（100）面を用いるSi系デバイス（特にSi系CMOS）と窒化物系III−Ｖ族化合物半導体装置の集積化が容易になる。
【００２１】
【００２２】
本発明者は、Si基板の基板温度を300℃より大きくしてSi基板上にアモルファスの第１バッファ層を成長させると、アモルファスの第１バッファ層が多結晶構造になって、このアモルファスの第１バッファ層上の第２バッファ層が、ダブルドメイン構造になることを発見した。更に、本発明者は、Si基板の基板温度を50℃より小さくしてSi基板上にアモルファスの第１バッファ層を成長させると、III族元素の一つであるGaと窒素が反応しないことを発見した。一方、本発明者は、Si基板の基板温度を50℃以上300℃以下にしてSi基板上にアモルファスの第１バッファ層を成長させると、アモルファスの第１バッファ層が、Si基板の立方晶の性質を遮断でき、かつ、第２バッファ層にも影響を及ぼさない良好なものになることを発見した。基板温度範囲の決定は、下限の50℃は膜の堆積状況と反射高速電子線回折（RHEED）パターンによる結晶性の評価から、上限の300℃は、反射高速電子線回折（RHEED）パターンによる結晶性の評価から行った。
【００２３】
本発明によれば、上記第１バッファ層を、Si基板の温度が50℃以上300℃以下の状態で形成するので、上記第１バッファ層の性質が、Si基板の立方晶の性質を遮断できて、第２バッファ層の結晶構造にも影響を及ぼさない良好なものになる。
【００２４】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記第１バッファ層成長工程では、層厚が5nm以上50nm以下の第１バッファ層を成長させることを特徴としている。
【００２５】
本発明者は、アモルファスの第１バッファ層の層厚を5nmよりも小さくして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、成長温度が高い第２バッファ層成長工程以降の工程時に、アモルファスの第１バッファ層がアニールされて、このアモルファスの第１バッファ層の多結晶化が進み、アモルファスの第１バッファ層上の第２バッファ層が、ダブルドメイン構造（結晶性等の物性が異なる二つの主要な領域から構成される構造）になって、化合物半導体装置の結晶性の低下が起こることを発見した。更に、本発明者は、アモルファスの第１バッファ層の層厚を50nmより大きくして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、長距離クーロン力によるSi基板からの結晶配列の情報がなくなって、アモルファスの第１バッファ層上の第２バッファ層がマルチドメイン構造（結晶性等の物性が異なる多数の領域から構成される構造）になって、窒化物系III−Ｖ族化合物半導体装置の結晶性の低下が起こることを発見した。一方、本発明者は、アモルファスの第１バッファ層の層厚を5nm以上50nm以下にして、アモルファスの第１バッファ層上に第２バッファ層を積層すると、アモルファスの第１バッファ層上の第２バッファ層がシングルドメイン構造（結晶性等の物性が同じ一つの領域から構成される構造）になって、窒化物系III−Ｖ族化合物半導体装置が結晶性が良くて電気的特性に優れたものになることを発見した。第１バッファ層の層厚の決定も、反射高速電子線回折（RHEED）パターンによる結晶性の評価から行った。5nm以下では第１バッファ層の回折パターンが完全なアモルファスパターンでないことから、50nm以上では第２バッファ層の電子線回折パターンがマルチドメインとなることから、上限下限を決定している。
【００２６】
上記実施形態によれば、上記第１バッファ層の層厚を、5nm以上50nm以下にして、アモルファスの第１バッファ層上に第２バッファ層を積層したので、第２バッファ層がシングルドメイン構造になって、窒化物系III−Ｖ族化合物半導体装置が、結晶性が良くて電気的特性に優れたものになる。
【００２７】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記第１バッファ層成長工程では、プラズマ励起した窒素を使用する分子線エピタキシー法を用いて、上記第1バッファ層を成長させることを特徴としている。
【００２８】
上記実施形態によれば、プラズマ励起した窒素を用いる分子線エピタキシー法、すなわち、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法、または、電子サイクロトロン共鳴（Electron Cyclotron Resonance : ECR）を使用する分子線エピタキシー法であるECR-MBE法で窒素をプラズマ励起させる方法を用いて、上記第1バッファ層を成長させるので、300℃以下の成長温度でアモルファスの窒化物系III−Ｖ族化合物半導体を成長させることができる。したがって、上記アモルファスの第１バッファ層の性質が、Si基板の立方晶の性質を遮断できて第２バッファ層の結晶構造にも影響を及ぼさない良好なものになる。尚、有機金属気相成長法（MOCVD）、あるいは、アンモニアを分解させるために最低限450℃の基板温度を必要とするアンモニア（NH3）を用いたガスソース分子線エピタキシー法（GSMBE）の場合、３００℃より大きい高温の基板温度を必要とするので、第１バッファ層を成長させる方法としては不適当である。
【００２９】
【００３０】
本発明者は、基板より上方の全ての層を、RF-MBEを用いて成長させた場合と、第１バッファ層をRF-MBEを用いて成長させると共に、第２バッファ層以降の層をアンモニアを用いてGSMBEで高温で成長させた場合の二通りにおいて、第２バッファ層上に形成したヘテロ構造中のバリア層の転位密度を調べた。また、本発明者は、第２バッファ層上に形成したヘテロ構造中のバリア層のSi濃度を変化させることによって変化させたバリア層のシートキャリア濃度と、キャリアの移動のし易さの尺度となる移動度との関係を調べた。その結果、第１バッファ層をRF-MBEを用いて成長させると共に、第２バッファ層以降の層をアンモニアを用いたGSMBEで成長させた場合のバリア層は、上記全ての層をRF-MBEを用いて成長させた場合のバリア層よりも、1桁以上小さな転位密度を有し、かつ、低いシートキャリア濃度において大きな移動度を示すことを発見した。このことから、本発明者は、RF-MBE法（またはECR-MBE法）を用いて窒化物系III−Ｖ族化合物半導体を成長させる場合には、第２バッファ層以降の層が、基板あるいは第１バッファ層の結晶性を引きずって成長して、第２バッファ層以降の層の結晶構造が悪化することを見出す一方、アンモニアを使用したGSMBE法（またはMOCVD法）を用いて第２バッファ層以降の層を成長させる場合には、第２バッファ層以降の層の成長モードを、基板あるいは第１バッファ層の結晶性と独立なグレイン成長にできて、大きなグレインを成長させて転位密度を低減できることを見出した。
【００３１】
本発明によれば、アンモニアを用いたGSMBE法を用いて、上記第２バッファ層以降の層を高温で成長させるので、上記第２バッファ層上に形成したヘテロ構造の転位密度を小さくできると共に、上記へテロ構造の移動度を大きくすることができる。したがって、電気的特性に優れたヘテロ構造を作製できる。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【発明の実施の形態】
以下、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を図示の実施形態により詳細に説明する。
【００３９】
（参考例）
図１は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて窒化物系III−Ｖ族化合物半導体装置を製造するときの要部の工程図である。
【００４０】
先ず、図１（Ａ）に示す第１バッファ層成長工程を行う。この工程では、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200W、Si基板の基板温度を略200℃に設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いて、Si基板１の（100）面上に膜厚が20nmになるまでアモルファスのAlNからなる第１バッファ層３を成長させる。
【００４１】
次に、図１（Ｂ）に示す第２バッファ層成長工程を行う。この工程では、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200Wに設定すると共に、Si基板の基板温度を第１バッファ層成長工程から上昇させてSi基板の基板温度を略800℃に設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いて、上記第１バッファ層３上に、膜厚が100nmになるまで単結晶のAlN層からなる第２バッファ層５を高温で成長させる。
【００４２】
図２（Ａ）は、上記窒化物系III−Ｖ族化合物半導体装置の要部のSiの｛202｝面とAlNの｛01-13｝面のφスキャンＸ線回折結果を示す図である。この図２（Ａ）（および以下に説明する図２（B））において、縦軸は回折強度（任意単位）、横軸は角度φ（度）を表わしている。
【００４３】
図２（Ａ）に示すように、Si基板の（100）面上にアモルファスのAlNのバッファ層を成長させた後、単結晶のAlNのバッファ層を成長させる場合には、AlN｛01-13｝面のφスキャンX線回折結果に、３つの回折強度のピークのみが現れる。これは、Si基板１の（100）面上にアモルファスのAlNからなる第１バッファ層３を介してAlNからなる第２バッファ層５を成長させる場合には、Si基板１とAlNの第２バッファ層５の間に挿入されるアモルファスの第１バッファ層３のおかげで、Si基板１の影響が第２バッファ層５に及ばなくなり、アモルファスの第１バッファ層３上に積層された第２バッファ層５が、単結晶のシングルドメイン構造になるからである。このことから、Si基板１の（100）面上にアモルファスの第１バッファ層３を成長させた後、単結晶の第２バッファ層５を成長させる場合には、単結晶で結晶性が良い第２バッファ層５を生成でき、この結晶性が良い第２バッファ層５上に形成されるヘテロ構造等の構造の電気的特性を優れたものにすることができる。
【００４４】
図２（Ｂ）は、Si基板の（100）面上に、窒化物系III-V族半導体であるAlNのバッファ層を直接成長させた窒化物系III-V族半導体装置のSiの｛202｝面とAlNの｛01-13｝面のφスキャンX線回折結果を示す図である。この窒化物系III-V族半導体装置は、Alのビーム強度を2.0×10-7Torr、窒素流量を1.4sccm、RFパワーを200Wに設定して、成長方法としてRF（高周波）プラズマを用いるRF-MBE（分子線エピタキシー）法を用いることによって、製造されている。
【００４５】
図２（Ｂ）に示すSi基板の（100）面上に直接AlNのバッファ層を成長させる場合には、Si基板の基板温度が略800℃の状態で、Si基板上に膜厚が100nmになるまでAlNのバッファ層を成長させている。
【００４６】
図２（Ｂ）に示すように、Si基板上にAlNを直接成長させる場合には、AlNの｛01-13｝面のφスキャンX線回折結果（0°≦φ＜360°）に、6つの回折強度のピークが現れる。これは、Si基板上にAlNを直接成長させる場合には、立方晶のSi基板の影響がAlNのバッファ層に及んで、本来成長層として六方晶が安定なAlNのバッファ層に、立方晶の性質が波及するからであり、以下の式（１）に示すように、AlNの集合結晶方位＜01-10＞と、AlNの集合結晶方位＜-2110＞とが、Siの個別の結晶方位［011］に平行になるからである。
＜01-10＞AlN // ＜-2110＞AlN // ［011］Si ・・・（１）
【００４７】
つまり、Si基板上にAlNを直接成長させる場合には、Si基板の原子配列の影響によって、AlNのバッファ層に異なる2つのドメインが安定に存在し、AlNのバッファ層がダブルドメイン構造になって、AlN｛01-13｝面のφスキャンX線回折結果に、１つのドメインに対して3つ現れる回折強度のピークが、6つ現れるのである。このことから、Si基板上にAlNのバッファ層を直接成長させる場合には、AlNのバッファ層が単結晶にならず、AlNのバッファ層の結晶性が悪くて、この結晶性が悪いAlNのバッファ層上に形成されるヘテロ構造の電気的特性が悪くなるのである。
【００４８】
本発明者は、更に、ガスソース分子線エピタキシ法（GSMBE法）によって、Si基板の基板温度を略450℃にして、Si基板上に多結晶のバッファ層を成長させた後、この多結晶のバッファ層上に、高温でAlNのバッファ層を成長させた場合における、上記AlNのバッファ層のＸ線回折強度をω-2θスキャンを用いて測定した。この結果、上記AlNのバッファ層においては、｛0001｝面や｛0-103｝面等のさまざまな結晶面で強められたＸ線回折強度のピークが確認され、上記AlNのバッファ層が多結晶に近い状態になっていることが確認できた。
【００４９】
上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板１上にアモルファスのAlNからなる第１バッファ層３を成長させる第１バッファ層成長工程を備えるので、アモルファスのAlNからなる第１バッファ層３でSi基板１の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、第１バッファ層３上に形成されるAlNからなる第２バッファ層５に、Si基板１の立方晶の性質が波及するのを防止できて、AlNからなる第２バッファ層５を結晶構造が略均一な単結晶にすることができる。
【００５０】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、上記Si基板１のSi（100）面に第１バッファ層３を成長させるので、Si基板のSi（100）面を用いるSi系デバイス（特に、Si系CMOS）を、上記第１バッファ層３が成長させられるSi基板１のSi（100）面に作製できて、Si系デバイスと窒化物系III−Ｖ族化合物半導体装置の集積化を容易に行うことができる。
【００５１】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、Si基１の温度が略200℃の状態で、AlNからなる第１バッファ層３を成長させるので、第１バッファ層３がSi基板１の立方晶の性質を遮断できて、かつ、AINの第２バッファ層５の結晶構造にも影響を及ぼさない高品質なものになる。
【００５２】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法を用いて、AINの第1バッファ層３を成長させたので、200℃等の300℃以下の成長温度でアモルファスのAINの第1バッファ層３を成長させることができる。
【００５３】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、第１バッファ層成長工程では、AlNからなる第１バッファ層３の層厚を略20nmにして、アモルファスの第１バッファ層３上に第２バッファ層５を積層したので、AlNからなる第２バッファ層５をシングルドメイン構造にすることができて、結晶性が良くて電気的特性に優れた窒化物系III−Ｖ族化合物半導体装置を形成することができる。
【００５４】
尚、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板１の基板温度が略200℃の状態で、Si基板１上に第１バッファ層の一例としてのアモルファスのAlNからなる第１バッファ層３を成長させたが、Si基板の基板温度を50℃以上300℃以下にして、第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させても、Si基板の基板温度が略200℃の場合と同様の作用効果を奏する。尚、Si基板の基板温度を300℃より大きくしてSi基板上にアモルファスのAlNのバッファ層を成長させると、アモルファスのAlNのバッファ層に多結晶化が生じ、このアモルファスのAlNのバッファ層上のAlNのバッファ層が、ダブルドメイン構造になることが確認されている。また、第１バッファ層として、アモルファスのGaNバッファ層を採用した場合、アモルファスのGaNバッファ層の成長温度を50℃より小さくすると、Gaと窒素が反応しなくて、アモルファスのGaNバッファ層を形成できないことがわかっている。
【００５５】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板上に膜厚が20nmの第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させたが、Si基板上に膜厚が５nm以上５０nm以下の第１バッファ層の一例としてのアモルファスのAlNのバッファ層を成長させても、膜厚が20nmの場合と同様の作用効果を奏する。尚、アモルファスのAlNの第１バッファ層の層厚を5nmよりも小さくして、アモルファスのAlNの第１バッファ層上にAlNのバッファ層を積層すると、成長温度が高温である第２バッファ層成長工程以降の工程時に、アモルファスのAlNの第１バッファ層がアニールされて、このアモルファスのAlNの第１バッファ層の多結晶化が起こり、アモルファスのAlNの第１バッファ層上のAlNの第２バッファ層がダブルドメイン化することが確認されている。また、アモルファスのAlNの第１バッファ層の層厚を5０nmよりも大きくして、アモルファスのAlNの第１バッファ層上にAlNの第２バッファ層を積層すると、長距離クーロン力によるSi基板からの結晶配列の情報がなくなって、アモルファスのAlNの第１バッファ層上のAlNの第２バッファ層がマルチドメイン化することが確認されている。
【００５６】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、Si基板１上に、窒化物系III−Ｖ族化合物半導体の一例としてのAlNからなるアモルファスの第１バッファ層３を成長させたが、本発明の第１バッファ層成長工程では、Si基板上に、アモルファスのGaN層やアモルファスのInN層等のアモルファスの窒化物系III−Ｖ族化合物半導体層を成長させても良く、この場合も、Si基板１上に、AlNからなるアモルファスの第１バッファ層３を成長させた場合と同様の作用効果を奏する。
【００５７】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程では、高周波（RF）を使用する分子線エピタキシー法であるRF-MBE法で窒素をプラズマ励起させる方法を用いて、300℃以下の成長温度でアモルファスの第1バッファ層３を成長させたが、本発明の第１バッファ層成長工程では、電子サイクロトロン共鳴（Electron Cyclotron Resonance : ECR）を使用する分子線エピタキシー法であるECR-MBE法で窒素をプラズマ励起させる方法を用いて300℃以下の成長温度でアモルファスの第1バッファ層を成長させても良く、この場合も、高周波（RF）を使用する分子線エピタキシー法を用いた場合と同様の作用効果を奏する。
【００５８】
また、上記参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第２バッファ層成長工程では、第１バッファ層３上に、単結晶のAlNからなる第２バッファ層５を成長させたが、本発明の第２バッファ層成長工程では、第１バッファ層上に、単結晶のGaN層や単結晶のInN層等の単結晶の窒化物系III−Ｖ族化合物半導体層を成長させても良く、この場合も、Si基板上に、単結晶のAlN層を成長させる場合と同様の作用効果を奏する。
【００５９】
（第１実施形態）
図３は、本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて製作された窒化物系III−Ｖ族化合物半導体装置の要部を示す図である。
【００６０】
図３において、３１はSi基板、３２はアモルファスのAlNの第１バッファ層（膜厚20nm）、３３は単結晶のAlNの第２バッファ層（膜厚100nm）、３４はGaN層（バックグラウンドキャリア濃度1016cm-3以下、膜厚3μm）、３５はAlGaN層（膜厚30nm）である。尚、上記参考例の窒化物系III−Ｖ族化合物半導体装置と同様に、上記アモルファスのAlN第１バッファ層３２は、Si基板３１の（100）面に形成されている。
【００６１】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部は、第１バッファ層成長工程をRF-MBEで行うと共に、第２バッファ層成長工程以降をGSMBEで行って製造されている。上記要部の第１バッファ層３２は、第１バッファ層成長工程の半導体材料および成長条件を、上記参考例の半導体材料および成長条件と同等に設定して、Si基板３１上に成長させられ、第２バッファ層３３は、第２バッファ層成長工程の半導体材料および成長条件を、Alのビーム強度を1.9×10-7Torr、NH３の流量を20sccm、Si基板温度を900℃に設定して、単結晶のAlNを用いて第１バッファ層３２上に成長させられている。更に、へテロ構造作製工程を、Gaのビーム強度を6.0×10-7Torr、Alのビーム強度を6×10-8Torr、NH3流量を30sccm、基板温度を850℃に夫々設定して、膜厚が2μmのGaN層３４と、膜厚が30nmのAl0.25Ga0.75N３５をこの順に成長させて行っている。
【００６２】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部は、第２バッファ層成長工程で、単結晶のAlNからなる第２バッファ層３３をGSMBE法を用いて形成した点と、ヘテロ構造作製工程で、上記単結晶のAlNからなる第２バッファ層上３３に、ヘテロ構造の一例としてのGaN層３４とAlGaN層３５をアンモニアを使用したGSMBE法を用いてこの順に成長させた点のみが参考例の窒化物系III−Ｖ族化合物半導体装置と本質的に異なる。
【００６３】
上記第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置では、上記参考例の窒化物系III−Ｖ族化合物半導体装置と同様の構成、作用効果および変形例については記載を省略し、上記参考例の窒化物系III−Ｖ族化合物半導体装置と異なる構成、作用効果および変形例のみを記載することにする。
【００６４】
本発明者は、比較のために、本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて窒化物系III−Ｖ族化合物半導体装置を製作した場合（すなわち、第１バッファ層成長工程をRF-MBE法で行うと共に、第２バッファ層成長工程以降をGSMBEで行って窒化物系III−Ｖ族化合物半導体装置を作製した場合）と、第1バッファ層成長工程、第２バッファ層成長工程およびへテロ構造作製工程の全ての工程を、RF-MBE法で行って窒化物系III−Ｖ族化合物半導体装置を作製した場合の二通りにおいて、窒化物系III−Ｖ族化合物半導体装置の要部の電気的特性の比較を行った。
【００６５】
尚、上記全ての工程をRF-MBEで行う場合、第１バッファ層成長工程および第２バッファ層成長工程では、半導体材料および成長条件を、上記参考例の第１バッファ層成長工程および第２バッファ層成長工程の半導体材料および成長条件と同等にし、ヘテロ構造作製工程では、基板温度を750℃、Gaのビーム強度を6.0×10-7Torr、Alのビーム強度を6×10-8Torr、窒素流量を2.2sccm、RFパワーを450Wにして、GaNおよびAl0.25Ga0.75Nを、GaNおよびAl0.25Ga0.75Nの膜厚がそれぞれ2μmと30nmになるまで成長させた。
【００６６】
そして、上記条件において、上記両方の場合で、最上層のAlGaNバリア層のSi濃度を変化させてこのAlGaNバリア層のシートキャリア濃度を変化させ、窒化物系III−Ｖ族化合物半導体装置の移動度がどのように変化するかを調べた。図４に、それぞれのシートキャリア濃度と移動度との関係を示す。図４において、白丸はGSMBE法とRF-MBE法を組み合わせて製作された窒化物系III−Ｖ族化合物半導体装置の要部に対する測定点であり、黒丸はRF-MBE法のみで作製した窒化物系III−Ｖ族化合物半導体装置の要部に対する測定点である。
【００６７】
図４に白丸で示すRF-MBEとGSMBEを組み合わせたものは、図４に黒丸で示すRF-MBE法のみで作製したものよりも、低いシートキャリア濃度で大きな移動度を示している。これは、GSMBE法とRF-MBE法とを組み合わせた場合の転位密度が2×109cm-2であり、RF-MBE法のみで作製した場合の転位密度の値4×1010cm-2よりも、転位密度が1桁以上小さくなっているからである。
【００６８】
上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、純度が高い単結晶のAlNで構成された第２バッファ層３３上に、上記ヘテロ構造作製工程でGaN層３４およびAlGaN層３５からなるヘテロ構造を形成するので、第２バッファ層３３上に作製されるヘテロ構造を電気的特性に優れた高品質なものにすることができて、窒化物系III−Ｖ族化合物半導体装置の電気的特性を優れたものにすることができる。
【００６９】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、アンモニアを用いたGSMBE法を用いて、上記第２バッファ層以降の層を高温で成長させるので、第２バッファ層上に形成したヘテロ構造の転位密度を小さくできると共に、上記へテロ構造の移動度を大きくすることができる。したがって、電気的特性に優れたヘテロ構造を作製できる。
【００７０】
尚、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層成長工程で、アンモニアを用いたGSMBE法を使用して、第１バッファ層３２上に、単結晶のAlNからなる第２バッファ層３３を形成したが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層成長工程で、アンモニアを用いたGSMBE法を使用して、第１バッファ層上に、単結晶のGaNや単結晶のInN等の単結晶の窒化物系III−Ｖ族化合物半導体からなる第２バッファ層を形成しても良い。
【００７１】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、ヘテロ構造作製工程で、アンモニアを使用したGSMBEを用いて、GaN層３４およびAlGaN層３５を第２バッファ層３３上にこの順で形成したが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、ヘテロ構造作製工程で、アンモニアを使用したGSMBEを用いて、GaN層とAlGaN層からなるヘテロ構造以外の窒化物系III−Ｖ族化合物半導体のヘテロ構造を第２バッファ層上に形成しても良く、この場合も、ヘテロ構造の電気的特性を優れたものにすることができる。
【００７２】
また、上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層形成工程およびヘテロ構造作製工程を、アンモニアを使用したGSMBEを用いて行ったが、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法では、第２バッファ層形成工程およびヘテロ構造作製工程を、有機金属気相成長法（MOCVD法）を用いて行っても良く、この場合も、第２バッファ層形成工程およびヘテロ構造作製工程を、アンモニアを使用したGSMBEを用いて行う場合と同様の作用効果を奏する。
【００７３】
図５は、窒化物系III−Ｖ族化合物半導体装置の一例としてのヘテロ構造電界効果型トランジスタ（HFET）（あるいは高電子移動度トランジスタ（HEMT））の層構造を示す図である。図５の５１から５５の層構造は、図３に示す第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部の３１から３５の層構造と同一である。図５において、５６はHf（ハフニウム）ソース／ドレイン電極、５７はPd（パラジウム）ゲート電極を示している。尚、上記HFETを、ゲート長Lgを、0.5μmにし、かつ、ゲート幅Wgを、10mmにして作製している。
【００７４】
本発明者は、５１から５５までの装置の要部を、RF-MBEのみで成長させた場合、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をGSMBEで成長させた場合および第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をMOCVDで成長させた場合の３通りについて、HFETの電気的特性を調べた。
【００７５】
詳細には、RF-MBEのみで成長させた場合の成長条件を、第１実施形態で第１実施形態との比較のために用いられた全ての工程をRF-MBEで行う場合の成長条件と同一な成長条件にし、また、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をGSMBEで成長させた場合の成長条件を、第１実施形態の成長条件と同一な成長条件にした。また、第１バッファ層をRF-MBEで成長させた後、第２バッファ層以降の層をMOCVDで成長させた場合の条件については、第１バッファ層の成長条件を、全ての工程をRF-MBEで行う場合の第１バッファ層の成長条件と同一にし、第２バッファ層である単結晶のAlNを、Alの原料源である（トリメチルアルミTMA）の流量を5sccm、Nの原料源であるNH3の流量を5slm、基板温度を１１００℃にして成長させて、この第２バッファ層上のGaN層を、Gaの原料源である（トリメチルガリウムTMG）の流量を、40sccm、基板温度を１０００℃にして成長させた。また、GaN層上のAl0.25Ga0.75Nを、TMAの流量を5sccm、TMGの流量を25sccm、NH3の流量を6slmにして成長させた。
【００７６】
表１に、上記３通りの方法で製作した夫々のHFETにおける、略１.０×１０１３cm−２程度のシートキャリア濃度に対する移動度を示す。
【００７７】
【表１】
表１に示すように、RF-MBEのみで成長させた場合、移動度が、３００cm2/Vsで最も小さくなる一方、RF-MBEとGSMBEを組み合わせて成長させた場合、移動度が、９５０cm2/Vsで、RF-MBEのみで成長させた場合の３００cm2/Vsよりもかなり大きくなっている。また、RF-MBEとMOCVDを組み合わせて成長させた場合においては、移動度が１２００cm2/Vsと、RF-MBEのみで成長させた場合の３００cm2/Vsよりも飛躍的に大きくなっている。
【００７９】
このことから、本発明者は、第１バッファ層成長工程、第２バッファ層成長構成およびへテロ構造作製工程の全てをRF-MBEを用いて行った場合、製作したHFETの電気的特性が悪いことを見出す一方、第１バッファ層成長工程をRF-MBEを用いて行うと共に、第２バッファ層成長工程およびへテロ構造製作工程をGSMBEを用いて行った場合、HFETの電気的特性が良好になることを見出した。更に、本発明者は、第１バッファ層成長工程をRF-MBEを用いて行うと共に、第２バッファ層成長工程およびへテロ構造製作工程をMOCVDを用いて行った場合、HFETの電気的特性が最も優れたものになることを発見した。
【００８０】
表２に、上記３通りの方法で製作した夫々のHFETにおける、HFETの相互コンダクタンスgmおよび最大発振周波数fmaxを示す。
【００８１】
【表２】
表２に示すように、相互コンダクタンスおよび最大発信周波数の値は、RF-MBEのみで成長させた場合に最も小さくなる一方、RF-MBEとGSMBEを組み合わせて成長させた場合に、RF-MBEのみで成長させた場合よりも飛躍的に大きくなっている。また、RF-MBEとMOCVDを組み合わせて成長させた場合に、相互コンダクタンスgmおよび最大発信周波数fmaxの値が一番大きくなっている。
【００８３】
これは、HFETの結晶性を反映する表１に示す移動度によって、HFETの電気的特性が大きく異なるからであり、移動度が大きいときに、gmおよびfmaxの値が、電気的特性に優れることを意味する大きな値になるからである。尚、大きなfmaxを有するHFET等の半導体素子は、マイクロ波デバイスの応用に非常に有効である。
【００８４】
（第２参考例）
図６（A）は、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を用いた送信機のブロックダイアグラムであり、６９はミキサー、６０はミキサーの発信部、６１はミキサーの発信回路ブロック、６７はフィルター、６３はパワーアンプである。図６（B）は、図６（A）の送信器ブロックダイアグラムに６１で示す、ミキサー６９の発信回路ブロック（PLL（Phase Locked Loop）回路６６およびVCO（Voltage Control Oscillator）回路６４）を構成するSi系CMOSデバイスの拡大断面図である。また、図６（C）は、図６（A）に示すパワーアンプ６３に用いられる本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としてのHEMTの拡大断面図である。尚、図６（B）および図６（C）に示す６５は、同じP型Si基板の基板表面を示している。
【００８５】
CMOS自身の特性は、窒化物系III−Ｖ族化合物半導体の成長が容易なSiの（111）面上に作製するよりも、Siの（100）面に作製するほうが優れていることが明らかとなっている。そして、Si基板の（100）面を用いて窒化物系III−Ｖ族化合物半導体を生成すると、図６（A）、（B）および（C）に示すように、CMOS等のSiデバイスと本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を用いたHEMTを同一基板上に形成することができて、Siデバイスと本発明を用いたHEMTとの集積化を実現できる。
【００８６】
（第３参考例）
図７は、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としての光デバイスと電子デバイスを集積化したユニットの斜視図である。図７に示すように、このユニットは、Si基板７０の図７における右方に形成された光導波路７１,７１,７１と、図７における左方に形成されたSiフォトディテクタ７４,７４,７４と備えている。上記光導波路７１,７１,７１は、Si基板７０上にアモルファスの第１バッファ層と単結晶の第２バッファ層を順次形成した後、上記第２バッファ層の上方に形成される略単結晶の窒化物系III−Ｖ族化合物半導体層に形成されている。上記本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置と、Siフォトディテクタ７４,７４,７４とは、共通のSi基板７０の（100）面上に形成されて組み合わされている。
【００８７】
上記Siフォトディテクタ７４,７４,７４は、Siフォトダイオード７２,７２,７２とSiトランジスタ７３,７３,７３とを備えている。Si基板上に多結晶の光導波路を作製することは簡単であるが、Si基板上に光の伝達損失を減少させる作用効果を有する単結晶の光導波路を作製することは容易ではない。しかしながら、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いれば、Si基板の上方に単結晶の窒化物系III−Ｖ族化合物半導体層を形成できるので、Si基板の上方に容易く単結晶の光導波路を作製できて、Si基板上に多結晶の光導波路を形成したときよりも光の伝達損失を低減できる。このように、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いれば単結晶の光導波路を作製することができるので、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置を備えた高品質の電子デバイスと光デバイスとの集積化を実現できる。
【００８８】
（第４参考例）
図８に、本発明の製造方法で製造された窒化物系III−Ｖ族化合物半導体装置としてのLED（例えば、白色LED）８１と、LED８１を駆動する電子デバイスである駆動回路８２とを示す。上記LED８１と、駆動回路８２とは、共通のSi基板の（100）面上に形成されている。図８には、LED８１を配列したLEDアレイが示されている。図８に示したLED８１と駆動回路８２との組み合わせを、液晶ディスプレー等のバックライト等に用いることができる。
【００８９】
【発明の効果】
以上より明らかなように、本発明の一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を成長させる第１バッファ層成長工程を備えるので、この第１バッファ層成長工程で形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、Si基板の立方晶の性質を遮断できる。したがって、上記第１バッファ層成長工程の後に行われる第２バッファ層成長工程で、上記第１バッファ層上に形成される窒化物系III−Ｖ族化合物半導体に、Si基板の立方晶の性質が波及するのを防止できて、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができる。したがって、この純度が高い単結晶の第２バッファ層の上方に形成される層の結晶性を良好なものにすることができる。
【００９０】
また、参考例の窒化物系III−Ｖ族化合物半導体装置によれば、Si基板上に形成されたアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層で、上記窒化物系III−Ｖ族化合物半導体からなる第２バッファ層にSi基板の立方晶の性質が波及するのを防止できて、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができる。また、上記第２バッファ層を構成する窒化物系III−Ｖ族化合物半導体の結晶を純度が高い単結晶にすることができるので、上記第２バッファ層上に作製されるヘテロ構造の電気的特性を優れたものにすることができて、窒化物系III−Ｖ族化合物半導体装置の電気的特性を、優れたものにすることができる。
【図面の簡単な説明】
【図１】 図１（Ａ）は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第１バッファ層成長工程を示す図であり、図１（Ｂ）は、本発明の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の第２バッファ層成長工程を示す図である。
【図２】 図２（Ａ）は、参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて、Si基板にアモルファスのAlN層を介してAlN層を成長させた場合のAlN層のX線φスキャンのφとX線回折強度の関係を示す図であり、図２（Ｂ）は、Si基板にAlN層を直接成長させた場合のAlN層のX線φスキャンのφとX線回折強度の関係である。
【図３】 本発明の第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部を示す図である。
【図４】 Si基板にアモルファスのAlN層を介してAlN層を成長させた場合、および、Si基板にAlN層を直接成長した場合における、シートキャリア濃度とヘテロ構造の移動度との関係を示す図である。
【図５】 第１実施形態の製造方法による窒化物系III−Ｖ族化合物半導体装置の要部と同一構造の窒化物系III−Ｖ族化合物半導体装置の要部を有する本発明のHFETを示す図である。
【図６】 図６（A）は、送信器ブロックダイアグラムであり、図６（B）は、図６（A）の送信器の一部分であるSi系CMOSデバイスの拡大図である。また、図６（C）は、図６（A）の送信器の一部分であるHEMTの拡大図である。
【図７】 参考例の窒化物系III−Ｖ族化合物半導体装置を用いた光導波路と、Siフォトディテクタ・Siトランジスタとを、同一のSi基板上に形成して組み合わせた状態を示す図である。
【図８】 参考例の窒化物系III−Ｖ族化合物半導体装置を用いたLEDと、Si駆動回路とを、同一のSi基板上に形成して組み合わせた状態を示す図である。
【符号の説明】
１,３１,５１,６５,７０ Si基板
２,３２,５２ 第１バッファ層
３,３３,５３ 第２バッファ層
３４,５４ GaN層
３５,５５ AlGaN層
５６ Hfソース／ドレイン電極
５７ Pdゲート電極
６３ パワーアンプ
６５ HEMT
７１ 光導波路
８１ LED
Claims (4)
- Si基板上にアモルファスの窒化物系III−Ｖ族化合物半導体からなる第１バッファ層を50℃以上300℃以下の温度で成長させる第１バッファ層成長工程と、
上記第１バッファ層上に単結晶の窒化物系III−Ｖ族化合物半導体からなる第２バッファ層を成長させる第２バッファ層成長工程と、
上記第２バッファ層上にヘテロ構造を作製するヘテロ構造作製工程と
を有し、
上記第２バッファ層以降の層を、アンモニアを用いた分子線エピタキシー法を用いて成長させることを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。 - 請求項１に記載の窒化物系III−Ｖ族化合物半導体装置の製造方法において、上記第１バッファ層成長工程では、上記Si基板の（100）面に上記第１バッファ層を成長させることを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。
- 請求項１に記載の窒化物系III−Ｖ族化合物半導体装置の製造方法において、上記第１バッファ層成長工程では、層厚が5nm以上50nm以下の第１バッファ層を成長させることを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。
- 請求項１に記載の窒化物系III−Ｖ族化合物半導体装置の製造方法において、上記第１バッファ層成長工程では、プラズマ励起した窒素を使用する分子線エピタキシー法を用いて、上記第1バッファ層を成長させることを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018446A JP4375972B2 (ja) | 2003-01-28 | 2003-01-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018446A JP4375972B2 (ja) | 2003-01-28 | 2003-01-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235193A JP2004235193A (ja) | 2004-08-19 |
| JP4375972B2 true JP4375972B2 (ja) | 2009-12-02 |
Family
ID=32948571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003018446A Expired - Fee Related JP4375972B2 (ja) | 2003-01-28 | 2003-01-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4375972B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544628B2 (ja) * | 2005-03-28 | 2010-09-15 | 独立行政法人理化学研究所 | 窒化物半導体の製造方法 |
| US7226850B2 (en) * | 2005-05-19 | 2007-06-05 | Raytheon Company | Gallium nitride high electron mobility transistor structure |
| US8614129B2 (en) | 2005-09-30 | 2013-12-24 | International Rectifier Corporation | Method for fabricating a semiconductor device |
| RU2326993C2 (ru) | 2006-07-25 | 2008-06-20 | Самсунг Электро-Меканикс Ко., Лтд. | Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления |
| JP5412093B2 (ja) * | 2008-11-20 | 2014-02-12 | サンケン電気株式会社 | 半導体ウェハ製造方法及び半導体装置製造方法 |
| DE102009047881B4 (de) * | 2009-09-30 | 2022-03-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur |
| JP5343910B2 (ja) * | 2010-04-09 | 2013-11-13 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| JP5903818B2 (ja) * | 2011-09-26 | 2016-04-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5179635B1 (ja) * | 2011-09-26 | 2013-04-10 | シャープ株式会社 | 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 |
| JP2014022564A (ja) * | 2012-07-18 | 2014-02-03 | Asahi Kasei Corp | 化合物半導体基板及びその製造方法 |
-
2003
- 2003-01-28 JP JP2003018446A patent/JP4375972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004235193A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7566580B2 (en) | Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition | |
| US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
| JP2009507362A (ja) | ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 | |
| US8791504B2 (en) | Substrate breakdown voltage improvement for group III-nitride on a silicon substrate | |
| US8772831B2 (en) | III-nitride growth method on silicon substrate | |
| US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
| CN104518062B (zh) | 制造半导体发光器件的方法 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
| KR20100024899A (ko) | 질화물계 반도체 광소자를 제조하는 방법, 및 에피택셜 웨이퍼를 제조하는 방법 | |
| JP2007112633A (ja) | 窒化物半導体ウェーハ及び窒化物半導体素子 | |
| JP4375972B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| KR100682272B1 (ko) | 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 | |
| JP3753068B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JPH09249499A (ja) | Ｉｉｉ族窒化物半導体のエピタキシャル成長方法 | |
| JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| WO2012137309A1 (ja) | 窒化物電子デバイスを作製する方法 | |
| JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 | |
| KR20090053549A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| KR100773559B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20020155649A1 (en) | Method for fabricating a nitride film | |
| JP2006196557A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
| Jasinski | Classic and novel methods of dislocation reduction in heteroepitaxial nitride layers | |
| JP5705179B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |