JP2009073734A - 高い抵抗率の炭化ケイ素単結晶 - Google Patents

高い抵抗率の炭化ケイ素単結晶 Download PDF

Info

Publication number
JP2009073734A
JP2009073734A JP2008256303A JP2008256303A JP2009073734A JP 2009073734 A JP2009073734 A JP 2009073734A JP 2008256303 A JP2008256303 A JP 2008256303A JP 2008256303 A JP2008256303 A JP 2008256303A JP 2009073734 A JP2009073734 A JP 2009073734A
Authority
JP
Japan
Prior art keywords
deep
crystal
concentration
impurity
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008256303A
Other languages
English (en)
Other versions
JP4954959B2 (ja
Inventor
Alexandre Ellison
アレクサンダー エリソン
Tien Son Nguyen
ニュエン ティエン ソン
Bjoern Magnusson
ビヨルン マグヌッソン
Erik Janzen
エリック ヤンセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Silicon Carbide AB
Original Assignee
Norstel AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Norstel AB filed Critical Norstel AB
Publication of JP2009073734A publication Critical patent/JP2009073734A/ja
Application granted granted Critical
Publication of JP4954959B2 publication Critical patent/JP4954959B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】例えば高周波数装置のような後続する装置製造に適する電気特性と構造性質を有する高い抵抗率の炭化ケイ素基板を提供する。
【解決手段】高い抵抗率の炭化ケイ素の単結晶を製造する方法であって、ケイ素原子を含むガスの流れを囲いに導入し、炭素原子を含むガスの流れを前記囲いに導入し、炭化ケイ素の種結晶を含む前記囲いを1900℃よりも高温に加熱するに際し、前記種結晶の温度が、加熱された前記囲いに導入された前記ケイ素および炭素原子を含むガスの分圧下において前記種結晶が分解する温度よりも低くなるようにし、前記ケイ素および炭素原子を含むガスの流れおよび前記1900℃よりも高い温度を、バルク結晶を成長するに十分な時間維持し、前記バルク結晶の成長の間に、少なくとも一つの深い不純物を前記結晶に導入して少なくとも一つの深い内因性欠陥の形成を促し、これにより高い抵抗率の前記結晶を得る。
【選択図】図2

Description

本発明は、MESFETのような高周波数の半導体装置を加工するための基板が作られる、高抵抗率の炭化ケイ素の単結晶に関する。高抵抗率基板の構成は、装置の機能を低下させるトラッピング効果がなくなるように選択される。本発明は、加工される前に高抵抗率を有し、1500℃よりも高い温度での加熱を含む加工ステップの後で高抵抗率を維持できる炭化ケイ素基板にも関する。
半絶縁性の、又は高抵抗率の炭化ケイ素(SiC)基板が、SiCの製造及びRFロスの低いIII-N電力マイクロ波装置のために求められている。GaAS及びSiLDMOS技術の出力密度を超える出力密度を有するSiC装置が実現されているが、マイクロ波技術に基づいたSiCのフルポテンシャルを理解するために対処すべき問題も多数ある。例えば、半絶縁性基板に存在する電気的にアクティブな欠陥が、装置にバックゲーティング効果(backgating effects)としても知られる寄生トラッピング効果を引き起こすことにより、高周波数のSiC装置の特性に影響を及ぼす。半絶縁性SiC基板は、導電基板よりも高いミクロパイプ密度を有し、比較的低い結晶成長の収量に損害を受ける傾向もある。
従来技術では、本質的に、高抵抗率(ρ≧10Ωcm)のSiC結晶を作る二つの方法が開示されている。特許文献1に記述された第一の方法では、炭化ケイ素に、重金属あるいはバナジウムのような遷移金属を、又は遷移金属と水素、塩素及びフッ素のような電気的に不活性な不純物との組み合わせをドーピングして結晶を成長させる間に、深い準位が導入される。開示された発明では、不活性な不純物が浅いドナーとアクセプタの濃度を中和することが提案されている。
特許文献2に記述された第二の方法では、内因性の点欠陥が、炭化ケイ素の成長の間に、際立ったタイプの浅いアクセプタドーパント又はドナードーパントを補償するために導入される。ここで、それらが炭化ケイ素結晶の電気特性に影響を及ぼさないように、重金属や遷移要素ドーパントの濃度はできるだけ低く保たれる。例えば特許文献2では、浅い窒素ドーパントに対して5×1016cm−3の濃度が、バナジウム遷移金属に対して1014cm−3より低いか、分析測定の検出限界より低い濃度が引用されている。
バナジウムの添加によって半絶縁性炭化ケイ素結晶を作ることは、ある実用的な状況では、結晶の質の悪化や低い加工収量のような有害な副作用をもたらし得るということが非常によく証明されている。例えば、結晶に取り入れられるバナジウム濃度が高すぎて、SiCのバナジウムの溶解限度(3-5×1017cm−3、非特許文献1参照)を超える場合、付加的なミクロパイプ欠陥と多量のバナジウム沈殿物が創出される(非特許文献2及び非特許文献3参照)。
バナジウムのような遷移金属の高濃度ドーピングに関連する複雑化は、浅いドナー又はアクセプタによって結晶に導入された自由キャリアを補償するために深い準位として、点欠陥、又は「内因性欠陥」の使用を導入する特許文献2で克服される。
空格子点欠陥、アンチサイト欠陥、及び格子間欠陥のような多数の負の点欠陥が結晶に存在し得る。炭化ケイ素化合物半導体では、ケイ素空格子点(VSi)(完全な結晶格子のSiサイトにSi原子が存在しないこと)と、同様に炭素空格子点(V)の両方が生じる。二つのアンチサイト欠陥、つまりSi原子を結晶格子のCサイトに組み込むことから生じるケイ素アンチサイト(Si)と、炭素アンチサイト(CSi)が可能である。同様に二つの格子間欠陥、ISiとIが、ケイ素原子又は炭素原子のどちらかを格子サイトから二つ又はそれ以上の完全な格子サイトの間の位置に置き間違えることから生じ得る。対、つまりこれら内因性欠陥の錯体と沈殿物も形成される。しかしながら、その方法によって内因性欠陥の固有なタイプの形成が結晶成長プロセス自体において高められたり抑えられたりすることは、今のところ実質的に明らかではない。
しかしながら、ある内因性欠陥は熱に不安定であり、半絶縁性炭化ケイ素基板で用いられる場合、基板の抵抗率はある条件下では十分に制御されない。例えば、炭化ケイ素結晶が十分に長い高温処理の影響を受けるとき、ケイ素空格子点がアニールされることが報告されている。
開示された発明の好ましい実施形態と異なる構成で成長した結晶から準備された半絶縁性炭化ケイ素基板で作られたショットキーゲート電界効果トランジスタ(MESFET)では、これら基板に存在するトラップにより、MESFETのドレイン−ソース電流の崩壊が引き起こされる。この電流の崩壊は、例えば、高いドレイン−ソース電圧の適用後に見られ、熱又は光源を装置に適用することで逆行させられる。それで、トラップされたキャリアは開放される(図15a)。この効果は装置の特性を悪化させるので、装置は不安定になり、設計された能力よりも低い電力操作能力を有することになる。ドレイン電流の崩壊は、GaN MESFETとAlGaN/GaN HEMTにおいても起きており、望まれていない定常状態の現象と過渡現象がGaAs RF装置において広く研究されている。特に、EL2のアンチサイトの深いドナーや、Crの深いアクセプタのような半絶縁性GaAs基板に存在するトラップは、複合装置の特性に影響を及ぼすことが示されている。
US5611955 US6218680B1 Jenny J.R.氏等、応用物理学、Lett 68(14)、1963ページ(1996年) Balakrishna V.氏等、Mat. Res. Soc. Symp. 572、245ページ(1999年) Bickermann M.氏等、J. Cryst. Growth 233、211ページ(2001年) Son N.T.氏等、「Silicon antisite in 4H-SiC」、物理学、Rev. Lett.87(2001年)、045502 Son N.T.氏等、「Carbon vacancy-related defect in 4H and 6H SiC」、物理学、Rev. B63 (2001年)、R201201 Torpo氏等、J. of Physics: Condens. Matter 13 p. 6203 (2001年) Dalibor T.氏等、物理学、Stat. Sol. (a) 162、p.199 (1997)
本発明の目的は、例えば高周波数装置に基づく窒化物やSiCのような、後続する装置製造に適する構造の質と電気特性を有する、抵抗率の高い炭化ケイ素基板を提供することである。それで装置は安定した線形特性を示す。
本発明の別な目的は、低い構造欠陥密度と、実質的に制御された均一な放射状の抵抗率の分布とを有する、抵抗率の高い炭化ケイ素基板を提供することである。
本発明のさらなる別の目的は、炭化ケイ素のエピタキシャル成長の際に用いられる1500℃〜1700℃のような高い温度で基板を加熱することを含む様々な加工ステップの後、室温で10Ωcmよりも低くならない抵抗率を有する炭化ケイ素基板を提供することである。
本発明のさらなる別の目的は、成長プロセスの際に結晶に導入された電気的にアクティブな内因性欠陥のタイプを制御することによって、基板の抵抗率を再現可能に制御するための方法を提供することである。
これらの目的は、内因性の性質の深い準位と外因性の性質の深い準位との適切な組み合わせを含む、高い抵抗率の炭化ケイ素結晶によって実現される。空格子点やアンチサイトのような内因性欠陥と、ドーパントのような外因性欠陥との組み合わせが調節され、それで外因性欠陥の電気的振る舞い(アクセプタ又はドナーのどちらか)が、半導体のフェルミ準位の位置を制御するのに望ましい内因性欠陥の電気的振る舞い(それぞれ、ドナー又はアクセプタ)と反対になる。
高い抵抗率の炭化ケイ素基板を提供するために、窒素ドナーの濃度は1016cm−3よりも低く保たれるのが好ましく、結晶は、好ましくは5×1015cm−3よりも低い濃度でチタンのような深いアクセプタをドーピングされる。それで、例えば炭素空格子点の深いドナーのような内因性欠陥が、深いアクセプタ及び浅いアクセプタを補償するために結晶に導入される。
しばしばバナジウムをドープした基板に存在する比較的高いミクロパイプ密度と、SiC MESFETにおけるドレイン電流崩壊に関連するトラップの存在により、有害なトラップの濃度を最小化する制御された構成の高抵抗率基板の発展が促される。
これには、純粋な成長環境を用いる結晶成長プロセスが必要である。高温化学蒸着(HTCVD)技術において、望ましくない不純物の取入れを減らすために、又は以下で示すように、特定の外因性欠陥と内因性欠陥の取入れを促進するために、ガス層の成分が制御される。ここでは原料物質が純化されたガスプリカーサー(gas precursor)からインサイチュ合成(in-situ synthesized)される。同時に、結晶の抵抗率をマイクロ波装置の使用に役立つ値に維持するのに必要なメカニズムを提供するために、結晶の成分を制御する必要がある。
炭化ケイ素や、ガリウム・ヒ素のような技術的に重要な他の半導体に当てはまる高抵抗率の結晶を成長させる基本的な方法について、以下に概略を述べる。先ず、特許文献1の従来技術においてそれを示す。
この記述では、ドナー準位とアクセプタ準位の用語を半導体物理学で一般に定められるように用いる。ドナーD準位は、電子で満たされる場合は中性の電荷状態Dを有し、イオン化される場合は正の電荷状態Dを有する。数1により、半導体に意図的に又はそうでなく導入される浅いドナーSDが、室温で実質的な量の自由キャリア(電子)を伝導帯に放つ。
Figure 2009073734
逆に数2により、浅いアクセプタSAは、電子で満たされる場合は中性の電荷状態SAを有し、イオン化される場合は負の電荷状態SAを有し、自由キャリア(ホール)を作る。
Figure 2009073734
このような浅い準位は、制限されずに窒素不純物と、アルミニウム不純物又はホウ素不純物とによって炭化ケイ素に導入される。
半導体の深い準位は一般的にその帯(バンド)からさらに離れた準位を示し、従って2、3桁小さい数の自由キャリアを創出できるだけである。代わりに、それらの電荷状態に依存して、それらは両方のタイプの自由キャリアを捕獲できる。例えば、数3により、中性の深いドナーDDはホールを捕らえたり、電子を放出したりできる。
Figure 2009073734
逆に、数4により、中性の又は負に帯電した深いアクセプタは、効率的な自由電子トラップ又は自由ホールの小さな原料(source)として働く。
Figure 2009073734
技術的な理由のため、浅い準位が結晶成長プロセスの間にある程度導入されるのを完全に防ぐことは実際には難しい。炭化ケイ素単結晶の成長の技術に精通している者にとって、窒素が成長環境から削除することの困難な不純物であることは良く知られている。化学蒸着法(CVD)のような現在用いられている最も純粋な成長技術においてさえ、1013cm−3に近い又はこれを上回る窒素濃度が、今のところ避けられない。2000℃を上回る温度が興味深い成長率を経済的に得るために用いられる結晶成長プロセスでは、高温にさらされた固体部分から窒素を抜くことは、CVDで用いられる比較的低温の場合よりもずっと効率的である。例えば、炭化ケイ素結晶の成長で一般的に用いられる物質の一つであるハロゲン精製グラファイト(halogen purified graphite)でさえ、窒素はおよそ1018cm−3に上る濃度で存在し得る。炭化ケイ素の結晶成長のために用いられる物理的気相輸送(PVT)法や昇華法では、固体の炭化ケイ素の原料物質は窒素の原料でもある。CVDでさえ、1018cm−3の成長した炭化ケイ素パウダーの窒素濃度が報告されている。
図1に示されるように、バナジウムのような深い準位は、際立った浅い準位を補償するために用いられている。例えば、浅い窒素(図1では矢印(1))によって創出される電子は、(意図的に又は意図せず)過度の浅いアクセプタによって補償される。それで全ての電子が、アクセプタによって導入されたホールと再結合する(2)。アクセプタがアルミニウムのような浅い性格を有する場合、結晶の抵抗率は低く、関係式ρ=1/(α・h・e・μ)で、数5のホールの濃度によって制御される。ここで、αは浅いアクセプタのエネルギー位置を表す熱活性化係数であり、μはホールの移動度である。
Figure 2009073734
結晶を半絶縁性にするために、バナジウム(D/D=V5+/V4+)準位のような深いドナー準位が、全ての自由ホールを過補償する(overcompensate)ために十分な濃度で導入される必要がある(3)。技術的に利益のある高い抵抗率を得るために、深いドナーの濃度NDDは数6を満たすように設定される。
Figure 2009073734
それでフェルミ準位がその深いドナー準位で固定される。イオン化したドナーの濃度(NDD+=NSA−−NSD+)は電子トラップとして働き、残りの中性のドナーの濃度(NDD0=NDD−NDD+>0)はホールトラップとして働く。
この方法は以下の3つのルールによって要約される。
1) 結晶は、できるだけ低い残留の浅いドナー(NSD)又は浅いアクセプタ(NSA)の濃度によって、できるだけ純粋にされる。
2) 際立った浅いドーパントから発生する自由キャリアを捕らえるために、深い準位が結晶中に存在する必要がある。深い準位は、自由キャリアが電子の場合(NSD>NSA)はアクセプタとして、残留の自由キャリアがホールの場合(NSA>NSD)はドナーとして働く。
3) 均一な高い抵抗率の結晶を得るために、アクティブな深い準位の密度が、結晶中の浅い準位によってセットされた残留ドーピングを超えるようにする。
望ましくないが、結晶の質とプロセス収量に最適なより高い濃度を有するバナジウムを導入する必要が、これらルールによって設定される。従来技術の場合のように、PVT技術で成長した純粋な結晶の残留ドーピングは、一般的に5×1016〜1017cm−13の範囲の窒素濃度を有するn型である。これら浅いドナーは、[Al]>[N]で、アルミニウムによって補償される。今度はホールは、[V]>[Al]−[N]で、バナジウムドーピングによって導入された深いドナー準位によって過補償される。
内因性欠陥だけが用いられる時は、それら濃度は結晶中に存在する浅いドナー及びアクセプタの正味の差を超えなければならない。しかしながら、この条件が十分でない場合が実際にある。内因性欠陥の電気的性質(深いアクセプタ又は深いドナーのどちらか)を結晶成長プロセスの際に制御できない場合、内因性欠陥がアニールの際に安定する高い抵抗率を達成することができない状況が発生する。例えば、深いドナーの内因性欠陥は、浅いドナー濃度が浅いアクセプタ濃度を超える結晶を補償できず、上で述べた第二のルールは満たされない。従って、結晶の抵抗率は浅いドナー濃度及び浅いアクセプタ濃度の正味の差によって制御され、内因性のドナーの欠陥は電気的特性に影響を及ぼさない。
本発明の目的は、高い周波数装置を製造するのに必要な要件に合う特性を有する半絶縁性の炭化ケイ素結晶を製造するために用いる構成を提供することである。以下に述べる構成によって、半絶縁性の炭化ケイ素基板の製造が可能になる。この基板には、例えば、CVDによるアクティブなMESFET構造のエピタキシャル析出のような装置製造に必要な加工ステップ後に高い抵抗率が残る。このような基板の構成が、MESFET装置の操作の間に導入される自由キャリアのトラッピング効果を防ぐことも示す。本発明により、従来技術の半絶縁性の炭化ケイ素で加工された装置よりも高い電流で装置を操作することができ、それにより装置からより高い電気出力を引き出すことが可能である。
そして、本発明による方法は、高い抵抗率の炭化ケイ素の単結晶を製造する方法であって、ケイ素原子を含むガスの流れを囲いに導入し、炭素原子を含むガスの流れを前記囲いに導入し、炭化ケイ素の種結晶を含む前記囲いを1900℃よりも高温に加熱するに際し、前記種結晶の温度が、加熱された前記囲いに導入された前記ケイ素および炭素原子を含むガスの分圧下において前記種結晶が分解する温度よりも低くなるようにし、前記ケイ素および炭素原子を含むガスの流れおよび前記1900℃よりも高い温度を、バルク結晶を成長するに十分な時間維持し、前記バルク結晶の成長の間に、少なくとも一つの深い不純物を前記結晶に導入して少なくとも一つの深い内因性欠陥の形成を促し、これにより高い抵抗率の前記結晶を得ることを特徴とするものである。
また、本発明の別の態様による半絶縁性の炭化ケイ素単結晶は、25℃で少なくとも10Ωcmの抵抗率を有する半絶縁性の炭化ケイ素単結晶において、少なくとも一つの深い不純物と、少なくとも一つの深い内因性欠陥とを有し、前記少なくとも一つの深い不純物の濃度は、浅いドナーか浅いアクセプタのいずれかを補償することにより結晶の抵抗率に影響を与えるに十分であり、前記深い不純物の濃度は、前記深い内因性欠陥の濃度よりも低いことを特徴とする。
好ましい態様においては、前記少なくとも一つの深い内因性欠陥が深いドナー準位を有し、前記遷移金属不純物の少なくとも一つが深いアクセプタ準位を有する。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、バンドギャップの上半分に位置する少なくとも一つの準位を有する。
また、好ましい態様においては、少なくとも二つの深い不純物を有し、ここで二つの深い不純物がチタンおよびホウ素である。
また、好ましい態様においては、前記少なくとも一つの深い不純物がチタンである。
また、好ましい態様においては、前記少なくとも一つの深い不純物がホウ素である。
また、好ましい態様においては、前記少なくとも一つの深い内因性欠陥が炭素空格子点か、炭素サイトに関連する単一のまたは複合の内因性欠陥である。
また、好ましい態様においては、前記少なくとも一つの深い内因性欠陥が、IIIB、IVB、VB、VIB、VIIBまたはIIIA族から選択される。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、Sc、Ti、Nb、Cr、Mo、W、Mn、Fe、Co、NiまたはGaのいずれかである。
また、好ましい態様においては、前記少なくとも一つの深い内因性欠陥が深いアクセプタ準位を有し、であり、前記少なくとも一つの深い不純物が深いドナー準位を有する。
また、好ましい態様においては、前記少なくとも一つの深い内因性欠陥が、ケイ素空格子点である。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、半導体のバンドギャップの下半分に位置する少なくとも一つの準位を有する。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、IIIB、IVB、VB、VIB、VIIBまたはVA族から選択された遷移金属である。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、Ta、ZnまたはMoのいずれかである。
また、好ましい態様においては、前記少なくとも一つの深い不純物の濃度が、1016cm−3よりも小さい。
また、好ましい態様においては、前記少なくとも一つの深い不純物の濃度が、5×1015cm−3よりも小さい。
また、好ましい態様においては、前記少なくとも一つの深い不純物の濃度が、結晶中の前記抵抗率の均一な分布をもたらすのに十分である。
また、好ましい態様においては、結晶のポリタイプが、4H、6H、15Rおよび3Cからなる群から選択される。
また、好ましい態様においては、前記少なくとも一つの深い不純物が、結晶成長プロセスの間に結晶に導入される。
また、好ましい態様においては、1700℃に上る温度で前記結晶をアニールした後、25℃で測定された前記抵抗率が実質的に減少しない。
また、好ましい態様においては、1700℃に上る温度で前記結晶をアニールした後、前記抵抗率の活性化エネルギーが実質的に変化しないままである。
半絶縁性結晶の構成の記述は、炭化ケイ素結晶の4Hポリタイプ又は格子のバリエーションのために示されているが、その方法は、例えば6H、15R又は3Cのような他のポリタイプの高い抵抗率の結晶を成長させるためにも用いられる。その方法は、結晶格子のc-軸に沿って又はc-軸の近くで成長した結晶のために示されている。しかしながら、それは、例えば
Figure 2009073734
又は
Figure 2009073734
方向のような、いわゆるa-方向のような他の方向に沿って成長した結晶のためにも用いられる。
本発明は、制御された量の電気的にアクティブな深い不純物によって導入された深い準位の使用により特徴付けられ、それである内因性の深い準位が結晶の抵抗率を制御するために選択される。
先に記述したトラッピング効果により本発明に従って準備された炭化ケイ素結晶で加工された装置の性能の悪化を防ぐために、成長した結晶における浅いドナー及び/又は浅いアクセプタの濃度が必要なだけ低く、好ましくは1×1016cm−3よりも低く保たれる。浅いドーパントという用語はここでは、不純物の形で(すなわち、Si原子やC原子ではない)、又は内因性欠陥によりあるいは転位や積層欠陥のような結晶欠陥により創出された浅い準位のような電気的にアクティブな欠陥の形で、成長プロセスの間に意図的に又はそうでなく導入されるドーパントを含む。さらに、不純物の形で意図的に又はそうでなく導入される深いドナー準位及び深いアクセプタ準位の濃度もそれぞれ、1017cm−3よりも低く保たれる。本発明の好ましい実施形態に従えば、遷移金属のような不純物の形で意図的に導入された深い準位の濃度は、5×1015cm−3よりも低く保たれる。
図4は、本発明に従って準備した高い抵抗率の4H炭化ケイ素結晶で測定された、電子常磁性共鳴(EPR)スペクトルを示す。スペクトルは、ホールを捕らえている正に帯電した二つの深いドナーの存在、つまり炭素空格子点(V )のEI5線とケイ素アンチサイト(Si )のEI6線を明確に示している。2本の線の相対的な強度は、V センターの濃度がSi センターの濃度よりも数倍大きいことを示している。図2のスペクトルは、大量の電子(〜2×1018cm−3)によって照射されている基準p型ドープSiC結晶([Al]〜1018cm−3)で測定される図3のEPRスペクトルと同じ構造を示している。照射されたp型結晶における炭素空格子点欠陥とケイ素アンチサイト欠陥を示す線が、高い抵抗率のas-grown結晶におけるそれよりも弱いという事実は、電子照射よりも、結晶成長の間に創出されたもっと低い濃度の深いドナーによって明白になる。
炭化ケイ素結晶のバンドギャップにおける深いドナーの位置は、光EPRとして知られる実験を実行することによって測定されている。この実験は、図3の基準p型照射済4H-SiC結晶について行われた。ここで、EI5線とEI6線の比較的高い強度により、as-grown結晶の測定よりも簡単でさらに信頼できる測定が可能になる。測定は、EI5線とEI6線がよく分離したWバンド周波数で実行された。分離したV 信号とSi 信号を有するスペクトルの例は、非特許文献4と非特許文献5に見出すことができる。図4は、励起光エネルギーが約1.47eVを超える時、炭素空格子点の線のEPR強度が減少することを示している。これは、数9によりセンターが電子によって徐々に満たされることを示す。
Figure 2009073734
励起光エネルギーが約1.8eVを超える時、線のEPR強度は再び増加する。これは、1.8eVより大きい時、センターがその正の電荷状態に戻っていることを、すなわち数10の逆反応に従って電子を放出することを示している。
Figure 2009073734
内因性欠陥を満たすために(〜1.47eV)及び空にするために(〜1.8eV)必要な二つの閾値エネルギーは、実験の実験誤差と小さいフランクコドンシフト内で、4H炭化ケイ素ポリタイプのバンドギャップ(3.26eV)になる。6Hポリタイプについて実行された同様の実験も、比較的小さな6H結晶構造のバンドギャップ(2.9eV)になる二つの閾値エネルギー(1.35eVと1.53eV)を有する同じ結果を示す。これらの結果により、価電子帯のエッジの上にある約1.47eVの4Hポリタイプのバンドギャップの下半分にある炭素空格子点のセンターを位置決めすることができる。中性(EPRで検出されない)であるか正に帯電しており、炭素空格子点の内因性欠陥は炭化ケイ素半導体の深いドナーとして識別される。ケイ素アンチサイトのセンターも深いドナーであるが、そのエネルギー準位はまだ明確には決定されていない。先に述べたように、その濃度は炭素空格子点の濃度よりも数倍小さいので、ケイ素アンチサイトの準位を正確に位置づけることも、本発明の目的のために重要ではない。
先に示した第二のルールを用いれば、その深い準位が浅い準位を補償する場合だけ、内因性欠陥や不純物によって導入される深い準位を含む炭化ケイ素結晶は半絶縁性になる。バンドエッジ近くのエネルギー領域におけるフォトルミネセンス測定により、窒素は常に本発明に従って準備された結晶にある程度取り入れられることが示される。しかしながら、窒素濃度が好ましくは低く保たれるように成長条件が調節される。図2に記述される結晶の成分を有する結晶について実行された二次イオン質量分析(SIMS)測定により、この種のSIMS測定の検出限界だった1016cm−3よりも少ない窒素濃度が示される。炭素空格子点とケイ素アンチサイトによって導入された深いドナーだけが存在する時、1016cm−3程低い窒素濃度を有する結晶は高い抵抗率ではない。中性の炭素空格子点は単独では、窒素によって導入された自由電子を捕らえられない。
アルミニウムの浅いアクセプタの導入によって欠損している成分が提供されるようである。この成分により、深い内因性のドナーは図1の関係式、数11を満たすことができる。
Figure 2009073734
しかしながら、この手順は、結晶に導入された浅いアクセプタの濃度を非常に正確に制御することが必要であることが知られている。深い内因性のas-grownドナーの濃度よりも大きい浅いアクセプタの導入によって、抵抗率をアルミニウム濃度で制御し、結晶をp型の伝導性にすることができる。
この困難を克服するために、本発明は、濃度NDAを有する電気的にアクティブな不純物によってもたらされる深いアクセプタ準位を導入する。ここで、関係式は数12であり、NSD=[N]、例えばNDA≧[Ti]、NDD≧[V]+[Si]によって満たされる。
Figure 2009073734
チタンのような遷移金属は、結晶の抵抗率を制御するために適切な不純物であることが知られている。また、チタンが存在する時、例えば炭素空格子点のような内因性欠陥は、図2に示されるEPRにおいて検出されることも知られている。
従って図6は、炭化ケイ素及びケイ素アンチサイトの深いドナーを含む結晶と、1016cm−3よりも低いがアルミニウム及びホウ素の濃度(この例では、どちらも5×1014cm−3よりも低い)より高いチタンの濃度のSIMSプロファイルを示す。本発明の構成の下で製造される結晶の高い抵抗率は、室温で1015Ωcmを上回ることが再現可能に確認されている。このような結晶から薄く切られ磨かれた基板のそれぞれ表面と裏面に加工された、二つのアニールした金属接触を用いる電気的な電流電圧測定は、10Ωcmから1011Ωcmを超えるまでの室温の抵抗率を示す。ホール測定(hall measurement)もこれら結晶の半絶縁性の性質を確認するために用いられている。電流電圧測定から抽出された抵抗率の温度依存性は、熱活性化エネルギーがこのような結晶では約1.4+/−0.1eVであることを示す(図7)。
この活性化エネルギーの値は実験誤差の範囲内であり、図4で決定される炭素空格子点欠陥の価電子帯の上のエネルギー位置と同じである。この結果により、深いアクセプタ不純物をドープした結晶の半絶縁性の性質を確認できる。ここで、フェルミ準位は深いドナーの内因性欠陥に固定されている。
第一の好ましい実施形態では、結晶に導入された深い準位のアクセプタの全濃度は、結晶の抵抗率を制御するために変えられる。この結晶は少なくとも、残留の深いホウ素(価電子帯の上の約600MeVのエネルギー準位)と、例えばチタンのような遷移金属によって導入される深いアクセプタとを有する。図8は、抵抗率と、このような複数の結晶におけるチタン及びホウ素の原子濃度の和との間の関係を示す。
チタンの深いアクセプタ不純物のために示されているが、抵抗率の制御は深いアクセプタとして働く適切なドーパントによっても実行される。先のEPR測定及びDLTS測定により、クロム(Cr)とタングステン(W)も深いアクセプタ準位を作る遷移金属であることが示されている。濃度と残留の浅いドーパントの電気的性質に依存して、スカンジウム(Sc)、酸素(O)、マグネシウム(Mg)及びモリブデン(Mo)も適切な候補であり、それらは浅いアクセプタ準位と深いアクセプタ準位を作ると報告されている。本発明に従えば、選択されたドーパントが深いアクセプタ準位を作るならば、例えばIIIB、IVB、VB、VIB、VIIB族の遷移元素から選択されたどんなドーパントでも、深い内因性のドナーと組み合わせて抵抗率を制御できる。
内因性欠陥を含む半絶縁性の炭化ケイ素結晶の抵抗率を比較的高い精度で制御することは、チタンが実質的に先の例と同じ条件下で成長した結晶に加えられない例でさらに示される。図9は、図2の結晶と同じ温度、同じ成長率、及び同じ入力ケイ素種の濃度で成長した4H炭化ケイ素結晶で測定されたEPRスペクトルを示す。従来技術に従う成長率と、原則的に結晶中で創出された内因性欠陥のタイプに影響を及ぼす文献に従う成長率が実質的に同じならば、このような結晶が炭素空格子点及びケイ素アンチサイトの深い準位の存在を示すことが期待される。しかしながら、これら二つの欠陥の正の電荷状態のサインは図9には無い。代わりに、図9のEPRスペクトルの比較的幅の広い線が、負の電荷状態にあるケイ素空格子点と認識される新しい欠陥を含む。この内因性欠陥は、図2で認識される二つの深いドナーとは反対に、数13によってアクセプタ(すなわち電子トラップ)の振る舞いをする。
Figure 2009073734
図10の赤外吸収スペクトルがこの結果を立証する。ここで、V1、V1’及びV2で表されたケイ素空格子点の特徴的な吸収線が、明らかに際立っている。この線がスペクトルを特徴付けるので、ケイ素空格子点はこの結晶中の特徴的な内因性の深い準位であるとも結論付けられる。
ケイ素空格子点に関連する欠陥の存在によって特徴付けられる結晶は、図2に記したタイプより高い純度を有する。図11は、図6で測定されたものと同じ不純物のSIMSプロファイルを示す。この測定から、この第二のタイプの結晶ではTi、Al及びV金属がおよそ一桁小さいことが、又は測定技術の検出限界であることが明らかである。しかしながら、ホウ素の濃度はほとんど同じであり、平均[B]は、図6の1.5×1014cm−3に代わりおよそ4×1014cm−3を有する。
このような結晶は、ケイ素空格子点の深いアクセプタ準位として高い抵抗率になり、十分な濃度においては残留の浅い窒素ドナーを補償すると期待される(図1)。しかしながら経験により、たとえこのような結晶が薄切りされ磨かれて基板になった後、室温で高い抵抗率になっても、CVDによるエピタキシャル成長で用いられるように、1600℃の温度でアニールした後、これら基板の抵抗率は減少することが示されている(図12)。アニール後の抵抗率の減少は、減少したケイ素空格子点の濃度によって説明され、窒素ドナー補償をより低くする。アニール後のケイ素空格子点サインの減少は、この結晶では図10の吸収測定によって確かに観測される。基板の抵抗率が室温で10Ωcmより大きいままである限り、アニール後の抵抗率の減少はある装置アプリケーションに受け入れられる。
しかしながら、1600℃でのアニール後の抵抗率の減少は、本発明の好ましい実施形態に従って準備された結晶では観測されていない。代わりに、抵抗率は変化しないままである(図7)。この赤外線領域のケイ素空格子点のサインと反対の振る舞いは、結晶中の望ましい内因性の深い準位の形成を安定化させるために、チタンのような深いアクセプタを加えることの有益な効果を強調する。それから、より良いMESFET装置の性能が、本発明の第一の好ましい実施形態に従って準備された炭化ケイ素結晶で加工された装置で測定されている。
第二の実施形態では、ホウ素の濃度をできるだけ低く一定に保つ一方で、チタンのような遷移金属によって結晶に導入された深いアクセプタ準位の濃度は、他の内因性欠陥を促進し、結晶の抵抗率を制御するために変えられる。以下の二つの図においてなされた実験では、深いチタンアクセプタへの影響を強調するために、装置アプリケーションに望ましいより高い濃度のチタンが用いられた。図13は、ホウ素濃度を一定に保つ一方で、増加したチタンの原子濃度で成長した4HSiC結晶の室温の抵抗率の増加を示す。図14は、9×1015cm−3のチタン濃度を有する結晶のEPRスペクトルにおいて、一つのラベルされたSI-4のような欠陥の存在を示す。次のことは特筆する価値がある。つまり、結晶成長の間にチタンの深い不純物の導入が無かったら、これら結晶は図14で観測される準位の代わりにSi空格子点の際立った深い準位を有していただろう。
従って、チタンのような深い不純物を意図的に導入することにより、ある内因性欠陥(例えば、炭素空格子点)の形成が促進されることが実験的に分かっている。従って結晶成長の際に同時ドーピング(co-doping)することは、どのタイプの内因性の深い準位が結晶中でアクティブになるかを制御し、それによってその抵抗率を制御するための効率的で簡単な手段のようである。
著者はどんな理論にも拘束されたくないが、チタンのような深いアクセプタ不純物を同時ドープされた結晶における様々な内因性欠陥の存在の変化は、結晶成長プロセスの間のこれら不純物の影響によって説明される。先に述べたように、温度や成長率のような成長条件は、図2、9、14で特徴付けられる結晶では実質的に同じである。これは、非特許文献6により4Hポリタイプで実行された理論値に一致する。この理論値は、約8eVと見積もられる比較的高いエネルギーを必要とするケイ素空格子点を除いて、内因性欠陥の形成エネルギーが全ての欠陥で3〜4eVであることを予測する。従ってケイ素空格子点を含む結晶も、少なくともそれらの中性の電荷状態では、例えば炭素空格子点とケイ素アンチサイトのような他の内因性欠陥を含む。しかしながら図9によって、これらの二つの内因性欠陥は、濃度の低すぎるチタンで成長した結晶では正の電荷状態で存在しないことが示される。上で引用した理論の研究によっても、(いわゆる炭素のケイ素に対する比に関連する)成長プロセス化学量論だけが、様々な内因性欠陥の形成エネルギーに少し影響することが示唆される。これは、本発明の実験結果と一致する。
チタンが結晶格子のケイ素サイトと置き換わることが知られている。これにより、チタンが存在する成長条件下では、ケイ素空格子点は好ましくないことが説明される。
先のDLTS測定によって、チタンが、4Hポリタイプの伝導帯の下の約0.13〜0.17eVに位置する電子トラップ(深いアクセプタ)として働く少なくとも二つの準位を作り出すことも確認された(非特許文献7参照)。従って、チタンは窒素のような浅いドナーによって創出された電子のために非常に効率的なトラップとして働く。
それがフェルミ準位の位置を制御し、電子トラップ及びホールトラップとして働く結晶
中のV /V の深いドナーの正の電荷状態の存在が、ホールを創出できる深いアクセプタ準位もこのような結晶のチタンの存在に関連することを示唆する。この深いアクセプタ不純物に関連する準位は、炭素空格子点によって過補償される(図16の矢印(4))少量のホールを創出できる(図16の矢印(3))。
高い抵抗率の4H炭化ケイ素結晶を作るためのチタンの効率的な性質はさらに、窒素濃度が非常に低い場合でも、どんな窒素ドナーによって創出された電子も捕らえるために伝導帯の下のチタン準位の高い効率によって正当化される。この電子捕捉プロセスの効率のために、小さいチタン濃度だけが結晶を半絶縁性にするために必要である。さらには、結晶の体積中に窒素濃度が均一に分布していない場合、ある領域では、チタン濃度が局所的に窒素濃度を超える。このような領域では、アルミニウムのような浅いアクセプタとは異なり、チタンのような深いアクセプタはほんの少量のホールを創出する。このような深いアクセプタが存在する場合、フェルミ準位は内因性の深いドナー準位に固定されたままであり、抵抗率は比較的低い残留の窒素濃度を有する領域では局所的に減少しない。これにより、放射状の均一の高い抵抗率を有する基板が準備される結晶の成長が可能になる。
半導体結晶を半絶縁性にするための従来技術の補償メカニズムの例に対するエネルギー帯モデルを示す図である。ここで、浅いドナーSDが、深いドナーDDによって過補償される浅いアクセプタSAによって補償される。 室温でρ>10Ωcmを有する4H−SiC結晶のXバンド周波数で、77Kで測定されたEPRスペクトルを示す図である。スペクトルは正電荷状態の二つの内因性欠陥の存在、つまりEI5センターとも呼ばれる炭素空格子点(V )とEI6とも呼ばれるケイ素アンチサイト(Si )を示す。 炭素空格子点(V )欠陥とケイ素アンチサイト(Si )欠陥の比較的高い濃度で、電子照射済p型4H−SiC結晶のXバンド周波数で、77Kで測定されたEPRスペクトルを示す図である。 増加する励起光子エネルギーを有する炭素空格子点のEPRの積分強度のバリエーションを示す図である。これらの測定は、V 信号とSi 信号がよく分離したWバンド周波数(〜95GHz)で実行された。 4H−SiC結晶における炭素空格子点の深い準位に対するエネルギー帯モデルを示す図である。 本発明に従って準備された結晶で二次イオン質量分析(SIMS)によって測定された様々な元素の原子濃度を示す図である。 チタンの深いアクセプタと、炭素空格子点及びケイ素アンチサイトの深いドナーのような内因性欠陥とを取り込む条件下で成長した結晶から薄く切られた、磨かれた4H−SiC基板で測定された抵抗率の温度依存性を示す図である。 炭素空格子点のような内因性欠陥を含む様々な結晶における、TIとBのSIMS濃度による抵抗率依存性を示す図である。抵抗率の値は300℃で測定される。 室温でρ>10Ωcmを有し、ケイ素空格子点に関連する欠陥を含む4H-SiC結晶のXバンド周波数で77Kで測定されたEPRスペクトルを示す図である。 1600℃でのアニールの前後の、図9で測定された結晶と同じ条件下で成長した、高い抵抗率の4H-SiC結晶の赤外吸収スペクトルを示す図である。ケイ素空格子点の吸収線がV1、V1’、及びV2で示される。 およそ1.5×1014cm−3の平均Ti濃度を有する結晶でSIMSによって測定された様々な元素の原子濃度を示す図である。 ケイ素空格子点の深いアクセプタと低いチタン濃度を含む4H-SiC基板(磨かれ、次いで1600℃でアニールされた)で測定された抵抗率の温度依存性を示す図である。 チタンの取り入れを増加させ、ホウ素濃度を一定にして成長した4H-SiC結晶で測定された、室温抵抗率のチタンSIMS濃度に対する依存性を示す図である。 9×1015cm−3のチタン濃度を有する高い抵抗率の4H-SiC結晶で測定されたEPRスペクトルを示す図である。 従来技術の4H-SiC基板(a)で加工したMESFETと本発明の基板(b)で加工したMESFETの照明がある時とない時の、40VのVDS応力(stress)下の直流I-V特性を示す図である。 本発明の好ましい実施形態の補償メカニズムのモデルを示す図である。

Claims (27)

  1. 高い抵抗率の炭化ケイ素の単結晶を製造する方法であって、
    ケイ素原子を含むガスの流れを囲いに導入し、
    炭素原子を含むガスの流れを前記囲いに導入し、
    炭化ケイ素の種結晶を含む前記囲いを1900℃よりも高温に加熱するに際し、前記種結晶の温度が、加熱された前記囲いに導入された前記ケイ素および炭素原子を含むガスの分圧下において前記種結晶が分解する温度よりも低くなるようにし、
    前記ケイ素および炭素原子を含むガスの流れおよび前記1900℃よりも高い温度を、バルク結晶を成長するに十分な時間維持し、
    前記バルク結晶の成長の間に、少なくとも一つの深い不純物を前記結晶に導入して少なくとも一つの深い内因性欠陥の形成を促し、これにより高い抵抗率の前記結晶を得ることを特徴とする、炭化ケイ素単結晶の製造方法。
  2. 深いアクセプタ準位として働く前記深い不純物を導入し、成長した前記結晶において少なくとも一つの前記深い内因性欠陥の形成を促進することをさらに含む、請求項1に記載の方法。
  3. 前記少なくとも一つの深い内因性欠陥が、炭素空格子点である、請求項1に記載の方法。
  4. 深いドナー準位として働く前記深い不純物を導入し、成長した前記結晶において少なくとも一つの前記深い内因性欠陥の形成を促進することをさらに含む、請求項1に記載の方法。
  5. 前記少なくとも一つの深い内因性欠陥が、ケイ素空格子点である、請求項4に記載の方法。
  6. 前記少なくとも一つの深い内因性欠陥の濃度を高めるために、前記結晶を成長温度から室温まで十分急速に冷却することをさらに含む、請求項1に記載の方法。
  7. 得られる結晶が、25℃で少なくとも10Ωcmの抵抗率を有する半絶縁性の炭化ケイ素単結晶において、
    少なくとも一つの深い不純物と、
    少なくとも一つの深い内因性欠陥とを有し、
    前記少なくとも一つの深い不純物の濃度は、浅いドナーか浅いアクセプタのいずれかを補償することにより結晶の抵抗率に影響を与えるに十分であり、前記深い不純物の濃度は、前記深い内因性欠陥の濃度よりも低い半絶縁性の炭化ケイ素単結晶である、請求項1に記載の方法。
  8. 前記少なくとも一つの深い内因性欠陥が深いドナー準位を有し、前記遷移金属不純物の少なくとも一つが深いアクセプタ準位を有する、請求項7に記載の方法。
  9. 前記少なくとも一つの深い不純物が、バンドギャップの上半分に位置する少なくとも一つの準位を有する、請求項8に記載の方法。
  10. 少なくとも二つの深い不純物を有し、ここで二つの深い不純物がチタンおよびホウ素である、請求項7に記載の方法。
  11. 前記少なくとも一つの深い不純物がチタンである、請求項7に記載の方法。
  12. 前記少なくとも一つの深い不純物がホウ素である、請求項7に記載の方法。
  13. 前記少なくとも一つの深い内因性欠陥が炭素空格子点か、炭素サイトに関連する単一のまたは複合の内因性欠陥である、請求項7に記載の方法。
  14. 前記少なくとも一つの深い内因性欠陥が、IIIB、IVB、VB、VIB、VIIBまたはIIIA族から選択される、請求項7に記載の方法。
  15. 前記少なくとも一つの深い不純物が、Sc、Ti、Nb、Cr、Mo、W、Mn、Fe、Co、NiまたはGaのいずれかである、請求項14に記載の方法。
  16. 前記少なくとも一つの深い内因性欠陥が深いアクセプタ準位を有し、であり、前記少なくとも一つの深い不純物が深いドナー準位を有する、請求項7に記載の方法。
  17. 前記少なくとも一つの深い内因性欠陥が、ケイ素空格子点である、請求項16に記載の方法。
  18. 前記少なくとも一つの深い不純物が、半導体のバンドギャップの下半分に位置する少なくとも一つの準位を有する、請求項10に記載の方法。
  19. 前記少なくとも一つの深い不純物が、IIIB、IVB、VB、VIB、VIIBまたはVA族から選択された遷移金属である、請求項7に記載の方法。
  20. 前記少なくとも一つの深い不純物が、Ta、ZnまたはMoのいずれかである、請求項19に記載の方法。
  21. 前記少なくとも一つの深い不純物の濃度が、1016cm−3よりも小さい、請求項7に記載の方法。
  22. 前記少なくとも一つの深い不純物の濃度が、5×1015cm−3よりも小さい、請求項7に記載の方法。
  23. 前記少なくとも一つの深い不純物の濃度が、結晶中の前記抵抗率の均一な分布をもたらすのに十分である、請求項7に記載の方法。
  24. 結晶のポリタイプが、4H、6H、15Rおよび3Cからなる群から選択される、請求項7に記載の方法。
  25. 前記少なくとも一つの深い不純物が、結晶成長プロセスの間に結晶に導入される、請求項7に記載の方法。
  26. 1700℃に上る温度で前記結晶をアニールした後、25℃で測定された前記抵抗率が実質的に減少しない、請求項7に記載の方法。
  27. 1700℃に上る温度で前記結晶をアニールした後、前記抵抗率の活性化エネルギーが実質的に変化しないままである、請求項7に記載の方法。
JP2008256303A 2001-10-29 2008-10-01 高い抵抗率の炭化ケイ素単結晶 Expired - Lifetime JP4954959B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0103602A SE520968C2 (sv) 2001-10-29 2001-10-29 Högresistiv monokristallin kiselkarbid och metod för dess framställning
SE0103602-9 2001-10-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003541026A Division JP4434736B2 (ja) 2001-10-29 2002-10-28 高い抵抗率の炭化ケイ素単結晶

Publications (2)

Publication Number Publication Date
JP2009073734A true JP2009073734A (ja) 2009-04-09
JP4954959B2 JP4954959B2 (ja) 2012-06-20

Family

ID=20285810

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003541026A Expired - Lifetime JP4434736B2 (ja) 2001-10-29 2002-10-28 高い抵抗率の炭化ケイ素単結晶
JP2008256303A Expired - Lifetime JP4954959B2 (ja) 2001-10-29 2008-10-01 高い抵抗率の炭化ケイ素単結晶

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003541026A Expired - Lifetime JP4434736B2 (ja) 2001-10-29 2002-10-28 高い抵抗率の炭化ケイ素単結晶

Country Status (7)

Country Link
US (1) US7018597B2 (ja)
EP (1) EP1440461B1 (ja)
JP (2) JP4434736B2 (ja)
CN (1) CN1302518C (ja)
AU (1) AU2002347705A1 (ja)
SE (1) SE520968C2 (ja)
WO (1) WO2003038868A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110319A (ja) * 2011-11-22 2013-06-06 Fujitsu Ltd 化合物半導体装置の製造方法、基板評価装置及び基板評価方法
JP2015020945A (ja) * 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
US9484415B2 (en) 2013-09-12 2016-11-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP6806270B1 (ja) * 2019-06-20 2021-01-06 三菱電機株式会社 炭化ケイ素単結晶、半導体素子
US11201223B2 (en) 2019-08-27 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
WO2022045291A1 (ja) * 2020-08-28 2022-03-03 京セラ株式会社 SiC多結晶体の製造方法
JP7215630B1 (ja) 2022-08-22 2023-01-31 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2024014246A1 (ja) * 2022-07-14 2024-01-18 住友電気工業株式会社 炭化珪素結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024100962A1 (ja) * 2022-11-10 2024-05-16 住友電気工業株式会社 炭化珪素基板、エピタキシャル基板の製造方法および半導体装置の製造方法
WO2024157718A1 (ja) * 2023-01-24 2024-08-02 住友電気工業株式会社 炭化珪素基板、エピタキシャル基板の製造方法および半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP5146975B2 (ja) * 2004-06-17 2013-02-20 新日鐵住金株式会社 炭化珪素単結晶および単結晶ウェハ
EP1782454A4 (en) * 2004-07-07 2009-04-29 Ii Vi Inc LOW DOPED SEMI-INSULATING SILICON CARBIDE CRYSTALS AND METHOD
JP5068423B2 (ja) * 2004-10-13 2012-11-07 新日本製鐵株式会社 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
US7276117B2 (en) * 2005-02-09 2007-10-02 Cree Dulles, Inc. Method of forming semi-insulating silicon carbide single crystal
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US8980445B2 (en) * 2006-07-06 2015-03-17 Cree, Inc. One hundred millimeter SiC crystal grown on off-axis seed
WO2009026269A1 (en) * 2007-08-20 2009-02-26 Ii-Vi Incorporated Stabilizing 4h polytype during sublimation growth of sic single crystals
JP5521317B2 (ja) 2008-11-20 2014-06-11 トヨタ自動車株式会社 p型SiC半導体
CN102597337A (zh) * 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP5565070B2 (ja) * 2010-04-26 2014-08-06 住友電気工業株式会社 炭化珪素結晶および炭化珪素結晶の製造方法
JP5839315B2 (ja) * 2010-07-30 2016-01-06 株式会社デンソー 炭化珪素単結晶およびその製造方法
EP2612958A4 (en) * 2010-09-02 2014-01-22 Bridgestone Corp METHOD FOR PRODUCING A SILICON CARBIDE INK CRYSTAL, SILICON CARBIDE INK CRYSTAL AND SILICON CARBIDE MONTERRY SUBSTRATE
CN102560671B (zh) * 2010-12-31 2015-05-27 中国科学院物理研究所 半绝缘碳化硅单晶
CN102560672A (zh) * 2010-12-31 2012-07-11 中国科学院物理研究所 半绝缘碳化硅单晶材料
US8679863B2 (en) * 2012-03-15 2014-03-25 International Business Machines Corporation Fine tuning highly resistive substrate resistivity and structures thereof
JP5943509B2 (ja) * 2012-03-30 2016-07-05 国立研究開発法人産業技術総合研究所 炭化珪素基板への成膜方法
JP6001768B2 (ja) 2012-05-24 2016-10-05 トゥー‐シックス・インコーポレイテッド NU型及びPI型のバナジウム補償型SISiC単結晶及びその結晶成長方法
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
CN107190323A (zh) * 2017-06-06 2017-09-22 宝鸡文理学院 一种生长低缺陷碳化硅单晶的方法
WO2020077846A1 (zh) 2018-10-16 2020-04-23 山东天岳先进材料科技有限公司 掺杂少量钒的半绝缘碳化硅单晶、衬底、制备方法
CN114245932A (zh) 2019-08-01 2022-03-25 罗姆股份有限公司 半导体基板和半导体装置及它们的制造方法
TWI698397B (zh) 2019-11-11 2020-07-11 財團法人工業技術研究院 碳化矽粉體的純化方法
TW202200498A (zh) 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末
JP2021195301A (ja) * 2020-06-18 2021-12-27 盛新材料科技股▲ふん▼有限公司Taisic Materials Corp. 半絶縁性単結晶炭化ケイ素粉末の製造方法
CN113818081A (zh) * 2020-06-18 2021-12-21 盛新材料科技股份有限公司 半绝缘单晶碳化硅块材以及粉末
CN113668064B (zh) * 2021-07-29 2022-12-23 山西烁科晶体有限公司 一种优化碳化硅晶片电阻率的辐照方法
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509768A (ja) * 1997-01-31 2001-07-24 ノースロップ グラマン コーポレーション 高出力マイクロ波装置用高抵抗炭化珪素基板
JP2003500321A (ja) * 1999-05-18 2003-01-07 クリー インコーポレイテッド バナジウム占有の無い半絶縁性炭化珪素

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4325804C3 (de) * 1993-07-31 2001-08-09 Daimler Chrysler Ag Verfahren zum Herstellen von hochohmigem Siliziumkarbid
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
WO1999017345A1 (de) * 1997-09-30 1999-04-08 Infineon Technologies Ag Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
JP2000351615A (ja) * 1999-04-07 2000-12-19 Ngk Insulators Ltd 炭化珪素体
US6396080B2 (en) * 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
JP4610039B2 (ja) * 2000-03-31 2011-01-12 ラム リサーチ コーポレーション プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509768A (ja) * 1997-01-31 2001-07-24 ノースロップ グラマン コーポレーション 高出力マイクロ波装置用高抵抗炭化珪素基板
JP2003500321A (ja) * 1999-05-18 2003-01-07 クリー インコーポレイテッド バナジウム占有の無い半絶縁性炭化珪素

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110319A (ja) * 2011-11-22 2013-06-06 Fujitsu Ltd 化合物半導体装置の製造方法、基板評価装置及び基板評価方法
JP2015020945A (ja) * 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
US9484415B2 (en) 2013-09-12 2016-11-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP6806270B1 (ja) * 2019-06-20 2021-01-06 三菱電機株式会社 炭化ケイ素単結晶、半導体素子
US11201223B2 (en) 2019-08-27 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
WO2022045291A1 (ja) * 2020-08-28 2022-03-03 京セラ株式会社 SiC多結晶体の製造方法
WO2024014246A1 (ja) * 2022-07-14 2024-01-18 住友電気工業株式会社 炭化珪素結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7215630B1 (ja) 2022-08-22 2023-01-31 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2024042836A1 (ja) * 2022-08-22 2024-02-29 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP2024029700A (ja) * 2022-08-22 2024-03-06 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2024100962A1 (ja) * 2022-11-10 2024-05-16 住友電気工業株式会社 炭化珪素基板、エピタキシャル基板の製造方法および半導体装置の製造方法
WO2024157718A1 (ja) * 2023-01-24 2024-08-02 住友電気工業株式会社 炭化珪素基板、エピタキシャル基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US7018597B2 (en) 2006-03-28
AU2002347705A1 (en) 2003-05-12
JP4954959B2 (ja) 2012-06-20
WO2003038868A3 (en) 2003-11-27
WO2003038868A2 (en) 2003-05-08
CN1592949A (zh) 2005-03-09
CN1302518C (zh) 2007-02-28
JP4434736B2 (ja) 2010-03-17
EP1440461A2 (en) 2004-07-28
JP2005507360A (ja) 2005-03-17
US20030079676A1 (en) 2003-05-01
SE0103602D0 (sv) 2001-10-29
EP1440461B1 (en) 2019-07-17
SE520968C2 (sv) 2003-09-16
SE0103602L (sv) 2003-04-30

Similar Documents

Publication Publication Date Title
JP4954959B2 (ja) 高い抵抗率の炭化ケイ素単結晶
JP4987707B2 (ja) 低ドーピング半絶縁性SiC結晶と方法
JP4860825B2 (ja) バナジウム占有の無い半絶縁性炭化珪素
CA2524581C (en) Silicon carbide single crystal, silicon carbide substrate and manufacturing method for silicon carbide single crystal
US7147715B2 (en) Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
Titov et al. Comparative study of radiation tolerance of GaN and Ga2O3 polymorphs
KR20070054719A (ko) 낮은 나선 전위 밀도를 가지는 3인치 실리콘 카바이드웨이퍼
KR20040012861A (ko) 바나듐이 우세하지 않은 반절연 실리콘 카바이드
KR20070088561A (ko) 낮은 마이크로파이프 밀도를 가지는 100 ㎜ 실리콘카바이드 웨이퍼
EP2059946A1 (en) Micropipe-free silicon carbide and related method of manufacture
JP2007500668A5 (ja)
US11655561B2 (en) n-Type 4H—SiC single crystal substrate and method of producing n-type 4H—SiC single crystal substrate
JP5487888B2 (ja) n型SiC単結晶の製造方法
JP2005008472A (ja) 高品質4h型炭化珪素単結晶、および単結晶ウェハ
JP5794276B2 (ja) n型SiC単結晶およびその用途
Nakazawa et al. High-purity 4H-SiC epitaxial growth by hot-wall chemical vapor deposition
TW554095B (en) Semi-insulating silicon carbide without vanadium domination
Spencer SiC fabrication technology: growth and doping
Saidov et al. Growth of perfect-crystal Si-Si 1− x Ge x-(Ge 2) 1− x (InP) x structures from the liquid phase

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Ref document number: 4954959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term