CN1592949A - 高电阻率碳化硅单晶体及制造方法 - Google Patents

Abstract

本发明的目的是提供一种高电阻率碳化硅衬底，具有适于后续器件如高频器件制造的电性能和结构质量，以便该器件可以显示出稳定的和线性的特性；以及提供一种高电阻率碳化硅衬底，具有低密度的结构缺陷和基本上受控的均匀径向分布的电阻率。

Description

高电阻率碳化硅单晶体及制造方法

技术领域

本发明涉及一种高电阻率碳化硅单晶体，由该碳化硅单晶体可以制造用于高频半导体器件如MESFET的衬底。选择高电阻率衬底的成分，以便消除使器件性能退化的俘获效应。本发明也涉及碳化硅衬底，该碳化硅衬底在处理之前具有高电阻率以及在处理步骤之后能保持高电阻率，所述处理步骤涉及在1500℃以上的温度加热。

背景技术

制造具有低RF损耗的SiC和III-N功率微波器件需要半绝缘或高电阻率的碳化硅(SiC)衬底。已实现功率密度优于GaAs和硅LDMOS技术的SiC器件，但是，还存在许多需要解决的问题，以便实现SiC基微波技术的全部潜能。例如，存在于半绝缘衬底中的电活性缺陷(active defect)的密度通过引诱器件寄生俘获效应可能影响高频SiC器件的性能，寄生俘获效应亦称为背栅效应。半绝缘SiC衬底与导电衬底相比还可能具有更高的微管密度和易于遭受更低的晶体生长成品率。

在现有技术中，公开了用于制造高电阻率(ρ≥10⁵Ω·cm)SiC晶体的两种基本方法。在由美国专利号5611955描述的第一种方法中，在晶体生长过程中通过用重金属、或过渡金属(如钒)、或过渡金属和电钝化杂质(如氢、氯和氟)的组合物掺杂碳化硅引入深能级。在该公开的发明中，钝化杂质被用来平衡浅施主和受主的浓度。

在由美国专利号6218680B1描述的第二种方法中(此后称为′680)，在碳化硅生长过程中引入本征点缺陷，以补偿浅受主或施主掺杂剂的主要(dominating)类型，而重金属或过渡元素掺杂剂的浓度尽可能保持低，这样他们不影响碳化硅晶体的电性能。例如′680引证了用于浅氮掺杂剂的5×10¹⁶cm^-3的浓度，用于钒过渡金属的10¹⁴cm^-3以下的浓度或分析测量的探测极限以下的浓度。

现在很好地证实通过掺杂钒制造半绝缘碳化硅晶体可能在某些实际情况下会有不良副作用，对如晶体质量退化和低处理成品率。例如，如果引入晶体内的钒浓度过高且超过SiC中的钒的溶解度极限(3-5×10¹⁷cm^-3，参见Jenny J.R.等的，Appl.Phys.Lett 68(14)，p.1963(1996))，那么产生附加的微管缺陷和富钒沉淀物(参见Balakrishna V.等，Mat.Res.Soc.Symp.572，p.245(1999)和Bickermann M.等，J.Cryst.Growth 233，p.211(2001))。

在专利′680中克服了与过渡金属如钒的高浓度掺杂相关的复杂因素，在专利′680中，利用点缺陷或“本征缺陷”作为深能级补偿晶体中通过浅施主或受主引入的自由载流子。

在晶体中可能存在许多自然点缺陷，如空位、反位和空隙。在碳化硅化合物半导体中，在完美晶格的硅位置硅原子缺席的硅空位(V_Si)和类似的碳空位(V_C)都可能出现。两个反位缺陷，可能是由于硅原子的加入晶格的C位置导致的硅反位(Si_C)，还有碳反位(C_Si)。同样，两个空隙I_Si和I_C可能源于硅或碳原子的两者之一的晶格位置与两个或更多完美晶格位置之间的位置失配。还可能形成这些本征缺陷对、合成物(complexs)和沉淀物(precipitates)。但是迄今为止几乎不清楚在晶体自身生长工序过程中如何能增强或抑制形成特别类型的本征缺陷。

但是，某些本征缺陷可能是热不稳定的，且如果在半绝缘碳化硅衬底中使用，衬底的电阻率不能很好地控制在一定条件下。例如，据报道说当碳化硅晶体经受足够长的高温处理时，硅空位可能退火到外面。

在与本发明优选实施例相比由具有不同成分的晶体生长制备的半绝缘碳化硅衬底上加工的肖特基栅场效应晶体管(MESFET)中，已观察到存在于这些衬底中的陷阱可能引起MESFET漏-源电流击穿(collapse)。例如在高漏源电压的施加之后可以看见该电流击穿，以及通过施加热量或光源到器件该电流击穿可能反相，以致俘获的载流子被释放(图15a)。该效果使器件性能退化，因器件不稳定和具有比希望值低的功率处理容量。在GaN MESFET和AlGaN/GaN HEMT中也会遇到漏电流击穿，在GaAs射频器件更广泛地研究不希望的稳态和瞬变现象。具体，存在于半绝缘砷化镓衬底中的陷阱如EL2反位深施主或Cr深受主已表明会影响化合物器件的性能。

发明内容

本发明的目的是提供一种电气性能和结构质量适于后续器件制造的高电阻率碳化硅衬底，所述器件例如SiC或基于氮化物的高频器件，以致器件可以显示出稳定的和线性的性能。

本发明的另一个目的是提供一种具有低密度结构缺陷和基本上受控的电阻率均匀径向分布的高电阻率硅碳化物衬底。

本发明的再一目的是提供一种碳化硅衬底，其电阻率在各种处理步骤之后在室温下不小于10⁵Ω·cm，处理步骤包括在高温下加热衬底，如在碳化硅的外延生长过程中使用的1500至1700℃的温度下。

本发明的又一目的是提供一种通过控制生长工序过程中引入晶体的电活性本征缺陷的类型、可重复控制衬底的电阻率的方法。

通过包含本征性质和非本征性质的深能级的适当组合的高电阻率碳化硅晶体可以实现这些目的。调整本征缺陷(如空位和反位)以及非本征缺陷(如掺杂剂)的组合，以致非本征缺陷的电性能(受主或施主任何一个)与希望控制半导体的费米能级位置的本征缺陷之一(分别是施主或受主)相反。

为了提供高电阻率碳化硅衬底，氮施主的浓度优选保持在10¹⁶cm^-3以下，用深受主(如钛)优选在5×10¹⁵cm^-3以下浓度掺杂晶体，以致本征缺陷(如碳空位深施主)被引入晶体，以补偿深受主和浅受主。

附图说明

图1说明使半导体晶体半绝缘的现有技术补偿机制的例子的能带模型，这里通过浅受主SA补偿浅施主SD，浅受主SA被深施主DD过补偿。

图2：在室温下ρ＞10⁶Ω·cm的4H-SiC晶体的X-频带处在77°K时测量的EPR波谱，识别以正电荷态存在两种本征缺陷：碳空位(V_C ⁺)，也叫所谓的EI5中心以及硅反位(Si_C ⁺)，也叫所谓的EI6中心。

图3：在电子照射的p型4H-SiC晶体的X-频带处在77°K时测量的EPR波谱，具有高浓度的碳空位(V_C ⁺)和硅反位(Si_C ⁺)缺陷。

图4：增加激发的光子能量的碳空位的总体EPR强度的变化。这些测量是在V_C ⁺和Si_C ⁺信号很好地分开的W-频带(～95GHz)执行的。

图5：用于4H-SiC晶体中的碳空位深能级的能带模型。

图6：在根据本发明制备的晶体上通过次离子质谱仪(SIMS)测量的各种元素的原子浓度。

图7：在导致包含钛深受主和本征缺陷(如碳空位和硅反位深施主)的条件下生长的晶体切下的经抛光的4H-SiC衬底上测量的电阻率的温度相关性。

图8：在包含本征缺陷(如碳空位)的各种晶体中与Ti和B的SIMS浓度的电阻率相关性。电阻率值是在300℃测量的。

图9：在室温下ρ＞10⁶Ω·cm的4H-SiC晶体的X-频带处在77°K时测量的EPR波谱，包括硅空位相关的缺陷。

图10：在与图9中测量的晶体相同的条件下生长的高电阻率4H-SiC晶体的红外吸收光谱，在1600℃退火之前和之后。硅空位吸收线标记V1、V1′以及V2。

图11：在具有～1.5×10¹⁴cm^-3的平均Ti浓度的晶体上通过SIMS测量的各种元素的原子浓度。

图12：在包含硅空位深受主和低浓度钛的4H-SiC衬底(刚抛光后在1600℃退火)上测量的电阻率的温度相关性。

图13：Ti浓度增加和硼浓度恒定生长的4H-SiC晶体上测量的室温电阻率与钛SIMS浓度的相关性。

图14：在具有9×10¹⁵cm^-3的钛浓度的4H-SiC高电阻率晶体上测量的EPR波谱。

图15：在(a)现有技术4H-SiC衬底和(b)本发明的衬底上在40VV_DS压力条件下有和没有照明的MESFETS的DC I-V性能。

图16：本发明的优选实施例的补偿机制的模型。

具体实施方式

在SiC MESFET中与陷阱相关的漏电流击穿的存在和钒掺杂的衬底中经常遇到的更高微管密度，都在促动高电阻率衬底的发展，高电阻率衬底具有使有害陷阱浓度最小化的控制成分。

这些要求晶体生长工艺使用纯生长环境。在高温化学汽相淀积(HTCVD)技术中，源材料是由净化的气体前体在原位合成的，该气相成分可以被控制，以减小不合需要的杂质的引入，或促进特定的非本征和本征缺陷的结合(以下进行说明)。同时，晶体的成分需要被控制，以提供必要的机制，保持其电阻率为对微波元件应用有用的值。

在下面略述生长高电阻率晶体的基本方法，该方法应用于碳化硅和工艺上重要的其他半导体如砷化镓。在美国专利号5611955的现有技术中首先说明了该方法。

在该说明书中，使用术语“施主和受主能级”与半导体物理学通常定义相同。施主D能级如果由电子填充则具有中性电荷态D⁰，如果离子化则具有正电荷态D⁺。有意或无意引入到半导体中的浅施主SD，在室温下减少变为导带的自由载流子(电子)的实质量，根据：

反之，如果填充电子，浅受主SA则具有中性电荷态SA⁰，如果离子化则具有负电荷态SA^-，而在价带中产生自由载流子，空穴，根据

可以通过(但不限于)氮杂质和铝或硼杂质在碳化硅中引入这种浅能级。

在半导体中的深能级通常描述远离能带的能级，且因此仅能产生低于几个数量级的自由载流子数。代替，根据它们的电荷状态，它们可以俘获两种自由载流子。例如中性深施主DD可以俘获空穴或放出电子，根据

以及

反之，是中性或负电荷的任意一种的深受主用作有效自由电子陷阱或自由空穴的小源。

以及

由于技术上的原因，在晶体生长工序过程中完全防止浅能级引入到某一程度实际上是困难的。碳化硅单晶生长技术的技术为大家所熟知，其中氮是难以从生长环境除去的杂质。即使目前可用的纯生长技术如化学汽相淀积(CVD)，迄今为止氮浓度接近10¹³cm^-3或以上是不可避免的。在晶体生长工序中，使用2000℃之上的温度，以便经济地获得良好的生长率，由暴露于高温下的固体部分除去氮变得比在CVD中使用低温更加有效。例如，即使在卤素净化的石墨中，该石墨是碳化硅晶体生长中经常使用的一种材料，氮可能具有高达约10¹⁸cm^-3的浓度。在用于碳化硅晶体生长的物理气相迁移(PVT)或升华方法中，固体碳化硅源材料也是氮源。即使在CVD生长碳化硅粉末中，也已经报道了10¹⁸cm^-3的氮浓度。

如图1所说明，已使用深能级如钒补偿主要的浅能级。例如，通过过剩(有意或无意)的浅受主补偿由浅氮(图1中的箭头(1))产生的电子，以致所有电子与由受主引入的空穴重新结合(2)。如果受主具有浅特性如铝，那么晶体的电阻率低，且由空穴的浓度控制。

h＝N_SA-N_SD＝[Al]-[N]

通过关系式ρ＝1/(α·h·e·μ)，其中α是反映浅受主的能量位置的热激活系数，μ是空穴的迁移率。为了使晶体半绝缘，需要以足够的浓度引入深施主能级如钒(D⁺/D⁰＝V⁵⁺/V⁴⁺)，以过补偿所有自由空穴(3)。为了获得技术上良好的高电阻率，选择深施主的N_DD浓度满足：

N_DD＞N_SA-N_SD＞0

以致费米能级被钉扎或定在深施主能级处：施主的电离浓度(N_DD+＝N_SA--N-S_D+)起电子陷阱作用，其余的中性施主浓度(N_DD0＝N_DD-N_DD+＞0)作为空穴陷阱。

该方法可以概括为以下三个规则：

1)晶体应该尽可能纯，剩余浅施主的浓度(N_SD)或浅受主(N_SA)尽可能低。

2)在晶体中需要存在深能级，以便俘获源自主要浅掺杂剂的自由载流子。如果自由载流子是电子(N_SD＞N_SA)，那么深能级应该起受主作用，或者如果自由载流子是空穴(N_SA＞N_SD)，那么深能级应该起施主作用。

3)为了获得均匀高电阻率晶体，活性深能级的密度应该超过由晶体中各处的浅能级设置的剩余掺杂质。

尽管不合乎需要，这些规则规定了需要引入的钒，具有比晶体质量和工艺成品率可能最优的浓度更高的浓度。如现有技术中的情况，由PVT技术生长纯晶体的剩余掺杂质通常是N型，氮浓度在5×10¹⁶至10¹⁷cm^-3范围内。这些浅施主可以由铝补偿，其中[Al]＞[N]。随后通过由钒掺杂质引入的深施主能级过补偿空穴，其中[V]＞[Al]-[N]。

当仅使用本征缺陷时，它们的浓度必须超过存在于晶体中的浅施主和受主的净差值。但是可以存在不充分满足这些条件的实际情况。如果在晶体生长工序过程中不能控制本征缺陷的电性质(深受主或深施主)，那么在退火时可能发生本征缺陷不能实现高电阻率稳定的情况。例如，深施主本征缺陷不能补偿浅施主浓度超过浅受主浓度的晶体：不满足如上所述的第二规则。然后通过浅施主和浅受主浓度的净差值控制晶体的电阻率，本征施主缺陷对电气性能没有影响。

本发明的目的是提供一种用于制造半绝缘碳化硅晶体的成分，该碳化硅晶体具有满足高频器件制造所需要的性能。此后描述的成分能制造半绝缘碳化硅衬底，该碳化硅衬底在处理步骤之后保持器件制造所需要的高电阻率，例如，通过CVD外延淀积的有源MESFET结构。它也表明这种衬底的成分防止在MESFET器件操作过程中注入的自由载流子的俘获效应。与在现有技术的半绝缘碳化硅上处理的器件相比，本发明能够以更高的电流操作，因此从器件输出更高的电功率。

尽管半绝缘晶体成分的描述说明4H多型体或碳化硅晶体的晶格变体，但是显然该方法还可以用来生长其他多型体的高电阻率晶体，例如6H、15R或3C。该方法说明晶体生长沿或接近晶格的c轴，但是对于沿其他方向生长晶体也是有用的，例如所谓的a-方向，如[11 20]或[10 10]方向。

本发明可以表现利用通过受控数量的电活性深杂质引入深能级的特点，以致选择某些本征深能级以便控制晶体的电阻率。

为了防止根据本发明制备的碳化硅晶体上处理的器件由于先前描述的俘获效应而性能退化，在生长晶体中浅施主和/或浅受主的浓度保持与要求的一样低，优选1×10¹⁶cm^-3以下。术语浅掺杂剂包括这里有意引入的掺杂剂或生长工序过程中无意引入的掺杂剂，为杂质的形式(即，非硅和碳原子)、或由本征缺陷或晶体缺陷(如位错和堆垛层错)产生的浅能级的电活性缺陷的形式。而且，以杂质的形式有意或无意引入的深施主和深受主能级的浓度也保持在10¹⁷cm^-3以下。根据本发明的优选实施例，以杂质如过渡金属的形式有意引入的深能级的浓度保持在5×10¹⁵cm^-3以下。

图2示出了在根据本发明制备的高电阻率4H碳化硅晶体上测量的电子顺磁共振(EPR)波谱。该波谱识别两种带正电荷亦即俘获一个空穴的深施主的存在：碳空位(V_C ⁺)的EI5线和硅反位(Si_C ⁺)的EI6线。两组线的相对强度表明Si_C ⁺中心的浓度比V_C ⁺中心的浓度小几倍。图2的波谱示出了与图3的EPR波谱的相同结构，该波谱是在由高剂量(～2.10¹⁸cm^-3)电子照射的基准p型掺杂的SiC晶体([Al]～10¹⁸cm^-3)上测量的。由晶体生长过程中产生的深施主的浓度比由电子照射产生的深施主的浓度低得多，从而解释识别在所生长高电阻率晶体中碳空位和硅反位缺陷的线比在照射的p型晶体中更弱的事实。

通过进行称为光EPR的实验，测量碳化硅晶体的带隙中的深施主态的位置。该实验是在图3的基准p型辐射4H-SiC晶体上进行的，这里EI5和EI6线的更高强度允许比在已生长晶体上更容易和更可靠的测量。该测量是在EI5和EI6线可很好地分开的W频带内进行。在Son N.T.等的″Silicon antisite in 4H-SiC″Phys.Rev.Lett.87(2001)，045502以及在Son N.T.等的″Carbon vacancy-related defectin 4H and 6H SiC″，Phys.Rev.B63(2001)R201201)中可以发现具有分开的V_C ⁺和Si_C ⁺信号的波谱例子，图4示出了当激发光能超过约1.47eV时碳空位线的EPR强度减小。这些表明由电子逐渐填充中心，根据：

当激发光能超过约1.8eV时，线的EPR强度再次增加，说明超过1.8eV中心回到它的正电荷状态，即根据逆反应电子空缺：

应当注意，在实验的实验误差和小Franck-Condon漂移的范围内，要求填充(～1.47eV)和空缺(～1.8eV)本征缺陷的两种阈值能量合计达4H碳化硅多型体(3.26eV)的带隙。在6H多型体上进行类似实验显示出相同的结果，两个阈值能量(1.35eV和1.53eV)合计达6H晶体结构的较小带隙(2.9eV)。这些结果允许放置碳空位中心在4H多型体的带隙的下半部中，在价带边缘上约1.47eV(图5)。是中性(EPR中未检测到)或带正电荷的碳空位本征缺陷被确定为碳化硅半导体中的深施主。硅反位中心也是深施主，但是它的能级仍没有被最后决定。如前所述当它的浓度小于碳空位几倍时，硅反位能级的精确位置对于本发明目的而言也是比较不重要。

接着揭露前述的第二规则，如果只有深能级补偿浅能级，包含由本征缺陷或杂质引入的深能级的碳化硅晶体将变为半绝缘。在接近能带边缘的能量区中的光致发光测量表明氮经常以某一程度地引入到根据本发明制备的晶体中。但是调整生长条件，以致氮浓度尽可能地保持低。在图2中描述的具有晶体成分的晶体上进行二次离子质谱(SIMS)测量表明氮浓度小于10¹⁶cm^-3，氮浓度小于10¹⁶cm^-3是这种SIMS测量的探测极限。在仅存在由碳空位和硅反位引入的深施主中，氮浓度低至10¹⁶cm^-3的晶体没有高电阻率：中性的碳空位不能单独俘获由氮气引入的自由电子。

铝浅受主的引入看起来是提供缺少成分，以允许深本征施主满足图1的关系：

N_DD＞N_SA-N_SD＞0和N_SA-N_SD＝[Al]-[N]＞0

但是，已经发现该程序要求非常精确地控制晶体中引入的浅受主的浓度。任何引入大于已生长的深本征施主的浓度的浅受主将使得电阻率被铝浓度控制且晶体变为P型导电。

为了克服这些困难，本发明通过具有浓度N_DA的电活性杂质提供深受主能级的引入，这样关系：

N_DD＞N_DA+N_SA-N_SD＞0

即满足N_SD＝[N]

以及例如N_DA≥[Ti]

以及N_DD≥[VC]+[SiC]

据发现过渡金属如钛是控制晶体的电阻率的适宜杂质。也发现在钛存在的情况下，在图2所示的EPR中可以探测到本征缺陷例如碳空位。

由此，图6示出了包含碳空位和硅反位深施主、且钛浓度小于10¹⁶cm^-3但是高于铝和硼的浓度(在该例子中两个都小于5×10¹⁴cm^-3)的晶体的SIMS分布图。在本发明的成分内制造的晶体的高电阻率已被重复地证实在室温下在10⁵Ω·cm之上。利用从这种晶体切片的抛光衬底前面和背面上制备的两种退火的金属触点的电流-电压测量值，说明室温电阻率在10⁷至10¹¹Ω·cm以上的范围内。Hall测量也用来证实这些晶体的半绝缘性质。从伏安测量值(即电流电压测量)提取的电阻率的温度相关性表明在这种晶体中热激活能约1.4+/-0.1eV(图7)。

这些活化能值在实验误差范围之内，与图4中决定的碳空位缺陷的价带之上的能量位置相同。该结果证实用深受主杂质掺杂的晶体的半绝缘性质，其中费米能级被固定在深施主本征缺陷处。

在第一优选实施例中，晶体中引入的深能级受主的总浓度变化，以控制晶体的电阻率，该深能级受主至少包括剩余的深硼(能级在价带上约600meV)和通过例如过渡金属(如钛)引入的深受主。图8显示了在多个这种晶体中电阻率和钛和硼的原子浓度总和之间的关系。

尽管说明由钛深受主杂质控制电阻率，但是也可以通过起深受主作用的其他适宜的掺杂剂来实现。先前EPR和DLTS测量表明铬(Cr)、钨(W)也是产生深受主能级的过渡金属。根据剩余浅掺杂剂的浓度和电性质，杂质如钪(Sc)、氧(O)、锰(Mg)和钼(Mo)也可以是适宜的候选者，因为据称它们可以制造浅和深受主能级。根据本发明，例如选自IIIB、IVB、VB、VIB、VIIB周期列的过渡元素的任一掺杂剂将与深本征施主结合来控制电阻率，只要选择的掺杂剂能制造深受主能级。

现在在一个例子中进一步说明包含本征缺陷的半绝缘碳化硅晶体中高精确的控制电阻率，在该例子中没有钛添加到晶体，由此该晶体在与先前例子基本同等条件之下生长。图9说明在相同温度下生长的4H碳化硅晶体上测量的EPR波谱，生长率和输入硅成分浓度与图2的晶体一样。当根据现有技术以及原理上公开影响晶体中产生的本征缺陷类型的公开物，生长参数基本上相同时，本领域人员将预想到这种晶体同样显示碳空位和硅反位深能级的存在。但是，在图9不存在这两种缺陷的正电荷态的特征。代替地，图9的EPR波谱的更宽线包含新的缺陷，确定为硅空位处于它的负电荷态。该本征缺陷与图2所识别的两种深施主相反，具有根据以下反应的受主(即，电子陷阱)行为：

图10的红外吸收光谱证实该结果，其中标记为V1、V1′和V2的硅空位的特性吸收线清楚地占据主要地位。因为这些线控制波谱，也推断硅空位是该晶体中主要的本征深能级。

以存在与硅空位有关的缺陷为特点的晶体是比图2中描述的类型更高纯度的晶体。图11说明图6中测量的相同杂质的SIMS分布图。在该第二种晶体中，由该测量明显看出Ti、Al和V金属的浓度低于测量技术的探测极限一个数量级或在该探测极限。但是硼的浓度几乎是相同的，平均[B]～4×10¹⁴cm^-3，而不是图6中的1.5×10¹⁴cm^-3。

这种晶体期望是高电阻率，因为硅空位深受主能级如果浓度足够，则补偿剩余浅氮施主(图1)。但是，经验表明，即使这种晶体在切下和抛光变为衬底之后在室温下可以具有高电阻率，但是在1600℃的温度退火之后这些衬底的电阻率减小，该退火处理如通过CVD外延生长中使用的(图12)。通过硅空位的浓度减小，导致氮施主更低的补偿，可以解释退火之后电阻率的减小。在该晶体中通过图10的吸收测量的确观察到退火之后硅空位特征减小。退火之后电阻率减小可以适用于某些器件应用，只要衬底电阻率在室温下保持在10⁵Ω·cm之上。

但是，在根据本发明的优选实施例制备的晶体中，发明人尚未观察到1600℃退火之后电阻率减小。代之是电阻率保持不变(图7)。在红外区中的硅空位特征的这些相反行为强调增加深受主(如钛)的有益效果，可以在晶体中稳定地形成希望的本征深能级。此外，在根据本发明的第一优选实施例制备的碳化硅处理的器件上已测量到好的MESFET器件性能。

在第二优选实施例中，在保持硼浓度尽可能低和恒定的同时，改变通过过渡金属(如钛)引入晶体的深受主能级的浓度，以促进其他本征缺陷和控制晶体的电阻率。在接下来的两个附图中使用比器件应用所希望的钛浓度更高的浓度进行试验，以增强深钛受主效应。图13显示了当保持硼浓度恒定时随着钛的原子浓度增加，4H SiC晶体的室温电阻率增加。图14示出在具有9×10¹⁵cm^-3的钛浓度的这种晶体的EPR波谱中存在缺陷(如标记SI-4)。值得注意，在晶体生长过程中不引入钛深杂质，这些晶体将具有Si-空位支配的深能级，而不是图14所观察到的。

因此实验发现有意引入的深杂质(如钛)促进某些本征缺陷的形成，例如碳空位。因此在晶体生长过程中出现的共掺杂，作为有效的和容易的控制晶体中活性本征深能级的类型并由此控制其电阻率的方法。

尽管发明人不希望受任何理论约束，但是在与深受主杂质(如钛)共掺杂的晶体中存在的各种本征缺陷可以由在晶体生长工艺过程中这些杂质的效果来解释。如前所述，生长条件如温度和生长率与图2、9和14描述的晶体中基本上相同。这些与Torpo等人在4H多型体中进行的理论计算一致(J.of Physics：Condens.Matter 13p.6203(2001))，其中预测对于所有缺陷，本征缺陷的形成能量是3至4eV，但除了要求更高能量的硅空位(估计约8eV)外。由此，包含硅空位的晶体也应该包含另一本征缺陷，如碳空位和硅反位，且至少在它们的中性电荷态。但是，图9表明在钛浓度过低的晶体生长中不存在正电荷态的这两种本征缺陷。上面引证的理论研究也建议生长工艺化学计算法(与所谓的碳与硅比率有关)仅微弱地影响各种本征缺陷的形成能量。这些与本发明的试验结果一致。

众所周知在晶格中钛替代硅位置。这可以解释在钛存在的生长条件下，硅空位的形成更为不利。

先前DLTS测量也确定钛产生至少两种能级，起到位于4H多型体的导带下约0.13至0.17eV的电子阱阱(深受主)作用(参见Dalibor T.等，phys.Stat.Sol.(a)162，p.199(1997)。因此，钛起非常有效的俘获由浅施主(如氮)产生的电子的作用。

晶体中的V_C ⁺/V_C ⁰深施主的正电荷态的存在，它控制费米能级位置和起电子和空穴陷阱作用，暗示能产生空穴的深受主能级也与在这种晶体中存在钛有关。与这些深受主杂质有关的能级能产生少量空穴(图16，箭头(3))，该空穴通过碳空位(图16箭头(4))过补偿。

通过导带下方的高效率的钛能级可以进一步调整产生高电阻率4H碳化硅晶体的钛的有效性质，以俘获由任一氮施主(图16箭头(1)和(2))产生的电子，即使氮浓度非常低。由于这些电子俘获过程的功效，仅需要小的钛浓度使晶体半绝缘。而且，在晶体的体积中氮浓度非均匀分布的情况下，在某些区域，钛浓度可能局部地超过氮浓度。在这种区域，与浅受主如铝不同，深受主如钛可能仅产生少量空穴。存在这种深受主，费米能级被固定在本征深施主能级，在低剩余氮浓度的区域中电阻率不局部地减小。这些允许晶体生长，由此可以制备具有径向均匀高电阻率的衬底。

Claims (22)

1、一种在25℃下具有至少10⁵Ω·cm的电阻率的半绝缘碳化硅单晶体，包含至少一种深能级受主或施主杂质以及一种深能级本征缺陷，其中通过补偿浅施主或浅受主两者之一，深杂质的浓度足以影响晶体的电气性能，但是低于本征深能级的浓度，所述深杂质是受主或施主。

2、根据权利要求1的碳化硅晶体，其中至少一种本征缺陷是深施主，至少一种杂质具有深受主能级。

3、根据权利要求2的碳化硅晶体，其中受主杂质之一具有位于带隙的上半部分的至少一个能级。

4、根据权利要求1或2的碳化硅晶体，其中深受主杂质是钛和硼的化合物。

5、根据权利要求1或2的碳化硅晶体，其中深受主杂质之一是钛。

6、根据权利要求1或2的碳化硅晶体，其中深受主杂质之一是硼。

7、根据权利要求1至6的任意一项的碳化硅晶体，其中本征深施主之一是碳空位或与碳位置相关的单体或合成的本征缺陷。

8、根据权利要求1或2的碳化硅晶体，其中一种深受主杂质选自IIIB、IVB、VB、VIB、VIIB或IIIA周期列，如Sc、Ti、Nb、Cr、Mo、W、Mn、Fe、Co、Ni以及B或Ga。

9、根据权利要求1的碳化硅晶体，其中至少一种本征缺陷是深受主如硅空位，至少一种杂质具有深施主能级。

10、根据权利要求8的碳化硅晶体，其中施主杂质之一具有位于半导体的带隙的下半部分的至少一个能级。

11、根据权利要求1或9的碳化硅晶体，其中一种深施主杂质是从选自IIIB、IVB、VB、VIB、VIIB周期列的过渡金属中选择的，如Ta、Zn或Mo或选自VA周期列。

12、根据权利要求1、2和9的任意一项的碳化硅晶体，其中深杂质的浓度选择小于10¹⁶cm^-3。

13、根据权利要求1、2和9的任意一项的碳化硅晶体，其中深杂质的浓度选择小于5×10¹⁵cm^-3。

14、根据权利要求1、2和9的任意一项的碳化硅晶体，其中深杂质的浓度选择足以在晶体的体积中提供均匀分布的电阻率。

15、根据权利要求1的碳化硅晶体，其中晶体的晶格结构多型体是来自4H、6H、15R以及3C组的一种。

16、根据权利要求1的碳化硅晶体，其中深杂质在晶体生长工序过程中被引入晶格。

17、根据权利要求1的碳化硅晶体，其中在25℃时测量的电阻率在高达1700℃温度退火晶体之后基本上不减小。

18、根据权利要求1的碳化硅晶体，其中在高达1700℃温度退火晶体之后电阻率的活化能基本上保持不变。

19、一种用于制造高电阻率的碳化硅单晶的方法，包括以下步骤：

将包含气体的硅和碳原子流引入到容器中，

以如下方式加热包含碳化硅籽晶的容器至1900℃以上的温度，即：籽晶的温度保持低于该籽晶会在包含引入加热容器的成分的硅和碳部分压力条件下分解的温度，

保持硅和碳气流和温度在1900℃之上足够时间，以致生长体晶，

在晶体生长期间，将深杂质引入晶体，以致有利于至少一种深能级本征缺陷形成，且因此制造高电阻率的晶体。

20、根据要求19的方法，包括以下步骤，引入杂质作为用于促进本征缺陷形成的深受主杂质，例如碳空位，在生长晶体中。

21、一种根据权利要求19的方法，包括以下步骤：

在生长的晶体中引入起杂质深施主杂质的杂质，用于促进本征缺陷的形成，例如硅空位。

22、一种根据权利要求19的方法，包括以下步骤：

以足够快速方法使晶体从生长温度冷却至室温，以提高本征缺陷的浓度。

Images