JP5953712B2 - 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 - Google Patents
化合物半導体装置の製造方法、基板評価装置及び基板評価方法 Download PDFInfo
- Publication number
- JP5953712B2 JP5953712B2 JP2011255318A JP2011255318A JP5953712B2 JP 5953712 B2 JP5953712 B2 JP 5953712B2 JP 2011255318 A JP2011255318 A JP 2011255318A JP 2011255318 A JP2011255318 A JP 2011255318A JP 5953712 B2 JP5953712 B2 JP 5953712B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- compound semiconductor
- polarized
- emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、GaN・HEMTを量産した際に、SiC基板上に化合物半導体層をエピタキシャル成長した場合のシート抵抗のトレンドを示す特性図である。シート抵抗の許容範囲を破線枠Aで示す。ある時期からシート抵抗に許容範囲外のバラツキ(破線枠Bで示す)が発生していることが判る。シート抵抗が許容範囲を超える値でばらつくと、最大電流及び閾値電圧にも大きな変動が生じるため、早急な対策が必要となっている。
図2は、本実施形態による基板評価装置の概略構成を示す模式図である。
基板評価装置は、基板保持部11、偏光レーザ12、検出部13、及び表示部14を備えて構成されている。
偏光レーザ12は、短波長で偏光可能なQスイッチの偏光レーザであり、p偏光の方がs偏光よりも強い楕円偏光のレーザ光を照射するものである。この偏光レーザ光は、波長が200nm〜300nmの範囲内、例えば266nmの光とされる。
また、Qスイッチレーザでは、パルス動作型のレーザに比べると瞬間的なパワーは低いが、パルス動作よりも長い時間に亘る励起及び光学特性評価が可能となる。成長用基板の内部の結晶内の発光現象を観測し易い。
偏光レーザ12及び検出部13は、偏光レーザ12から照射する偏光レーザ光の基板面に対する入射角度と、検出部13で検出されるフォトルミネッセンス光の基板面に対する出射角度とが異なるように配置される。
基板保持部11に成長用基板、ここでは、SiC基板1を設置する。偏光レーザ12を、SiC基板1の基板面に対して0°<θ<90°の範囲内の所定角となる位置に設定する。
偏光レーザ12は、基板面にレーザ光を照射する。レーザ光は、波長266nmで、p偏光の方がs偏光よりも強い楕円偏光のQスイッチのレーザ光とされる。検出部13は、レーザ光照射による成長用基板からの発光、ここでは基板表面よりも深い結晶内部から発光したフォトルミネッセンス光を検出する。フォトルミネッセンス光の検出は、例えばSiCのバンドギャップに合わせて3eV付近を中心として行う。表示部14は、検出部13で検出されたフォトルミネッセンス光に基づいて、成長用基板における発光強度の基板面内分布を表示する。
図3(a)では、SiC基板の基板面において、発光強度に偏りは見られず、略均一な面内分布を示す。この場合、当該SiC基板を用いて製造されたGaN/HEMTにおいて、そのシート抵抗が許容範囲内、ここではシート抵抗の規定標準値からの増加量が4%以下であることが確認されている。これに対して図3(b)では、SiC基板の基板面において、その中央部位に他の部位に比して発光強度の弱い領域(円C内)が見られる。この場合、当該SiC基板を用いて製造されたGaN/HEMTにおいて、そのシート抵抗の規定標準値からの増加量が5%を越えることが確認されている。
積分発光強度を用いることにより、図4のようにより明確に弱発光強度領域を視認することができる。
発光波長の基板面内分布、半値幅の基板面内分布では、図3(b)に対応した弱発光強度領域を確認することはできない。なお、各種の顕微鏡を用いてSiC基板を観察しても、上記の弱発光強度領域の認識は不可能である。
図6及び図7は、本実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。
Si基板1上に、AlNを5nm程度の厚みに、i(インテンショナリ・アンドープ)−GaNを1μm程度の厚みに、i−AlGaNを5nm程度の厚みに、n−AlGaNを30nm程度の厚みに、n−GaNを3nm程度の厚みに順次成長する。これにより、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eが形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。
詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴン(Ar)を注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。
詳細には、先ず、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置(電極形成予定位置)に電極用リセス2A,2Bを形成する。
化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
レジストマスクは、灰化処理等により除去される。
このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400℃〜1000℃程度の温度、例えば600℃程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。
詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置(電極形成予定位置)に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
レジストマスクは、灰化処理等により除去される。
詳細には、電極用リセス2Cの内壁面を覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法(Atomic Layer Deposition:ALD法)により膜厚2nm〜200nm程度、ここでは10nm程度に堆積する。これにより、ゲート絶縁膜6が形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜6上に塗布し、ゲート絶縁膜6の電極用リセス2Cの部分を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
また、電極用リセス2C内にゲート電極7を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造2上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
前記基板の上方に化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記基板からの発光を検出する検出部と
前記基板の発光強度の面内分布を、前記基板の窒素混入量として表示する表示部と
を含むことを特徴とする基板評価装置。
2 化合物半導体積層構造
2a バッファ層
2b 電子走行層
2c 中間層
2d 電子供給層
2e キャップ層
2A,2B,2C 電極用リセス
3 素子分離構造
4 ソース電極
5 ドレイン電極
6 ゲート絶縁膜
7 ゲート電極
11 基板保持部
12 偏光レーザ
13 検出部
14 表示部
Claims (6)
- 基板に偏光レーザ光を照射し、前記基板からの発光を検出し、前記基板の発光強度の面内分布を得て、前記基板の窒素混入量を評価する工程と、
前記基板の上方に化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。 - 前記基板の窒素混入量を評価する工程において、基板面に対する前記偏光レーザ光の入射角度と異なる出射角度の前記発光を検出することを特徴とする請求項1に記載の化合物半導体装置の製造方法。
- 前記偏光レーザ光は、p偏光の方がs偏光よりも強い楕円偏光のレーザ光であることを特徴とする請求項1又は2に記載の化合物半導体装置の製造方法。
- 基板に、p偏光の方がs偏光よりも強い楕円偏光のレーザ光を照射する偏光レーザと、
前記基板からの発光を検出する検出部と、
前記基板の発光強度の面内分布を、前記基板の窒素混入量として表示する表示部と
を含むことを特徴とする基板評価装置。 - 基板面に対して、前記偏光レーザ光の入射角度と、検出される前記発光の出射角度とが異なるように、前記偏光レーザ及び前記検出部が配置されることを特徴とする請求項4に記載の基板評価装置。
- 基板に、p偏光の方がs偏光よりも強い楕円偏光のレーザ光を照射し、前記基板からの発光を検出し、前記基板の発光強度の面内分布を得て、前記基板の窒素混入量を評価することを特徴とする基板評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255318A JP5953712B2 (ja) | 2011-11-22 | 2011-11-22 | 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255318A JP5953712B2 (ja) | 2011-11-22 | 2011-11-22 | 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110319A JP2013110319A (ja) | 2013-06-06 |
JP5953712B2 true JP5953712B2 (ja) | 2016-07-20 |
Family
ID=48706782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011255318A Expired - Fee Related JP5953712B2 (ja) | 2011-11-22 | 2011-11-22 | 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5953712B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7447392B2 (ja) * | 2018-09-10 | 2024-03-12 | 株式会社レゾナック | SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE520968C2 (sv) * | 2001-10-29 | 2003-09-16 | Okmetic Oyj | Högresistiv monokristallin kiselkarbid och metod för dess framställning |
JP2008224476A (ja) * | 2007-03-14 | 2008-09-25 | Sumitomo Metal Mining Co Ltd | フォトルミネッセンス測定装置 |
-
2011
- 2011-11-22 JP JP2011255318A patent/JP5953712B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2013110319A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8748274B2 (en) | Method for fabricating semiconductor device | |
US7863649B2 (en) | Nitride semiconductor device and method for fabricating the same | |
US9136107B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TWI496284B (zh) | 化合物半導體裝置及其製造方法 | |
EP2575178B1 (en) | Compound semiconductor device and manufacturing method therefor | |
TWI487036B (zh) | 化合物半導體裝置及其製造方法 | |
WO2012014883A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
US9478650B2 (en) | Semiconductor device, HEMT device, and method of manufacturing semiconductor device | |
US20130240897A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2011035066A (ja) | 窒化物半導体素子、及び窒化物半導体素子を作製する方法 | |
JP5202897B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US20180047840A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2014072388A (ja) | 化合物半導体装置及びその製造方法 | |
JP5827529B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP2005354101A (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
US9691890B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP6331204B2 (ja) | 半導体デバイス及び紫外線発光素子 | |
JP5953712B2 (ja) | 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 | |
JP2003347316A (ja) | 半導体装置及びその製造方法 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9991345B2 (en) | Semiconductor device | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
JP2018160668A (ja) | 窒化物半導体装置 | |
JP2013214625A (ja) | 窒化物半導体へのオーミック接触領域の形成方法 | |
JP6176677B2 (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5953712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |