JP7254663B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP7254663B2
JP7254663B2 JP2019155034A JP2019155034A JP7254663B2 JP 7254663 B2 JP7254663 B2 JP 7254663B2 JP 2019155034 A JP2019155034 A JP 2019155034A JP 2019155034 A JP2019155034 A JP 2019155034A JP 7254663 B2 JP7254663 B2 JP 7254663B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
concentration
insulating layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019155034A
Other languages
English (en)
Other versions
JP2021034627A (ja
Inventor
達雄 清水
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019155034A priority Critical patent/JP7254663B2/ja
Priority to US16/789,535 priority patent/US11201223B2/en
Publication of JP2021034627A publication Critical patent/JP2021034627A/ja
Application granted granted Critical
Publication of JP7254663B2 publication Critical patent/JP7254663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）では、例えば、シリコンを用いたＭＯＳＦＥＴと比較して、閾値電圧が低く、移動度が低くなる傾向がある。このため、高い閾値電圧と高い移動度が実現可能なＭＯＳＦＥＴが望まれる。
Ｍ．Ｎｏｇｕｃｈｉ ｅｔ ａｌ．,"Ｃｈａｎｎｅｌ ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ ４Ｈ－ＳｉＣ ＭＯＳＦＥＴｓ ｕｓｉｎｇ ｓｕｌｐｈｕｒ ａｓ ａ ｄｅｅｐ ｌｅｖｅｌ ｄｏｎｏｒ"，Ｔｅｃｈ．Ｄｉｇ．ｏｆ ＩＥＥＥ Ｉｎｔ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔ．, ｐ．１８５（２０１８）
本発明が解決しようとする課題は、高い閾値電圧の実現が可能な半導体装置を提供することにある。
実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、前記ゲート電極と前記炭化珪素層との間に前記ゲート絶縁層が位置し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの第１の元素を含み、前記第１の元素の濃度が最大となる第１の位置と、前記ゲート絶縁層と前記炭化珪素層との界面との間の第１の距離が２０ｎｍ以下であり、前記第１の元素の濃度が前記第１の位置の前記第１の元素の濃度の１／１０であり、前記第１の位置より前記界面から遠い第２の位置と、前記界面との間の第２の距離が２０ｎｍ以下である炭化珪素層と、を備え、前記第１の元素の原子は炭化珪素の結晶構造における炭素原子の位置に存在する。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の硫黄濃度分布を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の電子状態を示す図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の窒素濃度分布を示す図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の駆動装置の模式図。 第５の実施形態の車両の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と第１の面に対向する第２の面とを有する炭化珪素層であって、ゲート電極と炭化珪素層との間にゲート絶縁層が位置し、 硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの第１の元素を含み、第１の元素の濃度が最大となる第１の位置と、ゲート絶縁層と炭化珪素層との界面との間の第１の距離が２０ｎｍ以下であり、第１の元素の濃度が第１の位置の第１の元素の濃度の１／１０であり、第１の位置より界面から遠い第２の位置と、界面との間の第２の距離が２０ｎｍ以下である炭化珪素層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、縦型のＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型トランジスタである。
図２は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層１０の第１の面を示す図である。図１は、図２のＡＡ’に沿った断面である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６、ｐウェル領域２８、ソース領域３０、ｐウェルコンタクト領域３２が存在する。ｐウェル領域２８は、添加元素部２８ａを有する。
図３は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。
六方晶系のＳｉＣ半導体は、六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面は、シリコン面と称される。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面はカーボン面と称される。カーボン面の最表面には炭素原子（Ｃ）が配列している。
六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
本明細書中、「深さ」とは、第１の面を基準とする深さを意味する。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
シリコン面に対し０度以上１０度以下傾斜した面の特性は、シリコン面にほぼ等しいとみなすことができる。また、カーボン面に対し０度以上１０度以下傾斜した面は、カーボン面にほぼ等しいとみなすことができる。
ドレイン領域２４は、ｎ＋型のＳｉＣである。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域２６は、ｎ－型のＳｉＣである。ドリフト領域２６は、ドレイン領域２４と第１の面Ｐ１との間に位置する。ドリフト領域２６の一部は、第１の面Ｐ１に接する。
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域２６のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度より低い。
ドリフト領域２６は、例えば、ドレイン領域２４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域２６の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域２８は、ｐ型のＳｉＣである。ｐウェル領域２８は、ドリフト領域２６と第１の面Ｐ１との間に位置する。ｐウェル領域２８の一部は、第１の面Ｐ１に接する。ｐウェル領域２８は、第１の方向に延びる。
ｐウェル領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域２８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域２８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域２８は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域３０は、ｎ＋型のＳｉＣである。ソース領域３０は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ソース領域３０の一部は、第１の面Ｐ１に接する。ソース領域３０は、第１の方向に延びる。
ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。ソース領域３０のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度より高い。
ソース領域３０の深さは、ｐウェル領域２８の深さよりも浅い。ソース領域３０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域３２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域３２は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域３２の一部は、第１の面Ｐ１に接する。ｐウェルコンタクト領域３２は、ソース領域３０に隣り合う。ｐウェルコンタクト領域３２は、第１の方向に延びる。
ｐウェルコンタクト領域３２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域３２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域３２のｐ型不純物濃度は、ｐウェル領域２８のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域３２の深さは、ｐウェル領域２８の深さよりも浅い。ｐウェルコンタクト領域３２の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層１６は、炭化珪素層１０とゲート電極２０との間に位置する。ゲート絶縁層１６は、ｐウェル領域２８とゲート電極２０との間に位置する。
ゲート絶縁層１６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１６は例えば、酸化シリコンである。ゲート絶縁層１６の厚さは、例えば、３０ｎｍ以上２０ｎｍ以下である。
ゲート絶縁層１６とｐウェル領域２８は接する。ゲート絶縁層１６の近傍のｐウェル領域２８が、ＭＯＳＦＥＴ１００のチャネル領域となる。
ｐウェル領域２８は、ゲート絶縁層１６と接する部分の近傍に、添加元素部２８ａを有する。添加元素部２８ａは、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの添加元素（第１の元素）を含む。以下、添加元素が、硫黄（Ｓ）の場合を例に説明する。
図４は、第１の実施形態の半導体装置の硫黄濃度分布を示す図である。図４は、添加元素である硫黄の深さ方向の濃度分布を示す。図４は、添加元素部２８ａを含む部分の硫黄の濃度分布を示す。
硫黄濃度が最大となる位置を第１の位置（図４中のＸ）とする。第１の位置Ｘと、ゲート絶縁層１６と炭化珪素層１０との界面との間の第１の距離（図４中のｄ１）は２０ｎｍ以下である。
硫黄濃度が第１の位置Ｘの濃度の１／１０の濃度となる位置を第２の位置（図４中のＹ）とする。第２の位置Ｙは、硫黄濃度が第１の位置Ｘの濃度から一桁低下する位置である。第２の位置Ｙは、第１の位置Ｘよりも、ゲート絶縁層１６と炭化珪素層１０との界面からの距離が遠い。
第２の位置Ｙと、ゲート絶縁層１６と炭化珪素層１０との界面との間の第２の距離（図４中のｄ２）は２０ｎｍ以下である。第２の距離ｄ２は第１の距離ｄ１よりも大きい。
第１の位置Ｘの硫黄濃度は、例えば、１×１０１７ｃｍ－３以上５×１０２１ｃｍ－３以下である。第１の位置Ｘの硫黄濃度は、例えば、３×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
添加元素部２８ａの硫黄の有無、及び、硫黄濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により測定することが可能である。
また、界面の位置の同定については、例えば、ＳＩＭＳにより元素の濃度分布を測定し、ゲート絶縁層１６から炭化珪素層１０に向かって低下する酸素濃度と、炭化珪素層１０からゲート絶縁層１６に向かって低下する炭素濃度が、一致する位置を界面の位置と定める。
添加元素部２８ａの硫黄原子は、炭化珪素の結晶構造における炭素原子の位置（炭素サイト）に存在する。言い換えれば、硫黄原子は炭化珪素の結晶構造における炭素原子を置換した状態にある。
例えば、添加元素部２８ａにおいて、炭化珪素の結晶構造における炭素原子の位置に存在する硫黄原子の密度が、炭化珪素の結晶構造におけるシリコン原子の位置に存在する硫黄原子の密度よりも大きい。
硫黄原子の炭化珪素の結晶構造における位置は、例えば、Ｘ線光電子分光法（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、赤外分光法（Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又は、ラマン分光法により測定することが可能である。また、炭化珪素の結晶構造における炭素原子の位置に存在する硫黄原子の密度と、炭化珪素の結晶構造におけるシリコン原子の位置に存在する硫黄原子の密度との大小関係も、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法により測定することが可能である。
添加元素部２８ａは、アルミニウムをｐ型不純物として含む。第１の位置Ｘの硫黄濃度は、例えば、第１の位置Ｘのアルミニウム濃度よりも高い。第１の位置Ｘのアルミニウム濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下である。
添加元素部２８ａに含まれる硫黄は、負の固定電荷を形成することで、ＭＯＳＦＥＴ１００の閾値電圧を高くする。また、負の固定電荷により埋め込みチャネルが形成され、ＭＯＳＦＥＴ１００の移動度が向上する。
ゲート電極２０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極２０は、ゲート絶縁層１６の上に設けられる。ゲート電極２０は、ドリフト領域２６、ソース領域３０、及び、ｐウェル領域２８との間に、ゲート絶縁層１６を挟む。
ゲート電極２０は、導電体である。ゲート電極２０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極２０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属や、それら金属とｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層２２は、ゲート電極２０上に形成される。層間絶縁層２２は、ゲート電極２０とソース電極１２を電気的に分離する。層間絶縁層２２は、例えば、酸化シリコンである。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、ソース領域３０及びｐウェルコンタクト領域３２に接する。ソース電極１２は、ソース領域３０とｐウェルコンタクト領域３２とに電気的に接続される。ソース電極１２は、ｐウェル領域２８に電位を与えるｐウェル電極としても機能する。
ソース電極１２は、例えば、ニッケル（Ｎｉ）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層１０は、反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、ドレイン領域２４に接する。ドレイン電極１４は、ドレイン領域２４に電気的に接続される。
ドレイン電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
なお、第１の実施形態の半導体装置において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態の半導体装置において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図５、図６、図７、図８、図９、図１０は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図５、図６、図７、図８、図９、図１０は、図１に相当する断面を示す。
最初に、ドレイン領域２４の上に、ｎ-型の炭化珪素領域１１を形成した炭化珪素層１０を準備する（図５）。ｎ-型の炭化珪素領域１１は、例えば、エピタキシャル成長法により形成される。炭化珪素領域１１の一部は、最終的にｎ－型のドリフト領域２６になる。
次に、公知のリソグラフィ法及びイオン注入法を用いて、炭化珪素領域１１にｐウェル領域２８、ソース領域３０、及び、ｐウェルコンタクト領域３２を形成する（図６）。
次に、炭化珪素層１０の表面に犠牲酸化膜４８を形成する（図７）。犠牲酸化膜４８は、例えば、熱酸化で形成される酸化シリコン膜である。
犠牲酸化膜４８を形成することにより、炭化珪素層１０の表面近傍に、炭素空孔（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が多数形成される。炭素空孔は、炭化珪素の結晶構造から炭素原子が、欠落した状態である。
次に、公知のリソグラフィ法及びドライエッチング法により、ｐウェル領域２８の上の犠牲酸化膜４８を選択的に剥離する。次に、硫黄を含む雰囲気中で熱処理を行う（図８）。例えば、六フッ化硫黄（ＳＦ６）ガス中で、熱処理を行う。
硫黄を含む雰囲気中で熱処理を行うことにより、炭化珪素層１０の表面から炭化珪素層１０の中に硫黄が拡散する。拡散した硫黄は、炭化珪素層１０の表面近傍に多数形成された炭素空孔を埋める。言い換えれば、硫黄原子が、炭素サイトに存在する状態を多数形成する。
ｐウェル領域２８の中の硫黄が含まれる部分が、添加元素部２８ａとなる。
次に、公知のウェットエッチング法を用いて、犠牲酸化膜４８を剥離する（図９）。
次に、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層１６及びゲート電極２０を形成する。ゲート絶縁層１６及びゲート電極２０は、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）を用いて形成する。さらに、公知のプロセス技術を用いて、ゲート電極２０の上に層間絶縁層２２を形成する（図１０）。
その後、公知のプロセス技術を用いて、ソース電極１２、及び、ドレイン電極１４を形成する。以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が製造される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
炭化珪素を用いたＭＯＳＦＥＴでは、例えば、シリコンを用いたＭＯＳＦＥＴと比較して、閾値電圧が低く、移動度が低くなる傾向がある。このため、高い閾値電圧と高い移動度が実現可能なＭＯＳＦＥＴが望まれる。
第１の実施形態のＭＯＳＦＥＴ１００は、ｐウェル領域２８が、硫黄を含む添加元素部２８ａを有する。添加元素部２８ａを有することにより、ＭＯＳＦＥＴ１００により、高い閾値電圧と高い移動度が実現される。以下、詳述する。
図１１は、第１の実施形態の半導体装置の電子状態を示す図である。炭化珪素層１０の中に硫黄が存在する場合の電子状態を第一原理計算により求めている。
図１１（ａ）は、硫黄原子が、炭化珪素の結晶構造におけるシリコン原子の位置（シリコンサイト）に存在する場合、図１１（ｂ）は、硫黄原子が、炭化珪素の結晶構造における炭素原子の位置（炭素サイト）に存在する場合である。
図１１（ａ）に示すように、硫黄原子がシリコンサイトに存在する場合、比較的バンドギャップの上側、すなわち、伝導帯下端に近い浅い準位（図１１（ａ）中のＡ）が形成される。一方、硫黄原子が炭素サイトに存在する場合、比較的バンドギャップの下側、すなわち、価電子帯上端に近い深い準位（図１１（ｂ）中のＢ）が形成される。
第１の実施形態のＭＯＳＦＥＴ１００は、添加元素部２８ａの硫黄原子が炭素サイトに存在する。したがって、添加元素部２８ａに深い準位が形成されている。
図１２は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１２は、ＭＯＳＦＥＴ１００のＭＯＳ構造のバンド図を示す。
図１２（ａ）は、ソース電極１２とゲート電極２０間に電圧が印加されていないフラットバンド状態のバンド図である。図１２（ｂ）は、ゲート電極２０に正の電圧（図１２（ｂ）中のＶｇ）が印加され反転層が形成された状態のバンド図である。
図１２（ａ）に示すように、炭化珪素層１０とゲート絶縁層１６の界面近傍には、炭素サイトに入った硫黄原子により形成された深い準位が存在する。図１２（ｂ）に示すように、ゲート電極２０に正の電圧が印加されると、界面近傍のポテンシャルが低下する。
界面近傍のポテンシャルが低下すると、電子が誘起されるが、この電子が図１２（ｂ）に示すように、深い準位にトラップされて負の固定電荷を形成する。界面近傍に負の固定電荷が形成されることで、ＭＯＳＦＥＴ１００の閾値電圧が高くなる。
界面近傍に負の固定電荷が形成されると、界面近傍のポテンシャルが上昇する。このため、図１２（ｂ）に示すように、反転層は界面近傍から離れた深い位置に形成される。いわゆる、埋め込みチャネルが形成されることになる。
埋め込みチャネルが形成されると、電子が界面近傍から離れた位置を流れる。したがって、電子の界面散乱が抑制され、ＭＯＳＦＥＴ１００の移動度が高くなる。
炭化珪素層１０の中の炭素空孔は、伝導帯下端に近い浅い準位を形成する。この浅い準位によりＭＯＳＦＥＴ１００の移動度が低下する。ＭＯＳＦＥ１００では、添加元素部２８ａに含まれる硫黄が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、ＭＯＳＦＥＴ１００の移動度が高くなる。
また、炭化珪素層に炭素空孔が存在すると、炭化珪素層の表面が酸化されやすい。炭化珪素層の表面が酸化されると、更に炭素空孔が形成される。炭化珪素層の表面が酸化される際、ゲート絶縁層中に拡散した炭素による炭素欠陥が生成される。このため、ＭＯＳＦＥＴの移動度の低下やゲート絶縁層の信頼性低下が起こる。
ＭＯＳＦＥＴ１００は、添加元素部２８ａに含まれる硫黄が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、炭化珪素層１０の表面の耐酸化性が向上している。したがって、炭化珪素層１０の中の炭素空孔の量、及びゲート絶縁層１６中に拡散する炭素量が低減さる。よって、ＭＯＳＦＥＴ１００の移動度が高くなる。同時に、ゲート絶縁層１６の信頼性が向上する。
ＭＯＳＦＥＴ１００の、硫黄濃度が最大となる位置を第１の位置（図４中のＸ）とする。第１の位置Ｘと、ゲート絶縁層１６と炭化珪素層１０との界面との間の第１の距離（図４中のｄ１）は２０ｎｍ以下である。また、硫黄濃度が第１の位置Ｘの硫黄濃度の１／１０となる第２の位置（図４中のＹ）と、ゲート絶縁層１６と炭化珪素層１０との界面との間の第２の距離（図４中のｄ２）は２０ｎｍ以下である。
第１の距離ｄ１および第２の距離ｄ２が２０ｎｍより大きくなると、埋め込みチャネルが界面から離れることにより、ＭＯＳＦＥ１００のゲート電圧による制御性が低下する。したがって、動作電圧を上げる必要が出てくる。その結果、例えば、ゲート絶縁層のリーク電流が増大したり、ソースとドレイン間のリーク電流が増大したり、ショートチャネル効果が大きくなったりして問題となる。
第１の距離ｄ１および第２の距離ｄ２は、例えば、犠牲酸化膜４８の形成による表面近傍に限った炭素空孔の形成により、極めて小さくすることが可能である。表面近傍に限った領域にのみ、炭素空孔を埋めた硫黄原子が存在することになる。
炭化珪素層中の格子間の硫黄原子は、炭化珪素のシリコンを置換してシリコンサイトに入ることがエネルギー的に安定である。上述のように、硫黄原子がシリコンサイトに入ると浅い準位が形成される。このため、例えば、ＭＯＳＦＥＴの閾値電圧が低下したり、移動度が低下したりするおそれがあるため好ましくない。
例えば、犠牲酸化膜４８の形成により多量の炭素空孔を炭化珪素層１０の表面近傍に形成することで、硫黄原子がシリコンサイトよりも炭素サイトに入りやすくなる。上記方法でＭＯＳＦＥ１００の添加元素部２８ａを形成することが可能となる。
第１の位置Ｘの硫黄濃度は、１×１０１７ｃｍ－３以上であることが好ましく、３×１０１８ｃｍ－３以上であることがより好ましく、５×１０１８ｃｍ－３以上であることが更に好ましく、１×１０１９ｃｍ－３以上であることが最も好ましい。上記範囲を上回ることで、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
第１の位置Ｘの硫黄濃度は、５×１０２１ｃｍ－３以下であることが好ましく、１×１０２０ｃｍ－３以下であることが好ましい。上記範囲を下回ることで、シリコンサイトに入る硫黄原子の量が抑制され、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
添加元素部２８ａにおいて、炭化珪素の結晶構造における炭素原子の位置に存在する硫黄原子の密度が、炭化珪素の結晶構造におけるシリコン原子の位置に存在する硫黄原子の密度よりも大きいことが好ましい。負の固定電荷を形成可能な深い準位を多く形成することが可能となる。犠牲酸化膜４８の形成により炭素空孔を形成し、その炭素空孔位置に硫黄を拡散させる上記の方法であれば、ほぼ全ての硫黄を、確実に炭素原子位置に入れることも可能である。炭素空孔の量や位置は、犠牲酸化膜４８の形成の温度や酸素量にて調整が可能であるため、添加元素部２８ａに導入される硫黄の量や位置を制御できることになる。
ＭＯＳＦＥＴ１００のゲート電圧による制御性を向上させる観点から、第１の距離ｄ１及び第２の距離ｄ２は、１０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましい。例えば、第１の距離ｄ１及び第２の距離ｄ２は、炭化珪素層１０の深さ方向に炭素原子をイオン注入して、炭化珪素層１０の深い位置の炭素空孔を塞ぐことにより、短くする方向に調整が可能である。すなわち、添加元素部２８ａを浅くすることが可能である。この方法により、深さ方向に急峻に炭素空孔を無くすことができるので、第１の元素の分布を、表面近傍だけの、急峻なプロファイルにすることができる。これにより、ＭＯＳＦＥＴ１００のゲート電圧による制御性を向上させることができる。
ＭＯＳＦＥＴ１００の閾値電圧及び移動度を高くする観点から、添加元素部２８ａにおいて、第１の位置Ｘの硫黄の濃度が、第１の位置Ｘのアルミニウム濃度よりも高いことが好ましい。
以上、第１の実施形態によれば、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、高い移動度の実現が可能なＭＯＳＦＥＴが提供される。
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層とゲート絶縁層は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの第２の元素を含み、第２の元素の濃度が最大となる第３の位置から界面までの距離が５ｎｍ以下である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態の半導体装置は、縦型のＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型トランジスタである。ＭＯＳＦＥＴ２００は、終端元素（第２の元素）を含む以外は、第１の実施形態のＭＯＳＦＥＴ１００と同様の構造を備える。
ＭＯＳＦＥＴ２００は、炭化珪素層１０とゲート絶縁層１６が、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの終端元素（第２の元素）を含む。以下、終端元素が窒素（Ｎ）である場合を例に説明する。
図１３は、第２の実施形態の半導体装置の窒素濃度分布を示す図である。図１３は、終端元素である窒素の深さ方向の濃度分布を示す。図１３は、添加元素部２８ａを含む部分の窒素の濃度分布を示す。
窒素濃度が最大となる第３の位置（図１３中のＺ）から界面までの距離が５ｎｍ以下である。言い換えれば、第３の位置Ｚは、界面から５ｎｍ以下の範囲にある。図１３は、第３の位置Ｚと界面が一致する場合を示す。
第３の位置Ｚから界面までの距離は２ｎｍ以下であることが好ましく、１ｎｍ以下であることがより好ましい。窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましい。
終端元素（第２の元素）は、ｐウェル領域２８の最上層を構成するバイレイヤ（Ｓｉ－Ｃペア）のシリコン原子もしくは炭素原子を置換している。窒素の場合は最上層を構成するバイレイヤの炭素原子を置換する。窒素以外の上記終端元素（例えばリン、アンチモン、ランタンなど）は、最上層を構成するバイレイヤのシリコン原子を置換する。余分なシリコン原子や炭素原子をゲート絶縁層側に放出して、終端元素は、最終的には、炭化珪素層１０と３配位で結合していることになる。例えば、窒素は、炭化珪素の結晶構造の炭素原子の位置にある。最表面のシリコンの一部が絶縁膜側に吸収され、窒素は、炭化珪素層１０のシリコン原子と３配位していることになる。窒素以外の上記終端元素（例えばリン、アンチモン、ランタンなど）では、炭化珪素の結晶構造のシリコン原子の位置にある。窒素以外の上記終端元素は、炭化珪素層１０の炭素原子と３配位していることになる。
窒素の濃度分布のピーク値は、例えば、４×１０１９ｃｍ－３以上４×１０２3ｃｍ－３以下である。終端を確実にするには、１×１０21ｃｍ－３以上が好ましい。一方で、余分な窒素があると、電荷トラップとなるので、１×１０23ｃｍ－３以下が好ましい。典型的には、例えば、５．０×１０２２ｃｍ－３程度（±５％）であり、特に、電荷トラップの少ない良好な特性を示す。界面での面密度としては、１×１０１４ｃｍ－２以上２．５×１０１５ｃｍ－２以下が好ましい。典型的には、例えば、１．４×１０１５ｃｍ－２程度（±５％）であり、特に、電荷トラップの少ない良好な特性を示す。
ゲート絶縁層１６及び炭化珪素層１０における窒素の濃度は、例えば、２×１０１６ｃｍ－３以下である。
窒素の濃度及び分布は、例えば、ＳＩＭＳにより測定することが可能である。
第２の実施形態のＭＯＳＦＥＴ２００は、第１の実施形態のＭＯＳＦＥＴ１００の製造方法に、例えば、添加元素部２８ａを形成した後の、窒素を含む雰囲気中での熱処理を加えることで、製造することが可能である。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、電子の移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。界面準位により、電子がトラップされたり、散乱されたりすることにより、電子の移動度が低下すると考えられる。
炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。
第２の実施形態のＭＯＳＦＥＴ２００では、窒素が最上層を構成するバイレイヤの炭素原子を置換することで３配位となり、ダングリングボンドが低減する。したがって、炭化珪素層１０とゲート絶縁層１６との間の界面準位の量が低減される。よって、ＭＯＳＦＥＴ２００の移動度が高くなる。
以上、第２の実施形態によれば、第１の実施形態と同様、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、更に高い移動度の実現が可能なＭＯＳＦＥＴが提供される。
（第３の実施形態）
第３の実施形態の半導体装置は、炭化珪素層がトレンチを有し、ゲート電極はトレンチの中に位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１４は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、第１のトレンチ５０、第２のトレンチ５２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６、ｐウェル領域２８、ソース領域３０、ｐウェルコンタクト領域３２、電界緩和領域３４が存在する。ｐウェル領域２８は、添加元素部２８ａを有する。
添加元素部２８ａは、ｐウェル領域のゲート絶縁層１６と接する部分に位置する。
炭化珪素層１０は、第１のトレンチ５０と第２のトレンチ５２を備える。第１のトレンチ５０は、２個の第２のトレンチ５２の間に挟まれる。第１のトレンチ５０及び第２のトレンチ５２は、炭化珪素層１０に形成された溝である。
第１のトレンチ５０は、ｐウェル領域２８を貫通し、ドリフト領域２６に達する。第１のトレンチ５０の底面は、ドリフト領域２６に位置する。
ゲート電極２０は、第１のトレンチ５０の中に位置する。
ゲート絶縁層１６は、第１のトレンチ５０の中に位置する。ゲート絶縁層１６は、ゲート電極２０と炭化珪素層１０との間に位置する。ゲート絶縁層１６近傍の添加元素部２８ａが、ＭＯＳＦＥＴ３００のチャネル領域となる。
ゲート絶縁層１６と接する炭化珪素層１０の面は、例えば、ｍ面である。
ソース電極１２の一部は、第２のトレンチ５２内に位置する。ｐウェルコンタクト領域３２は、第２のトレンチ５２の底部に位置する。
電界緩和領域３４は、ｐ型のＳｉＣである。電界緩和領域３４は、第２のトレンチ５２の周囲に位置する。
電界緩和領域３４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域３４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ＭＯＳＦＥＴ３００がオフ状態の際に、電界緩和領域３４からドリフト領域２６に空乏層が延びる。ドリフト領域２６に延びる空乏層により、第１のトレンチ５０底部のゲート絶縁層１６に印加される電界強度が緩和する。したがって、ゲート絶縁層１６の耐圧が向上する。
以上、第３の実施形態によれば、第１の実施形態と同様、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、高い移動度の実現が可能なＭＯＳＦＥＴが提供される。また、トレンチゲート型とすることにより、チャネル密度が高くなり、オン抵抗の低減されたＭＯＳＦＥＴが提供される。
（第４の実施形態）
第４の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図１５は、第４の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第５の実施形態）
第５の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１６は、第５の実施形態の車両の模式図である。第５の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両８００の特性が向上する。
（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１７は、第６の実施形態の車両の模式図である。第６の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第７の実施形態）
第７の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図１８は、第７の実施形態の昇降機（エレベータ）の模式図である。第７の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１０００の特性が向上する。
以上、第１ないし第３の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
また、第１ないし第３の実施形態では、炭化珪素のシリコン面の上、又は、ｍ面の上にゲート絶縁層１６を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、ａ面、（０－３３－８）面などにゲート絶縁層１６を設ける場合にも本発明を適用することは可能である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、縦型のトランジスタではなく、ソース電極及びドレイン電極が炭化珪素層の同一の面に設けられる横型のトランジスタにも本発明を適用することは可能である。
また、第１ないし第３の実施形態では、添加元素（第１の元素）が硫黄の場合を例に説明したが、添加元素が、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの元素であれば、炭化珪素層１０中に深い準位を形成可能なため、硫黄（Ｓ）と同様の効果を得ることが可能である。
また、第２の実施形態では、終端元素（第２の元素）が窒素である場合を例に説明したが、終端元素が、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素であれば、炭化珪素層１０の表面のダングリングボンドが低減されるため、窒素（Ｎ）と同様の効果を得ることが可能である。
また、第４ないし第７の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第４ないし第７の実施形態において、第１の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第２の実施形態、又は、第３の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１６ ゲート絶縁層
２０ ゲート電極
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (13)

  1. ゲート電極と、
    ゲート絶縁層と、
    第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、
    前記ゲート電極と前記炭化珪素層との間に前記ゲート絶縁層が位置し、
    硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの第１の元素を含み、
    前記第１の元素の濃度が最大となる第１の位置と、前記ゲート絶縁層と前記炭化珪素層との界面との間の第１の距離が２０ｎｍ以下であり、
    前記第１の元素の濃度が前記第１の位置の前記第１の元素の濃度の１／１０であり、前記第１の位置より前記界面から遠い第２の位置と、前記界面との間の第２の距離が２０ｎｍ以下である炭化珪素層と、
    を備え、
    前記第１の元素の原子は炭化珪素の結晶構造における炭素原子の位置に存在する、半導体装置。
  2. 炭化珪素の結晶構造における炭素原子の位置に存在する前記第１の元素の原子の密度が、炭化珪素の結晶構造におけるシリコン原子の位置に存在する前記第１の元素の原子の密度よりも大きい請求項１記載の半導体装置。
  3. ゲート電極と、
    ゲート絶縁層と、
    第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、
    前記ゲート電極と前記炭化珪素層との間に前記ゲート絶縁層が位置し、
    硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの第１の元素を含み、
    前記第１の元素の濃度が最大となる第１の位置と、前記ゲート絶縁層と前記炭化珪素層との界面との間の第１の距離が２０ｎｍ以下であり、
    前記第１の元素の濃度が前記第１の位置の前記第１の元素の濃度の１／１０であり、前記第１の位置より前記界面から遠い第２の位置と、前記界面との間の第２の距離が２０ｎｍ以下である炭化珪素層と、
    を備え、
    前記炭化珪素層と前記ゲート絶縁層は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの第２の元素を含み、前記第２の元素の濃度が最大となる第３の位置から前記界面までの距離が５ｎｍ以下である、半導体装置。
  4. 前記第１の位置の前記第１の元素の濃度は、１×１０１７ｃｍ－３以上である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の位置の前記第１の元素の濃度は、３×１０１８ｃｍ－３以上である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の元素の原子は炭化珪素の結晶構造における炭素原子の位置に存在する請求項３記載の半導体装置。
  7. 前記第１の距離が５ｎｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記炭化珪素層がアルミニウムを含み、前記第１の位置の前記第１の元素の濃度が、前記第１の位置のアルミニウム濃度よりも高い請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第１の位置のアルミニウム濃度は、１×１０１５ｃｍ－３以上である請求項８記載の半導体装置。
  10. 請求項１ないし請求項９いずれか一項記載の半導体装置を備えるインバータ回路。
  11. 請求項１ないし請求項９いずれか一項記載の半導体装置を備える駆動装置。
  12. 請求項１ないし請求項９いずれか一項記載の半導体装置を備える車両。
  13. 請求項１ないし請求項９いずれか一項記載の半導体装置を備える昇降機。
JP2019155034A 2019-08-27 2019-08-27 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7254663B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019155034A JP7254663B2 (ja) 2019-08-27 2019-08-27 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US16/789,535 US11201223B2 (en) 2019-08-27 2020-02-13 Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019155034A JP7254663B2 (ja) 2019-08-27 2019-08-27 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2021034627A JP2021034627A (ja) 2021-03-01
JP7254663B2 true JP7254663B2 (ja) 2023-04-10

Family

ID=74677748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019155034A Active JP7254663B2 (ja) 2019-08-27 2019-08-27 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11201223B2 (ja)
JP (1) JP7254663B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404183B2 (ja) * 2020-07-17 2023-12-25 株式会社東芝 半導体装置
JP7273764B2 (ja) 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
KR102583235B1 (ko) * 2022-03-18 2023-09-26 서강대학교산학협력단 Mosfet 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089687A1 (ja) 2010-01-19 2011-07-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US20120199846A1 (en) 2011-02-07 2012-08-09 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
WO2016071990A1 (ja) 2014-11-06 2016-05-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US20180083112A1 (en) 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20190067423A1 (en) 2017-08-25 2019-02-28 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2019171678A1 (ja) 2018-03-07 2019-09-12 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
SE520968C2 (sv) 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
JP6032831B2 (ja) * 2012-03-07 2016-11-30 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
JP5481605B2 (ja) * 2012-03-23 2014-04-23 パナソニック株式会社 半導体素子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089687A1 (ja) 2010-01-19 2011-07-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US20120199850A1 (en) 2010-01-19 2012-08-09 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
US20120199846A1 (en) 2011-02-07 2012-08-09 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2012164788A (ja) 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
WO2016071990A1 (ja) 2014-11-06 2016-05-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US20170250254A1 (en) 2014-11-06 2017-08-31 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
US20180083112A1 (en) 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2018046246A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20190067423A1 (en) 2017-08-25 2019-02-28 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2019040993A (ja) 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2019171678A1 (ja) 2018-03-07 2019-09-12 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US20210013308A1 (en) 2018-03-07 2021-01-14 Mitsubishi Electric Corporation Silicon carbide semiconductor device

Also Published As

Publication number Publication date
US11201223B2 (en) 2021-12-14
US20210066467A1 (en) 2021-03-04
JP2021034627A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
JP7362546B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7254663B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7263178B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6526549B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7346368B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2020017640A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7166053B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7273764B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7476132B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11121249B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6992021B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20240096938A1 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2023136823A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230329

R151 Written notification of patent or utility model registration

Ref document number: 7254663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151