JP2018046246A - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2018046246A
JP2018046246A JP2016181948A JP2016181948A JP2018046246A JP 2018046246 A JP2018046246 A JP 2018046246A JP 2016181948 A JP2016181948 A JP 2016181948A JP 2016181948 A JP2016181948 A JP 2016181948A JP 2018046246 A JP2018046246 A JP 2018046246A
Authority
JP
Japan
Prior art keywords
atoms
semiconductor device
atom
phosphorus
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016181948A
Other languages
English (en)
Other versions
JP6692265B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
良介 飯島
Ryosuke Iijima
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016181948A priority Critical patent/JP6692265B2/ja
Priority to US15/430,687 priority patent/US10014378B2/en
Publication of JP2018046246A publication Critical patent/JP2018046246A/ja
Priority to US15/989,977 priority patent/US20180277643A1/en
Application granted granted Critical
Publication of JP6692265B2 publication Critical patent/JP6692265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2210/00—Converter types
    • B60L2210/40—DC to AC converters
    • B60L2210/42—Voltage source inverters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61C—LOCOMOTIVES; MOTOR RAILCARS
    • B61C3/00—Electric locomotives or railcars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B11/00—Main component parts of lifts in, or associated with, buildings or other structures
    • B66B11/04—Driving gear ; Details thereof, e.g. seals
    • B66B11/043—Driving gear ; Details thereof, e.g. seals actuated by rotating motor; Details, e.g. ventilation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T30/00—Transportation of goods or passengers via railways, e.g. energy recovery or reducing air resistance

Abstract

【課題】炭化珪素層の表面を安定して終端することが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、炭化珪素層と、絶縁層と、炭化珪素層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を含み、少なくとも一部の複数の第１の原子が、４配位及び５配位の少なくともいずれか一方の原子である領域と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅａｔｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度の低下は、炭化珪素層とゲート絶縁層との間に存在する界面準位の影響によるものと考えられる。
界面準位を低減させる方法として、炭化珪素層の表面を終端元素で終端する方法がある。
特許第５６１０４９２号公報
本発明が解決しようとする課題は、炭化珪素層の表面を安定して終端することが可能な半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。
実施形態の半導体装置は、炭化珪素層と、絶縁層と、炭化珪素層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を含み、少なくとも一部の複数の第１の原子が、４配位及び５配位の少なくともいずれか一方の原子である領域と、を備える。
第１の実施形態の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の一部を拡大した模式断面図。 第１の実施形態の終端元素の濃度分布を示す図。 第１の実施形態の作用及び効果の説明図。 第１の実施形態の作用及び効果の説明図。 第１の実施形態の作用及び効果の説明図。 第２の実施形態の半導体装置の一部を拡大した模式断面図。 第２の実施形態の炭化珪素層の表面の構造を示す模式図。 第３の実施形態の半導体装置の製造方法の工程フロー図。 第３の実施形態の作用及び効果の説明図。 第４の実施形態の半導体装置の製造方法の工程フロー図。 第４の実施形態の作用及び効果の説明図。 第５の実施形態の半導体装置を示す模式断面図。 第６の実施形態の駆動装置の模式図。 第７の実施形態の車両の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、「配位」とは、一個の中心原子の周りに他の原子が化学結合することを意味する。中心原子に結合する他の原子の個数が配位数である。中心原子の表面から動径方向に中心原子１個分の距離に、他の原子が存在する場合には、中心原子と他の原子は化学結合していると推定できる。中心原子１個分の距離としては、例えば、ファンデルワールス半径の２倍の値を用いる。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、炭化珪素層と、絶縁層と、炭化珪素層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を含み、少なくとも一部の複数の第１の原子が、４配位である領域と、を備える。上記領域は、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子を含む。
図１は、本実施形態の半導体装置であるＭＯＳＦＥＴを示す模式断面図である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
このＭＯＳＦＥＴ１００は、炭化珪素基板１２、ドリフト層（炭化珪素層）１４、ｐウェル領域（炭化珪素層）１６、ソース領域１８、ウェルコンタクト領域２０、界面領域（領域）４０、ゲート絶縁層（絶縁層）２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、及び、ドレイン電極３６を備える。
炭化珪素基板１２は、例えば、ｎ＋型の４Ｈ−ＳｉＣの基板である。炭化珪素基板１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
炭化珪素基板１２の表面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。（０００１）面は、シリコン面と称される。シリコン面では、最表面の原子はシリコンである。最表面のシリコンが直下の炭素（カーボン）と３配位で結合している。
炭化珪素基板１２の裏面は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００−１）面は、カーボン面と称される。カーボン面では、最表面の原子は炭素（カーボン）である。最表面の炭素が直下のシリコンと３配位で結合している。
ドリフト層１４は、炭化珪素基板１２の表面上に設けられる。ドリフト層１４は、ｎ−型の炭化珪素層である。ドリフト層１４は、例えば、窒素をｎ型不純物として含む。
ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト層１４は、例えば、炭化珪素基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト層１４は、例えば、４Ｈ−ＳｉＣであり、表面は（０００１）面に対し０度以上８度以下傾斜した面である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト層１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型の炭化珪素領域である。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の表面も、シリコン面に対し０度以上８度以下傾斜した面である。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型の炭化珪素層である。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ウェルコンタクト領域２０は、ｐ＋型の炭化珪素領域である。
ウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。
ウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、ｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上６０ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
界面領域４０は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面領域４０は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の第１の原子を含む。２種類以上の上記元素を第１の原子として含有することも可能である。
界面領域４０は、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）の群の一種の元素の第２の原子を含む。第２の原子は第１の原子に化学結合する。２種類以上の上記元素を第２の原子として含有することも可能である。
第１の原子と、第１の原子に結合する第２の原子の双方を含めて終端元素と称する。終端元素は、ドリフト層１４及びｐウェル領域１６の最上層のシリコン又は炭素を置換する。例えば、シリコン面であればシリコンを置換し、カーボン面であればカーボンを置換する。以下、第１の原子の元素がリン（Ｐ）である場合を例に説明する。また、第２の原子の元素が酸素（Ｏ）である場合を例に説明する。
図２は、本実施形態の半導体装置の一部を拡大した模式断面図である。界面領域４０を含む領域の拡大図である。
界面領域４０では、リン原子は、ドリフト層１４及びｐウェル領域１６の最上層のシリコン原子を置換している。さらに、リン原子は、酸素原子と二重結合している。リン原子は、３個の炭素原子及び１個の酸素原子と化学結合している。
したがって、シリコン原子を置換しているリン原子は４配位である。言い換えれば、シリコン原子を置換しているリン原子の配位数は４である。
図３は、本実施形態の終端元素の濃度分布を示す図である。
終端元素は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。終端元素の濃度分布のピークは、界面領域４０内にある。終端元素の濃度分布は、いわゆるデルタ分布である。
終端元素の濃度分布のピークに対する半値全幅は、例えば、２ｎｍ以下である。また、終端元素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、終端元素の濃度分布のピークに対する半値全幅は、例えば、０．５０ｎｍ以下である。また、終端元素の濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下である。
界面領域４０における終端元素の濃度分布のピークは、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。また、終端元素の濃度分布のピークは、例えば、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。
終端元素を構成する第１の原子は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。第１の原子の濃度分布のピーク（第１のピーク）は、界面領域４０内にある。
また、第１の原子の濃度分布のピークに対する半値全幅は、例えば、２ｎｍ以下である。また、第１の原子の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、第１の原子の濃度分布のピークに対する半値全幅は、例えば、０．５０ｎｍ以下である。また、第１の原子の濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下である。
界面領域４０における第１の原子の濃度分布のピークは、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。また、第１の原子の濃度分布のピークは、例えば、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。
同様に、終端元素を構成する第２の原子は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。第２の原子の濃度分布のピーク（第２のピーク）は、界面領域４０内にある。
また、第２の原子の濃度分布のピークに対する半値全幅は、例えば、２ｎｍ以下である。また、第２の原子の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、第２の原子の濃度分布のピークに対する半値全幅は、例えば、０．５０ｎｍ以下である。また、第２の原子の濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下である。
界面領域４０における第２の原子の濃度分布のピークは、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。また、第２の原子の濃度分布のピークは、例えば、２×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。
界面領域４０中に含まれる終端元素の種類は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
界面領域４０中の終端元素の濃度及び分布は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
終端元素を構成する第１の原子が４配位であることは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により同定することが可能である。また、例えば、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）とＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を組み合わせて、原子配置を直接観察することにより同定することも可能である。また、例えば、ＳＴＥＭとＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を組み合わせて、原子配置を直接観察することにより同定することも可能である。
また、第１の原子が炭化珪素層の最表面の元素と置換し、第１の原子に第２の原子が結合する４配位構造ができていることは、ＲＡＭＡＮ振動モード解析、もしくは、ＦＴＩＲ振動モード解析から特定することができる。
さらに、第１の原子、第２の原子それぞれの、配位数や電子状態は、ＸＰＳのコアレベルシフトの測定により同定することができる。
終端元素の濃度分布のピークから例えば１ｎｍ以上離れた位置での終端元素の濃度は、例えば、５×１０１７ｃｍ−３以下である。第１の原子の濃度分布のピークから例えば１ｎｍ以上離れた位置での第１の原子の濃度は、例えば、５×１０１７ｃｍ−３以下である。ゲート絶縁層２８及び炭化珪素層における終端元素又は第１の原子の濃度は、例えば、ＳＩＭＳの測定限界以下である。ＳＩＭＳの測定限界は、例えば、２×１０１６ｃｍ−３である。
ゲート絶縁層２８は、ｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、例えば、酸化シリコンである。ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上６０ｎｍ以下である。
ゲート電極３０は、ゲート絶縁層２８上に設けられる。ゲート電極３０と界面領域４０との間に、ゲート絶縁層２８が設けられる。
ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８とウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成していてもよい。
ドレイン電極３６は、炭化珪素基板１２のドリフト層１４と反対側、すなわち、炭化珪素基板１２の裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素基板１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。
なお、本実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、本実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、本実施形態の作用及び効果について説明する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）やゲート絶縁層中の準位（ｓｔａｔｅ）がキャリアの移動度の劣化を引き起こすと考えられる。
本実施形態では、第１の原子と、第２の原子とが結合した終端元素を有することにより、炭化珪素のバンドギャップ中の準位が消滅する。また、終端元素の質量が大きいため、キャリアのフォノン散乱が生じにくい。したがって、キャリアの移動度が向上する。また、第１の原子と、第２の原子とが結合した終端元素は、単一の原子を終端元素とする場合に比べ、エネルギー的に安定である。したがって、安定な界面終端が実現できる。
以下、本実施形態の作用及び効果について詳述する。
図４、図５、図６は、本実施形態の作用及び効果の説明図である。図４は、界面領域を含む領域を拡大した模式断面図である。図４（ａ）は界面領域に終端元素が存在しない場合の図である。また、図４（ｂ）は界面領域にリン原子のみが終端元素として存在する場合の図である。
図５は、炭化珪素層の最表面の構造を示す模式図である。図５（ａ）は、界面領域に終端元素が無い場合の図である。図５（ｂ）は、リン原子のみが終端元素の場合の図である。図５（ｃ）は、リン原子と酸素原子が終端元素の場合の図である。
図６は、炭化珪素層の最表面のバンド構造を示す模式図である。図６は、第一原理計算に基づく結果を示す。図６（ａ）は、界面領域に終端元素が無い場合の図である。図６（ｂ）は、リン原子のみが終端元素の場合の図である。図６（ｃ）は、リン原子と酸素原子が終端元素の場合の図である。図６中、黒丸は電子で埋まった準位、白丸は空の準位を示している。
例えば、図４（ａ）、図５（ａ）に示すように、界面領域に終端元素が無い場合、炭化珪素層の最表面にダングリングボンドが存在する。このダングリングボンドにより、図６（ａ）に示すように炭化珪素層のバンドギャップ中に準位が形成される。
例えば、炭化珪素層のバンドギャップ中の準位に、チャネルを走行する電子がトラップされることで、ＭＯＳＦＥＴのキャリアの移動度が劣化すると考えられる。
例えば、図４（ｂ）、図５（ｂ）に示すように、界面領域にリン原子が終端元素として存在すると、炭化珪素層の最表面のダングリングボンドは消滅する。この場合、リン原子は３個の炭素原子と化学結合する。リン原子は３配位である。言い換えればリン原子の配位数は３である。しかしながら、図６（ｂ）に示すように炭化珪素層のバンドギャップ中の伝導帯の下端近傍に準位が残存する。このバンドギャップ中の準位に、電子がトラップされることで、ＭＯＳＦＥＴのキャリアの移動度が劣化するおそれがある。
また、リン原子のみを終端元素とする場合、図５（ｂ）に示すようにリン原子は不対電子を備える。この不対電子と周囲の原子との相互作用により、ＭＯＳＦＥＴの特性が劣化するおそれがある。特に、不対電子により電子に対する障壁の低下がもたらされ、ゲート絶縁層の信頼性が低下するおそれがある。
本実施形態のＭＯＳＦＥＴ１００では、図５（ｃ）に示すように、リン原子と、そのリンに二重結合する酸素原子が終端元素となる。図６（ｃ）に示すように、炭化珪素層のバンドギャップ中の準位は完全に消滅する。したがって、電子のトラップが生じることはなく、ＭＯＳＦＥＴのキャリアの移動度が向上する。
また、リン原子のみを終端元素とする場合に比べ、酸素が結合していることで、終端元素の質量が大きくなる。したがって、終端元素がチャネルを走行する電子によりフォノン励起されにくい。言い換えれば、チャネルを走行する電子のフォノン散乱が生じにくい。したがって、ＭＯＳＦＥＴのキャリアの移動度が向上する。
さらに、リン原子と酸素原子が終端元素の場合、リン原子のみを終端元素とする場合と比較して、構造がエネルギー的に安定である。したがって、例えば、終端元素の界面領域４０からの離脱が生じにくい。したがって、安定した界面終端が実現される。よって、ＭＯＳＦＥＴの信頼性が向上する。
第１の原子の元素がリン（Ｐ）の場合を例に説明したが、第１の原子の元素が、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）の場合でも、同様の作用及び効果が実現される。
終端元素の質量を大きくし、電子のフォノン散乱を抑制する観点からは、質量の大きいヒ素（Ａｓ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）を適用することが望ましい。
また、第２の原子の元素が酸素（Ｏ）である場合を例に説明したが、第２の原子の元素が、硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）の場合でも、同様の作用及び効果が実現される。
終端元素の質量を大きくし、電子のフォノン散乱を抑制する観点からは、質量の大きい硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）を適用することが望ましい。
界面領域４０中の４配位の第１の原子の数が、３配位の第１の原子の数よりも多いことが、ＭＯＳＦＥＴ１００のキャリアの移動度の向上、及び、信頼性の向上の観点から望ましい。
４配位の第１の原子の数が、３配位の第１の原子の数よりも多いか否かは、例えば、ＸＰＳにより、４配位に起因するピークの強度と、３配位に起因するピークの強度を比較することで判断できる。また、ＳＴＥＭとＥＤＸ、又は、ＳＴＥＭとＥＥＬＳを組み合わせることにより、原子配置を直接観察し、単位面積内の４配位の第１の原子の数と、３配位の第１の原子の数とを比較することで判断できる。
界面領域４０中には、３配位の第１の原子が存在していても構わないし、存在していなくても構わない。
ＭＯＳＦＥＴ１００のキャリアの移動度の向上、及び、信頼性の向上の観点から、界面領域４０中の４配位の第１の原子の数が、界面領域４０中の第１の原子の数の９０％以上であることがより望ましく、９５％以上であることが更に望ましい。
界面領域４０中の４配位の第１の原子の数が、界面領域４０中の第１の原子の数に対する割合は、例えば、ＸＰＳにより、４配位に起因するピークの強度と、その他の配位に起因するピークの強度を比較することで判断できる。また、ＳＴＥＭとＥＤＸ、又は、ＳＴＥＭとＥＥＬＳを組み合わせることにより、原子配置を直接観察し、単位面積内の４配位の第１の原子の数と、その他の第１の原子の数とを比較することで判断できる。
ｐウェル領域１６中に第１の原子が多量に存在すると、ＭＯＳＦＥＴの閾値が変動するおそれがある。また、ゲート絶縁層２８中に第１の原子が多量に存在すると正の固定電荷となりＭＯＳＦＥＴの閾値が変動するおそれがある。
したがって、第１の原子の濃度分布、すなわち終端元素の濃度分布は、図３に示すように、界面領域に偏在していることが望ましい。よって、終端元素の濃度分布のピークに対する半値全幅は、２ｎｍ以下であることが望ましく、１ｎｍ以下であることがより望ましく、０．５０ｎｍ以下であることが更に望ましく、０．２５ｎｍ以下であることが最も望ましい。
終端元素の濃度分布のピークは、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下であることが望ましい。上記範囲を下回ると、ＭＯＳＦＥＴ１００のキャリアの移動度が十分向上しないおそれがある。上記範囲を超えることは、製造上困難である。終端元素の濃度分布のピークは、２×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下であることがより望ましい。
ゲート絶縁層２８が、酸化シリコンである場合を例に説明したが、ゲート絶縁層２８は、酸化シリコン以外の絶縁物であっても構わない。例えば、ゲート絶縁層２８として、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸窒化ハフニウム膜、酸化ハフニウムシリケート膜、酸窒化ハフニウムシリケート、酸化ジルコニウム、酸窒化ジルコニウム、酸化ジルコニウムシリケート、酸窒化ジルコニウムシリケート、酸化アルミニウム、酸窒化アルミニウム等を適用することも可能である。また、酸化シリコンと上記絶縁物との積層構造を適用することも可能である。
以上、本実施形態によれば、ＭＯＳＦＥＴ１００のキャリアの移動度が向上する。また、安定した界面終端が実現され、ＭＯＳＦＥＴ１００の信頼性が向上する。
（第２の実施形態）
本実施形態の半導体装置は、炭化珪素層と、絶縁層と、炭化珪素層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を含み、少なくとも一部の複数の第１の原子が、５配位である領域と、を備える。上記領域は、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子、複数の重水素（Ｄ）並びに複数のヒドロキシ基（ＯＨ）の少なくともいずれか一つを含む。
本実施形態の半導体装置は、第１の原子が４配位ではなく、５配位である点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
なお、本明細書中、重水素（Ｄ）は、元素としては水素（Ｈ）と同じく水素であるため、記載上、第２の原子の一種ではなくヒドロキシ基（ＯＨ）と同列の扱いとする。
以下、第１の原子の元素がリン（Ｐ）、第２の原子が、水素（Ｈ）である場合を例に説明する。
図７は、本実施形態の半導体装置の一部を拡大した模式断面図である。界面領域４０を含む領域の拡大図である。
界面領域４０では、リン原子は、ドリフト層１４及びｐウェル領域１６の最上層のシリコン原子を置換している。さらに、リン原子は、２個の水素原子と結合している。リン原子は、３個の炭素原子及び２個の水素原子と化学結合している。
したがって、シリコン原子を置換しているリン原子は５配位である。言い換えれば、シリコン原子を置換しているリン原子の配位数は５である。
図８は、炭化珪素層の最表面の構造を示す模式図である。本実施形態のＭＯＳＦＥＴでは、図８に示すように、リン原子と、そのリンに結合する２個の水素原子が終端元素となる。
本実施形態においても、図６（ｃ）に示すように、炭化珪素層のバンドギャップ中の準位は完全に消滅する。したがって、電子のトラップが生じることはなく、ＭＯＳＦＥＴのキャリアの移動度が向上する。
本実施形態においても、終端元素は第１の実施形態と同様、図３に示すように、界面領域に偏在していることが望ましい。
本実施形態においても、第１の実施形態と同様、界面領域４０中の５配位の第１の原子の数が、３配位の第１の原子の数よりも多いことが、ＭＯＳＦＥＴのキャリアの移動度の向上、及び、信頼性の向上の観点から望ましい。
界面領域４０中には、３配位の第１の原子が存在していても構わないし、存在していなくても構わない。
また、ＭＯＳＦＥＴのキャリアの移動度の向上、及び、信頼性の向上の観点から、界面領域４０中の５配位の第１の原子の数が、界面領域４０中の第１の原子の数の９０％以上であることがより望ましく、９５％以上であることが更に望ましい。
なお、重水素（Ｄ）は、元素としては水素（Ｈ）と同じく水素であるが、水素（Ｈ）よりも質量が大きい。したがって、終端元素として水素（Ｈ）が結合している場合と比較して、終端元素として重水素（Ｄ）が結合している場合は、チャネルを走行する電子により終端元素がフォノン励起されにくい。したがって、ＭＯＳＦＥＴのキャリアの移動度がより向上する。
本実施形態によれば、第１の実施形態と同様の作用及び効果により、ＭＯＳＦＥＴのキャリアの移動度が向上する。また、第１の実施形態と同様の作用及び効果により、安定した界面終端が実現され、ＭＯＳＦＥＴの信頼性が向上する。
（第３の実施形態）
本実施形態の半導体装置の製造方法は、炭化珪素層上に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子と、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子と、を供給しながら、紫外線を照射し、前記炭化珪素層上に酸化シリコン膜を形成する。
本実施形態の製造方法は、第１の実施形態のＭＯＳＦＥＴ１００の製造方法である。
図９は、本実施形態の半導体装置の製造方法の工程フロー図である。
図９に示すように、半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１のアニール（ステップＳ１０８）、リンドープ多結晶シリコン膜形成（ステップＳ１１０）、紫外線照射＋酸化（ステップＳ１１２）、酸化シリコン膜堆積（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）及び第２のアニール（ステップＳ１２４）を備える。
まず、ｎ＋型の炭化珪素基板１２を準備する。炭化珪素基板１２は、例えば、４Ｈ−ＳｉＣである。炭化珪素基板１２は、例えば、炭化珪素ウェハＷである。
炭化珪素基板１２は、ｎ型不純物として窒素を含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。炭化珪素基板１２の厚さは、例えば、３５０μｍである。炭化珪素基板１２は、裏面のドレイン電極を形成する前に、９０μｍ程度に薄膜化してもよい。
ステップＳ１００では、炭化珪素基板１２のシリコン面上にエピタキシャル成長法により、ドリフト層１４を形成する。ドリフト層１４は、４Ｈ−ＳｉＣである。
ドリフト層１４は、ｎ型不純物として、窒素を含む。ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ステップＳ１０４では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト層１４にイオン注入し、ソース領域１８を形成する。
ステップＳ１０６では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ウェルコンタクト領域２０を形成する。
ステップＳ１０８では、ｐ型不純物とｎ型不純物の活性化のための第１のアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１７５０℃、加熱時間３０分といった条件が用いられる。
ステップＳ１１０では、リンドープ多結晶シリコン膜を、ドリフト層１４及びｐウェル領域１６上に堆積する。リンドープ多結晶シリコン膜は、不純物としてリン（Ｐ）を含む多結晶シリコン膜である。リンドープ多結晶シリコン膜の膜厚は、例えば、２ｎｍ以上５ｎｍ以下である。リンドープ多結晶シリコン膜に代えて、リンドープ非晶質シリコン膜を適用することも可能である。
多結晶シリコン膜へのリンの導入は、例えば、膜堆積と同時に行われる。また、ノンドープの多結晶シリコン膜を堆積した後に、リンを含む雰囲気中で熱処理することにより、多結晶シリコン膜へリンを導入しても構わない。
ステップＳ１１２では、リンドープ多結晶シリコン膜に紫外線を照射しながら酸化を行う。リンドープ多結晶シリコン膜を酸化することにより、第１の酸化シリコン膜を形成する。第１の酸化シリコン膜は熱酸化膜である。第１の酸化シリコン膜の膜厚は、例えば、４ｎｍ以上１０ｎｍ以下である。
第１の酸化シリコン膜と同時に、ドリフト層１４及びｐウェル領域１６と第１の酸化シリコン膜との間にリンが偏析する界面領域４０を形成する。界面領域４０には、リン原子と、リン原子と二重結合する酸素原子とを終端元素とする界面終端が形成される。
熱酸化は、例えば、ドライ酸素雰囲気で行われる。熱酸化の温度は、例えば、２００℃以上８００℃以下である。熱酸化をウェット雰囲気で行うことも可能である。
照射する紫外線のエネルギーは、例えば、３．０ｅＶ以上４．０ｅＶ以下である。
ステップＳ１１４では、第１の酸化シリコン膜の上に第２の酸化シリコン膜を堆積する。酸化シリコン膜は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又は、ＰＶＤ（Ｐｈｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
ゲート絶縁層２８は、第１の酸化シリコン膜と第２の酸化シリコン膜との積層膜となる。
第２の酸化シリコン膜の膜厚は、例えば、２０ｎｍ以上１５０ｎｍ以下である。第２の酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
第２の酸化シリコン膜の堆積後に、窒素ガス雰囲気、アルゴンガス雰囲気等でのデンシファイアニールが行われても構わない。デンシファイアニールにより、第２の酸化シリコン膜が緻密な膜となる。デンシファイアニールの温度は、例えば、９００℃以上１４００℃以下である。
ステップＳ１１６では、絶縁層２９上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１１８では、ゲート電極３０上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１２０で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ウェルコンタクト領域２０上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ステップＳ１２２では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素基板１２の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
ステップＳ１２４では、ソース電極３４とドレイン電極３６のコンタクト抵抗を低減するために、第２のアニールが行われる。第２のアニールは、例えば、アルゴンガス雰囲気で、４００℃以上１０００℃以下で行われる。
以上の製造方法により、図１に示す第１の実施形態のＭＯＳＦＥＴ１００が製造される。
次に、本実施形態の作用及び効果について説明する。
本実施形態の製造方法では、リンドープ多結晶シリコン膜に紫外線を照射しながら酸化を行う。これにより、リン（Ｐ）と、リン（Ｐ）と二重結合する酸素（Ｏ）とを含む終端元素を含む界面領域４０が形成可能となる。
図１０は、本実施形態の作用及び効果の説明図である。ステップＳ１１０で、リンドープ多結晶シリコン膜が堆積される。この状態では、図１０（ａ）に示すように、炭化珪素層の最表面には、ダングリングボンドを有するシリコン原子が存在する。
ステップＳ１１２では、リンドープ多結晶シリコン膜に紫外線を照射しながら酸化を行う。この際、図１０（ｂ）に示すように、リンドープ多結晶シリコン膜のリン原子と酸化雰囲気中の酸素原子が結びつき、ＰＯ３ −のラジカルが形成される。ＰＯ３ −のラジカルは紫外線のエネルギーによりＰＯ３ −が励起状態になることで形成される。
図１０（ｃ）に示すように、ＰＯ３ −のラジカル中の２個の酸素がダングリングボンドを有するシリコン原子のバックボンドに回り込むことで、炭化珪素層の最表面からシリコン原子を離脱させる。離脱したシリコン原子位置に、酸素原子と二重結合するリン原子が結合する。酸素原子と二重結合するリン原子が終端元素となる。ＰＯ３ −のラジカルから離脱した酸素原子は熱酸化膜中で、酸化シリコンを形成する。
一方、紫外線の照射を行わず、リンドープ多結晶シリコン膜の熱酸化のみで界面領域を形成する場合、励起エネルギーが不足し、ＰＯ３ −のラジカルを形成することが困難である。このため、リン原子のみを終端元素とする界面領域が形成される。つまり、図５（ｃ）の終端構造ではなく、図５（ｂ）の終端構造となる。リン原子のみを終端元素とする界面領域を形成するには、１２００℃〜１３５０℃の高温酸化が必要とされる。
１２００℃〜１３５０℃の高温酸化を行うと、炭化珪素層の酸化も進むため、終端元素による終端効率が低下する。このため、十分なキャリアの移動度の向上が実現できないおそれがある。
１２００℃〜１３５０℃の高温酸化を行うと、炭化珪素層の酸化が進み、炭化珪素層中に大量の炭素欠陥が発生する。このため、リンドープ多結晶シリコン膜中のリンが炭化珪素層中に大量に拡散する。ｎ型不純物として機能するリンにより、ＭＯＳＦＥＴの閾値が低下するおそれがある。
また、１２００℃〜１３５０℃の高温酸化を行うと、熱酸化膜中にリン原子を中心元素とする四面体構造のＰＯ４が大量に形成される。ＰＯ４中のリンは電子を放出して正の固定電荷となる。したがって、ＭＯＳＦＥＴの閾値が変動するおそれがある。
本実施形態によれば、紫外線照射による高いエネルギーで、ＰＯ３ −のラジカルが形成可能である。したがって、リン原子と、リン原子と二重結合する酸素原子とを終端元素とする界面領域４０が形成可能となる。
また、例えば、紫外線照射による励起を使うことで、２００℃以上８００℃以下という低温で、熱酸化膜と界面領域４０の形成が可能である。したがって、炭化珪素層の酸化が抑制される。よって、炭化珪素層中へのリンの拡散が抑制される。また、終端元素が紫外線照射により励起されているため、終端元素による終端効率が向上する。熱酸化膜と界面領域４０の形成の温度は、６００℃以上７００℃以下であることが望ましい。
また、紫外線照射により形成されるＰＯ３ −のラジカルを用いる。ＰＯ３ −のラジカルはリン単体よりもサイズが大きい。したがって、リン単体よりも炭化珪素層中へのリンの拡散が抑制される。
また、紫外線照射により形成されるＰＯ３ −のラジカルを用いることにより、終端効率が向上するため、熱酸化膜中に取り残されるリンの量が低減し、熱酸化膜中のＰＯ４の形成が抑制される。よって、ＭＯＳＦＥＴの閾値変動が抑制される。
なお、第１の原子の元素がリン（Ｐ）の場合を例に説明したが、第１の原子の元素が、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）の場合でも、多結晶シリコン膜に導入する原子を変えることで、リン（Ｐ）の場合と同様にＭＯＳＦＥＴを製造することが可能である。
第１の原子の元素となるリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）は、例えば、下記の化学式で示されるガスを用いて導入することが可能である。ＮＯ、Ｎ２Ｏ、ＮＯ２、ＮＨ３、ＮＤ３、ＮＦ３、ＮＨ２、ＮＤ２、ＮＦ２、ＮＯＨ３、ＮＯＣｌ３、ＮＯＦ３、ＰＯ、Ｐ２Ｏ、ＰＯ２、Ｐ２Ｏ５、ＰＨ３、ＰＤ３、ＰＦ３、ＰＨ２、ＰＤ２、ＰＦ２、ＰＯＨ３、ＰＯＣｌ３、ＰＯＦ３、ＡｓＯ、Ａｓ２Ｏ、ＡｓＯ２、Ａｓ２Ｏ５，ＡｓＨ３、ＡｓＤ３、ＡｓＦ３、ＡｓＨ２、ＡｓＤ２、ＡｓＦ２、ＡｓＯＨ３、ＡｓＯＣｌ３、ＡｓＯＦ３、ＳｂＯ、Ｓｂ２Ｏ、ＳｂＯ２、Ｓｂ２Ｏ５，ＳｂＨ３、ＳｂＤ３、ＳｂＦ３、ＳｂＨ２、ＳｂＤ２、ＳｂＦ２、ＳｂＯＨ３、ＳｂＯＣｌ３、ＳｂＯＦ３、ＢｉＯ、Ｂｉ２Ｏ、ＢｉＯ２、Ｂｉ２Ｏ５，ＢｉＨ３、ＢｉＤ３、ＢｉＦ３、ＢｉＨ２、ＢｉＤ２、ＢｉＦ２、ＢｉＯＨ３、ＢｉＯＣｌ３、ＢｉＯＦ３。上記例示列挙されたガスを混合して用いることも可能である。
また、第２の原子の元素が酸素（Ｏ）である場合を例に説明したが、第２の原子の元素を、硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）とすることも可能である。例えば、酸化の際に、硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）を含むガスを流すことで、硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）を含む終端元素を形成することが可能である。
第２の原子の元素となる酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）又はテルル（Ｔｅ）は、例えば、下記の化学式で示されるガスを用いて導入することが可能である。Ｏ２、Ｓ２、Ｓｅ２、Ｔｅ２。上記例示列挙されたガスを混合して用いることも可能である。
照射する紫外線のエネルギーは、３．０ｅＶ以上４．０ｅＶ以下であることが望ましい。上記範囲を下回ると、第１の原子と第２の原子を含む終端元素による界面終端が実現できないおそれがある。上記範囲を上回ると炭化珪素層へのダメージが大きくなり、ＭＯＳＦＥＴ１００の特性が劣化するおそれがある。
以上、本実施形態によれば、キャリアの移動度が向上するＭＯＳＦＥＴ１００を製造することが可能である。また、信頼性の高いＭＯＳＦＥＴ１００を製造することが可能である。
なお、本実施形態では、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）の群の一種の元素の第２の原子を供給しながら、紫外線を照射し、炭化珪素層上に第１の酸化シリコン膜を形成する方法を例に説明した。すなわち、第１の原子が４配位となる界面終端を有するＭＯＳＦＥＴを製造する場合を例に説明した。
しかしながら、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の第２の原子、重水素（Ｄ）又はヒドロキシ基（ＯＨ）を供給しながら、紫外線を照射し、炭化珪素層上に第１の酸化シリコン膜を形成する方法を採用することも可能である。この場合、第２の実施形態に記述した第１の原子が５配位となる界面終端を有するＭＯＳＦＥＴを製造することが可能である。
この場合、酸化の際に、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の第２の原子、重水素（Ｄ）又はヒドロキシ基（ＯＨ）を含むガスを流すことで、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の第２の原子、重水素（Ｄ）又はヒドロキシ基（ＯＨ）を含む終端元素を形成することが可能である。
第１の実施形態では、第１の原子が炭化珪素層の最表面の元素と置換し、第１の原子に第２の原子が結合する４配位構造を備える。従来はこのような特別な４配位構造を製造することは困難であった。しかし、本実施形態の製造方法により、９０％以上、更には９５％以上の界面の終端構造をこの４配位構造にすることができる。
（第４の実施形態）
本実施形態の半導体装置の製造方法は、炭化珪素層上に、炭化珪素層上に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を供給しながら、前記炭化珪素層上に酸化シリコン膜を形成し、
前記酸化シリコン膜の上に、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子、複数の重水素（Ｄ）並びに複数のヒドロキシ基（ＯＨ）のいずれか一つを供給しながら、紫外線を照射する。
本実施形態の製造方法は、第２の実施形態のＭＯＳＦＥＴの製造方法である。
図１１は、本実施形態の半導体装置の製造方法の工程フロー図である。
図１１に示すように、半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１のアニール（ステップＳ１０８）、リンドープ多結晶シリコン膜形成（ステップＳ１１０）、酸化（ステップＳ１１１）、紫外線照射＋水素アニール（ステップＳ１１３）、酸化シリコン膜堆積（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）及び第２のアニール（ステップＳ１２４）を備える。
ドリフト層形成（ステップＳ１００）からリンドープ多結晶シリコン膜形成（ステップＳ１１０）までは、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。
ステップＳ１１１では、リンドープ多結晶シリコン膜の熱酸化を行う。リンドープ多結晶シリコン膜を酸化することにより、第１の酸化シリコン膜を形成する。第１の酸化シリコン膜の膜厚は、例えば、４ｎｍ以上１０ｎｍ以下である。
同時に、ドリフト層１４及びｐウェル領域１６と第１の酸化シリコン膜との間にリンが偏析する界面領域４０を形成する。界面領域４０には、リン原子のみを終端元素とする界面終端が形成される。
熱酸化は、例えば、ドライ酸素雰囲気で行われる。熱酸化の温度は、例えば、１２００℃以上１３５０℃以下である。熱酸化をウェット雰囲気で行うことも可能である。
ステップＳ１１１では、紫外線を照射しながら水素原子を含む雰囲気中で、熱処理を行う。例えば、紫外線を照射しながら水素アニールを行う。この熱処理により、界面領域４０のリン原子に２個の水素原子が結合し、リン原子と、リン原子に結合する２個の水素原子を終端元素とする界面終端が形成される。
照射する紫外線のエネルギーは、例えば、３．０ｅＶ以上４．０ｅＶ以下である。
酸化シリコン膜堆積（ステップＳ１１４）から第２のアニール（ステップＳ１２４）までは、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。
以上の製造方法により、第２の実施形態のＭＯＳＦＥＴが製造される。
次に、本実施形態の作用及び効果について説明する。
図１２は、本実施形態の作用及び効果の説明図である。ステップＳ１１０で、リンドープ多結晶シリコン膜が堆積される。この状態では、図１２（ａ）に示すように、炭化珪素層の最表面には、ダングリングボンドを有するシリコン原子が存在する。
ステップＳ１１１では、リンドープ多結晶シリコン膜を熱酸化する。この際、図１２（ｂ）に示すように、リンドープ多結晶シリコン膜のリン原子がダングリングボンドを有するシリコン原子を置換する。リン原子を終端元素とする界面終端が形成される。
ステップＳ１１３では、紫外線を照射しながら水素アニールを行う。図１２（ｃ）に示すように、紫外線のエネルギーにより水素分子が励起され、水素ラジカルが形成される。
励起された水素ラジカルが、リン原子と結合する。そして、図１２（ｄ）に示すように、リン原子と、リン原子に結合する２個の水素原子が終端元素となる。
本実施形態によれば、紫外線照射によるエネルギーで、水素ラジカルが形成可能である。したがって、リン原子と、リン原子と結合する２個の水素原子を終端元素とする界面領域４０が形成可能となる。
一方、紫外線照射を行わず、水素中アニールのみを行った場合は、水素分子が励起されていないため、リン原子に水素原子が結合すること自体が困難である。したがって、５配位の終端構造は形成されない。つまり図１２（ｄ）の終端構造が得られず、図１２（ｂ）の終端構造に留まる。
本実施形態では、図１２（ｂ）の終端構造そのものも、近くにあったリン原子の紫外線照射による励起により効率良く形成されることになる。つまり、終端元素として役立つリン量が増え、その結果、ＭＯＳ界面の終端効率が上昇する。そして、水素原子がそのリンに結合して、図１２（ｄ）の終端構造が得られる。
なお、第１の原子の元素がリン（Ｐ）の場合を例に説明したが、第１の原子の元素が、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）の場合でも、多結晶シリコン膜に導入する原子を変えることで、リン（Ｐ）の場合と同様に製造することが可能である。
また、第２の原子の元素が水素（Ｈ）である場合を例に説明したが、第２の原子の元素をフッ素（Ｆ）とすることも可能である。例えば、水素アニールに代えてフッ素（Ｆ）を含むガス中、例えば、紫外線を照射しながら、フッ素ガス中で熱処理を行うことで、フッ素（Ｆ）を含む終端元素を形成することが可能である。
また、第２の原子に代えて、重水素（Ｄ）を用いることも可能である。例えば、紫外線を照射しながら、重水素ガス雰囲気中で熱処理を行うことで、重水素（Ｄ）を含む終端元素を形成することが可能である。
また、第２の原子に代えて、ヒドロキシ基（ＯＨ）を用いることも可能である。例えば、紫外線を照射しながら、水蒸気（Ｈ２Ｏ）雰囲気中で熱処理を行うことで、ヒドロキシ基（ＯＨ）を含む終端元素を形成することが可能である。
照射する紫外線のエネルギーは、３．０ｅＶ以上４．０ｅＶ以下であることが望ましい。上記範囲を下回ると、第２の原子、重水素又はヒドロキシ基とを含む終端元素による界面終端が実現できないおそれがある。上記範囲を下回ると炭化珪素層へのダメージが大きくなり、ＭＯＳＦＥＴの特性が劣化するおそれがある。
ステップＳ１１１で、第１の酸化シリコン膜を形成する際、紫外線照射を行いながら、２００℃以上７００℃以下の低温で酸化することが望ましく、６００℃以上７００℃以下で酸化することがより望ましい。終端効率を向上させることが可能となる。また、ＭＯＳＦＥＴの閾値変動を抑制することが可能となる。
以上、本実施形態によれば、キャリアの移動度が向上するＭＯＳＦＥＴを製造することが可能である。また、信頼性の高いＭＯＳＦＥＴを製造することが可能である。
なお、本実施形態では、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の第２の原子、重水素（Ｄ）又はヒドロキシ基（ＯＨ）を供給しながら、紫外線を照射し、第１の原子に第２の原子、重水素（Ｄ）又はヒドロキシ基（ＯＨ）を結合させる方法を例に説明した。すなわち、第１の原子が５配位となる界面終端を有するＭＯＳＦＥＴを製造する場合を、例に説明した。
しかしながら、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）の群の一種の元素の第２の原子を供給しながら、紫外線を照射し、第１の原子に第２の原子を結合させる方法を採用することも可能である。この場合、第１の実施形態に記述した第１の原子が４配位となる界面終端を有するＭＯＳＦＥＴを製造することが可能である。
第１の実施形態では、第１の原子が炭化珪素層の最表面の元素と置換し、第１の原子に第２の原子などが結合する５配位構造を備える。従来はこのような特別な５配位構造を製造することは困難であった。しかし、本実施形態の製造方法により、９０％以上、更には９５％以上の界面の終端構造をこの５配位構造にすることができる。
（第５の実施形態）
本実施形態の半導体装置は、ＭＯＳＦＥＴの終端領域に界面領域が設けられる点で第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１３は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ２００は、素子領域と、素子領域の周囲に設けられる終端領域を備えている。終端領域は、ＭＯＳＦＥＴ２００の耐圧を向上させる機能を備える。
素子領域には、例えば、第１の実施形態のＭＯＳＦＥＴ１００がユニットセルとして配置される。
終端領域は、ｐ型のリサーフ領域（炭化珪素層）６０、ｐ＋型のコンタクト領域６２、ｐ型のガードリング領域（炭化珪素層）６４、界面領域４０、ゲート絶縁層２８、絶縁層２９、フィールド酸化膜３３を備える。界面領域４０は、ｐ型のリサーフ領域６０及びｐ型のガードリング領域６４の表面と、フィールド酸化膜３３との間に設けられる。
ゲート絶縁層２８、界面領域４０の構成は、第１の実施形態と同様である。ゲート絶縁層２８と絶縁層２９とは、例えば、同時形成される。ゲート絶縁層２８と絶縁層２９とは、同一の構成である。
フィールド酸化膜３３は、例えば、酸化シリコン膜である。
ＭＯＳＦＥＴ２００のオフ時に、リサーフ領域６０、ガードリング領域６４、及び、ガードリング領域６４の間のドリフト層（炭化珪素層）１４に空乏層が形成されることで、ＭＯＳＦＥＴ２００の耐圧が向上する。
しかし、リサーフ領域６０及びガードリング領域６４と、絶縁層２９との間の界面、又は、絶縁層２９中に界面準位が存在すると、電荷が界面準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなるおそれがある。この場合、ＭＯＳＦＥＴ２００の耐圧が劣化する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端元素で安定して終端されている。したがって、所望の空乏層が形成され耐圧の安定したＭＯＳＦＥＴ２００が実現される。
（第６の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図１４は、本実施形態の駆動装置の模式図である。駆動装置３００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置３００の特性が向上する。
（第７の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１５は、本実施形態の車両の模式図である。本実施形態の車両４００は、鉄道車両である。車両４００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両４００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両４００の特性が向上する。
（第８の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１６は、本実施形態の車両の模式図である。本実施形態の車両５００は、自動車である。車両５００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両５００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両５００の特性が向上する。
（第９の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図１７は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機６００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機６００の特性が向上する。
以上、第１の実施形態では界面領域４０が４配位の第１の原子を含む場合、第２の実施形態では界面領域４０が５配位の第１の原子を含む場合について説明した。界面領域４０が４配位の第１の原子と５配位の第１の原子の両方を含んでも構わない。
第１及び第２の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１及び第２の実施形態では、炭化珪素のシリコン面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、ｍ面、（０−３３−８）面等にゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
また、第１及び第２の実施形態では、ｎチャネル型のプレーナ型のＭＯＳＦＥＴを例に説明したが、ｎチャネル型のトレンチ型のＭＯＳＦＥＴにも本発明を適用することは可能である。トレンチ側面はａ面、ｍ面、（０−３３−８）面などが代表的な方位である。ａ面，ｍ面はＳｉ面やＣ面に対し、垂直な面である。（０−３３−８）面は（０００１）面に対して、＜１−１００＞ 方向に５４．７°傾けた面である。この結晶面方位はＳｉの結晶におけるＳｉ（００１）に対応した結晶面である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はＩＧＢＴにも本発明を適用することは可能である。
また、第７乃至第９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層（炭化珪素層）
１６ ｐウェル領域（炭化珪素層）
２８ ゲート絶縁層（絶縁層）
２９ 絶縁層
３０ ゲート電極
４０ 界面領域（領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ 駆動装置
４００ 車両
５００ 車両
６００ 昇降機

Claims (21)

  1. 炭化珪素層と、
    絶縁層と、
    前記炭化珪素層と前記絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を含み、少なくとも一部の前記複数の第１の原子が、４配位及び５配位の少なくともいずれか一方の原子である領域と、
    を備える半導体装置。
  2. 前記少なくとも一部の前記複数の第１の原子の数が、前記複数の第１の原子に含まれる３配位の原子の数よりも多い請求項１記載の半導体装置。
  3. 前記少なくとも一部の前記複数の第１の原子の数が、前記複数の第１の原子の数の９０％以上である請求項１記載の半導体装置。
  4. 前記複数の第１の原子の濃度分布の第１のピークが前記領域中に在る請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記複数の第１の原子の濃度分布の第１のピークが１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１のピークに対する半値全幅が２ｎｍ以下である請求項４又は請求項５記載の半導体装置。
  7. 前記領域は、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子、複数の重水素（Ｄ）並びに複数のヒドロキシ基（ＯＨ）の少なくともいずれか一つを含む請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記複数の第２の原子、前記複数の重水素及び前記複数のヒドロキシ基の前記少なくともいずれか一つが、前記少なくとも一部の前記複数の第１の原子に化学結合する請求項７記載の半導体装置。
  9. 前記複数の第２の原子、前記複数の重水素及び前記複数のヒドロキシ基の前記少なくともいずれか一つの濃度分布の第２のピークが前記領域中に在る請求項７又は請求項８いずれか一項記載の半導体装置。
  10. 前記複数の第２の原子、前記複数の重水素及び前記複数のヒドロキシ基の前記少なくともいずれか一つ濃度分布の第２のピークが１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である請求項７ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第２のピークに対する半値全幅が２ｎｍ以下である請求項９又は請求項１０記載の半導体装置。
  12. 前記炭化珪素層との間に前記絶縁層が位置するゲート電極を、更に備える請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記絶縁層が酸化シリコンである請求項１ないし請求項１２いずれか一項記載の半導体装置。
  14. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備えるインバータ回路。
  15. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える駆動装置。
  16. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える車両。
  17. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える昇降機。
  18. 炭化珪素層上に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子と、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子、複数の重水素（Ｄ）並びに複数のヒドロキシ基（ＯＨ）のいずれか一つと、を供給しながら、紫外線を照射し、前記炭化珪素層上に酸化シリコン膜を形成する半導体装置の製造方法。
  19. 前記酸化シリコン膜を形成する際の温度が、２００℃以上８００℃以下である請求項１８記載の半導体装置の製造方法。
  20. 炭化珪素層上に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の群の一種の元素の複数の第１の原子を供給しながら、前記炭化珪素層上に酸化シリコン膜を形成し、
    前記酸化シリコン膜の上に、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、水素（Ｈ）及びフッ素（Ｆ）の群の一種の元素の複数の第２の原子、複数の重水素（Ｄ）並びに複数のヒドロキシ基（ＯＨ）のいずれか一つを供給しながら、紫外線を照射する半導体装置の製造方法。
  21. 前記酸化シリコン膜を形成する際に、紫外線を照射する請求項２０記載の半導体装置の製造方法。
JP2016181948A 2016-09-16 2016-09-16 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6692265B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016181948A JP6692265B2 (ja) 2016-09-16 2016-09-16 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US15/430,687 US10014378B2 (en) 2016-09-16 2017-02-13 Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US15/989,977 US20180277643A1 (en) 2016-09-16 2018-05-25 Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016181948A JP6692265B2 (ja) 2016-09-16 2016-09-16 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2018046246A true JP2018046246A (ja) 2018-03-22
JP6692265B2 JP6692265B2 (ja) 2020-05-13

Family

ID=61621291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181948A Active JP6692265B2 (ja) 2016-09-16 2016-09-16 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (2) US10014378B2 (ja)
JP (1) JP6692265B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171678A1 (ja) * 2018-03-07 2019-09-12 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US10580874B2 (en) 2017-02-09 2020-03-03 Kabushiki Kaisha Toshiba Semiconductor device with silicon oxide layer having element double bonded to oxygen, semiconductor device manufacturing method, inverter circuit, driving device, vehicle, and elevator
JP2021034627A (ja) * 2019-08-27 2021-03-01 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022012282A (ja) * 2020-07-01 2022-01-17 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2022030298A (ja) * 2020-08-06 2022-02-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022048926A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2023112312A1 (ja) * 2021-12-17 2023-06-22 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
JP7271484B2 (ja) 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP2007035736A (ja) * 2005-07-25 2007-02-08 Matsushita Electric Ind Co Ltd 半導体装置および電気機器
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
WO2015008385A1 (ja) * 2013-07-19 2015-01-22 株式会社日立パワーデバイス パワーモジュール
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
WO2011074237A1 (ja) 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
JP5440454B2 (ja) * 2010-09-03 2014-03-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
DE102011084644A1 (de) * 2011-10-17 2013-04-18 Osram Gmbh Verfahren zur herstellung eines photovoltaischen elements mit einer siliziumdioxidschicht
CN104137266B (zh) * 2012-12-27 2015-07-15 松下电器产业株式会社 碳化硅半导体装置及其制造方法
JP6168945B2 (ja) 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
JP6602263B2 (ja) 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6667809B2 (ja) 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP2007035736A (ja) * 2005-07-25 2007-02-08 Matsushita Electric Ind Co Ltd 半導体装置および電気機器
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
WO2015008385A1 (ja) * 2013-07-19 2015-01-22 株式会社日立パワーデバイス パワーモジュール
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580874B2 (en) 2017-02-09 2020-03-03 Kabushiki Kaisha Toshiba Semiconductor device with silicon oxide layer having element double bonded to oxygen, semiconductor device manufacturing method, inverter circuit, driving device, vehicle, and elevator
JP7042898B2 (ja) 2018-03-07 2022-03-28 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JPWO2019171678A1 (ja) * 2018-03-07 2020-12-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2019171678A1 (ja) * 2018-03-07 2019-09-12 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US11177348B2 (en) 2018-03-07 2021-11-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP7254663B2 (ja) 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021034627A (ja) * 2019-08-27 2021-03-01 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022012282A (ja) * 2020-07-01 2022-01-17 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7326227B2 (ja) 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11764269B2 (en) 2020-07-01 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator
JP2022030298A (ja) * 2020-08-06 2022-02-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7273764B2 (ja) 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022048926A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2023112312A1 (ja) * 2021-12-17 2023-06-22 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20180083112A1 (en) 2018-03-22
US20180277643A1 (en) 2018-09-27
US10014378B2 (en) 2018-07-03
JP6692265B2 (ja) 2020-05-13

Similar Documents

Publication Publication Date Title
JP6692265B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6602263B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7337976B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11469301B2 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator
JP6667809B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10217811B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11621167B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2017228570A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2016181672A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240047514A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP2019169487A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20220302261A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
US20230082881A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200414

R151 Written notification of patent or utility model registration

Ref document number: 6692265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151