JP2022030298A - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2022030298A
JP2022030298A JP2020134196A JP2020134196A JP2022030298A JP 2022030298 A JP2022030298 A JP 2022030298A JP 2020134196 A JP2020134196 A JP 2020134196A JP 2020134196 A JP2020134196 A JP 2020134196A JP 2022030298 A JP2022030298 A JP 2022030298A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
oxygen
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020134196A
Other languages
English (en)
Other versions
JP7273764B2 (ja
Inventor
達雄 清水
Tatsuo Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020134196A priority Critical patent/JP7273764B2/ja
Priority to US17/182,480 priority patent/US11502173B2/en
Publication of JP2022030298A publication Critical patent/JP2022030298A/ja
Application granted granted Critical
Publication of JP7273764B2 publication Critical patent/JP7273764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高い閾値電圧の実現が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と第１の面に対向する第２の面とを有する炭化珪素層であって、ｐ型の第１の炭化珪素領域と、第１の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）では、例えば、シリコンを用いたＭＯＳＦＥＴと比較して、閾値電圧が低く、移動度が低くなる傾向がある。このため、高い閾値電圧と高い移動度が実現可能なＭＯＳＦＥＴが望まれる。
特開２０１６－６３１１１号公報
本発明が解決しようとする課題は、高い閾値電圧の実現が可能な半導体装置を提供することにある。
実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、ｐ型の第１の炭化珪素領域と、 前記第１の炭化珪素領域と前記ゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素濃度分布を示す図。 第１の実施形態の第１の酸素領域の説明図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の製造方法の一例を示す図。 第１の実施形態の半導体装置の電子状態を示す図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の第１の変形例の半導体装置の模式断面図。 第１の実施形態の第２の変形例の半導体装置の模式断面図。 第２の実施形態の半導体装置の元素濃度分布を示す図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の等価回路図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の駆動装置の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の車両の模式図。 第１０の実施形態の昇降機（エレベータ）の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
炭化珪素層中の酸素原子の結合状態は、Ｘ線光電子分光法（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、赤外分光法（Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又は、ラマン分光法を用いることで同定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造の炭素サイトに位置するか否かは、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法を用いることで判定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造のシリコンサイトに位置するか否かは、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法を用いることで判定できる。
（第１の実施形態）
第１の実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と第１の面に対向する第２の面とを有する炭化珪素層であって、ｐ型の第１の炭化珪素領域と、第１の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。そして、炭化珪素層は、第２の面と第１の炭化珪素領域との間に位置するｎ型の第３の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第３の炭化珪素領域のｎ型不純物濃度よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、第３の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第５の炭化珪素領域と、を更に含む。また、炭化珪素層は、第４の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第６の炭化珪素領域を、更に含む。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型トランジスタである。
図２は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層１０の第１の面の側を示す図である。図２は、炭化珪素層１０のドリフト領域２６、ｐウェル領域２８、ソース領域３０、及びｐウェルコンタクト領域３２を通る断面である。図１は、図２のＡＡ’に沿った断面である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、金属シリサイド層２３を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第３の炭化珪素領域）、ｐウェル領域２８（第１の炭化珪素領域）、ソース領域３０（第４の炭化珪素領域）、ｐウェルコンタクト領域３２、第１の酸素領域６１（第２の炭化珪素領域）、第２の酸素領域６２（第５の炭化珪素領域）、第３の酸素領域６３（第６の炭化珪素領域）が存在する。
図３は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。
六方晶系のＳｉＣ半導体は、六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面は、シリコン面と称される。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面はカーボン面と称される。カーボン面の最表面には炭素原子（Ｃ）が配列している。
六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
本明細書中、「深さ」とは、第１の面を基準とする深さを意味する。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
シリコン面に対し０度以上１０度以下傾斜した面の特性は、シリコン面にほぼ等しいとみなすことができる。また、カーボン面に対し０度以上１０度以下傾斜した面は、カーボン面にほぼ等しいとみなすことができる。
ドレイン領域２４は、ｎ＋型のＳｉＣである。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域２６は、ｎ－型のＳｉＣである。ドリフト領域２６は、ドレイン領域２４と第１の面Ｐ１との間に位置する。ドリフト領域２６の一部は、第１の面Ｐ１に接する。
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域２６のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度より低い。
ドリフト領域２６は、例えば、ドレイン領域２４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域２６の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域２８は、ｐ型のＳｉＣである。ｐウェル領域２８は、ドリフト領域２６と第１の面Ｐ１との間に位置する。ｐウェル領域２８は、第１の方向に延びる。
ｐウェル領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域２８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。ｐウェル領域２８の最大ｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域２８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域２８は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域３０は、ｎ＋型のＳｉＣである。ソース領域３０は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ソース領域３０の一部は、第１の面Ｐ１に接する。ソース領域３０は、第１の方向に延びる。
ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。ソース領域３０のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度より高い。
ソース領域３０の深さは、ｐウェル領域２８の深さよりも浅い。ソース領域３０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域３２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域３２は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域３２の一部は、第１の面Ｐ１に接する。ｐウェルコンタクト領域３２は、ソース領域３０に隣り合う。ｐウェルコンタクト領域３２は、第１の方向に延びる。
ｐウェルコンタクト領域３２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域３２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域３２のｐ型不純物濃度は、ｐウェル領域２８のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域３２の深さは、ｐウェル領域２８の深さよりも浅い。ｐウェルコンタクト領域３２の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
第１の酸素領域６１は、ｐ型のＳｉＣである。第１の酸素領域６１は、ｐウェル領域２８と第１の面Ｐ１との間に位置する。第１の酸素領域６１の一部は、第１の面Ｐ１に接する。
第１の酸素領域６１は、ｐウェル領域２８とゲート電極２０との間に設けられる。第１の酸素領域６１は、ｐウェル領域２８とゲート絶縁層１６との間に設けられる。第１の酸素領域６１の一部は、ゲート絶縁層１６に接する。
第１の酸素領域６１は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１の酸素領域６１のｐ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０２０ｃｍ－３以下である。第１の酸素領域６１の最大ｐ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０２０ｃｍ－３以下である。
第１の酸素領域６１は、酸素を含む。第１の酸素領域６１の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第１の酸素領域６１の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第１の酸素領域６１の酸素濃度は、例えば、ｐウェル領域２８の酸素濃度よりも高い。第１の酸素領域６１の酸素濃度は、例えば、ｐウェル領域２８の最大酸素濃度よりも高い。
第１の酸素領域６１の酸素濃度は、例えば、第１の酸素領域６１のアルミニウム濃度よりも高い。第１の酸素領域６１の最大酸素濃度は、例えば、第１の酸素領域６１の最大アルミニウム濃度よりも高い。
第２の酸素領域６２は、ｎ－型のＳｉＣである。第２の酸素領域６２は、ドリフト領域２６と第１の面Ｐ１との間に位置する。第２の酸素領域６２の一部は、第１の面Ｐ１に接する。
第２の酸素領域６２は、ドリフト領域２６とゲート電極２０との間に設けられる。第２の酸素領域６２は、ドリフト領域２６とゲート絶縁層１６との間に設けられる。第２の酸素領域６２の一部は、ゲート絶縁層１６に接する。第２の酸素領域６２は、２つのｐウェル領域２８に挟まれる。
第２の酸素領域６２は、例えば、窒素（Ｎ）をｎ型不純物として含む。第２の酸素領域６２のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
第２の酸素領域６２は、酸素を含む。第２の酸素領域６２の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第２の酸素領域６２の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第２の酸素領域６２の酸素濃度は、例えば、ドリフト領域２６の酸素濃度よりも高い。第２の酸素領域６２の酸素濃度は、例えば、ドリフト領域２６の最大酸素濃度よりも高い。
第２の酸素領域６２の酸素濃度は、例えば、ドリフト領域２６の窒素濃度よりも高い。第２の酸素領域６２の最大酸素濃度は、例えば、第２の酸素領域６２の最大窒素濃度よりも高い。
第３の酸素領域６３は、ｎ＋型のＳｉＣである。第３の酸素領域６３は、ソース領域３０と第１の面Ｐ１との間に位置する。第３の酸素領域６３の一部は、第１の面Ｐ１に接する。
第３の酸素領域６３は、ソース領域３０とゲート電極２０との間に設けられる。第３の酸素領域６３は、ソース領域３０とゲート絶縁層１６との間に設けられる。第３の酸素領域６３の一部は、ゲート絶縁層１６に接する。
第３の酸素領域６３は、例えば、リン（Ｐ）をｎ型不純物として含む。第３の酸素領域６３のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
第３の酸素領域６３は、酸素を含む。第３の酸素領域６３の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第３の酸素領域６３の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第３の酸素領域６３の酸素濃度は、例えば、ソース領域３０の酸素濃度よりも高い。第３の酸素領域６３の酸素濃度は、例えば、ソース領域３０の最大酸素濃度よりも高い。
第３の酸素領域６３の酸素濃度は、例えば、ソース領域３０のリン濃度よりも高い。第３の酸素領域６３の最大酸素濃度は、例えば、第３の酸素領域６３の最大リン濃度よりも高い。
図４は、第１の実施形態の半導体装置の元素濃度分布を示す図である。図４は、酸素（Ｏ）、炭素（Ｃ）、及びアルミニウム（Ａｌ）の深さ方向の濃度分布を示す。図４は、ゲート絶縁層１６、第１の酸素領域６１、及びｐウェル領域２８を含む部分の元素の濃度分布を示す。
ゲート絶縁層１６と炭化珪素層１０との界面から、炭化珪素層１０の側に２０ｎｍ離れた位置（図４中のＸ）を第１の位置と定義する。第１の位置Ｘにおける酸素濃度は、例えば、１×１０１７ｃｍ－３未満である。
また、ゲート絶縁層１６と炭化珪素層１０との界面の位置の同定については、例えば、ＳＩＭＳにより元素の濃度分布を測定し、ゲート絶縁層１６から炭化珪素層１０に向かって低下する酸素濃度と、炭化珪素層１０からゲート絶縁層１６に向かって低下する炭素濃度が、一致する位置を界面の位置と定める。
第１の酸素領域６１は、４個のシリコン原子と結合する酸素原子を含む。
図５は、第１の実施形態の第１の酸素領域の説明図である。図５（ａ）は、炭化珪素の結晶構造を示す図である。図５（ｂ）は、第１の酸素領域６１に存在する構造を示す図である。図５（ｃ）は、図５（ｂ）と異なる、酸素原子を含む構造を示す。図５（ｄ）は、図５（ｂ）及び図５（ｃ）と異なる、酸素原子を含む構造を示す。
図５（ｂ）に示す構造には、４個のシリコン原子と結合する１個の酸素原子が存在する。言い換えれば、図５（ｂ）に示す構造には、図５（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する１個の酸素原子が存在する。言い換えれば、図５（ｂ）に示す構造には、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した構造を有する。図５（ｂ）に示す構造を第１の構造と称する。
図５（ｃ）に示す構造には、２個のシリコン原子と結合する酸素原子が存在する。言い換えれば、図５（ｃ）に示す構造には、図５（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する２個の酸素原子が存在する。言い換えれば、図５（ｃ）に示す構造には、炭化珪素の結晶構造の炭素原子を２個の酸素原子が置換した構造を有する。図５（ｃ）に示す構造を第２の構造と称する。
図５（ｄ）に示す構造には、炭素原子と結合する酸素原子が存在する。言い換えれば、図５（ｄ）に示す構造には、図５（ａ）に示す炭化珪素の結晶構造のシリコンサイトに位置する１個の酸素原子が存在する。言い換えれば、図５（ｄ）に示す構造には、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した構造を有する。図５（ｄ）に示す構造を第３の構造と称する。
第１の酸素領域６１の４個のシリコン原子と結合する酸素原子の密度は、例えば、第１の酸素領域６１の２個のシリコン原子と結合する酸素原子の密度よりも大きい。言い換えれば、第１の酸素領域６１の第１の構造の密度は、例えば、第１の酸素領域６１の第２の構造の密度よりも大きい。
第１の酸素領域６１の４個のシリコン原子と結合する酸素原子の密度は、例えば、第１の酸素領域６１の炭素原子と結合する酸素原子の密度よりも大きい。言い換えれば、第１の酸素領域６１の第１の構造の密度は、例えば、第１の酸素領域６１の第３の構造の密度よりも大きい。
なお、ゲート絶縁層１６が酸化シリコンを含む場合、酸化シリコン中の酸素原子は、２個のシリコン原子と結合している。
第２の酸素領域６２は、第１の酸素領域６１と同様、４個のシリコン原子と結合する酸素原子を含む。第２の酸素領域６２は、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造を含む。
第２の酸素領域６２の４個のシリコン原子と結合する酸素原子の密度は、例えば、第２の酸素領域６２の２個のシリコン原子と結合する酸素原子の密度よりも大きい。言い換えれば、第２の酸素領域６２の第１の構造の密度は、例えば、第２の酸素領域６２の第２の構造の密度よりも大きい。
第２の酸素領域６２の４個のシリコン原子と結合する酸素原子の密度は、例えば、第２の酸素領域６２の炭素原子と結合する酸素原子の密度よりも大きい。言い換えれば、第２の酸素領域６２の第１の構造の密度は、例えば、第２の酸素領域６２の第３の構造の密度よりも大きい。
第３の酸素領域６３は、第１の酸素領域６１及び第２の酸素領域６２と同様、４個のシリコン原子と結合する酸素原子を含む。第３の酸素領域６３は、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造を含む。
第３の酸素領域６３の４個のシリコン原子と結合する酸素原子の密度は、例えば、第３の酸素領域６３の２個のシリコン原子と結合する酸素原子の密度よりも大きい。言い換えれば、第３の酸素領域６３の第１の構造の密度は、例えば、第３の酸素領域６３の第２の構造の密度よりも大きい。
第３の酸素領域６３の４個のシリコン原子と結合する酸素原子の密度は、例えば、第３の酸素領域６３の炭素原子と結合する酸素原子の密度よりも大きい。言い換えれば、第３の酸素領域６３の第１の構造の密度は、例えば、第３の酸素領域６３の第３の構造の密度よりも大きい。
第１の酸素領域６１、第２の酸素領域６２、及び第３の酸素領域６３における第１の構造の密度、第２の構造の密度、及び第３の構造の密度の大小関係は、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法により判定することが可能である。
ゲート絶縁層１６は、炭化珪素層１０とゲート電極２０との間に位置する。ゲート絶縁層１６は、ｐウェル領域２８とゲート電極２０との間に位置する。
ゲート絶縁層１６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１６は例えば、酸化シリコンである。ゲート絶縁層１６の厚さは、例えば、３０ｎｍ以上２００ｎｍ以下である。
ゲート絶縁層１６と第１の酸素領域６１は接する。ゲート絶縁層１６の近傍のｐウェル領域２８が、ＭＯＳＦＥＴ１００のチャネル領域となる。
ゲート電極２０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極２０は、ゲート絶縁層１６の上に設けられる。ゲート電極２０は、ドリフト領域２６、ソース領域３０、及び、ｐウェル領域２８との間に、ゲート絶縁層１６を挟む。
ゲート電極２０は、導電体である。ゲート電極２０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極２０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属や、それら金属とｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層２２は、ゲート電極２０上に形成される。層間絶縁層２２は、ゲート電極２０とソース電極１２を電気的に分離する。層間絶縁層２２は、例えば、酸化シリコンである。
金属シリサイド層２３は、ソース領域３０とソース電極１２の間に設けられる。金属シリサイド層２３は、ｐウェルコンタクト領域３２とソース電極１２の間に設けられる。
金属シリサイド層２３は、ソース領域３０に接する。金属シリサイド層２３は、ｐウェルコンタクト領域３２に接する。
金属シリサイド層２３は、例えば、ニッケルシリサイド又はチタンシリサイドである。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、ソース領域３０及びｐウェルコンタクト領域３２に接する。ソース電極１２は、ソース領域３０とｐウェルコンタクト領域３２とに電気的に接続される。ソース電極１２は、ｐウェル領域２８に電位を与えるｐウェル電極としても機能する。
ソース電極１２は、例えば、バリアメタル層と、バリアメタル層上のメタル層との積層で構成される。バリアメタル層は、例えば、窒化チタンを含む。メタル層は、例えば、アルミニウムを含む。バリアメタル層とメタル層とは、反応により合金を形成しても構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、ドレイン領域２４に接する。ドレイン電極１４は、ドレイン領域２４に電気的に接続される。
ドレイン電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
なお、第１の実施形態の半導体装置において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態の半導体装置において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図６、図７、図８、図９、図１０、図１１、図１２、図１３、及び図１４は、第１の実施形態の半導体装置の製造方法の一例を示す図である。図６、図７、図８、図９、図１０、図１２、図１３、及び図１４は、図１に相当する断面を示す。図１１は、イオン注入のプロファイルを示す。
最初に、ドレイン領域２４の上に、ｎ-型の炭化珪素領域１１を形成した炭化珪素層１０を準備する（図６）。ｎ-型の炭化珪素領域１１は、例えば、エピタキシャル成長法により形成される。炭化珪素領域１１の一部は、最終的にｎ－型のドリフト領域２６になる。
次に、公知のリソグラフィ法及びイオン注入法を用いて、炭化珪素領域１１にｐウェル領域２８、ソース領域３０、及び、ｐウェルコンタクト領域３２を形成する（図７）。
次に、公知のイオン注入法により、炭化珪素層１０にシリコンをイオン注入する（図８）。シリコンを、例えば、炭化珪素層１０の表面の全面へイオン注入する。
シリコンのイオン注入は、例えば、斜めイオン注入法を用いる。斜めイオン注入法を用いることにより、シリコンを炭化珪素層１０の浅い位置に導入することが可能となる。シリコンのイオン注入方向と、炭化珪素層１０の表面の法線との傾斜角は、例えば、４５度以上である。
次に、公知のイオン注入法により、炭化珪素層１０に酸素をイオン注入し、酸素領域６０を形成する（図９）。酸素領域６０は炭化珪素層１０の表面に形成される。酸素領域６０は、炭化珪素層１０のｐウェル領域２８の表面、ドリフト領域２６の表面、ソース領域３０の表面、及び、ｐウェルコンタクト領域３２の表面に形成される。酸素領域６０の一部は、最終的に、第１の酸素領域６１、第２の酸素領域６２、及び、第３の酸素領域６３となる。
酸素は、例えば、炭化珪素層１０の表面の全面からイオン注入する。酸素のイオン注入により、炭化珪素層１０の炭素の結合が切れ、炭化珪素層１０の中の炭素欠損（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が増加する。
酸素のイオン注入は、例えば、斜めイオン注入法を用いる。斜めイオン注入法を用いることにより、酸素を炭化珪素層１０の浅い位置に導入することが可能となる。酸素のイオン注入方向と、炭化珪素層１０の表面の法線との傾斜角は、例えば、４５度以上である。酸素のイオン注入は、例えば、シリコンのイオン注入と同じ方向からイオン注入する。
また、炭化珪素層１０の表面にオフ角がある場合は、例えば、オフ角の方向から９０度回転した方向からイオン注入を行う。これにより、炭化珪素層１０の表面のテラスに一様にイオン注入をすることができるようになる。
シリコンのイオン注入により、炭化珪素層１０の表面近傍の結晶構造が乱れる。シリコンのイオン注入により、例えば、炭化珪素層１０の表面近傍がアモルファス化する。
シリコンのイオン注入を酸素のイオン注入より前に行うことで、酸素のイオン注入の際のチャネリングが抑制される。このため、酸素領域６０が深くなることが抑制できる。なお、シリコンのイオン注入を酸素のイオン注入の後に行うことも可能である。
斜めイオン注入法では、イオンの注入領域を表面近傍のみに限定することができる。また、チャネリングが抑制されるため注入したイオンを表面近傍にてすぐに停止させることができる。したがって、斜めイオン注入法によれば、注入時のイオンの分布を表面近傍の極浅い領域に限定することが可能になる。
次に、公知のイオン注入法により、炭化珪素層１０に炭素をイオン注入する（図１０）。炭素を、例えば、炭化珪素層１０の表面の全面にイオン注入する。
図１１は、酸素（Ｏ）、シリコン（Ｓｉ）、及び炭素（Ｃ）のイオン注入のプロファイルを示す。横軸は炭化珪素層１０の表面からの深さ、縦軸は元素濃度である。
図１１において、イオン注入後に、酸素濃度が最大となる深さを第１の深さＤ１、シリコン濃度が最大となる深さを第２の深さＤ２、炭素濃度が最大となる深さを第３の深さＤ３とする。
第１の深さＤ１及び第２の深さＤ２は、第３の深さＤ３よりも浅い。第１の深さＤ１及び第２の深さＤ２は、例えば、１５ｎｍ以下である。第１の深さＤ１及び第２の深さＤ２は、例えば、１０ｎｍ以下である。第１の深さＤ１及び第２の深さＤ２は、例えば、５ｎｍ以下である。第３の深さＤ３は例えば、１０ｎｍ以上３０ｎｍ以下である。第１の深さＤ１と第２の深さＤ２の差分は、例えば、２ｎｍ以下である。
例えば、シリコンのイオン注入プロファイルは、酸素のイオン注入プロファイル全体を覆うようにする。シリコンが近傍にあることで、酸素が炭化珪素の結晶構造の炭素サイトに入り易くなる。
例えば、炭素のイオン注入プロファイルは、酸素のイオン注入プロファイルよりも、十分に奥に位置させる。炭素が存在することで炭素欠損が埋まり、酸素が拡散し難くなる。このため、酸素の炭化珪素層１０の奥行方向への拡散が抑制されれる。
次に、炭化珪素層１０の表面に炭素膜４８を形成する。そして、炭化珪素層１０の中にイオン注入で導入した元素を活性化する熱処理を行う（図１２）。熱処理により、酸素原子が、炭化珪素層１０の表面近傍に多数形成された炭素空孔を埋める。言い換えれば、４個のシリコン原子と結合する酸素原子が形成される。言い換えれば、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造が多数形成される。
熱処理の際、第１の酸素領域６１には、酸素が原子として存在する。このため、炭素原子を２個の酸素原子が置換した第２の構造の形成よりも、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造の形成が促進される。
熱処理の際、第１の酸素領域６１には、シリコン原子が存在する。このため、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した第３の構造よりも、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造の形成が促進される。
また、熱処理の際、第１の酸素領域６１よりも深い領域では、炭素濃度が酸素濃度よりも高い。このため、第１の酸素領域６１よりも深い領域の炭素欠陥には、炭素原子が酸素原子よりも優先的に入り、第１の構造は形成されにくい。
次に、炭素膜４８を剥離した後、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層１６及びゲート電極２０を形成する。ゲート絶縁層１６及びゲート電極２０は、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＣＶＤ法）を用いて形成する。さらに、公知のプロセス技術を用いて、ゲート電極２０の上に層間絶縁層２２を形成する（図１３）。
熱処理の際に、炭化珪素層１０の余剰の炭素やシリコンは、炭素膜４８に吸収される。炭素膜４８を剥離することで、余剰の炭素やシリコンを取り除くことができる。こうして、炭化珪素層１０の余剰の炭素やシリコンは取り除くことができるので、第１の構造を形成するために、多量の炭素やシリコンをイオン注入しても、ＭＯＳＦＥＴ１００の特性が劣化することはない。
次に、第１の面Ｐ１に金属シリサイド層２３を形成する（図１４）。金属シリサイド層２３は、例えば、図示しない金属膜の堆積と、熱処理により形成される。熱処理により、金属膜と炭化珪素層１０との間にシリサイド化反応が生じ、金属シリサイド層２３が形成される。
熱処理後に、例えば、ウェットエッチングにより未反応の金属膜を除去する。
金属膜と炭化珪素層１０とのシリサイド化反応により、ソース領域３０の一部表面の酸素領域６０、及び、ｐウェルコンタクト領域３２の表面の酸素領域６０は消滅する。
その後、公知のプロセス技術を用いて、ソース電極１２、及び、ドレイン電極１４を形成する。以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が製造される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
炭化珪素を用いたＭＯＳＦＥＴでは、例えば、シリコンを用いたＭＯＳＦＥＴと比較して、閾値電圧が低く、移動度が低くなる傾向がある。このため、高い閾値電圧と高い移動度が実現可能なＭＯＳＦＥＴが望まれる。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層１６とｐウェル領域２８との間に第１の酸素領域６１が設けられる。第１の酸素領域６１を有することにより、ＭＯＳＦＥＴ１００において、高い閾値電圧と高い移動度が実現される。以下、詳述する。
図１５は、第１の実施形態の半導体装置の電子状態を示す図である。１個の酸素原子が、炭化珪素の結晶構造における炭素原子の位置（炭素サイト）に存在する場合の電子状態を第一原理計算により求めている。すなわち、炭化珪素の中に、４個のシリコン原子と結合する酸素原子を含む第１の構造が存在する場合の電子状態を第一原理計算により求めている。
図１５に示すように、酸素原子が炭素サイトに存在する場合、伝導帯下端から離れた深い位置に準位が形成される。酸素原子が炭素サイトに存在する場合、伝導帯下端から離れた深い位置に局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が形成される。
局在状態は、伝導帯下端から約０．８ｅＶの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、０．７ｅＶ以上１．０ｅＶ以下である。
第１の実施形態のＭＯＳＦＥＴ１００の第１の酸素領域６１には、第１の構造が存在する。したがって、第１の酸素領域６１には、深い準位が形成されている。
図１６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１６は、ＭＯＳＦＥＴ１００のＭＯＳ構造のバンド図を示す。図１６は、炭化珪素層が、ｐウェル領域２８である場合を示す。図１６は、炭化珪素層が、ｐ型ＳｉＣである場合を示す。
図１６（ａ）は、ソース電極１２とゲート電極２０との間に電圧が印加されていないフラットバンド状態のバンド図である。図１６（ｂ）は、ゲート電極２０に正の電圧（図１６（ｂ）中のＶｇ）が印加され反転層が形成された状態のバンド図である。なお、図１６はゲート電極２０の仕事関数と炭化珪素層１０のフェルミレベルが等しい理想的な場合を図示している。
図１６（ａ）に示すように、炭化珪素層１０とゲート絶縁層１６の界面近傍には、炭素サイトに入った酸素原子により形成された深い準位が存在する。図１６（ｂ）に示すように、ゲート電極２０に正の電圧が印加されると、界面近傍のポテンシャルが低下する。
界面近傍のポテンシャルが低下すると、電子が誘起されるが、この電子が図１６（ｂ）に示すように、深い準位にトラップされて負の固定電荷を形成する。界面近傍に負の固定電荷が形成されることで、ＭＯＳＦＥＴ１００の閾値電圧が高くなる。
界面近傍に負の固定電荷が形成されると、界面近傍のポテンシャルが上昇する。このため、図１６（ｂ）に示すように、反転層は界面近傍から離れた深い位置に形成される。いわゆる、埋め込みチャネルが形成されることになる。
埋め込みチャネルが形成されると、電子が界面近傍から離れた位置を流れる。したがって、電子の界面散乱が抑制され、ＭＯＳＦＥＴ１００の移動度が高くなる。
炭化珪素層１０の中の炭素空孔は、伝導帯下端に近い浅い準位を形成する。この浅い準位によりＭＯＳＦＥＴ１００の移動度が低下する。ＭＯＳＦＥ１００では、第１の酸素領域６１に含まれる酸素が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、ＭＯＳＦＥＴ１００の移動度が高くなる。
また、炭化珪素層に炭素空孔が存在すると、炭化珪素層の表面が酸化されやすい。炭化珪素層の表面が酸化されると、更に炭素空孔が形成される。炭化珪素層の表面が酸化される際、ゲート絶縁層中に拡散した炭素による炭素欠陥が生成される。このため、ＭＯＳＦＥＴの移動度の低下やゲート絶縁層の信頼性の低下が起こる。
ＭＯＳＦＥＴ１００は、第１の酸素領域６１に含まれる酸素が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、炭化珪素層１０の表面の耐酸化性が向上している。したがって、炭化珪素層１０の中の炭素空孔の量、及びゲート絶縁層１６中に拡散する炭素量が低減さる。よって、ＭＯＳＦＥＴ１００の移動度が高くなる。同時に、ゲート絶縁層１６の信頼性が向上する。
ゲート絶縁層１６と炭化珪素層１０との界面から、炭化珪素層１０の側に２０ｎｍ離れた第１の位置Ｘにおける酸素濃度は、例えば、１×１０１７ｃｍ－３未満であることが好ましく、１×１０１６ｃｍ－３未満であることがより好ましく、１×１０１５ｃｍ－３未満であることが更に好ましい。第１の位置Ｘにおける酸素濃度が、上記上限値を下回ると、埋め込みチャネルが、ゲート絶縁層１６と炭化珪素層１０との界面に近づくことになる。埋め込みチャネルが、ゲート絶縁層１６と炭化珪素層１０との界面に近づくことで、ＭＯＳＦＥ１００のゲート電圧による制御性が向上する。
ＭＯＳＦＥ１００のゲート電圧による制御性が向上することで、例えば、ＭＯＳＦＥ１００の動作電圧を下げることが可能となる。その結果、例えば、ゲート絶縁層のリーク電流が低減する。また、ソースとドレイン間のリーク電流が低減する。また、ショートチャネル効果が抑制できる。
第１の酸素領域６１の酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが更に好ましく、３×１０２１ｃｍ－３以上であることが更に好ましい。上記下限値を上回ることで、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
例えば、第１の酸素領域６１の酸素濃度が３×１０１９ｃｍ－３以上であれば、閾値電圧が、第１の酸素領域６１ない場合と比較して１Ｖ程度高くなる。また、第１の酸素領域６１の酸素濃度が３×１０２０ｃｍ－３以上であれば、閾値電圧が、第１の酸素領域６１ない場合と比較して５Ｖ程度高くなる。
第１の酸素領域６１の酸素濃度は、１×１０２３ｃｍ－３以下であることが好ましく、５×１０２２ｃｍ－３以下であることがより好ましく、１×１０２２ｃｍ－３以下であることが更に好ましく、５×１０２１ｃｍ－３以下であることが更に好ましい。上記上限値を下回ることで、シリコンサイトに入る酸素原子の量や、炭化珪素の格子間に位置する酸素原子の量が抑制され、ＭＯＳＦＥＴ１００の移動度がより高くなる。
第１の酸素領域６１の酸素濃度が１×１０２３ｃｍ－３より高いと、界面ポテンシャルが大きく持ち上がることにより、チャネルが奥に移動する。このため、ＭＯＳＦＥ１００のゲート電圧による反転動作の制御が困難になるおそれがある。第１の酸素領域６１の酸素濃度を５×１０２２ｃｍ－３以下とすることで、ＭＯＳＦＥ１００のゲート電圧による反転動作の制御性が向上し、１×１０２２ｃｍ－３以下とすることで、反転動作の制御性がより向上し、５×１０２１ｃｍ－３以下とすることで、反転動作の制御性が更に向上する。
第１の酸素領域６１の４個のシリコン原子と結合する酸素原子の密度は、第１の酸素領域６１の２個のシリコン原子と結合する酸素原子の密度よりも大きいことが好ましい。言い換えれば、第１の酸素領域６１の第１の構造の密度は、第１の酸素領域６１の第２の構造の密度よりも大きいことが好ましい。負の固定電荷を形成可能な深い準位を多く形成することが可能となる。したがって、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
第１の酸素領域６１の４個のシリコン原子と結合する酸素原子の密度は、第１の酸素領域６１の炭素原子と結合する酸素原子の密度よりも大きいことが好ましい。言い換えれば、第１の酸素領域６１の第１の構造の密度は、第１の酸素領域６１の第３の構造の密度よりも大きいことが好ましい。負の固定電荷を形成可能な深い準位を多く形成することが可能となる。したがって、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
ＭＯＳＦＥＴ１００の閾値電圧及び移動度を高くする観点から、第１の酸素領域６１の酸素濃度が、第１の酸素領域６１のアルミニウム濃度よりも高いことが好ましい。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層１６とドリフト領域２６との間に第２の酸素領域６２が設けられる。また、第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層１６とソース領域３０との間に第３の酸素領域６３が設けられる。第２の酸素領域６２及び第３の酸素領域６３を有することにより、ＭＯＳＦＥＴ１００のゲート絶縁層１６の実効膜厚が厚くなる。したがって、ゲート絶縁層１６の信頼性が向上する。また、ゲート絶縁層１６のリーク電流が低減する。
図１７は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１７は、ＭＯＳＦＥＴ１００が有するＭＯＳ構造のバンド図を示す。図１７は、炭化珪素層が、ドリフト領域２６又はソース領域３０である場合を示す。図１７は、炭化珪素層が、ｎ型ＳｉＣである場合を示す。
図１７（ａ）は、ソース電極１２とゲート電極２０との間に電圧が印加されていないフラットバンド状態のバンド図である。図１７（ｂ）は、ゲート電極２０に正の電圧（図１７（ｂ）中のＶｇ）が印加され蓄積層が形成された状態のバンド図である。なお、図１７はゲート電極２０の仕事関数と炭化珪素層１０のフェルミレベルが等しい理想的な場合を図示している。
図１７（ａ）に示すように、炭化珪素層１０とゲート絶縁層１６の界面近傍には、炭素サイトに入った酸素原子により形成された深い準位が存在する。図１７（ｂ）に示すように、ゲート電極２０に正の電圧が印加されると、界面近傍のポテンシャルが低下する。
界面近傍のポテンシャルが低下すると、電子が蓄積される。この電子が図１７（ｂ）に示すように、深い準位にトラップされて負の固定電荷を形成する。
界面近傍に負の固定電荷が形成されると、界面近傍のポテンシャルが上昇する。このため、図１７（ｂ）に示すように、炭化珪素層１０の蓄積層は界面近傍から離れた深い位置に形成される。
蓄積層が界面近傍から離れた深い位置に形成されることで、炭化珪素層１０の表面の容量が、ゲート絶縁層１６と炭化珪素層１０との間の容量として加わる。このため、ゲート絶縁層１６の実効膜厚が厚くなる。したがって、ゲート絶縁層１６に印加される電界強度が低下する。よって、ゲート絶縁層１６の絶縁破壊耐性が向上し、ゲート絶縁層１６の信頼性が向上する。また、ゲート絶縁層１６のリーク電流が低減する。
第２の酸素領域６２及び第３の酸素領域６３の酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが更に好ましく、３×１０２１ｃｍ－３以上であることが更に好ましい。上記下限値を上回ることで、ゲート絶縁層１６の実効膜厚が厚くなり、ＭＯＳＦＥＴ１００のゲート絶縁層１６の信頼性が更に向上し、ゲート絶縁層１６のリーク電流が更に低減する。
（第１の変形例）
図１８は、第１の実施形態の第１の変形例の半導体装置の模式断面図である。第１の実施形態の第１の変形例の半導体装置は、ＭＯＳＦＥＴ１１０である。ＭＯＳＦＥＴ１１０は、金属シリサイド層２３の側面が、ソース領域３０と接する点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
金属シリサイド層２３の底面は、ｐウェルコンタクト領域３２に接する。また、金属シリサイド層２３の側面は、ソース領域３０に接する。
金属シリサイド層２３は、例えば、ニッケルシリサイド又はチタンシリサイドである。
ＭＯＳＦＥＴ１１０では、金属シリサイド層２３の側面でソース領域３０とソース電極１２との間の電気的導通が確保される。したがって、炭化珪素層１０の第１の面Ｐ１で、ソース電極１２とソース領域３０の電気的導通を確保するために要する面積が低減できる。したがって、ＭＯＳＦＥＴ１１０のチップサイズを縮小できる。また、ＭＯＳＦＥＴ１１０の単位面積当たりのオン抵抗を低減できる。
（第２の変形例）
図１９は、第１の実施形態の第２の変形例の半導体装置の模式断面図である。第１の実施形態の第２の変形例のＭＯＳＦＥＴ１２０は、第２の酸素領域６２（第５の炭化珪素領域）、及び、第３の酸素領域６３（第６の炭化珪素領域）を含まない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
ＭＯＳＦＥＴ１２０は、炭化珪素層１０に酸素をイオン注入する際に、例えば、ｐウェル領域２８の表面だけに選択的に酸素を注入することで製造できる。例えば、ｐウェル領域２８の表面だけを開口したマスク材を用いて酸素をイオン注入することで、ｐウェル領域２８の表面だけに選択的に酸素を注入することができる。
以上、第１の実施形態及び変形例の半導体装置によれば、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、高い移動度の実現が可能なＭＯＳＦＥＴが提供される。
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層とゲート絶縁層は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含み、上記元素の濃度が最大となる第２の位置から界面までの距離が５ｎｍ以下である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型トランジスタである。ＭＯＳＦＥＴ２００は、終端元素を含む以外は、第１の実施形態のＭＯＳＦＥＴ１００と同様の構造を備える。
ＭＯＳＦＥＴ２００は、炭化珪素層１０とゲート絶縁層１６が、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの終端元素（元素）を含む。以下、終端元素が窒素（Ｎ）である場合を例に説明する。
図２０は、第２の実施形態の半導体装置の元素濃度分布を示す図である。図２０は、酸素と、終端元素である窒素の深さ方向の濃度分布を示す。図２０は、ゲート絶縁層１６、第１の酸素領域６１、及びｐウェル領域２８を含む部分の元素の濃度分布を示す。
窒素濃度が最大となる深さ位置Ｚから界面までの距離は５ｎｍ以下である。言い換えれば、深さ位置Ｚは、界面から５ｎｍ以下の範囲にある。図２０は、深さ位置Ｚと界面が一致する場合を示す。
深さ位置Ｚから界面までの距離は２ｎｍ以下であることが好ましく、１ｎｍ以下であることがより好ましい。窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましい。
終端元素は、第１の酸素領域６１の最上層を構成するバイレイヤ（Ｓｉ－Ｃペア）のシリコン原子もしくは炭素原子を置換している。窒素の場合は最上層を構成するバイレイヤの炭素原子を置換する。例えば、リン（Ｐ）、アンチモン（Ｓｂ）、ランタン（Ｌａ）など、窒素以外の上記終端元素は、最上層を構成するバイレイヤのシリコン原子を置換する。終端元素と置換されて余ったシリコン原子や炭素原子は、ゲート絶縁層１６側に放出される。終端元素は、最終的には、炭化珪素層１０と３配位で結合していることになる。
例えば、窒素は、炭化珪素の結晶構造の炭素原子の位置にある。最表面のシリコンの一部は絶縁膜側の原子と結合される。窒素は、炭化珪素層１０のシリコン原子と３配位していることになる。窒素以外の上記終端元素は、炭化珪素の結晶構造のシリコン原子の位置にある。窒素以外の上記終端元素は、炭化珪素層１０の炭素原子と３配位していることになる。
窒素の濃度分布のピーク値は、例えば、４×１０１９ｃｍ－３以上４×１０２３ｃｍ－３以下である。炭化珪素層とゲート絶縁層との間の界面準位を低減する観点から、ピーク値は１×１０２１ｃｍ－３以上であることが好ましく、１×１０２２ｃｍ－３以上であることが更に好ましい。一方で、余分な窒素があると、電荷トラップとなるおそれがあるので、ピーク値は１×１０２３ｃｍ－３以下であることが好ましい。ピーク値は、例えば、５．０×１０２２ｃｍ－３±５％であることが好ましい。ピーク値が５．０×１０２２ｃｍ－３±５％の場合、特に、電荷トラップの少ない良好な特性を示す。
界面での窒素の面密度は、１×１０１４ｃｍ－２以上２．５×１０１５ｃｍ－２以下であることが好ましい。界面での窒素の面密度は、例えば、１．４×１０１５ｃｍ－２±５％であることが好ましい。界面での窒素の面密度が１．４×１０１５ｃｍ－２±５％の場合、特に、ＭＯＳＦＥＴ１００は、電荷トラップの少ない良好な特性を示す。
第２の実施形態のＭＯＳＦＥＴ２００は、第１の実施形態のＭＯＳＦＥＴ１００の製造方法に、例えば、第１の酸素領域６１を形成した後の、窒素を含む雰囲気中での熱処理を加えることで、製造することが可能である。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、電子の移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。界面準位により、電子がトラップされたり、散乱されたりすることにより、電子の移動度が低下すると考えられる。
炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。
第２の実施形態のＭＯＳＦＥＴ２００では、窒素が最上層を構成するバイレイヤの炭素原子を置換することで３配位となり、ダングリングボンドが低減する。したがって、炭化珪素層１０とゲート絶縁層１６との間の界面準位の量が低減される。よって、ＭＯＳＦＥＴ２００の移動度が高くなる。
チャネル領域における終端元素の内部への拡散は、ＭＯＳＦＥＴの閾値電圧低下を招く。第２の実施形態のＭＯＳＦＥＴ２００では、第１の酸素領域６１があることで、炭化珪素層１０の炭素欠損が酸素で埋められている。このため、チャネル領域の酸素欠損量が低減されている。したがって、チャネル領域における終端元素の内部への拡散が抑制され、ＭＯＳＦＥＴ２００の閾値電圧の低下が抑制される。この点からも、ＭＯＳＦＥＴ２００の高い閾値電圧の実現が可能となる。
以上、第２の実施形態によれば、第１の実施形態と同様、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、更に高い移動度の実現が可能なＭＯＳＦＥＴが提供される。
（第３の実施形態）
第３の実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と第１の面に対向する第２の面とを有する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。第３の実施形態の半導体装置は、炭化珪素層が、第１の実施形態の第２の炭化珪素領域及び第６の炭化珪素領域に相当する領域を含まない点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図２１は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、金属シリサイド層２３を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｐウェル領域２８、ソース領域３０、ｐウェルコンタクト領域３２、酸素領域６４（第２の炭化珪素領域）が存在する。酸素領域６４（第２の炭化珪素領域）は、第１の実施形態のＭＯＳＦＥＴ１００の第２の酸素領域６２に相当する。
酸素領域６４は、ｎ－型のＳｉＣである。酸素領域６４は、ドリフト領域２６と第１の面Ｐ１との間に位置する。酸素領域６４の一部は、第１の面Ｐ１に接する。
酸素領域６４は、ドリフト領域２６とゲート電極２０との間に設けられる。酸素領域６４は、ドリフト領域２６とゲート絶縁層１６との間に設けられる。酸素領域６４の一部は、ゲート絶縁層１６に接する。
酸素領域６４は、例えば、窒素（Ｎ）をｎ型不純物として含む。酸素領域６４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
酸素領域６４は、酸素を含む。酸素領域６４の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。酸素領域６４の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
酸素領域６４の酸素濃度は、例えば、ドリフト領域２６の酸素濃度よりも高い。酸素領域６４の酸素濃度は、例えば、ドリフト領域２６の最大酸素濃度よりも高い。
酸素領域６４の酸素濃度は、例えば、ドリフト領域２６の窒素濃度よりも高い。酸素領域６４の最大酸素濃度は、例えば、酸素領域６４の最大窒素濃度よりも高い。
第３の実施形態のＭＯＳＦＥＴ３００は、ゲート絶縁層１６とドリフト領域２６との間に酸素領域６４が設けられる。酸素領域６４を有することにより、ＭＯＳＦＥＴ３００のゲート絶縁層１６の実効膜厚が厚くなる。したがって、ゲート絶縁層１６に印加される電界強度が低下する。よって、ゲート絶縁層１６の絶縁破壊耐性が向上し、ゲート絶縁層１６の信頼性が向上する。また、ゲート絶縁層１６のリーク電流が低減する。
以上、第３の実施形態によれば、ゲート絶縁層１６の信頼性が向上し、ゲート絶縁層１６のリーク電流が低減するＭＯＳＦＥＴが提供される。
（第４の実施形態）
第４の実施形態の半導体装置は、ショットーキーバリアダイオード（ＳＢＤ）を備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図２２は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ４００は、内蔵ダイオードとしてＳＢＤを備える。ＭＯＳＦＥＴ４００は、ＳＢＤを備える以外は、第１の実施形態のＭＯＳＦＥＴ１００と同様の構造を備える。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、金属シリサイド層２３を備える。ソース電極１２は、アノード部１２ｘとコンタクト部１２ｙを含む。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６、ｐウェル領域２８、ソース領域３０、ｐウェルコンタクト領域３２、第１の酸素領域６１、第２の酸素領域６２、第３の酸素領域６３、第４の酸素領域６５が存在する。
第４の酸素領域６５は、ｎ－型のＳｉＣである。第４の酸素領域６５は、ドリフト領域２６と第１の面Ｐ１との間に位置する。第４の酸素領域６５の一部は、第１の面Ｐ１に接する。第４の酸素領域６５は、２つのｐウェル領域２８に挟まれる。
第４の酸素領域６５は、ドリフト領域２６とアノード部１２ｘとの間に位置する。第４の酸素領域６５の一部は、アノード部１２ｘに接する。
第４の酸素領域６５は、例えば、窒素（Ｎ）をｎ型不純物として含む。第４の酸素領域６５のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。第４の酸素領域６５の最大ｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
第４の酸素領域６５は、酸素を含む。第４の酸素領域６５の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第４の酸素領域６５の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第４の酸素領域６５の酸素濃度は、例えば、ドリフト領域２６の酸素濃度よりも高い。第４の酸素領域６５の酸素濃度は、例えば、ドリフト領域２６の最大酸素濃度よりも高い。
第４の酸素領域６５の酸素濃度は、例えば、第４の酸素領域６５の窒素濃度よりも高い。第４の酸素領域６５の最大酸素濃度は、例えば、第４の酸素領域６５の最大窒素濃度よりも高い。
第４の酸素領域６５は、４個のシリコン原子と結合する酸素原子を含む。言い換えれば、第４の酸素領域６５には、炭化珪素の結晶構造の炭素サイトに位置する１個の酸素原子が存在する。言い換えれば、第４の酸素領域６５は、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した構造を有する。
第４の酸素領域６５は、第１の酸素領域６１、第２の酸素領域６２、及び第３の酸素領域６３と同時に形成することが可能である。
ソース電極１２は、アノード部１２ｘとコンタクト部１２ｙを有する。アノード部１２ｘは、第４の酸素領域６５に接する。コンタクト部１２ｙは、ソース領域３０及びｐウェルコンタクト領域３２に接する。
図２３は、第４の実施形態の半導体装置の等価回路図である。ソース電極１２とドレイン電極１４との間に、ゲート電極２０を有するトランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ソース電極１２がｐｎ接合ダイオードのアノードであり、ドレイン電極１４がｐｎ接合ダイオードのカソードである。また、ソース電極１２がＳＢＤのアノードであり、ドレイン電極１４がＳＢＤのカソードとなる。
ソース電極１２のアノード部１２ｘ、第４の酸素領域６５、ドリフト領域２６、ドレイン領域２４、及び、ドレイン電極１４が、ＳＢＤを構成する。
例えば、ＭＯＳＦＥＴ４００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ４００のオフ時に、誘導性負荷に起因する負荷電流により、ソース電極１２がドレイン電極１４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向の電流が流れる。この状態は、逆導通状態とも称される。
ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、最初に、ＳＢＤに順方向電流が流れる。
ＳＢＤの順方向電圧（Ｖｆ）は、例えば、０．８Ｖである。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．５Ｖである。
ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、積層欠陥の成長に起因するオン抵抗の変動が生じない。
また、ＭＯＳＦＥＴ４００のＳＢＤは、第４の酸素領域６５を備える。第４の酸素領域６５は、４個のシリコン原子と結合する酸素原子を含む第４の酸素領域６５を備える。これにより、ショットキー障壁高さのばらつきを抑制することが可能となる。
第４の酸素領域６５が、４個のシリコン原子と結合する酸素原子を含むことで、伝導帯の下端側に局在状態が形成される。局在状態は、伝導帯下端から約０．８ｅＶの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、０．７ｅＶ以上１．０ｅＶ以下である。
第４の酸素領域６５に局在状態が存在すると、第４の酸素領域６５に接するアノード部１２ｘと局在状態との間で電子の移動が生じる。この電子の移動により、アノード部１２ｘと第４の酸素領域６５との間のショットキー障壁高さが、約０．８ｅＶに固定される。いわゆるフェルミレベルピンニングが生じる。フェルミレベルピンニングが生じることで、アノード部１２ｘと第４の酸素領域６５との間のショットキー障壁高さが、約０．８ｅＶに固定される。
ショットキー障壁高さが、約０．８ｅＶに固定されることで、ＳＢＤのショットキー障壁高さのばらつきが抑制される。
局在状態がバンドギャップ中に形成され、フェルミレベルピンニングが生じることで、アノード部１２ｘの材料に依存せず、ショットキー障壁高さが、約０．８ｅＶに固定される。したがって、アノード部１２ｘの材料を任意に選択することが可能となる。
十分な量の局在状態を第４の酸素領域６５に形成し、ショットキー障壁高さを安定して固定する観点から、第４の酸素領域６５の酸素の最大濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが更に好ましく、３×１０２１ｃｍ－３以上であることが更に好ましい。
以上、第４の実施形態の半導体装置によれば、第１の実施形態と同様、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、高い移動度の実現が可能なＭＯＳＦＥＴが提供される。また、信頼性の向上が可能なＭＯＳＦＥＴが提供される。また、ＭＯＳＦＥＴは、内蔵ダイオードとしてＳＢＤを備える。
（第５の実施形態）
第５の実施形態の半導体装置は、炭化珪素層がトレンチを有し、ゲート電極はトレンチの中に位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図２４は、第５の実施形態の半導体装置の模式断面図である。第５の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ５００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、第１のトレンチ５０、第２のトレンチ５２を備える。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第３の炭化珪素領域）、ｐウェル領域２８（第１の炭化珪素領域）、ソース領域３０（第４の炭化珪素領域）、ｐウェルコンタクト領域３２、電界緩和領域３４、第１の酸素領域６１（第２の炭化珪素領域）、第２の酸素領域６２（第５の炭化珪素領域）、第３の酸素領域６３（第６の炭化珪素領域）が存在する。
炭化珪素層１０は、第１のトレンチ５０と第２のトレンチ５２を備える。第１のトレンチ５０は、２個の第２のトレンチ５２の間に挟まれる。第１のトレンチ５０及び第２のトレンチ５２は、炭化珪素層１０に形成された溝である。
第１のトレンチ５０は、ｐウェル領域２８を貫通し、ドリフト領域２６に達する。第１のトレンチ５０の底面は、ドリフト領域２６に位置する。
ゲート電極２０は、第１のトレンチ５０の中に位置する。
ゲート絶縁層１６は、第１のトレンチ５０の中に位置する。ゲート絶縁層１６は、ゲート電極２０と炭化珪素層１０との間に位置する。ゲート絶縁層１６近傍のｐウェル領域２８が、ＭＯＳＦＥＴ５００のチャネル領域となる。
ゲート絶縁層１６と接する炭化珪素層１０の面は、例えば、ｍ面である。
ソース電極１２の一部は、第２のトレンチ５２内に位置する。ｐウェルコンタクト領域３２は、第２のトレンチ５２の底部に位置する。
電界緩和領域３４は、ｐ型のＳｉＣである。電界緩和領域３４は、第２のトレンチ５２の周囲に位置する。
電界緩和領域３４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域３４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ＭＯＳＦＥＴ５００がオフ状態の際に、電界緩和領域３４からドリフト領域２６に空乏層が延びる。ドリフト領域２６に延びる空乏層により、第１のトレンチ５０底部のゲート絶縁層１６に印加される電界強度が緩和する。したがって、ゲート絶縁層１６の耐圧が向上する。
第１の酸素領域６１は、ｐウェル領域２８とゲート電極２０との間に設けられる。第１の酸素領域６１は、ｐウェル領域２８とゲート絶縁層１６との間に設けられる。第１の酸素領域６１の一部は、ゲート絶縁層１６に接する。
第２の酸素領域６２は、ドリフト領域２６とゲート電極２０との間に設けられる。第２の酸素領域６２は、ドリフト領域２６とゲート絶縁層１６との間に設けられる。第２の酸素領域６２の一部は、ゲート絶縁層１６に接する。
第３の酸素領域６３は、ソース領域３０とゲート電極２０との間に設けられる。第３の酸素領域６３は、ソース領域３０とゲート絶縁層１６との間に設けられる。第３の酸素領域６３の一部は、ゲート絶縁層１６に接する。
第１の酸素領域６１、第２の酸素領域６２、及び、第３の酸素領域６３は、例えば、第１のトレンチ５０を形成した後に、複数角度の斜めイオン注入法を用いて、第１のトレンチ５０の側面及び底面から炭化珪素層１０に酸素、シリコン、および炭素のイオン注入を行うことで形成できる。図１１に示したイオン注入パターンに従い、シリコンの分布が酸素を覆うように共注入する。また、炭素の分布が酸素の分布よりも奥になるように共注入する。
第５の実施形態のＭＯＳＦＥＴ５００は、ゲート絶縁層１６とｐウェル領域２８との間に第１の酸素領域６１が設けられる。第１の酸素領域６１を有することにより、ＭＯＳＦＥＴ５００において、高い閾値電圧と高い移動度が実現される。
第５の実施形態のＭＯＳＦＥＴ５００は、ゲート絶縁層１６とドリフト領域２６との間に第２の酸素領域６２が設けられる。また、第５の実施形態のＭＯＳＦＥＴ５００は、ゲート絶縁層１６とソース領域３０との間に第３の酸素領域６３が設けられる。第２の酸素領域６２及び第３の酸素領域６３を有することにより、ＭＯＳＦＥＴ５００において、ゲート絶縁層１６の実効膜厚が厚くなる。したがって、ゲート絶縁層１６の信頼性が向上する。また、ゲート絶縁層１６のリーク電流が低減する。
以上、第５の実施形態によれば、第１の実施形態と同様、高い閾値電圧の実現が可能なＭＯＳＦＥＴが提供される。また、高い移動度の実現が可能なＭＯＳＦＥＴが提供される。また、トレンチゲート型とすることにより、チャネル密度が高くなり、オン抵抗の低減されたＭＯＳＦＥＴが提供される。
（第６の実施形態）
第６の実施形態の半導体装置は、ゲート電極と、ゲート絶縁層と、第１の面と第１の面に対向する第２の面とを有する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域とゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。また、炭化珪素層は、第１の面の側に設けられ、第１の側面、第２の側面、及び第１の側面と第２の側面との間の底面を有するトレンチを、更に含む。そして、第２の炭化珪素領域は、第１の炭化珪素領域と底面との間に位置する。第６の実施形態の半導体装置は、炭化珪素層が、第５の実施形態の第２の炭化珪素領域及び第６の炭化珪素領域に相当する領域を含まない点で、第５の実施形態の半導体装置と異なる。以下、第５の実施形態と重複する内容については、一部記述を省略する。
図２５は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ６００である。ＭＯＳＦＥＴ６００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ６００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、第１のトレンチ５０（トレンチ）、第２のトレンチ５２を備える。第１のトレンチ５０は、第１の側面５０ａ、第２の側面５０ｂ、底面５０ｃを有する。底面５０ｃは、第１の側面５０ａと第２の側面５０ｂとの間に位置する。
炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第３の炭化珪素領域）、ｐウェル領域２８（第１の炭化珪素領域）、ソース領域３０（第４の炭化珪素領域）、ｐウェルコンタクト領域３２、電界緩和領域３４、底部酸素領域６６（第２の炭化珪素領域）が存在する。
底部酸素領域６６は、ｎ－型のＳｉＣである。底部酸素領域６６は、ドリフト領域２６と第１のトレンチ５０の底面５０ｃとの間に位置する。底部酸素領域６６の一部は、第１の面Ｐ１に接する。
底部酸素領域６６は、ドリフト領域２６とゲート電極２０との間に設けられる。底部酸素領域６６は、ドリフト領域２６とゲート絶縁層１６との間に設けられる。底部酸素領域６６の一部は、ゲート絶縁層１６に接する。
底部酸素領域６６は、例えば、窒素（Ｎ）をｎ型不純物として含む。底部酸素領域６６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
底部酸素領域６６は、酸素を含む。底部酸素領域６６の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。底部酸素領域６６の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
底部酸素領域６６の酸素濃度は、例えば、ドリフト領域２６の酸素濃度よりも高い。底部酸素領域６６の酸素濃度は、例えば、ドリフト領域２６の最大酸素濃度よりも高い。
底部酸素領域６６の酸素濃度は、例えば、ドリフト領域２６の窒素濃度よりも高い。底部酸素領域６６の最大酸素濃度は、例えば、底部酸素領域６６の最大窒素濃度よりも高い。
底部酸素領域６６は、４個のシリコン原子と結合する酸素原子を含む。底部酸素領域６６は、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造を含む。
底部酸素領域６６の４個のシリコン原子と結合する酸素原子の密度は、例えば、底部酸素領域６６の２個のシリコン原子と結合する酸素原子の密度よりも大きい。言い換えれば、底部酸素領域６６の第１の構造の密度は、例えば、底部酸素領域６６の第２の構造の密度よりも大きい。
底部酸素領域６６の４個のシリコン原子と結合する酸素原子の密度は、例えば、底部酸素領域６６の炭素原子と結合する酸素原子の密度よりも大きい。言い換えれば、底部酸素領域６６の第１の構造の密度は、例えば、底部酸素領域６６の第３の構造の密度よりも大きい。
底部酸素領域６６は、例えば、第１のトレンチ５０を形成した後に、第１のトレンチ５０の底面に対して垂直な方向から炭化珪素層１０に酸素、シリコン、および炭素のイオン注入を行うことで形成できる。図１１に示したイオン注入パターンに従い、シリコンの分布が酸素を覆うように共注入する。また、炭素の分布が酸素の分布よりも奥になるように共注入する。
第６の実施形態のＭＯＳＦＥＴ６００は、第１のトレンチ５０の底部のゲート絶縁層１６とドリフト領域２６との間に底部酸素領域６６が設けられる。底部酸素領域６６を有することにより、ＭＯＳＦＥＴ６００の第１のトレンチ５０の底部のゲート絶縁層１６の実効膜厚が厚くなる。したがって、ゲート絶縁層１６の信頼性が向上する。また、ゲート絶縁層１６のリーク電流が低減する。
底部酸素領域６６の酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが更に好ましく、３×１０２１ｃｍ－３以上であることが更に好ましい。上記下限値を上回ることで、ゲート絶縁層１６の実効膜厚が厚くなり、ＭＯＳＦＥＴ６００のゲート絶縁層１６の信頼性が更に向上し、ゲート絶縁層１６のリーク電流が更に低減する。
以上、第６の実施形態によれば、ゲート絶縁層１６の信頼性が向上し、ゲート絶縁層１６のリーク電流が低減するＭＯＳＦＥＴが提供される。
（第７の実施形態）
第７の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図２６は、第７の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２７は、第８の実施形態の車両の模式図である。第８の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両８００の特性が向上する。
（第９の実施形態）
第９の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２８は、第９の実施形態の車両の模式図である。第９の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第９の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第１０の実施形態）
第１０の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図２９は、第１０の実施形態の昇降機（エレベータ）の模式図である。第１０の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第１０の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１０００の特性が向上する。
以上、第１ないし第６の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
また、第１ないし第６の実施形態では、炭化珪素のシリコン面の上、又は、ｍ面の上にゲート絶縁層１６を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、ａ面、（０－３３－８）面などにゲート絶縁層１６を設ける場合にも本発明を適用することは可能である。
また、ｎチャネル型のＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）にも本発明を適用することは可能である。
また、縦型のトランジスタではなく、ソース電極及びドレイン電極が炭化珪素層の同一の面に設けられる横型のトランジスタにも本発明を適用することは可能である。
また、第２の実施形態では、終端元素が窒素である場合を例に説明したが、終端元素が、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素であれば、炭化珪素層１０の表面のダングリングボンドが低減されるため、窒素（Ｎ）と同様の効果を得ることが可能である。
また、第７ないし第１０の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第７ないし第１０の実施形態において、第１の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第２ないし第６の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１６ ゲート絶縁層
２０ ゲート電極
２６ ドリフト領域（第３の炭化珪素領域、第１の炭化珪素領域）
２８ ｐウェル領域（第１の炭化珪素領域）
３０ ソース領域（第４の炭化珪素領域）
５０ 第１のトレンチ（トレンチ）
５０ａ 第１の側面
５０ｂ 第２の側面
５０ｃ 底面
６１ 第１の酸素領域（第２の炭化珪素領域）
６２ 第２の酸素領域（第５の炭化珪素領域）
６３ 第３の酸素領域（第６の炭化珪素領域）
６４ 酸素領域（第２の炭化珪素領域）
６６ 酸素領域（第２の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１１０ ＭＯＳＦＥＴ（半導体装置）
１２０ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (20)

  1. ゲート電極と、
    ゲート絶縁層と、
    第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、
    ｐ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記ゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、
    を含む炭化珪素層と、
    を備える半導体装置。
  2. 前記第２の炭化珪素領域の酸素濃度は、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項１記載の半導体装置。
  3. 前記第２の炭化珪素領域の酸素濃度は、３×１０１９ｃｍ－３以上である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の炭化珪素領域の４個のシリコン原子と結合する酸素原子の密度は、前記第２の炭化珪素領域の２個のシリコン原子と結合する酸素原子の密度よりも大きい請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の炭化珪素領域の４個のシリコン原子と結合する酸素原子の密度は、前記第２の炭化珪素領域の炭素原子と結合する酸素原子の密度よりも大きい請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記ゲート絶縁層と前記炭化珪素層との界面から前記炭化珪素層の側に２０ｎｍ離れた第１の位置の酸素濃度は、１×１０１７ｃｍ－３未満である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の炭化珪素領域はｐ型である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の炭化珪素領域がアルミニウムを含み、前記第２の炭化珪素領域の酸素濃度が、前記第２の炭化珪素領域のアルミニウム濃度よりも高い請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記炭化珪素層と前記ゲート絶縁層は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含み、前記元素の濃度が最大となる第２の位置から前記ゲート絶縁層と前記炭化珪素層との界面までの距離が５ｎｍ以下である請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記第２の位置の前記元素の最大濃度は４×１０１９ｃｍ－３以上である請求項９記載の半導体装置。
  11. 前記炭化珪素層は、
    前記第２の面と前記第１の炭化珪素領域との間に位置するｎ型の第３の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域のｎ型不純物濃度よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、
    前記第３の炭化珪素領域と前記ゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第５の炭化珪素領域と、
    を更に含む請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第５の炭化珪素領域はｎ型である請求項１１記載の半導体装置。
  13. 前記炭化珪素層は、前記第４の炭化珪素領域と前記ゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第６の炭化珪素領域を、更に含む請求項１１又は請求項１２記載の半導体装置。
  14. 前記第６の炭化珪素領域はｎ型である請求項１３記載の半導体装置。
  15. ゲート電極と、
    ゲート絶縁層と、
    第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、
    ｎ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記ゲート絶縁層との間に位置し、４個のシリコン原子と結合する酸素原子を含む第２の炭化珪素領域と、
    を含む炭化珪素層と、
    を備える半導体装置。
  16. 前記炭化珪素層は、前記第１の面の側に設けられ、第１の側面、第２の側面、及び前記第１の側面と前記第２の側面との間の底面を有するトレンチを、更に含み、
    前記第２の炭化珪素領域は、前記第１の炭化珪素領域と前記底面との間に位置する請求項１５記載の半導体装置。
  17. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備えるインバータ回路。
  18. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える駆動装置。
  19. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える車両。
  20. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える昇降機。
JP2020134196A 2020-08-06 2020-08-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7273764B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020134196A JP7273764B2 (ja) 2020-08-06 2020-08-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US17/182,480 US11502173B2 (en) 2020-08-06 2021-02-23 Semiconductor device, inverter circuit, drive, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020134196A JP7273764B2 (ja) 2020-08-06 2020-08-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2022030298A true JP2022030298A (ja) 2022-02-18
JP7273764B2 JP7273764B2 (ja) 2023-05-15

Family

ID=80114010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020134196A Active JP7273764B2 (ja) 2020-08-06 2020-08-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11502173B2 (ja)
JP (1) JP7273764B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7326227B2 (ja) * 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536070A (ja) * 2002-08-12 2005-11-24 エイコーン・テクノロジイズ・インコーポレーテッド 電気接合における半導体のフェルミ準位をピン止め解除する方法および同接合を組み入れたデバイス
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2018046246A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082454A (ja) 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
DE112018007228T5 (de) 2018-03-07 2020-11-19 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
JP7254663B2 (ja) 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11239079B2 (en) * 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7362546B2 (ja) * 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536070A (ja) * 2002-08-12 2005-11-24 エイコーン・テクノロジイズ・インコーポレーテッド 電気接合における半導体のフェルミ準位をピン止め解除する方法および同接合を組み入れたデバイス
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2018046246A (ja) * 2016-09-16 2018-03-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
JP7273764B2 (ja) 2023-05-15
US20220045175A1 (en) 2022-02-10
US11502173B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
US11901430B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US10923568B2 (en) Semiconductor device, inverter circuit, and vehicle
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11450746B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6862384B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7458217B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7273764B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11069803B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20220310791A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7476132B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN116169173A (zh) 半导体装置、逆变器电路、驱动装置、车辆以及升降机
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2020155486A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230428

R151 Written notification of patent or utility model registration

Ref document number: 7273764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151