CN116169173A - 半导体装置、逆变器电路、驱动装置、车辆以及升降机 - Google Patents

半导体装置、逆变器电路、驱动装置、车辆以及升降机 Download PDF

Info

Publication number
CN116169173A
CN116169173A CN202211074679.XA CN202211074679A CN116169173A CN 116169173 A CN116169173 A CN 116169173A CN 202211074679 A CN202211074679 A CN 202211074679A CN 116169173 A CN116169173 A CN 116169173A
Authority
CN
China
Prior art keywords
region
silicon carbide
diode
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211074679.XA
Other languages
English (en)
Inventor
大桥辉之
河野洋志
朝羽俊介
尾形昂洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN116169173A publication Critical patent/CN116169173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种浪涌电流耐量提高的半导体装置。实施方式的半导体装置具备晶体管区域和二极管区域。晶体管区域包含具有与第一面相接的第一部分的n型的第一碳化硅区域、p型的第二碳化硅区域、n型的第三碳化硅区域、与第一部分、第二碳化硅区域以及第三碳化硅区域相接的第一电极、与第二面相接的第二电极以及栅极电极。二极管区域包含：具有与第一面相接的第二部分的n型的第一碳化硅区域；p型的第四碳化硅区域；与第二部分以及第四碳化硅区域相接的第一电极；以及第二电极。第四碳化硅区域的每单位面积的占有面积大于第二碳化硅区域的每单位面积的占有面积。另外，第一二极管区域设置在第一晶体管区域与第二晶体管区域之间。

Description

半导体装置、逆变器电路、驱动装置、车辆以及升降机
相关申请
本申请在日本专利申请2021-190279(申请日：2021年11月24日)的基础上，从该申请享有优先的利益。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置、逆变器电路、驱动装置、车辆以及升降机。
背景技术
作为下一代的半导体器件用的材料，碳化硅受到期待。碳化硅与硅相比，具有带隙为3倍、破坏电场强度为约10倍、导热率为约3倍这样优异的物性。如果充分利用该特性，则例如能够实现高耐压、低损耗且能够高温工作的MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)。
使用碳化硅的纵型MOSFET具有pn结二极管作为内置二极管。例如，MOSFET被用作与感应性负载连接的开关元件。在该情况下，即使在MOSFET截止时，通过使用内置二极管，也能够流过回流电流。
但是，若使用体二极管并流过回流电流，则存在由于载流子的再结合能量而在碳化硅层中生长出层叠缺陷，MOSFET的导通电阻增大的问题。MOSFET的导通电阻的增大会导致MOSFET的可靠性的降低。例如，通过在MOSFET中设置作为内置二极管而工作的肖特基势垒二极管(SBD：Schottky Barrier Diode)，从而能够抑制碳化硅层中的层叠缺陷的生长。通过在MOSFET中设置SBD作为内置二极管，从而MOSFET的可靠性提高。
有在MOSFET中瞬间超过稳定状态而流过大的浪涌电流的情况。若流过大的浪涌电流，则施加大的浪涌电压而发热，MOSFET破坏。MOSFET所容许的浪涌电流的最大容许峰值电流值(IFSM)被称为浪涌电流耐量。在设置SBD的MOSFET中，期望提高浪涌电流耐量。
发明内容
本发明所要解决的技术问题在于，提供一种浪涌电流耐量提高的半导体装置。
实施方式的半导体装置具备多个晶体管区域和至少一个二极管区域，所述多个晶体管区域包含：碳化硅层，具有第一面和与所述第一面对置的第二面，所述碳化硅层包含：n型的第一碳化硅区域，具有与所述第一面相接的多个第一部分；p型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间；和n型的第三碳化硅区域，设置于所述第二碳化硅区域与所述第一面之间；第一电极，与所述多个第一部分、所述第二碳化硅区域以及所述第三碳化硅区域相接；第二电极，与所述第二面相接；栅极电极，与所述第二碳化硅区域对置；以及栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间，所述至少一个二极管区域包含：所述碳化硅层，包含：具有与所述第一面相接的多个第二部分的n型的所述第一碳化硅区域；和设置于所述第一碳化硅区域与所述第一面之间的p型的第四碳化硅区域；所述第一电极，与所述多个第二部分以及所述第四碳化硅区域相接；以及所述第二电极，投影到所述第一面的所述第四碳化硅区域的每单位面积的占有面积，大于投影到所述第一面的所述第二碳化硅区域的所述每单位面积的占有面积，作为所述至少一个二极管区域之一的第一二极管区域设置于作为所述多个晶体管区域之一的第一晶体管区域与作为所述多个晶体管区域之一的第二晶体管区域之间，该第二晶体管区域相对于所述第一晶体管区域设置于与所述第一面平行的第一方向。
根据上述结构，提供浪涌电流耐量提高的半导体装置。
附图说明
图1A、图1B是第一实施方式的半导体装置的示意俯视图。
图2是第一实施方式的半导体装置的示意剖视图。
图3是第一实施方式的半导体装置的示意剖视图。
图4A、图4B是第一实施方式的半导体装置的示意剖视图。
图5是第一实施方式的半导体装置的示意俯视图。
图6A、图6B是第一比较例的半导体装置的示意俯视图。
图7是第一比较例的半导体装置的示意剖视图。
图8是第一比较例的半导体装置的等效电路图。
图9A、图9B是第一实施方式的半导体装置的作用及效果的说明图。
图10是第一实施方式的半导体装置的作用以及效果的说明图。
图11是第一实施方式的半导体装置的作用以及效果的说明图。
图12A、图12B是第一实施方式的半导体装置的作用及效果的说明图。
图13是第一实施方式的半导体装置的作用以及效果的说明图。
图14A、图14B是第四实施方式的半导体装置的示意剖视图。
图15A、图15B是第六实施方式的半导体装置的示意俯视图。
图16A、图16B是第七实施方式的半导体装置的示意俯视图。
图17A、图17B是第七实施方式的变形例的半导体装置的示意俯视图。
图18是第八实施方式的驱动装置的示意图。
图19是第九实施方式的车辆的示意图。
图20是第十实施方式的车辆的示意图。
图21是第十一实施方式的升降机的示意图。
[附图标记说明]
10 碳化硅层
12 源极电极(第一电极)
14 漏极电极(第二电极)
16 栅极绝缘层
18 栅极电极
28 漂移区域(第一碳化硅区域)
28a 第一部分
28b 第二部分
30 体区域(第二碳化硅区域)
32 p区域(第四碳化硅区域)
34 源极区(第三碳化硅区域)
36 第一底部区域(第五碳化硅区域)
38 第二底部区域(第六碳化硅区域)
100 MOSFET(半导体装置)
101 晶体管区域
101a 晶体管区域(第一晶体管区域)
101b 晶体管区域(第二晶体管区域)
101e 晶体管区域(第三晶体管区域)
102 二极管区域
102a 二极管区域(第一二极管区域)
102c 二极管区域(第二二极管区域、第三二极管区域)
800 驱动装置
900 车辆
1000 车辆
1100 升降机
P1 第一面
P2 第二面
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，有时对相同或类似的部件等标注相同的附图标记，对于已说明过一次的部件等适当地省略其说明。
另外，在以下的说明中，n+、n、n-以及p+、p、p-的表述表示各导电型中的杂质浓度的相对的高低。即，n+表示n型杂质浓度相对高于n，n-表示n型杂质浓度相对低于n。另外，p+表示p型杂质浓度相对高于p，p-表示p型杂质浓度相对低于p。另外，有时将n+型、n-型简称为n型、p+型、p-型简称为p型。
杂质浓度例如能够通过二次离子质谱(Secondary Ion Mass Spectrometry，SIMS)测定。另外，杂质浓度的相对的高低例如也能够根据通过扫描电容显微镜(ScanningCapacitance Microscopy，SCM)求出的载流子浓度的高低进行判断。另外，杂质区域的深度、厚度等的距离例如能够通过SIMS求出。另外。杂质区域的深度、厚度、宽度、间隔等的距离例如能够根据SCM像和AFM(Atomic Force Microscope：原子力显微镜)像的合成图像求出。
在本说明书中，所谓半导体区域的杂质浓度，只要没有特别的记载，就意味着该半导体区域的最大杂质浓度。
(第一实施方式)
第一实施方式的半导体装置具备多个晶体管区域和至少一个二极管区域。多个晶体管区域包含：碳化硅层，具有第一面和与第一面对置的第二面，该碳化硅层包含具有与第一面相接的多个第一部分的n型的第一碳化硅区域、设置于第一碳化硅区域与第一面之间的p型的第二碳化硅区域、以及设置于第二碳化硅区域与第一面之间的n型的第三碳化硅区域；第一电极，与第一部分、第二碳化硅区域以及第三碳化硅区域相接；第二电极，与第二面相接；栅极电极，与第二碳化硅区域对置；以及栅极绝缘层，设置于栅极电极与第二碳化硅区域之间。另外，上述至少一个二极管区域包含：碳化硅层，包含具有与第一面相接的多个第二部分的n型的第一碳化硅区域、和设置于第一碳化硅区域与第一面之间的p型的第四碳化硅区域；第一电极，与第二部分以及第四碳化硅区域相接；以及第二电极。投影到第一面的第四碳化硅区域的每单位面积的占有面积大于投影到第一面的第二碳化硅区域的每单位面积的占有面积。另外，作为至少一个二极管区域之一的第一二极管区域设置在作为多个晶体管区域之一的第一晶体管区域与相对于第一晶体管区域设置在与第一面平行的第一方向上的作为多个晶体管区域之一的第二晶体管区域之间。
第一实施方式的半导体装置是使用了碳化硅的平面栅型的纵型MOSFET100。第一实施方式的MOSFET100例如是通过离子注入而形成体区域和源极区域的DoubleImplantation MOSFET(DIMOSFET)。另外，第一实施方式的半导体装置具备SBD(ShottkyBarrier Diode：肖特基势垒二极管)作为内置二极管。MOSFET100是以电子为载流子的纵型的n沟道型的MOSFET。
图1A、图1B是第一实施方式的半导体装置的示意俯视图。图1A是MOSFET100所具备的各区域的配置图。图1B是表示MOSFET100的上表面中的电极以及布线的图案的图。
图2是第一实施方式的半导体装置的示意剖视图。图2是图1A的AA’剖视图。
图3是第一实施方式的半导体装置的示意剖视图。图3是图1A的BB’剖视图。
图4A、图4B是第一实施方式的半导体装置的示意剖视图。图4A是图1A的CC’剖视图。图4B是图1A的DD’剖视图。
如图1A所示，MOSFET100具备晶体管区域101a(第一晶体管区域)、晶体管区域101b(第二晶体管区域)、晶体管区域101c、晶体管区域101d、二极管区域102a(第一二极管区域)、二极管区域102b以及末端区域103。晶体管区域101a是第一晶体管区域的一例。晶体管区域101b是第二晶体管区域的一例。二极管区域102a是第一二极管区域的一例。
以下，有时将晶体管区域101a、晶体管区域101b、晶体管区域101c及晶体管区域101d单独或统称而简单记载为晶体管区域101。另外，有时将二极管区域102a及二极管区域102b单独或统称而简单记载为二极管区域102。
在晶体管区域101中设置MOSFET及SBD。在二极管区域102中设置SBD。在二极管区域102中不设置MOSFET。
末端区域103包围晶体管区域101和二极管区域102。在末端区域103中设置有提高MOSFET100的耐压的构造。使MOSFET100的耐压提高的构造例如是降低表面电场(RESURF)、保护环。
二极管区域102设置在2个晶体管区域101之间。例如，二极管区域102a设置在晶体管区域101a与晶体管区域101b之间。晶体管区域101b相对于晶体管区域101a设置在与第一面P1平行的第一方向上。
例如，二极管区域102b设置在晶体管区域101c与晶体管区域101d之间。晶体管区域101d相对于晶体管区域101c设置在第一方向上。
二极管区域102的第一方向的宽度例如为30μm以上。例如，二极管区域102a的第一方向的宽度为30μm以上。
MOSFET100具备碳化硅层10、源极电极12(第一电极)、漏极电极14(第二电极)、栅极绝缘层16、栅极电极18、层间绝缘层20、栅极电极焊盘22以及栅极布线24。
在碳化硅层10之中，包含n+型的漏极区域26、n-型的漂移区域28(第一碳化硅区域)、p型的体区域30(第二碳化硅区域)、p型的p区域32(第四碳化硅区域)、n+型的源极区域34(第三碳化硅区域)、n型的第一底部区域36(第五碳化硅区域)以及n型的第二底部区域38(第六碳化硅区域)。
漂移区域28包含多个第一部分28a以及多个第二部分28b。体区域30包含低浓度部分30a及高浓度部分30b。p区域32包含低浓度部分32a及高浓度部分32b。
碳化硅层10设置在源极电极12和漏极电极14之间。碳化硅层10设置在栅极电极18与漏极电极14之间。碳化硅层10是单晶SiC。碳化硅层10例如为4H-SiC。
碳化硅层10具备第一面(图2中“P1”)和第二面(图2中“P2”)。第一面P1与第二面P2对置。以下，有时将第一面称为表面，将第二面称为背面。另外，以下，“深度”是指以第一面为基准的深度。
第一面P1例如是相对于(0001)面以0度以上8度以下倾斜的面。另外，第二面P2例如是相对于(000-1)面以0度以上8度以下倾斜的面。(0001)面被称为硅面。(000-1)表面被称为碳面。
n+型的漏极区域26设置在碳化硅层10的背面侧。漏极区域26例如包含氮(N)作为n型杂质。漏极区域26的n型杂质浓度例如为1×1018cm-3以上1×1021cm-3以下。
n-型的漂移区域28设置在漏极区域26与第一面P1之间。漂移区域28设置在源极电极12与漏极电极14之间。漂移区域28设置在栅极电极18与漏极电极14之间。
漂移区域28设置在漏极区域26上。漂移区域28例如包含氮(N)作为n型杂质。漂移区域28的n型杂质浓度比漏极区26的n型杂质浓度低。漂移区域28的n型杂质浓度例如为4×1014cm-3以上1×1017cm-3以下。漂移区域28的厚度例如为5μm以上150μm以下。
漂移区域28包含多个第一部分28a以及多个第二部分28b。第一部分28a与第一面P1相接。第一部分28a被2个体区域30夹持。第一部分28a作为SBD的n型半导体区域发挥功能。
第二部分28b与第一面P1相接。第二部分28b被2个p区域32夹持。第二部分28b作为SBD的n型半导体区域发挥功能。
p型的体区域30设置在漂移区域28与第一面P1之间。体区域30的一部分作为MOSFET100的沟道区域发挥功能。体区域30作为pn结二极管的p型半导体区域发挥功能。
体区域30包含低浓度部分30a及高浓度部分30b。高浓度部分30b设置在低浓度部分30a与第一面P1之间。高浓度部分30b的p型杂质浓度比低浓度部分30a的p型杂质浓度高。
体区域30例如包含铝(Al)作为p型杂质。低浓度部分30a的p型杂质浓度例如为1×1016cm-3以上5×1017cm-3以下。高浓度部分30b的p型杂质浓度例如为1×1018cm-3以上1×1021cm-3以下。
体区域30的深度例如为0.3μm以上1.0μm以下。
体区域30固定于源极电极12的电位。
p型的p区域32设置在漂移区域28与第一面P1之间。p区域32作为pn结二极管的p型半导体区域发挥功能。
p区域32包含低浓度部分32a及高浓度部分32b。高浓度部分32b设置在低浓度部分32a与第一面P1之间。高浓度部分32b的p型杂质浓度比低浓度部分32a的p型杂质浓度高。
p区域32例如包含铝(Al)作为p型杂质。低浓度部分32a的p型杂质浓度例如为1×1016cm-3以上5×1017cm-3以下。高浓度部分32b的p型杂质浓度例如为1×1018cm-3以上1×1021cm-3以下。
p区域32的低浓度部分32a的p型杂质浓度例如与体区域30的低浓度部分30a的p型杂质浓度实质上相等。
p区域32的高浓度部分32b的p型杂质浓度例如与体区域30的高浓度部分30b的p型杂质浓度实质上相等。
p区域32在第一方向上的宽度例如大于体区域30在第一方向上的宽度。p区域32的深度例如为0.3μm以上1.0μm以下。
p区域32固定于源极电极12的电位。
n+型源极区域34设置在体区域30与第一面P1之间。源极区域34设置在体区域30的低浓度部分30a与第一面P1之间。
源极区域34例如包含磷(P)作为n型杂质。源极区域34的n型杂质浓度高于漂移区域28的n型杂质浓度。
源极区域34的n型杂质浓度例如为1×1018cm-3以上1×1021cm-3以下。源极区域34的深度比体区域30的深度浅。源极区域34的深度例如为0.1μm以上0.3μm以下。
n型的第一底部区域36设置在漂移区域28与体区域30之间。第一底部区域36例如与漂移区域28以及体区域30相接。第一底部区域36的第一方向的宽度例如与体区域30的第一方向的宽度实质上相同。
第一底部区域36例如包含氮(N)作为n型杂质。第一底部区36的n型杂质浓度高于漂移区域28的n型杂质浓度。
第一底部区域36的n型杂质浓度例如为1×1016cm-3以上2×1017cm-3以下。第一底部区域36的厚度例如为0.4μm以上1.5μm以下。
n型的第二底部区域38设置在漂移区域28与p区域32之间。第二底部区域38例如与漂移区域28以及p区域32相接。第二底部区域38的第一方向的宽度例如与p区域32的第一方向的宽度实质上相同。
第二底部区域38例如包含氮(N)作为n型杂质。第二底部区域38的n型杂质浓度比漂移区域28的n型杂质浓度高。第二底部区域38的n型杂质浓度例如与第一底部区域36的n型杂质浓度实质上相同。
第二底部区域38的n型杂质浓度例如为1×1016cm-3以上2×1017cm-3以下。第二底部区域38的厚度例如为0.4μm以上1.5μm以下。
栅极电极18设置在碳化硅层10的第一面P1侧。栅极电极18在与第一面P1平行且与第一方向正交的第二方向上延伸。栅极电极18在第一方向上相互平行地配置有多条。栅极电极18具有所谓的条纹形状。
栅极电极18是导电层。栅极电极18例如是包含p型杂质或n型杂质的多晶硅。
栅极电极18例如与体区域30的与第一面P1相接的部分对置。栅极电极18例如与漂移区域28的与第一面P1相接的部分对置。
栅极绝缘层16设置在栅极电极18与体区域30之间。栅极绝缘层16设置在栅极电极18与漂移区域28之间。
栅极绝缘层16例如是氧化硅。栅极绝缘层16例如能够应用High-k绝缘材料(高介电常数绝缘材料)。
层间绝缘层20设置在栅极电极18上及碳化硅层10上。层间绝缘层20设置在栅极电极18与源极电极12之间。层间绝缘层20例如是氧化硅。
源极电极12设置在碳化硅层10的第一面P1侧。源极电极12与第一面P1相接。
源极电极12与漂移区域28的第一部分28a、漂移区域28的第二部分28b、体区域30、p区域32及源极区域34相接。
源极电极12包含金属。形成源极电极12的金属例如是钛(Ti)和铝(Al)的层叠结构。
源极电极12的与体区域30、p区域32及源极区域34相接的部分例如是金属硅化物。金属硅化物例如是硅化钛或硅化镍。在源极电极12的与漂移区域28的第一部分28a以及漂移区域28的第二部分28b相接的部分，例如未设置金属硅化物。
体区域30、p区域32及源极区域34与源极电极12之间的接合例如为欧姆接合。漂移区域28的第一部分28a以及漂移区域28的第二部分28b与源极电极12之间的接合例如为肖特基结。
漏极电极14设置在碳化硅层10的第二面P2侧。漏极电极14与第二面P2相接。漏极电极14与漏极区域26相接。
漏极电极14例如是金属或金属半导体化合物。漏极电极14例如包含选自由硅化镍、钛(Ti)、镍(Ni)、银(Ag)以及金(Au)组成的组中的至少一种材料。
漏极区域26与漏极电极14之间的接合例如是欧姆接合。
栅极电极焊盘22设置在碳化硅层10的第一面P1侧。栅极电极焊盘22设置在层间绝缘层20之上。栅极电极焊盘22是为了实现外部与栅极电极18的电连接而设置的。
栅极布线24设置在碳化硅层10的第一面P1侧。栅极布线24与栅极电极焊盘22连接。栅极布线24与栅极电极18电连接。
栅极电极焊盘22及栅极布线24包含金属。形成栅极电极焊盘22及栅极布线24的金属例如是钛(Ti)和铝(Al)的层叠结构。栅极电极焊盘22及栅极布线24例如由与源极电极12相同的材料形成。
如图2所示，晶体管区域101包含碳化硅层10、源极电极12(第一电极)、漏极电极14(第二电极)、栅极绝缘层16、栅极电极18和层间绝缘层20。在晶体管区域101的碳化硅层10之中，包含n+型的漏极区域26、n-型的漂移区域28(第一碳化硅区域)、p型的体区域30(第二碳化硅区域)、n+型的源极区域34(第三碳化硅区域)以及n型的第一底部区域36(第五碳化硅区域)。另外，在晶体管区域101的漂移区域28中包含多个第一部分28a。
在晶体管区域101中，源极电极12、漂移区域28的第一部分28a、漏极区域26以及漏极电极14构成SBD。另外，源极电极12、体区域30、第一底部区域36、漏极区域26以及漏极电极14构成pn结二极管。
夹着体区域30而相邻的2个第一部分28a之间的第一距离(图4A以及图4B中的d1)例如为3μm以上30μm以下。
如图3所示，在二极管区域102中包含碳化硅层10、源极电极12(第一电极)和漏极电极14(第二电极)。在二极管区域102的碳化硅层10之中，包含n+型的漏极区域26、n-型的漂移区域28(第一碳化硅区域)、p型的p区域32(第四碳化硅区域)以及n型的第二底部区域38(第六碳化硅区域)。另外，在二极管区域102的漂移区域28中包含多个第二部分28b。
在二极管区域102中，源极电极12、漂移区域28的第二部分28b、漏极区域26以及漏极电极14构成SBD。另外，源极电极12、p区域32、第二底部区域38、漏极区域26以及漏极电极14构成pn结二极管。
夹着p区域32而相邻的2个第二部分28b之间的第二距离(图4A及图4B中的d2)例如为3μm以上30μm以下。夹着p区域32而相邻的2个第二部分28b之间的第二距离d2例如与夹着体区域30而相邻的2个第一部分28a之间的第一距离d1实质上相等。第一距离d1及第二距离d2是第一方向的距离。
图5是第一实施方式的半导体装置的示意俯视图。图5是表示投影到第一面P1的体区域30的图案和投影到第一面P1的p区域32的图案的图。图5的体区域30的图案以及p区域32的图案是在与第一面P1垂直的方向上投影到第一面P1的图案。
投影到第一面P1的p区域32在第一面P1中的每单位面积的占有率比投影到第一面P1的体区域30在第一面P1中的每单位面积的占有率大。换言之，在规定尺寸的区域中，投影到第一面P1的p区域32在第一面P1中的占有率比投影到第一面P1的体区域30在第一面P1中的占有率大。即，二极管区域102中的pn结二极管的占有比例大于晶体管区域101中的pn结二极管的占有比例。
投影到第一面P1的p区域32的每单位面积的占有率例如为投影到第一面P1的体区域30的每单位面积的占有率的1.2倍以上3倍以下。
上述单位面积只要是能够比较晶体管区域101的体区域30的平均的占有率和二极管区域102的p区域32的平均的占有率的尺寸即可，没有特别限定。上述单位面积例如为30μm×30μm＝900μm2。
另外，二极管区域102中的源极电极12与p区域32的每单位面积的接触面积大于晶体管区域101中的源极电极12与体区域30的每单位面积的接触面积。即，二极管区域102中的源极电极12与p区域32的每单位面积的接触电阻小于晶体管区域101中的源极电极12与体区域30的每单位面积的接触电阻。
接着，对第一实施方式的MOSFET100的作用及效果进行说明。
图6A、图6B是第一比较例的半导体装置的示意俯视图。图6A是第一比较例的MOSFET所具备的各区域的配置图。图6B是表示第一比较例的MOSFET的上表面中的电极以及布线的图案的图。图6A、图6B是与第一实施方式的图1A、图1B对应的图。
图7是第一比较例的半导体装置的示意剖视图。图7是图6A的EE’剖视图。图7是与第一实施方式的图4A对应的图。
第一比较例的MOSFET在不具备二极管区域102这一点上与第一实施方式的MOSFET100不同。
在第一比较例的MOSFET的晶体管区域101中，与第一实施方式的MOSFET100同样地设置MOSFET以及SBD。
图8是第一比较例的半导体装置的等效电路图。在源极电极12与漏极电极14之间，与晶体管并列地连接pn结二极管和SBD作为内置二极管。
例如，考虑MOSFET被用作与感应性负载连接的开关元件的情况。在MOSFET截止时，由于由感应性负载引起的负载电流，有时源极电极12被施加相对于漏极电极14为正的电压。在该情况下，在内置二极管中流过正向的电流。该状态也被称为反向导通状态。
正向电流开始流过SBD的正向电压(Vf)低于pn结二极管的正向电压(Vf)。因此，最初在SBD中流过正向电流。
SBD的正向电压(Vf)例如为1.0V。pn结二极管的正向电压(Vf)例如为2.5V。
SBD进行单极动作。因此，即使正向电流流动，也不会因载流子的再结合能量而在碳化硅层10中生长出层叠缺陷。
图9A、图9B是第一实施方式的半导体装置的作用及效果的说明图。图9A、图9B是第一比较例的示意剖视图。图9A、图9B是与图7对应的图。
图9A、图9B是表示在第一比较例的MOSFET的内置二极管中流过的电流的图。图9A表示正向电流仅流过SBD的状态，图9B表示正向电流流过SBD及pn结二极管的状态。
即，图9A表示在pn结二极管的pn结之间施加的电压比pn结二极管的正向电压(Vf)低的状态。另外，图9B表示在pn结二极管的pn结之间施加的电压高于pn结二极管的正向电压(Vf)的状态。
在图9A、图9B中，虚线箭头表示流过SBD的电流。在图9B中，实线箭头表示流过pn结二极管的电流。
如图9A所示，流过SBD的电流蔓延到体区域30的底部。因此，在与体区域30的底部对置的漂移区域28中产生静电电位的蔓延。通过静电电位的蔓延，在体区域30与漂移区域28之间施加的电压被降低。
因此，在体区域30的底部，难以超过pn结二极管的正向电压(Vf)。换言之，与不设置SBD的情况相比，能够提高第一比较例的MOSFET的pn结二极管的正向电压(Vf)。因此，抑制了pn结二极管的双极动作，抑制了因载流子的再结合能量而在碳化硅层10中形成层叠缺陷。
第一比较例的MOSFET的pn结二极管的正向电压(Vf)依赖于在第一方向上相邻的2个SBD的间隔。通过减小在第一方向上相邻的2个SBD的间隔，能够提高第一比较例的MOSFET的pn结二极管的正向电压(Vf)。
有时对MOSFET瞬间地超过稳定状态而施加大的浪涌电流。浪涌电流从源极电极12流向漏极电极14。
若流过大的浪涌电流，则被施加大的浪涌电压而发热，MOSFET破坏。MOSFET所容许的浪涌电流的最大容许峰值电流值(IFSM)被称为浪涌电流耐量。在设置有SBD的MOSFET中，期望提高浪涌电流耐量。
若对第一比较例的MOSFET施加大的浪涌电压，则在pn结二极管的pn结之间施加的电压变得比pn结二极管的正向电压(Vf)高。
若对pn结二极管的pn结之间的电压变得高于pn结二极管的正向电压(Vf)，则如图9B所示，电流也流过pn结二极管。
图10是第一实施方式的半导体装置的作用及效果的说明图。图10是第二比较例的示意剖视图。图10是与第一比较例的图7对应的图。
第二比较例的MOSFET在晶体管区域不包含SBD这一点上与第一比较例的MOSFET不同。第二比较例的MOSFET的内置二极管仅是pn结二极管。
图11是第一实施方式的半导体装置的作用及效果的说明图。图11是表示第一比较例的MOSFET以及第二比较例的MOSFET的内置二极管的电压电流特性的图。
如图11所示，在第二比较例的MOSFET中，通过施加pn结二极管的正向电压Vf2以上的电压，电流流过pn结二极管。另一方面，第一比较例的MOSFET在被施加pn结二极管的正向电压Vf1之前，电流流过SBD。第一比较例的MOSFET在被施加pn结二极管的正向电压Vf1以上的电压时，电流流过pn结二极管。
第一比较例的MOSFET在正向电压Vf1之前进行单极动作，因此电流增加的斜率比第二比较例的MOSFET小。因此，与第二比较例的MOSFET的最大容许峰值电流值IFSM2相比，第一比较例的MOSFET的最大容许峰值电流值IFSM1变小。换言之，第一比较例的MOSFET的浪涌电流耐量比第二比较例的MOSFET的浪涌电流耐量小。
第一实施方式的MOSFET100具备设置在晶体管区域101之间的二极管区域102。第一实施方式的MOSFET100通过具备二极管区域102，浪涌电流耐量提高。以下，详细进行说明。
图12A、图12B是第一实施方式的半导体装置的作用及效果的说明图。图12A、图12B是第一实施方式的示意剖视图。图12A、图12B是与图4A对应的图。
图12A、图12B是表示在第一比较例的MOSFET的内置二极管中流动的电流的图。图12A表示正向电流仅流过SBD的状态，图12B表示正向电流流过SBD及pn结二极管的状态。
即，图12A表示在pn结二极管的pn结之间施加的电压低于pn结二极管的正向电压(Vf)的状态。另外，图12B表示在pn结二极管的pn结之间施加的电压高于pn结二极管的正向电压(Vf)的状态。
在图12A、图12B中，虚线箭头表示流过SBD的电流。在图12B中，实线箭头表示流过pn结二极管的电流。
在二极管区域102中，将p区域32夹在中间而相邻的2个第二部分28b之间的第二距离d2与在晶体管区域101中夹着体区域30而相邻的2个第一部分28a之间的第一距离d1实质上相等。换言之，在二极管区域102中，以与晶体管区域101的第一部分28a相同的间隔设置第二部分28b。更换言之，在二极管区域102中，以与晶体管区域101相同的间隔设置SBD区域。
因此，如图12A所示，在二极管区域102中，流过SBD的电流蔓延到p区域32的底部。因此，在p区域32的底部，难以超过pn结二极管的正向电压(Vf)。二极管区域102的pn结二极管的正向电压(Vf)通过设置SBD区域而变高。
若对pn结二极管的pn结之间施加的电压变得高于pn结二极管的正向电压(Vf)，则如图12B所示，电流也流过pn结二极管。
在第一实施方式的MOSFET100中，投影到第一面P1的p区域32的每单位面积的占有率比投影到第一面P1的体区域30的每单位面积的占有率大。即，二极管区域102中的pn结二极管的占有比例大于晶体管区域101中的pn结二极管的占有比例。
另外，二极管区域102中的源极电极12与p区域32的每单位面积的接触面积大于晶体管区域101中的源极电极12与体区域30的每单位面积的接触面积。即，二极管区域102中的源极电极12与p区域32的每单位面积的接触电阻小于晶体管区域101中的源极电极12与体区域30的每单位面积的接触电阻。
因此，二极管区域102的pn结二极管中流过的电流大于晶体管区域101的pn结二极中流过的电流。
另外，通过在二极管区域102的pn结二极管中流过大的电流，由此产生向相邻的晶体管区域101的载流子的传播、热的传播。因此，促进了与二极管区域102相邻的晶体管区域101的传导率调制。因此，与二极管区域102相邻的晶体管区域101的pn结二极管中流过的电流变大。
图13是第一实施方式的半导体装置的作用及效果的说明图。图13是示出第一比较例的MOSFET、第二比较例的MOSFET以及第一实施方式的MOSFET100的内置二极管的电压电流特性的图。
如图13所示，第一实施方式的MOSFET100在被施加pn结二极管的正向电压Vf3之前，电流流过SBD。第一实施方式的MOSFET100若被施加pn结二极管的正向电压Vf3以上的电压，则电流流过pn结二极管。
在第一实施方式的MOSFET100的二极管区域102，以与晶体管区域101相同的间隔设置SBD区域。因此，第一实施方式的MOSFET100的pn结二极管的正向电压Vf3与第一比较例的MOSFET的pn结二极管的正向电压Vf1相等。
另一方面，在第一实施方式的MOSFET100中超过pn结二极管的正向电压Vf3后的电流大于在第一比较例的MOSFET中超过pn结二极管的正向电压Vf1之后的电流。这是因为，二极管区域102的pn结二极管以及与二极管区域102相邻的晶体管区域101的pn结二极管中流过的电流比第一比较例的MOSFET大。
超过pn结二极管的正向电压Vf3后的电流变大，从而第一实施方式的MOSFET100的最大容许峰值电流值IFSM3与第一比较例的MOSFET的最大容许峰值电流值IFSM1相比变大。换言之，第一实施方式的MOSFET100的浪涌电流耐量比第一比较例的MOSFET的浪涌电流耐量大。
如上所述，第一实施方式的MOSFET100具备设置在晶体管区域101之间的二极管区域102，由此浪涌电流耐量提高。
投影到第一面P1的p区域32的每单位面积的占有率优选为投影到第一面P1的体区域30的每单位面积的占有率的1.2倍以上3倍以下。通过超过上述下限值，浪涌电流耐量进一步提高。另外，通过低于上述上限值，抑制正向电压Vf3的降低，抑制可靠性的降低。
以上，根据第一实施方式，实现浪涌电流耐量提高的MOSFET。
(第二实施方式)
第二实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，将第四碳化硅区域夹在中间而相邻的2个第二部分之间的第二距离大于将第二碳化硅区域夹在中间而相邻的2个第一部分之间的第一距离。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第二实施方式的MOSFET除了将p区域32夹在中间而相邻的2个第二部分28b之间的第二距离d2大于将体区域30夹在中间而相邻的2个第一部分28a之间的第一距离d1以外，具备与第一实施方式的MOSFET100同样的构造。第二距离d2例如为第一距离d1的1.1倍以上2倍以下。
通过增大距离d2，二极管区域102的pn结二极管的正向电压(Vf)变低。因此，在对第二实施方式的MOSFET施加大的浪涌电压的情况下，二极管区域102的pn结二极管中流过的电流与第一实施方式的MOSFET100相比变大。因此，MOSFET的浪涌电流耐量进一步提高。
另外，从抑制二极管区域102的pn结二极管的正向电压(Vf)变得过低的观点出发，第二距离d2优选为第一距离d1的2倍以下。
以上，根据第二实施方式，实现浪涌电流耐量进一步提高的MOSFET。
(第三实施方式)
第三实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，第六碳化硅区域的n型杂质浓度低于第五碳化硅区域的n型杂质浓度低。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第三实施方式的MOSFET，除了第二底部区域38的n型杂质浓度低于第一底部区域36的n型杂质浓度以外，具备与第一实施方式的MOSFET100同样的构造。第二底部区域38的n型杂质浓度例如为第一底部区域36的n型杂质浓度的3分之2以下。
第二底部区域38的n型杂质浓度变低，从而第二底部区域38的电阻上升，流过SBD的电流向p区域32的底部的蔓延得到抑制。因此，二极管区域102的pn结二极管的正向电压(Vf)变低。
因此，在对第三实施方式的MOSFET施加大的浪涌电压的情况下，二极管区域102的pn结二极管中流过的电流与第一实施方式的MOSFET100相比变大。因此，MOSFET的浪涌电流耐量进一步提高。
以上，根据第三实施方式，实现浪涌电流耐量进一步提高的MOSFET。
(第四实施方式)
第四实施方式的半导体装置上与第一实施方式的半导体装置的不同点在于，第四碳化硅区域的深度比第二碳化硅区域的深度深。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
图14A、图14B是第四实施方式的半导体装置的示意剖视图。图14A、图14B是与第一实施方式的图4A、图4B对应的图。
第四实施方式的MOSFET，除了二极管区域102的p区域32的深度比晶体管区域101的体区域30的深度深以外，具备与第一实施方式的MOSFET100相同的结构。p区域32的深度例如为体区域30的深度的1.1倍以上2倍以下。
p区域32的深度比体区域30的深度深，从而能够抑制流过SBD的电流向p区域32的底部的蔓延。因此，二极管区域102的pn结二极管的正向电压(Vf)变低。因此，在对第四实施方式的MOSFET施加大的浪涌电压的情况下，二极管区域102的pn结二极管中流过的电流与第一实施方式的MOSFET100相比变大。因此，MOSFET的浪涌电流耐量进一步提高。
以上，根据第四实施方式，实现浪涌电流耐量进一步提高的MOSFET。
(第五实施方式)
第五实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，第四碳化硅区域的p型杂质浓度高于第二碳化硅区域的p型杂质浓度。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
第五实施方式的MOSFET，除了二极管区域102的p区域32的p型杂质浓度高于晶体管区域101的体区域30的p型杂质浓度以外，具备与第一实施方式的MOSFET100相同的结构。p区域32的p型杂质浓度例如为体区域30的p型杂质浓度的1.5倍以上10倍以下。
例如，二极管区域102的p区域32的高浓度部分32b的p型杂质浓度高于体区域30的高浓度部分30b的p型杂质浓度。高浓度部分32b的p型杂质浓度例如为高浓度部分30b的p型杂质浓度的1.5倍以上10倍以下。
二极管区域102的p区域32的p型杂质浓度高于晶体管区域101的体区域30的p型杂质浓度，由此源极电极12与p区域32之间的接触电阻变得比源极电极12与体区域30之间的接触电阻低。因此，在对第五实施方式的MOSFET施加大的浪涌电压的情况下，二极管区域102的pn结二极管中流过的电流变得比晶体管区域101的pn结二极管中流过的电流大。
因此，在对第五实施方式的MOSFET施加大的浪涌电压的情况下，二极管区域102的pn结二极管中流过的电流与第一实施方式的MOSFET100相比变大。因此，MOSFET的浪涌电流耐量进一步提高。
以上，根据第五实施方式，实现浪涌电流耐量进一步提高的MOSFET。
(第六实施方式)
第六实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，在作为至少一个二极管区域之一的第二二极管区域与第一二极管区域之间设置有第一晶体管区域。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
图15A、图15B是第六实施方式的半导体装置的示意俯视图。图15A是第六实施方式的MOSFET所具备的各区域的配置图。图15B是表示第六实施方式的MOSFET的上表面中的电极以及布线的图案的图。图15A、图15B是与第一实施方式的图1A、图1B对应的图。
如图15A所示，第六实施方式的MOSFET具备晶体管区域101a(第一晶体管区域)、晶体管区域101b(第二晶体管区域)、晶体管区域101c、晶体管区域101d、二极管区域102a(第一二极管区域)、二极管区域102b、二极管区域102c(第二二极管区域)、二极管区域102d、二极管区域102e、二极管区域102f以及末端区域103。晶体管区域101a是第一晶体管区域的一例。晶体管区域101b是第二晶体管区域的一例。二极管区域102a是第一二极管区域的一例。二极管区域102c是第二二极管区域的一例。
以下，有时将晶体管区域101a、晶体管区域101b、晶体管区域101c及晶体管区域101d单独或统称而简单记载为晶体管区域101。另外，有时将二极管区域102a及二极管区域102b单独或统称而简单记载为二极管区域102。
在晶体管区域101中设置MOSFET及SBD。在二极管区域102中设置SBD。在二极管区域102中不设置MOSFET。
二极管区域102设置在2个晶体管区域101之间。例如，二极管区域102a设置在晶体管区域101a与晶体管区域101b之间。晶体管区域101b相对于晶体管区域101a设置在与第一面P1平行的第一方向上。
晶体管区域101设置在2个二极管区域102之间。例如，晶体管区域101a设置在二极管区域102a与二极管区域102c之间。另外，例如，晶体管区域101b设置在二极管区域102a与二极管区域102d之间。
在第六实施方式的MOSFET中流过浪涌电流的情况下，二极管区域102的发热量比晶体管区域101的发热量大。在第六实施方式的MOSFET中，二极管区域102分散配置，由此在MOSFET的芯片内成为高温的区域分散。因此，由MOSFET的发热引起的破坏得到抑制。
另外，在第六实施方式的MOSFET中，在晶体管区域101的两侧设置有二极管区域102。因此，促进从二极管区域102向晶体管区域101的载流子的传播、热的传播。因此，与二极管区域102相邻的晶体管区域101的pn结二极管中流过的电流变大，进而浪涌电流耐量提高。
以上，根据第六实施方式，实现浪涌电流耐量进一步提高的MOSFET。
(第七实施方式)
第七实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，作为至少一个二极管区域之一的第三二极管区域设置在第一晶体管区域与相对于第一晶体管区域设置在与第一面平行且与第一方向正交的第二方向上的多个晶体管区域之一的第三晶体管区域之间。以下，对于与第一实施方式重复的内容，有时省略一部分记述。
图16A、图16B是第七实施方式的半导体装置的示意俯视图。图16A是第七实施方式的MOSFET所具备的各区域的配置图。图16B是表示第七实施方式的MOSFET的上表面中的电极以及布线的图案的图。图16A、图16B是与第一实施方式的图1A、图1B对应的图。
如图16A所示，第七实施方式的MOSFET具备晶体管区域101a(第一晶体管区域)、晶体管区域101b(第二晶体管区域)、晶体管区域101c、晶体管区域101d、晶体管区域101e(第三晶体管区域)、晶体管区域101g、晶体管区域101g、晶体管区域101h、二极管区域102a(第一二极管区域)、二极管区域102b、二极管区域102c(第三二极管区域)、二极管区域102d、二极管区域102e、二极管区域102f以及末端区域103。晶体管区域101a是第一晶体管区域的一例。晶体管区域101e是第三晶体管区域的一例。二极管区域102a是第一二极管区域的一例。二极管区域102c是第三二极管区域的一例。
以下，有时将晶体管区域101a、晶体管区域101b、晶体管区域101c及晶体管区域101d单独或统称而简单记载为晶体管区域101。另外，有时将二极管区域102a及二极管区域102b单独或统称而简单记载为二极管区域102。
在晶体管区域101中设置MOSFET及SBD。在二极管区域102中设置SBD。在二极管区域102中不设置MOSFET。
二极管区域102设置在2个晶体管区域101之间。例如，二极管区域102a设置在晶体管区域101a与晶体管区域101b之间。晶体管区域101b相对于晶体管区域101a设置在与第一面P1平行的第一方向上。二极管区域102a在第二方向上延伸。
另外，例如，二极管区域102c设置在晶体管区域101a与晶体管区域101e之间。晶体管区域101e相对于晶体管区域101a设置在与第一面P1平行且与第一方向正交的第二方向上。二极管区域102c沿第一方向延伸。二极管区域102c与二极管区域102a相接。
在第七实施方式的MOSFET中流过浪涌电流的情况下，二极管区域102的发热量比晶体管区域101的发热量大。在第七实施方式的MOSFET中，通过分散配置二极管区域102，从而使成为MOSFET的高温的区域分散。因此，由MOSFET的发热引起的破坏得到抑制。
另外，在第七实施方式的MOSFET中，在晶体管区域101的第一方向以及第二方向上相邻地设置二极管区域102。因此，促进从二极管区域102向晶体管区域101的载流子的传播、热的传播。因此，与二极管区域102相邻的晶体管区域101的pn结二极管中流过的电流变大，进而浪涌电流耐量提高。
另外，在第七实施方式的MOSFET中，在第一方向上延伸的二极管区域102与在第二方向上延伸的二极管区域102相接。因此，进一步促进从二极管区域102向晶体管区域101的载流子的传播、热的传播。因此，与二极管区域102相邻的晶体管区域101的pn结二极管中流过的电流变大，进而浪涌电流耐量提高。
(变形例)
第七实施方式的变形例的半导体装置与第七实施方式的半导体装置的不同点在于，一部分二极管区域在与第一方向及第二方向斜交的方向上延伸。
图17A、图17B是第七实施方式的变形例的半导体装置的示意俯视图。图17A是第七实施方式的变形例的MOSFET所具备的各区域的配置图。图17B是表示第七实施方式的变形例的MOSFET的上表面中的电极以及布线的图案的图。图17A、图17B是与第七实施方式的图16A、图16B对应的图。
在第七实施方式的变形例的MOSFET中，一部分二极管区域102在与第一方向及第二方向斜交的方向上延伸。例如，二极管区域102c(第三二极管区域)、二极管区域102d、二极管区域102e以及二极管区域102f在与第一方向以及第二方向斜交的方向上延伸。
以上，根据第七实施方式及其变形例，实现浪涌电流耐量进一步提高的MOSFET。
(第八实施方式)
第八实施方式的逆变器电路以及驱动装置是具备第一实施方式的半导体装置的逆变器电路以及驱动装置。
图18是第八实施方式的驱动装置的示意图。驱动装置800具备马达140和逆变器电路150。
逆变器电路150由将第一实施方式的MOSFET100作为开关元件的3个半导体模块150a、150b、150c构成。通过将3个半导体模块150a、150b、150c并联连接，实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。通过从逆变器电路150输出的交流电压，电机140驱动。
根据第八实施方式，通过具备特性提高的MOSFET100，逆变器电路150及驱动装置800的特性提高。
(第九实施方式)
第九实施方式的车辆是具备第一实施方式的半导体装置的车辆。
图19是第九实施方式的车辆的示意图。第九实施方式的车辆900是铁道车辆。车辆900具备马达140和逆变器电路150。
逆变器电路150由将第一实施方式的MOSFET100作为开关元件的3个半导体模块构成。通过将3个半导体模块并联连接，实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。通过从逆变器电路150输出的交流电压，电机140进行驱动。通过马达140使车辆900的车轮90旋转。
根据第九实施方式，通过具备特性提高的MOSFET100，车辆900的特性提高。
(第十实施方式)
第十实施方式的车辆是具备第一实施方式的半导体装置的车辆。
图20是第十实施方式的车辆的示意图。第十实施方式的车辆1000是汽车。车辆1000具备马达140和逆变器电路150。
逆变器电路150由将第一实施方式的MOSFET100作为开关元件的3个半导体模块构成。通过将3个半导体模块并联连接，实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。
通过从逆变器电路150输出的交流电压，电机140进行驱动。通过马达140使车辆1000的车轮90旋转。
根据第十实施方式，通过具备特性提高的MOSFET100，车辆1000的特性提高。
(第十一实施方式)
第十一实施方式的升降机是具备第一实施方式的半导体装置的升降机。
图21是第十一实施方式的升降机(电梯)的示意图。第十一实施方式的升降机1100具备轿厢610、配重612、钢丝绳614、曳引机616、马达140和逆变器电路150。
逆变器电路150由将第一实施方式的MOSFET100作为开关元件的3个半导体模块构成。通过将3个半导体模块并联连接，实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。
通过从逆变器电路150输出的交流电压，电机140进行驱动。通过马达140，曳引机616旋转，轿厢610升降。
根据第十一实施方式，通过具备特性提高的MOSFET100，升降机1100的特性提高。
在第一至第七实施方式中，以4H-SiC的情况为例对SiC的晶体结构进行了说明，但本发明也能够应用于使用6H-SiC、3C-SiC等其他晶体结构的SiC的器件。另外，也可以在碳化硅层10的表面应用(0001)面以外的面。
在第一至第七实施方式中，以栅极电极18具有所谓的条纹形状的情况为例进行了说明，但栅极电极18的形状并不限定于条纹形状。例如，栅极电极18的形状也可以是格子形状。
在第一至第七实施方式中，例示了铝(Al)作为p型杂质，但也可以使用硼(B)。另外，作为n型杂质，例示了氮(N)及磷(P)，但也可以应用砷(As)、锑(Sb)等。
另外，在第八至第十一实施方式中，以具备第一实施方式的MOSFET100的结构为例进行了说明，但也可以采用具备第二至第七实施方式的MOSFET的结构。
另外，在第八至第十一实施方式中，以将本发明的半导体装置应用于车辆、电梯的情况为例进行了说明，但也能够将本发明的半导体装置应用于例如太阳能发电系统的功率调节器等。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的半导体装置、逆变器电路、驱动装置、车辆以及升降机的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。
技术方案1
一种半导体装置，具备多个晶体管区域和至少一个二极管区域，
所述多个晶体管区域包含：
碳化硅层，具有第一面和与所述第一面对置的第二面，
所述碳化硅层包含：n型的第一碳化硅区域，具有与所述第一面相接的多个第一部分；
p型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间；和
n型的第三碳化硅区域，设置于所述第二碳化硅区域与所述第一面之间；
第一电极，与所述多个第一部分、所述第二碳化硅区域以及所述第三碳化硅区域相接；
第二电极，与所述第二面相接；
栅极电极，与所述第二碳化硅区域对置；以及
栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间，
所述至少一个二极管区域包含：
所述碳化硅层，包含：具有与所述第一面相接的多个第二部分的n型的所述第一碳化硅区域；和设置于所述第一碳化硅区域与所述第一面之间的p型的第四碳化硅区域；
所述第一电极，与所述多个第二部分以及所述第四碳化硅区域相接；以及
所述第二电极，
投影到所述第一面的所述第四碳化硅区域的每单位面积的占有面积，大于投影到所述第一面的所述第二碳化硅区域的所述每单位面积的占有面积，
作为所述至少一个二极管区域之一的第一二极管区域设置于作为所述多个晶体管区域之一的第一晶体管区域与作为所述多个晶体管区域之一的第二晶体管区域之间，该第二晶体管区域相对于所述第一晶体管区域设置于与所述第一面平行的第一方向。
技术方案2
根据技术方案1所述的半导体装置，所述第一电极和所述第四碳化硅区域的所述每单位面积的接触面积，大于所述第一电极和所述第二碳化硅区域的所述每单位面积的接触面积。
技术方案3
根据技术方案1或技术方案2所述的半导体装置，将所述第四碳化硅区域夹在中间而相邻的2个所述多个第二部分之间的第二距离，等于将所述第二碳化硅区域夹在中间而相邻的2个所述多个第一部分之间的第一距离。
技术方案4
根据技术方案1或技术方案2所述的半导体装置，将所述第四碳化硅区域夹在中间而相邻的2个所述第二部分之间的第二距离，大于将所述第二碳化硅区域夹在中间而相邻的2个所述第一部分之间的第一距离。
技术方案5
根据技术方案4所述的半导体装置，所述第二距离为所述第一距离的2倍以下。
技术方案6
根据权利要求1至5中任一项所述的半导体装置，所述碳化硅层还包含：第五碳化硅区域，设置在所述第一碳化硅区域与所述第二碳化硅区域之间，且n型杂质浓度比所述第一碳化硅区域的n型杂质浓度高；以及第六碳化硅区域，设置在所述第一碳化硅区域与所述第四碳化硅区域之间，且n型杂质浓度比所述第一碳化硅区域的n型杂质浓度高。
技术方案7
如技术方案6所述的半导体装置，所述第六碳化硅区域的n型杂质浓度低于所述第五碳化硅区域的n型杂质浓度。
技术方案8
根据技术方案1至技术方案7中任一项所述的半导体装置，所述第四碳化硅区域的深度比所述第二碳化硅区域的深度深。
技术方案9
如技术方案1至技术方案8中任一项所述的半导体装置，所述第四碳化硅区域的p型杂质浓度高于所述第二碳化硅区域的p型杂质浓度。
技术方案10
根据技术方案1至技术方案9中任一项所述的半导体装置，所述栅极电极在与所述第一面平行且与所述第一方向正交的第二方向上延伸。
技术方案11
根据技术方案1至技术方案10中任一项所述的半导体装置，在作为所述至少一个二极管区域之一的第二二极管区域与所述第一二极管区域之间设置所述第一晶体管区域。
技术方案12
根据技术方案1至技术方案11中任一项所述的半导体装置，作为所述至少一个二极管区域之一的第三二极管区域设置在所述第一晶体管区域与作为所述多个晶体管区域之一的第三晶体管区域之间，所述第三晶体管区域相对于所述第一晶体管区域设置在与所述第一面平行且与所述第一方向正交的第二方向上。
技术方案13
根据技术方案1至技术方案12中任一项所述的半导体装置，所述第一二极管区域的所述第一方向的宽度为30μm以上。
技术方案14
一种逆变器电路，具备技术方案1至技术方案13中任一项所述的半导体装置。
技术方案15
一种驱动装置，具备技术方案1至技术方案13中任一项所述的半导体装置。
技术方案16
一种车辆，具备技术方案1至技术方案13中任一项所述的半导体装置。
技术方案17
一种升降机，具备技术方案1至技术方案13中任一项所述的半导体装置。

Claims (17)

1.一种半导体装置，具备多个晶体管区域和至少一个二极管区域，
所述多个晶体管区域包含：
碳化硅层，具有第一面和与所述第一面对置的第二面，所述碳化硅层包含：
n型的第一碳化硅区域，具有与所述第一面相接的多个第一部分；
p型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间；和
n型的第三碳化硅区域，设置于所述第二碳化硅区域与所述第一面之间；
第一电极，与所述多个第一部分、所述第二碳化硅区域以及所述第三碳化硅区域相接；
第二电极，与所述第二面相接；
栅极电极，与所述第二碳化硅区域对置；以及
栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间，
所述至少一个二极管区域包含：
所述碳化硅层，包含：具有与所述第一面相接的多个第二部分的n型的所述第一碳化硅区域；和设置于所述第一碳化硅区域与所述第一面之间的p型的第四碳化硅区域；
所述第一电极，与所述多个第二部分以及所述第四碳化硅区域相接；以及
所述第二电极，
投影到所述第一面的所述第四碳化硅区域的每单位面积的占有面积，大于投影到所述第一面的所述第二碳化硅区域的所述每单位面积的占有面积，
作为所述至少一个二极管区域之一的第一二极管区域设置于作为所述多个晶体管区域之一的第一晶体管区域与作为所述多个晶体管区域之一的第二晶体管区域之间，该第二晶体管区域相对于所述第一晶体管区域设置于与所述第一面平行的第一方向。
2.根据权利要求1所述的半导体装置，
所述第一电极和所述第四碳化硅区域的所述每单位面积的接触面积，大于所述第一电极和所述第二碳化硅区域的所述每单位面积的接触面积。
3.根据权利要求1或2所述的半导体装置，
将所述第四碳化硅区域夹在中间而相邻的2个所述多个第二部分之间的第二距离，等于将所述第二碳化硅区域夹在中间而相邻的2个所述多个第一部分之间的第一距离。
4.根据权利要求1或2所述的半导体装置，
将所述第四碳化硅区域夹在中间而相邻的2个所述第二部分之间的第二距离，大于将所述第二碳化硅区域夹在中间而相邻的2个所述第一部分之间的第一距离。
5.根据权利要求4所述的半导体装置，
所述第二距离为所述第一距离的2倍以下。
6.根据权利要求1至5中任一项所述的半导体装置，
所述碳化硅层还包含：第五碳化硅区域，设置在所述第一碳化硅区域与所述第二碳化硅区域之间，且n型杂质浓度比所述第一碳化硅区域的n型杂质浓度高；以及第六碳化硅区域，设置在所述第一碳化硅区域与所述第四碳化硅区域之间，且n型杂质浓度比所述第一碳化硅区域的n型杂质浓度高。
7.根据权利要求6所述的半导体装置，
所述第六碳化硅区域的n型杂质浓度低于所述第五碳化硅区域的n型杂质浓度。
8.根据权利要求1至7中任一项所述的半导体装置，
所述第四碳化硅区域的深度比所述第二碳化硅区域的深度深。
9.根据权利要求1至8中任一项所述的半导体装置，
所述第四碳化硅区域的p型杂质浓度高于所述第二碳化硅区域的p型杂质浓度。
10.根据权利要求1至9中任一项所述的半导体装置，
所述栅极电极在与所述第一面平行且与所述第一方向正交的第二方向上延伸。
11.根据权利要求1至10中任一项所述的半导体装置，
在作为所述至少一个二极管区域之一的第二二极管区域与所述第一二极管区域之间设置所述第一晶体管区域。
12.根据权利要求1至11中任一项所述的半导体装置，
作为所述至少一个二极管区域之一的第三二极管区域设置在所述第一晶体管区域与作为所述多个晶体管区域之一的第三晶体管区域之间，所述第三晶体管区域相对于所述第一晶体管区域设置在与所述第一面平行且与所述第一方向正交的第二方向。
13.根据权利要求1至12中任一项所述的半导体装置，
所述第一二极管区域的所述第一方向的宽度为30μm以上。
14.一种逆变器电路，具备权利要求1至13中任一项所述的半导体装置。
15.一种驱动装置，具备权利要求1至13中任一项所述的半导体装置。
16.一种车辆，具备权利要求1至13中任一项所述的半导体装置。
17.一种升降机，具备权利要求1至13中任一项所述的半导体装置。
CN202211074679.XA 2021-11-24 2022-09-01 半导体装置、逆变器电路、驱动装置、车辆以及升降机 Pending CN116169173A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-190279 2021-11-24
JP2021190279A JP2023077119A (ja) 2021-11-24 2021-11-24 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (1)

Publication Number Publication Date
CN116169173A true CN116169173A (zh) 2023-05-26

Family

ID=86384279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211074679.XA Pending CN116169173A (zh) 2021-11-24 2022-09-01 半导体装置、逆变器电路、驱动装置、车辆以及升降机

Country Status (3)

Country Link
US (1) US20230163166A1 (zh)
JP (1) JP2023077119A (zh)
CN (1) CN116169173A (zh)

Also Published As

Publication number Publication date
JP2023077119A (ja) 2023-06-05
US20230163166A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US7791308B2 (en) Semiconductor element and electrical apparatus
JP7362546B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
EP1909326A1 (en) Semiconductor element and electric device
CN115101596A (zh) 碳化硅半导体装置以及电力变换装置
CN112310216B (zh) 半导体装置、逆变器电路、驱动装置、车辆及升降机
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2020017640A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022015727A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN115956296A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
JP7273764B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN116169173A (zh) 半导体装置、逆变器电路、驱动装置、车辆以及升降机
US20240072120A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7023818B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
US20240072121A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20240079491A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20240079453A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2022015728A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10084046B1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevating machine
US20230299193A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230317844A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2024043249A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN115842035A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination