JP7271483B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP7271483B2
JP7271483B2 JP2020155005A JP2020155005A JP7271483B2 JP 7271483 B2 JP7271483 B2 JP 7271483B2 JP 2020155005 A JP2020155005 A JP 2020155005A JP 2020155005 A JP2020155005 A JP 2020155005A JP 7271483 B2 JP7271483 B2 JP 7271483B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
electrode
semiconductor device
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020155005A
Other languages
English (en)
Other versions
JP2022048926A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020155005A priority Critical patent/JP7271483B2/ja
Priority to US17/189,412 priority patent/US11450746B2/en
Publication of JP2022048926A publication Critical patent/JP2022048926A/ja
Application granted granted Critical
Publication of JP7271483B2 publication Critical patent/JP7271483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたショットキーバリアダイオード（ＳＢＤ）において、炭化珪素層と電極との間のショットキー障壁高さがばらつくと、ＳＢＤの整流特性にばらつきが生じる。したがって、ショットキー障壁高さのばらつきが抑制された半導体装置の実現が望まれる。
特開２０１２－１８６３２４号公報
本発明が解決しようとする課題は、ショットキー障壁高さのばらつきが抑制された半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を含み、４個のシリコン原子と結合する前記元素の１個の第１の原子を含む第２の炭化珪素領域と、
を含む炭化珪素層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の硫黄領域の説明図。 第１の実施形態の半導体装置の硫黄の濃度分布を示す図。 第１の実施形態の半導体装置の製造方法を例示する工程フロー図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の等価回路図。 第３の実施形態の第１の変形例の半導体装置の模式断面図。 第３の実施形態の第２の変形例の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式上面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態及び変形例の上面図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の変形例の半導体装置の模式断面図。 第５の実施形態の変形例の半導体装置の模式上面図。 第５の実施形態の変形例の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式上面図。 第９の実施形態の半導体装置の模式断面図。 第１０の実施形態の駆動装置の模式図。 第１１の実施形態の車両の模式図。 第１２の実施形態の車両の模式図。 第１３の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
炭化珪素層中の特定の原子の結合状態は、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、炭化珪素層中の特定の元素の原子が、炭化珪素の結晶構造のシリコンサイトに位置するか炭素サイトに位置するか否かは、例えば、ラマン分光法を用いることで判定できる。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を含み、４個のシリコン原子と結合する元素の１個の第１の原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
以下、第２の炭化珪素領域に含まれる元素が硫黄（Ｓ）である場合を例に説明する。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）である。第１の実施形態の半導体装置は、ＳＢＤ１００である。ＳＢＤ１００は、電子をキャリアとする。
ＳＢＤ１００は、炭化珪素層１０、アノード電極１２（第１の電極）、カソード電極１４（第２の電極）を備える。
アノード電極１２は、第１の電極の一例である。カソード電極１４は、第２の電極の一例である。
炭化珪素層１０は、カソード領域１６、ドリフト領域１８（第１の炭化珪素領域）、硫黄領域２０（第２の炭化珪素領域）を含む。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
炭化珪素層１０は、アノード電極１２とカソード電極１４との間に位置する。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
カソード領域１６は、ｎ＋型のＳｉＣである。カソード領域１６は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１８は、ｎ－型のＳｉＣである。ドリフト領域１８は、カソード領域１６とアノード電極１２との間に位置する。ドリフト領域１８は、カソード領域１６と第１の面Ｐ１との間に位置する。
ドリフト領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域１８のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１８のｎ型不純物濃度は、カソード領域１６のｎ型不純物濃度より低い。
ドリフト領域１８は、例えば、カソード領域１６上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域１８の厚さは、例えば、５μｍ以上１００μｍ以下である。
硫黄領域２０は、ｎ－型のＳｉＣである。硫黄領域２０は、ドリフト領域１８とアノード電極１２との間に位置する。硫黄領域２０は、ドリフト領域１８と第１の面Ｐ１との間に位置する。硫黄領域２０は、アノード電極１２に接する。
硫黄領域２０は、硫黄を不純物として含む。硫黄領域２０の硫黄の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である。
硫黄領域２０は、４個のシリコン原子と結合する１個の硫黄原子を含む。
硫黄領域２０は、例えば、窒素（Ｎ）をｎ型不純物として含む。硫黄領域２０のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
図２は、第１の実施形態の硫黄領域の説明図である。図２（ａ）は、炭化珪素の結晶構造を示す図である。図２（ｂ）は、硫黄領域２０に存在する構造を示す図である。図２（ｃ）は、硫黄領域２０に存在するか又は存在しない構造を示す図である。
図２（ｂ）に示すように、硫黄領域２０には、４個のシリコン原子と結合する１個の硫黄原子が存在する。言い換えれば、硫黄領域２０には、図２（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する１個の硫黄原子が存在する。言い換えれば、硫黄領域２０は、炭化珪素の結晶構造の炭素原子を１個の硫黄原子が置換した構造を有する。４個のシリコン原子と結合する１個の硫黄原子は、第１の原子の一例である。
図２（ｃ）に示すのは、４個の炭素原子と結合する１個の硫黄原子である。図２（ｃ）に示すのは、炭化珪素の結晶構造のシリコンサイトに位置する１個の硫黄原子である。図２（ｃ）に示すのは、炭化珪素の結晶構造のシリコン原子を１個の硫黄原子が置換した構造である。４個の炭素原子と結合する１個の硫黄原子は、第２の原子の一例である。
４個の炭素原子と結合する１個の硫黄原子は、硫黄領域２０に含まれるか、又は、含まれない。硫黄領域２０の中に含まれる硫黄の中で、４個のシリコン原子と結合する硫黄原子の割合が、４個の炭素原子と結合する硫黄原子の割合よりも高い。硫黄領域２０の中に含まれる硫黄の中で、例えば、４個のシリコン原子と結合する硫黄原子の割合が９０％以上である。
図３は、第１の実施形態の半導体装置の硫黄の濃度分布を示す図である。図３は、アノード電極１２及び炭化珪素層１０の硫黄の深さ方向の濃度分布を示す。図３は、アノード電極１２、硫黄領域２０、及び、ドリフト領域１８の硫黄の深さ方向の濃度分布を示す。
アノード電極１２と硫黄領域２０との中の硫黄の濃度分布は第１のピークを有する。アノード電極１２と硫黄領域２０との間の界面と第１のピークとの間の距離は５０ｎｍ以下である。硫黄領域２０の中で、硫黄はアノード電極１２と硫黄領域２０との間の界面にパイルアップしている。
第１のピークの硫黄濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である。
アノード電極１２と硫黄領域２０との中の硫黄の濃度分布は、第１のピークとドリフト領域１８との間に、第２のピークを有する。第２のピークの硫黄濃度は、例えば、第１のピークの硫黄濃度よりも低い。
アノード電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。アノード電極１２は、硫黄領域２０及びドリフト領域１８に電気的に接続される。
アノード電極１２は、炭化珪素層１０に接する。アノード電極１２は、硫黄領域２０に接する。
アノード電極１２と硫黄領域２０との間は、ショットキー接触（ショットキーコンタクト）である。アノード電極１２と硫黄領域２０との間のショットキー障壁高さは、例えば、０．８ｅＶ以上１．０ｅＶ以下である。アノード電極１２と硫黄領域２０との間のショットキー障壁高さは、例えば、約０．９ｅＶである。
アノード電極１２は導電体である。アノード電極１２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
アノード電極１２は、例えば、積層構造を有していても構わない。アノード電極１２は、例えば、２種の異なる金属の積層構造を有する。アノード電極１２は、例えば、金属シリサイドと金属との積層構造を有する。
アノード電極１２は、例えば、チタンとアルミニウムの積層構造である。アノード電極１２は、例えば、ニッケルシリサイドを含む。アノード電極１２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
カソード電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。カソード電極１４は、カソード領域１６に接する。カソード電極１４は、カソード領域１６に電気的に接続される。
カソード電極１４は導電体である。カソード電極１４は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
カソード電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、ｎ型の第１の炭化珪素領域を有する炭化珪素層に、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を注入する第１のイオン注入を行い、炭化珪素層に、シリコン（Ｓｉ）を注入する第２のイオン注入を行い、炭化珪素層の上に導電膜を形成し、第１の熱処理を行う。また、導電膜を形成する前に、炭化珪素層に、炭素（Ｃ）を注入する第３のイオン注入を行う。また、第１のイオン注入、第２のイオン注入、及び第３のイオン注入の後、導電膜を形成する前に、第１の熱処理よりも温度の高い第２の熱処理を行う。また、第１のイオン注入、第２のイオン注入、及び第３のイオン注入の後、第２の熱処理の前に、炭化珪素層の上に炭素膜を形成する。また、第１のイオン注入、第２のイオン注入、及び第３のイオン注入の前に、炭化珪素層の上に酸化膜を形成し、第１のイオン注入、第２のイオン注入、及び第３のイオン注入の後、導電膜を形成する前に、酸化膜を除去する。また、第１の熱処理の温度は３００℃以上７００℃以下である。
図４は、第１の実施形態の半導体装置の製造方法を例示する工程フロー図である。図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、及び図１４は、第１の実施形態の半導体装置の製造方法の説明図である。
以下、アノード電極１２が、チタンとアルミニウムの積層構造であり、カソード電極１４がニッケルである場合を例に説明する。
図４に示すように、半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、酸化膜形成（ステップＳ１０１）、硫黄イオン注入（ステップＳ１０２）、シリコンイオン注入（ステップＳ１０３）、炭素イオン注入（ステップＳ１０４）、酸化膜除去（ステップＳ１０５）、炭素膜形成（ステップＳ１０６）、高温アニール（ステップＳ１０７）、炭素膜除去（ステップＳ１０８）、チタン膜／アルミニウム膜形成（ステップＳ１０９）、パイルアップアニール（ステップＳ１１０）、裏面ニッケル膜形成（ステップＳ１１１）を備える。
ステップＳ１００では、炭化珪素層１０を準備する（図５）。炭化珪素層１０は、ｎ＋型のカソード領域１６とｎ－型のドリフト領域１８を備える。ドリフト領域１８は、例えば、ｎ＋型のカソード領域１６上にエピタキシャル成長法により形成される。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。
ステップＳ１０１では、炭化珪素層１０の上に酸化膜２２を形成する（図６）。酸化膜２２は、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）又は熱酸化法により形成する。
ステップＳ１０２では、炭化珪素層１０に硫黄（Ｓ）を注入する第１のイオン注入を行う（図７）。酸化膜２２を通過した硫黄イオンが、炭化珪素層１０に導入される。硫黄のイオン注入により、炭化珪素層１０の炭素の結合が切れ、炭化珪素層１０の炭素欠損（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が増加する。
硫黄の第１のイオン注入により、硫黄を含む硫黄領域２０が形成される。
ステップＳ１０３では、炭化珪素層１０にシリコン（Ｓｉ）を注入する第２のイオン注入を行う（図８）。酸化膜２２を通過したシリコンイオンが、炭化珪素層１０に導入される。シリコンのイオン注入により、炭化珪素層１０の炭素の結合が切れ、炭化珪素層１０の炭素欠損（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が増加する。
炭化珪素層１０に導入されたシリコンは、後の高温アニールの際に、硫黄原子が炭化珪素の結晶構造のシリコンサイトに入ることを抑制し、硫黄原子が炭化珪素の結晶構造の炭素サイトに入ることを促進する。
ステップＳ１０４では、炭化珪素層１０に炭素（Ｃ）を注入する第３のイオン注入を行う（図９）。酸化膜２２を通過した炭素イオンが炭化珪素層１０に導入される。
炭化珪素層１０に導入された炭素は、後の高温アニールの際に、硫黄原子が炭化珪素層１０の深い位置に拡散することを抑制する。
なお、第１のイオン注入、第２のイオン注入、及び第３のイオン注入を行う順番は任意である。
図１０は、第１のイオン注入、第２のイオン注入、及び第３のイオン注入を行った直後の、硫黄（Ｓ）、シリコン（Ｓｉ）、及び炭素（Ｃ）の濃度プロファイルを示す図である。横軸は、炭化珪素層１０の深さ方向の位置を示す。縦軸は、各元素の濃度である。
シリコン（Ｓｉ）の濃度分布は、例えば、硫黄（Ｓ）の濃度分布を包含する。例えば、深さ方向の任意に位置でのシリコンの濃度は、硫黄の濃度よりも高い。
炭素の濃度分布の最大濃度の位置は、例えば、硫黄の濃度分布の最大濃度の位置よりも深い。炭素の濃度分布のピークの位置は、例えば、硫黄の濃度分布のピークの位置よりも深い。炭素を注入する第３のイオン注入のプロジェクテッドレンジは、例えば、硫黄を注入する第１のイオン注入のプロジェクテッドレンジよりも大きい。
ステップＳ１０５では、酸化膜２２を除去する（図１１）。酸化膜２２は、例えば、ウェットエッチングを用いて除去する。
ステップＳ１０６では、炭化珪素層１０の上に炭素膜２３を形成する（図１２）。炭素膜２３は、例えば、塗布法により形成したレジストを熱により炭化することで形成する。又は、炭素膜２３は、例えば、スパッタ法により形成する。炭素膜２３は、後の高温アニールの際に、炭化珪素層１０の中の余剰のシリコンや炭素を吸収する機能を有する。
ステップＳ１０７では、高温アニールを行う。高温アニールは、第２の熱処理の一例である。高温アニールにより、炭素欠損に硫黄原子が入り、炭化珪素の結晶構造の炭素原子を１個の硫黄原子が置換した構造が生成される。
高温アニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。高温アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
高温アニールの温度は、例えば、後に行われるパイルアップアニールの温度よりも高い。高温アニールの温度は、例えば、７００℃以上１８００℃以下である。
ステップＳ１０８では、炭素膜２３を除去する（図１３）。酸化膜２２は、例えば、ウェットエッチングを用いて除去する。
ステップＳ１０９では、炭化珪素層１０の上に、チタン膜とアルミニウム膜の積層膜２４を形成する（図１４）。積層膜２４は、例えば、スパッタ法を用いて形成される。積層膜２４は、導電膜の一例である。積層膜２４は、最終的にアノード電極１２となる。
ステップＳ１１０では、パイルアップアニールを行う。パイルアップアニールは、第１の熱処理の一例である。パイルアップアニールにより、硫黄領域２０の硫黄が、アノード電極１２と硫黄領域２０との間の界面にパイルアップする。
パイルアップアニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。パイルアップアニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
パイルアップアニールの温度は、例えば、高温アニールの温度よりも低い。パイルアップアニールの温度は、例えば、３００℃以上７００℃以下である。
ステップＳ１１１では、炭化珪素層１０の第２の面Ｐ２にニッケル膜を形成する。炭化珪素層１０の裏面にニッケル膜を形成する。ニッケル膜は、例えば、スパッタ法を用いて形成される。ニッケル膜は、最終的にカソード電極１４となる。
以上の製造方法により、図１に示すＳＢＤ１００が製造される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いたショットキーバリアダイオード（ＳＢＤ）では、炭化珪素層と電極との間のショットキー障壁高さがばらつく場合がある。炭化珪素層と電極との間のショットキー障壁高さがばらつくと、ＳＢＤの整流特性にばらつきが生じる。
例えば、局所的にショットキー障壁の低い部分が生じるとＳＢＤの順バイアス時にオン電圧（ＶＦ）のばらつきの原因となる恐れがある。また、局所的にショットキー障壁の低い部分が生じると、例えば、ショットキー障壁の低い部分に過剰な順方向電流（オン電流）が流れ、ＳＢＤ１００が破壊する恐れがある。また、局所的にショットキー障壁の低い部分が生じると、逆バイアス時の降伏電圧が局所的に低下する恐れがある。したがって、ショットキー障壁高さのばらつきが抑制されたＳＢＤの実現が望まれる。
ショットキー障壁高さのばらつきは、例えば、炭化珪素層と電極との間の反応のばらつき、炭化珪素層の炭素欠損密度のばらつき、ｎ型不純物濃度のばらつき等に起因する。
ＳＢＤ１００は、炭化珪素層１０の中に、アノード電極１２に接する硫黄領域２０を備える。硫黄領域２０は、４個のシリコン原子と結合する１個の硫黄原子を含む。ＳＢＤ１００は、硫黄領域２０を備えることにより、ショットキー障壁高さのばらつきを抑制することが可能となる。以下、詳述する。
発明者による第１原理計算の結果、炭化珪素の結晶構造中に、格子間シリコンと炭素欠損と硫黄原子が共存する場合、図２（ｂ）に示すように、１個の硫黄原子が炭素欠損を埋めて、４個のシリコン原子と結合する構造がエネルギー的に安定であり、優先的にこの構造ができることが明らかになった。すなわち、炭化珪素の結晶構造の炭素サイトに１個の硫黄原子が位置する構造がエネルギー的に安定であることが明らかになった。
炭化珪素の結晶構造中に、炭素欠損があることで、拡散により、硫黄原子が炭素位置に入り易い。一方で、格子間シリコンがないと、シリコンサイトに１個の硫黄原子が入った構造が最安定であり、高温アニールの際に、硫黄原子は、シリコンサイトに入り易い。
第１の実施形態の半導体装置の製造方法では、第２のイオン注入により炭化珪素層１０にシリコンを導入することにより、高温アニールの際に、硫黄原子が炭化珪素の結晶構造のシリコンサイトに入ることを抑制し、硫黄原子が炭化珪素の結晶構造の炭素サイトに入ることを促進する。
硫黄を炭素サイトに導入する場合、硫黄の拡散を活発にするために、高温の熱処理が望まれる。一方で、熱処理が高温であるほど、硫黄はシリコンサイトに入り易い。
そこで、第１の実施形態の半導体装置の製造方法では、格子間シリコンを第２のイオン注入により炭化珪素層１０にシリコンを導入することで、高温アニールの際に、硫黄原子をシリコンサイトに入り難くすることができる。こうして、硫黄原子を炭素サイトに導入する過程の効率化を実現している。
図１５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１５は、炭化珪素の結晶構造の炭素サイトに１個の硫黄原子が位置する場合のバンド図である。図１５に示すように、バンドギャップ（図１５のＥｇ）の中の伝導帯の下端側に局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が形成される。
図１６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１６は、バンドギャップの中に形成される局在状態の説明図である。
図１６に示すように、局在状態は、伝導帯下端から約０．９ｅＶの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、０．８ｅＶ以上１．０ｅＶ以下である。
硫黄領域２０に局在状態が存在すると、硫黄領域２０に接するアノード電極１２と局在状態との間で電子の移動が生じる。この電子の移動により、アノード電極１２と硫黄領域２０との間のショットキー障壁高さが、約０．９ｅＶに固定される。いわゆるフェルミレベルピンニングが生じることで、アノード電極１２と硫黄領域２０との間のショットキー障壁高さが、約０．９ｅＶに固定される。
ショットキー障壁高さが、約０．９ｅＶに固定されることで、ＳＢＤ１００のショットキー障壁高さのばらつきが抑制される。
また、局在状態がバンドギャップ中に形成され、フェルミレベルピンニングが生じることで、アノード電極１２の材料に依存せず、ショットキー障壁高さが、約０．９ｅＶに固定される。したがって、アノード電極１２の材料を任意に選択することが可能となる。
十分な量の局在状態を硫黄領域２０に形成し、ショットキー障壁高さを安定して固定する観点から、硫黄領域２０の硫黄の最大濃度は１×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上であることがより好ましく、１×１０１９ｃｍ－３以上であることが更に好ましい。
一方、硫黄領域２０の形成を容易にする観点から、硫黄領域２０の硫黄の最大濃度は１×１０２２ｃｍ－３以下であることが好ましく、１×１０２１ｃｍ－３以下であることがより好ましく、１×１０２０ｃｍ－３以下であることが更に好ましい。
アノード電極１２と硫黄領域２０との中の硫黄の濃度分布は、第１のピークを有する。第１のピークの硫黄濃度は、１×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上であることがより好ましく、１×１０１９ｃｍ－３以上であることが更に好ましい。
局在状態とアノード電極１２との間の電子の移動を容易にする観点から、アノード電極１２と硫黄領域２０との間の界面と第１のピークとの間の距離が５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましく、５ｎｍ以下であることが更に好ましく、１ｎｍ以下であることが最も好ましい。
十分な量の局在状態を硫黄領域２０に形成し、ショットキー障壁高さを安定して固定する観点から、硫黄領域２０に含まれる硫黄原子の中で、４個のシリコン原子と結合する１個の硫黄原子の割合が、他の結合状態を有する硫黄原子の割合よりも多いことが好ましい。他の結合状態とは、例えば、１個の硫黄原子が４個の炭素原子と結合する状態である。また、例えば、硫黄原子が、炭化珪素の結晶構造の格子間に存在する状態である。
十分な量の局在状態を硫黄領域２０に形成し、ショットキー障壁高さを安定して固定する観点から、例えば、硫黄領域２０に含まれる硫黄原子の中で、４個のシリコン原子と結合する１個の硫黄原子の割合が、４個の炭素原子と結合する１個の硫黄原子の割合よりも高いことが好ましい。また、例えば、硫黄領域２０に含まれる硫黄原子の中で、４個のシリコン原子と結合する１個の硫黄原子の割合が、炭化珪素の結晶構造の格子間に存在する硫黄原子の割合よりも高いことが好ましい。
第１の実施形態のＳＢＤ１００の製造方法では、第１のイオン注入により炭化珪素層１０に硫黄を導入する。また、第２のイオン注入により炭化珪素層１０にシリコンを導入する。第１のイオン注入のエネルギー及び第２のイオン注入のエネルギーにより、炭化珪素層１０の炭素の結合が切れ、炭素欠損が多量に形成できる。
多量に形成された炭素欠損を硫黄原子で埋めることにより、硫黄領域２０に多量の局在状態を形成することが可能である。
また、第２のイオン注入により炭化珪素層１０にシリコンを導入することにより、高温アニールの際に、硫黄原子が炭化珪素の結晶構造のシリコンサイトに入ることを抑制し、硫黄原子が炭化珪素の結晶構造の炭素サイトに入ることを促進する。
硫黄原子が炭化珪素の結晶構造の炭素サイトに入ることを促進する観点から、図１０に示すように、第１のイオン注入及ぶ第２のイオン注入直後のシリコン（Ｓｉ）の濃度分布は、硫黄（Ｓ）の濃度分布を包含することが好ましい。
また、第１の実施形態のＳＢＤ１００の製造方法では、第３のイオン注入により炭化珪素層１０に炭素を導入する。硫黄原子は、炭素欠損を介して拡散する。炭化珪素層１０に導入された炭素は、高温アニールの際に、炭素欠損を埋める。このため、硫黄原子が炭化珪素層１０の深い位置に拡散することを抑制する。
硫黄原子が炭化珪素層１０の深い位置に拡散することを抑制する観点から、図１０に示すように、第１のイオン注入及び第３のイオン注入直後の炭素の濃度分布の最大濃度の位置は、硫黄の濃度分布の最大濃度の位置よりも深いことが好ましい。
図１７は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１７は、第１の実施形態の半導体装置の製造方法における硫黄の濃度分布を示す図である。図１７は、アノード電極１２及び炭化珪素層１０の、硫黄の深さ方向の濃度分布を示す。図１７は、アノード電極１２、硫黄領域２０、及び、ドリフト領域１８の硫黄の深さ方向の濃度分布を示す。
図１７中、破線の曲線が硫黄をイオン注入した直後の硫黄の濃度分布である。図１７中、実線の曲線がパイルアップアニール後の硫黄の濃度分布である。
イオン注入した直後は、イオン注入の加速エネルギーで決まる深さ位置に、硫黄の濃度分布のピークが形成される。その後、アノード電極１２の形成前に、高温アニールを行うことにより、炭化珪素層１０の表面側及び裏面側に向けて硫黄が拡散する。
そして、アノード電極１２の形成後に、パイルアップアニールを行うことにより、硫黄が、アノード電極１２と硫黄領域２０との間の界面にパイルアップする。これは、炭素欠損を１個の硫黄原子で埋めた構造が、アノード電極１２に近づくことで、エネルギー的により安定になるからである。アノード電極１２に近づくことで、アノード電極１２と局在状態の電子の移動が容易になるため、炭素欠損を１個の硫黄原子で埋めた構造がエネルギー的により安定になる。
第１の実施形態のＳＢＤ１００では、硫黄領域２０を備えることで、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したＳＢＤ１００が実現できる。
第１の実施形態のＳＢＤ１００では、硫黄領域２０を備えることで、ショットキー障壁高さが、約０．９ｅＶに固定される。したがって、アノード電極１２の材料を任意に選択することが可能となる。よって、ＳＢＤ１００の構造設計、及び製造プロセスの自由度が高くなる。
なお、ここまでは、第２の炭化珪素領域に含まれる元素が硫黄（Ｓ）である場合を例に説明したが、第２の炭化珪素領域に含まれる元素が硫黄（Ｓ）以外の元素、すなわち、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、又はタングステン（Ｗ）であっても、硫黄の場合と同様の作用及び効果が得られる。
硫黄（Ｓ）以外の元素も、炭化珪素の結晶構造中で、硫黄（Ｓ）と、同様のふるまいをする。硫黄、セレン、テルル、チタン、ジルコニウム、ハフ二ウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステンから選ばれた元素の原子をＡとする。炭化珪素の結晶構造中に、格子間シリコンと炭素欠損と原子Ａが共存する場合、図２（ｂ）に示すのと同様に、１個の原子Ａが炭素欠損を埋めて、４個のシリコン原子と結合する構造がエネルギー的に安定であり、優先的にこの構造ができる。すなわち、炭化珪素の結晶構造の炭素サイトに１個の原子Ａが位置する構造がエネルギー的に安定である。
上記元素の１個の原子Ａが４個のシリコン原子と結合した場合、ショットキー障壁高さが、０．８ｅＶ以上１．３ｅＶ以下の間に固定される。
上記元素のショットキー障壁高さを表１に示す。表１に示すように、０．８ｅＶ以上１．３ｅＶ以下である。具体的には、セレン、テルル、チタン、ジルコニウム、ハフニウムでは、０．９ｅＶ以上１．１ｅＶ以下である。例えば、約１．０ｅＶである。バナジウムでは、１．０ｅＶ以上１．２ｅＶ以下である。例えば、約１．１ｅＶである。ニオブ、タンタル、クロム、モリブデン、タングステンでは、１．１ｅＶ以上１．３ｅＶ以下である。例えば、約１．２ｅＶである。
Figure 0007271483000001
セレン、テルル、チタン、ジルコニウム、ハフ二ウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステンから選ばれた元素の原子Ａでも、炭素欠損を介して拡散することは、硫黄と同様である。第３のイオン注入により導入された炭素が炭素欠損を埋めることで、原子Ａの拡散を抑制することができる。
以上、第１の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層は、第２の炭化珪素領域を間に挟み、第１の電極に接する１対のｐ型の第３の炭化珪素領域を、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１８は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオードである。第２の実施形態の半導体装置は、ＪＢＳダイオード２００である。ＪＢＳダイオード２００は、電子をキャリアとする。
ＪＢＳダイオード２００は、炭化珪素層１０、アノード電極１２（第１の電極）、カソード電極１４（第２の電極）を備える。
アノード電極１２は、第１の電極の一例である。カソード電極１４は、第２の電極の一例である。
炭化珪素層１０は、カソード領域１６、ドリフト領域１８（第１の炭化珪素領域）、硫黄領域２０（第２の炭化珪素領域）、複数のｐ型領域２６（第３の炭化珪素領域）を含む。
複数のｐ型領域２６は、ドリフト領域１８とアノード電極１２との間に位置する。ｐ型領域２６は、ドリフト領域１８と第１の面Ｐ１との間に位置する。ｐ型領域２６は、アノード電極１２に接する。
一対のｐ型領域２６が、硫黄領域２０を挟む。ｐ型領域２６の深さは、例えば、硫黄領域２０の深さよりも深い。一対のｐ型領域２６が、ドリフト領域１８を間に挟む。
ｐ型領域２６は、ｐ型不純物を含む。ｐ型領域２６は、例えば、アルミニウム（Ａｌ）又はボロン（Ｂ）をｐ型不純物として含む。ｐ型領域２６のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ＪＢＳダイオード２００では、逆バイアス時にｐ型領域２６間のドリフト領域１８に空乏層が繋がる。したがって、逆方向バイアス時のリーク電流が抑制される。
以上、第２の実施形態によれば、第１の実施形態と同様、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、逆方向バイアス時のリーク電流が抑制された半導体装置が実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を含み、４個のシリコン原子と結合する元素の１個の第１の原子を含む第２の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置するｐ型の第３の炭化珪素領域と、第３の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、第１の炭化珪素領域よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の電極の側に位置するゲート電極と、ゲート電極と第３の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１９は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ３００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
炭化珪素層１０は、ソース電極４２とドレイン電極４４との間に位置する。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
ドレイン領域５４は、ｎ＋型のＳｉＣである。ドレイン領域５４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域５６は、ｎ－型のＳｉＣである。ドリフト領域５６は、ドレイン領域５４とソース電極４２との間に位置する。ドリフト領域５６は、ドレイン領域５４と第１の面Ｐ１との間に位置する。ドリフト領域５６の一部は、第１の面Ｐ１に接する。
ドリフト領域５６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域５６のｎ型不純物濃度は、ドレイン領域５４のｎ型不純物濃度より低い。
ドリフト領域５６は、例えば、ドレイン領域５４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域５６の厚さは、例えば、５μｍ以上１００μｍ以下である。
硫黄領域５７は、ｎ－型のＳｉＣである。硫黄領域５７は、ドリフト領域１８とソース電極４２との間に位置する。硫黄領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。硫黄領域５７は、ソース電極４２に接する。
硫黄領域５７は、硫黄を不純物として含む。硫黄領域５７の硫黄の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である。
硫黄領域５７は、４個のシリコン原子と結合する１個の硫黄原子を含む。
硫黄領域５７は、例えば、窒素（Ｎ）をｎ型不純物として含む。硫黄領域５７のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
硫黄領域５７は、一対のｐウェル領域５８に挟まれる。
ｐウェル領域５８は、ｐ型のＳｉＣである。ｐウェル領域５８は、ドリフト領域５６とソース電極４２との間に位置する。ｐウェル領域５８は、ドリフト領域５６と第１の面Ｐ１との間に位置する。ｐウェル領域５８の一部は、第１の面Ｐ１に接する。
ｐウェル領域５８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域５８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域５８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域５８は、ＭＯＳＦＥＴ３００のチャネル領域として機能する。
ソース領域６０は、ｎ＋型のＳｉＣである。ソース領域６０は、ｐウェル領域５８とソース電極４２との間に位置する。ソース領域６０は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ソース領域６０の一部は、第１の面Ｐ１に接する。
ソース領域６０は、リン（Ｐ）又は窒素（Ｎ）をｎ型不純物として含む。ソース領域６０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。ソース領域６０のｎ型不純物濃度は、ドリフト領域５６のｎ型不純物濃度より高い。
ソース領域６０の深さは、ｐウェル領域５８の深さよりも浅い。ソース領域６０の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域６２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域６２は、ｐウェル領域５８とソース電極４２との間に位置する。ｐウェルコンタクト領域６２は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域６２は、ソース領域６０に隣り合う。
ｐウェルコンタクト領域６２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域６２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域６２のｐ型不純物濃度は、ｐウェル領域５８のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域６２の深さは、ｐウェル領域５８の深さよりも浅い。ｐウェルコンタクト領域６２の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ゲート絶縁層４６は、炭化珪素層１０とゲート電極５０との間に位置する。ゲート絶縁層４６は、ｐウェル領域５８とゲート電極５０との間に位置する。
ゲート絶縁層４６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層４６は例えば、酸化シリコンである。ゲート絶縁層４６の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
ゲート絶縁層４６とｐウェル領域５８は接する。ゲート絶縁層４６の近傍のｐウェル領域５８が、ＭＯＳＦＥＴ３００のチャネル領域となる。
ゲート電極５０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極５０は、ゲート絶縁層４６の上に設けられる。ゲート電極５０は、ドリフト領域５６、ソース領域６０、及び、ｐウェル領域５８との間に、ゲート絶縁層４６を挟む。
ゲート電極５０は、導電体である。ゲート電極５０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極５０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属でも構わない。ゲート電極５０は、上記金属のいずれか一つとｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層５２は、ゲート電極５０上に形成される。層間絶縁層５２は、ゲート電極５０とソース電極４２を電気的に分離する。層間絶縁層５２は、例えば、酸化シリコンである。
ソース電極４２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極４２は、硫黄領域５７、ソース領域６０、及びｐウェルコンタクト領域６２に電気的に接続される。ソース電極４２は、硫黄領域５７、ソース領域６０、及びｐウェルコンタクト領域６２に接する。ソース電極４２は、ｐウェル領域５８に電位を与えるｐウェル電極としても機能する。
ソース電極４２とソース領域６０との間は、オーミック接触（オーミックコンタクト）である。ソース電極４２とｐウェルコンタクト領域６２との間は、オーミック接触である。
ソース電極４２と硫黄領域５７との間は、ショットキー接触（ショットキーコンタクト）である。ソース電極４２と硫黄領域５７との間のショットキー障壁高さは、例えば、０．８ｅＶ以上１．０ｅＶ以下である。ソース電極４２と硫黄領域５７との間のショットキー障壁高さは、例えば、約０．９ｅＶである。
ソース電極４２は導電体である。ソース電極４２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ソース電極４２は、例えば、積層構造を有していても構わない。ソース電極４２は、例えば、２種の異なる金属の積層構造を有する。ソース電極４２は、例えば、金属シリサイドと金属との積層構造を有する。
ソース電極４２は、例えば、チタンとアルミニウムの積層構造である。ソース電極４２は、例えば、ニッケルシリサイドを含む。ソース電極４２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。第１の部分４２Ｘは、硫黄領域５７に接する。第２の部分４２Ｙは、ソース領域６０に接する。第１の部分４２Ｘと第２の部分４２Ｙは、例えば、同一の材料である。第１の部分４２Ｘと第２の部分４２Ｙは、例えば、同一の化学組成を有する。
ドレイン電極４４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極４４は、ドレイン領域５４に接する。ドレイン電極４４は、ドレイン領域５４に電気的に接続される。
ドレイン電極４４は導電体である。ドレイン電極４４は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ドレイン電極４４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
以下、第３の実施形態の半導体装置の作用及び効果について説明する。
図２０は、第３の実施形態の半導体装置の等価回路図である。ソース電極４２とドレイン電極４４との間に、ゲート電極５０を有するトランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ソース電極４２がｐｎ接合ダイオードのアノードであり、ドレイン電極４４がｐｎ接合ダイオードのカソードである。また、ソース電極４２がＳＢＤのアノードであり、ドレイン電極４４がＳＢＤのカソードとなる。
ソース電極４２、硫黄領域５７、ドリフト領域５６、ドレイン領域５４、及び、ドレイン電極４４が、ＳＢＤを構成する。
例えば、ＭＯＳＦＥＴ３００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ３００のオフ時に、誘導性負荷に起因する負荷電流により、ソース電極４２がドレイン電極４４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向の電流が流れる。この状態は、逆導通状態とも称される。
ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、最初に、ＳＢＤに順方向電流が流れる。
ＳＢＤの順方向電圧（Ｖｆ）は、例えば、０．９Ｖである。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．５Ｖである。
ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、積層欠陥の成長に起因するオン抵抗の変動が生じない。
また、ＭＯＳＦＥＴ３００のＳＢＤは、硫黄領域５７を備える。したがって、第１の実施形態のＳＢＤ１００と同様、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したＳＢＤが実現される。
また、ＭＯＳＦＥＴ３００では、オン抵抗を低減するために、ソース電極４２の第２の部分４２Ｙとソース領域６０との間は、オーミック接触かつコンタクト抵抗が低いことが好ましい。一方、ＳＢＤの整流作用を実現させるため、ソース電極４２の第１の部分４２Ｘと硫黄領域５７との間は、ショットキー接触であることが必要となる。
ＭＯＳＦＥＴ３００では、硫黄領域５７を備えることで、第１の部分４２Ｘと硫黄領域５７との間は、第１の部分４２Ｘの材料に依存せずショットキー接触となる。したがって、第２の部分４２Ｙとソース領域６０との間が、オーミック接触かつ低コンタクト抵抗となるように最適なソース電極４２の材料を選択できる。
すなわち、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができる。したがって、例えば、第１の部分４２Ｘと第２の部分４２Ｙに異なる材料を適用するような、複雑なデバイス構造を採用する必要がない。また、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができるため、製造プロセスも簡易となる。よって、デバイス構造が簡易で、製造プロセスも簡易な、ＳＢＤを備えたＭＯＳＦＥＴが実現できる。
（第１の変形例）
第３の実施形態の第１の変形例の半導体装置は、炭化珪素層が電流拡散領域を含む点で、第３の実施形態の半導体装置と異なる。
図２１は、第３の実施形態の第１の変形例の半導体装置の模式断面図である。第３の実施形態の第１の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３１０である。
ＭＯＳＦＥＴ３１０の炭化珪素層１０は、電流拡散領域６３を含む。
電流拡散領域６３は、ｎ型のＳｉＣである。電流拡散領域６３は、ドリフト領域５６とｐウェル領域５８との間に位置する。
電流拡散領域６３は、例えば、窒素（Ｎ）をｎ型不純物として含む。電流拡散領域６３のｎ型不純物濃度は、例えば、２×１０１５ｃｍ－３以上５×１０１６ｃｍ－３以下である。電流拡散領域６３のｎ型不純物濃度は、ドリフト領域５６のｎ型不純物濃度より高い。
ＭＯＳＦＥＴ３１０は、電流拡散領域６３を備えることで、ＭＯＳＦＥＴ３００と比較してオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３１０のオン電流が増加する。また、ＭＯＳＦＥＴ３００と比較して、ＭＯＳＦＥＴ３１０に内蔵されたＳＢＤの順方向電流も増加する。
（第２の変形例）
第３の実施形態の第２の変形例の半導体装置は、側面が第４の炭化珪素領域に接するシリサイド層を備える点で、第３の実施形態の半導体装置と異なる。
図２２は、第３の実施形態の第２の変形例の半導体装置の模式断面図である。第３の実施形態の第２の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３２０である。
ＭＯＳＦＥＴ３２０は、シリサイド層６５を含む。
ｐウェルコンタクト領域６２は、ソース領域６０よりも深い。
シリサイド層６５は、ソース電極４２とｐウェルコンタクト領域６２との間に設けられる。シリサイド層６５の側面は、ソース領域６０に接する。
シリサイド層６５はソース電極４２に接する。シリサイド層６５をソース電極４２の一部とみなすことも可能である。シリサイド層６５は、例えば、ニッケルシリサイドである。
ＭＯＳＦＥＴ３２０は、シリサイド層６５を備えることで、ソース電極４２とソース領域６０との間の電気抵抗が低減する。したがって、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３２０のオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３２０のオン電流が増加する。
以上、第３の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第３の炭化珪素領域が第２の炭化珪素領域に接する点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
図２３は、第４の実施形態の半導体装置の模式断面図である。図２４は、第４の実施形態の半導体装置の模式上面図である。図２５は、第４の実施形態の半導体装置の模式断面図である。図２３は、図２４のＡＡ’断面である。図２５は、図２４のＢＢ’断面である。
第４の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ４００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードである。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
硫黄領域５７は、ｎ－型のＳｉＣである。硫黄領域５７は、ドリフト領域１８とソース電極４２との間に位置する。硫黄領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。硫黄領域５７は、ソース電極４２に接する。
硫黄領域５７は、ｐウェルコンタクト領域６２に囲まれる。硫黄領域５７は、ｐウェルコンタクト領域６２に接する。
ｐウェルコンタクト領域６２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域６２は、ｐウェル領域５８とソース電極４２との間に位置する。ｐウェルコンタクト領域６２は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域６２は、ソース領域６０に隣り合う。
ｐウェルコンタクト領域６２は、硫黄領域５７を囲む。
図２６は、第４の実施形態及び変形例の上面図である。図２６は、第４の実施形態及び変形例の硫黄領域５７とｐウェルコンタクト領域６２のレイアウトパターンを示す。
図２６（ａ）は第４の実施形態の上面図、図２６（ｂ）は第１の変形例の上面図、図２６（ｃ）は第２の変形例の上面図、図２６（ｄ）は第３の変形例の上面図、図２６（ｅ）は第４の変形例の上面図である。
硫黄領域５７とｐウェルコンタクト領域６２のレイアウトパターンは、図２６（ｂ）のように、格子状であっても構わない。また、硫黄領域５７とｐウェルコンタクト領域６２のレイアウトパターンは、図２６（ｃ）や図２６（ｄ）のように、ストライプ状であっても構わない。また、図２６（ｅ）のように、六角形状であっても構わない。
以上、第４の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
（第５の実施形態）
第５の実施形態の半導体装置は、第２の炭化珪素領域と第１の電極との界面が、第１の面よりも第２の面の側にある点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する。
図２７は、第５の実施形態の半導体装置の模式断面図である。図２７は、第４の実施形態の図２３に相当する図である。
第５の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ５００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
ＭＯＳＦＥＴ５００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
硫黄領域５７は、ｎ－型のＳｉＣである。硫黄領域５７は、ドリフト領域１８とソース電極４２との間に位置する。硫黄領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。硫黄領域５７は、ソース電極４２に接する。
硫黄領域５７は、ｐウェルコンタクト領域６２に囲まれる。硫黄領域５７は、ｐウェルコンタクト領域６２に接する。
硫黄領域５７とソース電極４２との界面は、第１の面Ｐ１よりも第２の面Ｐ２の側にある。例えば、炭化珪素層１０に設けられた溝内にソース電極４２の一部が埋め込まれる。
（変形例）
第５の実施形態の変形例の半導体装置は、第４の炭化珪素領域のパターンが異なる点で、第５の実施形態の半導体装置と異なる。
図２８は、第５の実施形態の変形例の半導体装置の模式断面図である。図２９は、第５の実施形態の変形例の半導体装置の模式上面図である。図３０は、第５の実施形態の変形例の半導体装置の模式断面図である。図２８は、図２９のＣＣ’断面である。図３０は、図２９のＤＤ’断面である。
第５の実施形態の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ５１０である。
ソース電極４２の一部は、炭化珪素層１０に設けられた溝内に埋め込まれる。溝内に埋め込まれたソース電極４２の一部の側面に、ソース領域６０が接する。
図２９に示すように、炭化珪素層１０の第１の面Ｐ１において、ソース領域６０は、ｐウェルコンタクト領域６２に挟まれる。
硫黄領域５７は、ｐウェルコンタクト領域６２とｐウェル領域５８とで囲まれる。
ＭＯＳＦＥＴ５１０によれば、ＭＯＳＦＥＴ５００と比較して、ソース電極４２とソース領域６０との間の電気抵抗が低減する。したがって、ＭＯＳＦＥＴ５００と比較してＭＯＳＦＥＴ５１０のオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ５００と比較してＭＯＳＦＥＴ５１０のオン電流が増加する。
以上、第５の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
（第６の実施形態）
第６の実施形態の半導体装置は、ゲートトレンチとソーストレンチを備える点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
図３１は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ６００である。また、ＭＯＳＦＥＴ６００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ６００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ６００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
ＭＯＳＦＥＴ６００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、電界緩和領域６４、ゲートトレンチ７０、ソーストレンチ８０を含む。
ゲートトレンチ７０は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ゲートトレンチ７０の深さは、ｐウェル領域５８の深さよりも深い。
ゲート絶縁層４６はゲートトレンチ７０の中に設けられる。ゲート電極５０はゲートトレンチ７０の中に設けられる。ゲート電極５０はゲート絶縁層４６の上に設けられる。
ソーストレンチ８０は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ソーストレンチ８０の深さは、ｐウェル領域５８の深さよりも深い。
ソース電極４２の一部がソーストレンチ８０の中に設けられる。硫黄領域５７とソース電極４２は、ソーストレンチ８０の側面で接する。ｐウェルコンタクト領域６２とソース電極４２は、ソーストレンチ８０の側面で接する。
電界緩和領域６４は、ｐ＋型のＳｉＣである。電界緩和領域６４は、ドリフト領域５６とソーストレンチ８０との間に設けられる。電界緩和領域６４は、ソーストレンチ８０の底部に設けられる。電界緩和領域６４は、ゲートトレンチ７０内のゲート絶縁層４６に印加される電界強度を低減する機能を有する。
電界緩和領域６４は、例えば、アルミニウムをｐ型不純物として含む。電界緩和領域６４のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。電界緩和領域６４のｐ型不純物濃度は、ｐウェル領域５８のｐ型不純物濃度よりも高い。
第６の実施形態のＭＯＳＦＥＴ６００によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
以上、第６の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
（第７の実施形態）
第７の実施形態の半導体装置は、硫黄領域が、ソーストレンチの底部に設けられる点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
図３２は、第７の実施形態の半導体装置の模式断面図である。第７の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ７００である。また、ＭＯＳＦＥＴ７００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ７００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ７００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
ＭＯＳＦＥＴ７００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、電界緩和領域６４、ゲートトレンチ７０、ソーストレンチ８０を含む。
ソース電極４２の一部がソーストレンチ８０の中に設けられる。硫黄領域５７とソース電極４２は、ソーストレンチ８０の底部で接する。ｐウェルコンタクト領域６２とソース電極４２は、ソーストレンチ８０の側面で接する。
電界緩和領域６４は、ｐ＋型のＳｉＣである。電界緩和領域６４は、ドリフト領域５６とゲートトレンチ７０との間に設けられる。
第７の実施形態のＭＯＳＦＥＴ７００によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
以上、第７の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
（第８の実施形態）
第８の実施形態の半導体装置は、ソーストレンチが２個設けられ、硫黄領域と第１の電極が第１の面で接する点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
図３３は、第８の実施形態の半導体装置の模式断面図である。図３４は、第８の実施形態の半導体装置の模式上面図である。図３３は、図３４のＥＥ’断面である。
第８の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ８００である。また、ＭＯＳＦＥＴ８００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ８００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ８００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
ＭＯＳＦＥＴ８００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、ゲートトレンチ７０、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂを含む。
ソース電極４２の一部が、第１のソーストレンチ８０ａ及び第２のソーストレンチ８０ｂの中に設けられる。硫黄領域５７とソース電極４２は、第１の面Ｐ１で接する。
硫黄領域５７は、第１のソーストレンチ８０ａと第２のソーストレンチ８０ｂとの間に挟まれる。硫黄領域５７は、ｐウェルコンタクト領域６２の間に挟まれる。硫黄領域５７は、ｐウェルコンタクト領域６２に接する。ｐウェルコンタクト領域６２は、電界緩和領域としても機能する。
以上、第８の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
（第９の実施形態）
第９の実施形態の半導体装置は、２個のソーストレンチの間に、更に別のトレンチが設けられる点で、第８の実施形態の半導体装置と異なる。以下、第８の実施形態と重複する内容については、一部記述を省略する。
図３５は、第９の実施形態の半導体装置の模式断面図である。図３５は、第８の実施形態の図３３に相当する図である。
第９の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ９００である。また、ＭＯＳＦＥＴ９００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ９００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ９００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
ＭＯＳＦＥＴ９００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、硫黄領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、ｐ領域６６、ゲートトレンチ７０、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂ、中間トレンチ８２を含む。
中間トレンチは、第１のソーストレンチ８０ａと第２のソーストレンチ８０ｂとの間に設けられる。
ソース電極４２の一部が、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂ、及び中間トレンチ８２の中に設けられる。硫黄領域５７とソース電極４２は、第１の面Ｐ１で接する。
硫黄領域５７は、第１のソーストレンチ８０ａと中間トレンチ８２との間に挟まれる。
硫黄領域５７は、中間トレンチ８２と第２のソーストレンチ８０ｂとの間に挟まれる。硫黄領域５７は、ｐウェルコンタクト領域６２とｐ領域６６との間に挟まれる。硫黄領域５７は、ｐウェルコンタクト領域６２及びｐ領域６６に接する。
以上、第９の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
（第１０の実施形態）
第１０の実施形態のインバータ回路及び駆動装置は、第３の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図３６は、第１０の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第１０の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第１１の実施形態）
第１１の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
図３７は、第１１の実施形態の車両の模式図である。第１１の実施形態の車両１１００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
第１１の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、車両１１００の特性が向上する。
（第１２の実施形態）
第１２の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
図３８は、第１２の実施形態の車両の模式図である。第１２の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第１２の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、車両１２００の特性が向上する。
（第１３の実施形態）
第１３の実施形態の昇降機は、第３の実施形態の半導体装置を備える昇降機である。
図３９は、第１３の実施形態の昇降機（エレベータ）の模式図である。第１３の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第１３の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、昇降機１３００の特性が向上する。
以上、第１ないし第９の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
また、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードにも本発明を適用することは可能である。例えば、第２の実施形態の図１８において、ｐ型領域２６（第３の炭化珪素領域）とアノード電極１２とをオーミックコンタクトさせれば、ＭＰＳとなる。この時、硫黄領域２０（第２の炭化珪素領域）によって、ドリフト領域１８とアノード電極１２とは安定した障壁をもつショットキーコンタクトを形成している。
なお、第１ないし第９の実施形態では、ｎ型不純物が窒素又はリンである場合を例に説明したが、ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１ないし第９の実施形態では、ｐ型不純物が、アルミニウム又はボロンである場合を例に説明したが、ｐ型不純物として、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
また、第１ないし第９の実施形態では、第２の炭化珪素領域に含まれる元素が硫黄（Ｓ）である場合を例に説明したが、第２の炭化珪素領域に含まれる元素が硫黄（Ｓ）以外の元素、すなわち、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、又はタングステン（Ｗ）であっても、硫黄の場合と同様の作用及び効果が得られる。
また、第１０ないし第１３の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第１０ないし第１３の実施形態において、第３の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第４ないし第９の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ アノード電極（第１の電極）
１４ カソード電極（第２の電極）
１８ ドリフト領域（第１の炭化珪素領域）
２０ 硫黄領域（第２の炭化珪素領域）
２２ 酸化膜
２３ 炭素膜
２４ 積層膜（導電膜）
２６ ｐ型領域（第３の炭化珪素領域）
４２ ソース電極（第１の電極）
４２Ｘ 第１の部分
４２Ｙ 第２の部分
４４ ドレイン電極（第２の電極）
４６ ゲート絶縁層
５０ ゲート電極
５６ ドリフト領域（第１の炭化珪素領域）
５７ 硫黄領域（第２の炭化珪素領域）
５８ ｐウェル領域（第３の炭化珪素領域）
６０ ソース領域（第４の炭化珪素領域）
１００ ＳＢＤ（半導体装置）
１５０ インバータ回路
２００ ＪＢＳダイオード（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）
７００ ＭＯＳＦＥＴ（半導体装置）
８００ ＭＯＳＦＥＴ（半導体装置）
９００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機

Claims (24)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、
    ｎ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を含み、４個のシリコン原子と結合する前記元素の１個の第１の原子を含む第２の炭化珪素領域と、
    を含む炭化珪素層と、
    を備える半導体装置。
  2. 前記第２の炭化珪素領域の前記元素の最大濃度は１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である請求項１記載の半導体装置。
  3. 前記第１の電極と前記第２の炭化珪素領域との中の前記元素の濃度分布が第１のピークを有し、前記第１の電極と前記第２の炭化珪素領域との間の界面と前記第１のピークとの間の距離が５０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の電極と前記第２の炭化珪素領域との中の前記元素の濃度分布が、前記第１のピークと前記第１の炭化珪素領域との間に、第２のピークを有する請求項３記載の半導体装置。
  5. 前記第１の電極は、金属シリサイドを含む請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記炭化珪素層は、前記第２の炭化珪素領域を間に挟み、前記第１の電極に接する１対のｐ型の第３の炭化珪素領域を、を更に含む請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の炭化珪素領域の中に含まれる前記元素の中で、４個のシリコン原子と結合する前記元素の１個の第１の原子の割合が、４個の炭素原子と結合する前記元素の１個の第２の原子の割合よりも高い請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、
    ｎ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を含み、４個のシリコン原子と結合する前記元素の１個の第１の原子を含む第２の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の電極との間に位置するｐ型の第３の炭化珪素領域と、
    前記第３の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、前記第１の炭化珪素領域よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、
    を含む炭化珪素層と、
    前記炭化珪素層の前記第１の電極の側に位置するゲート電極と、
    前記ゲート電極と前記第３の炭化珪素領域との間に位置するゲート絶縁層と、
    を備える半導体装置。
  9. 前記第２の炭化珪素領域の前記元素の最大濃度は１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である請求項８記載の半導体装置。
  10. 前記第１の電極と前記第２の炭化珪素領域との中の前記元素の濃度分布が第１のピークを有し、前記第１の電極と前記第２の炭化珪素領域との間の界面と前記第１のピークとの間の距離が５０ｎｍ以下である請求項８又は請求項９記載の半導体装置。
  11. 前記第１の電極と前記第２の炭化珪素領域との中の前記元素の濃度分布が、前記第１のピークと前記第１の炭化珪素領域との間に、第２のピークを有する請求項１０記載の半導体装置。
  12. 前記第１の電極は、金属シリサイドを含む請求項８ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記第１の電極の前記第２の炭化珪素領域に接する第１の部分と、前記第１の電極の前記第４の炭化珪素領域に接する第２の部分は、同一の材料である請求項８ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記第２の炭化珪素領域の中に含まれる前記元素の中で、４個のシリコン原子と結合する前記元素の１個の第１の原子の割合が、４個の炭素原子と結合する前記元素の１個の第２の原子の割合よりも高い請求項８ないし請求項１３いずれか一項記載の半導体装置。
  15. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備えるインバータ回路。
  16. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える駆動装置。
  17. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える車両。
  18. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える昇降機。
  19. ｎ型の第１の炭化珪素領域を有する炭化珪素層に、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）から成る群から選ばれる元素を注入する第１のイオン注入を行い、
    前記炭化珪素層に、シリコン（Ｓｉ）を注入する第２のイオン注入を行い、
    前記炭化珪素層の上に導電膜を形成し、
    第１の熱処理を行う半導体装置の製造方法。
  20. 前記導電膜を形成する前に、前記炭化珪素層に、炭素（Ｃ）を注入する第３のイオン注入を行う請求項１９記載の半導体装置の製造方法。
  21. 前記第１のイオン注入、前記第２のイオン注入、及び前記第３のイオン注入の後、前記導電膜を形成する前に、前記第１の熱処理よりも温度の高い第２の熱処理を、更に行う請求項２０記載の半導体装置の製造方法。
  22. 前記第１のイオン注入、前記第２のイオン注入、及び前記第３のイオン注入の後、前記第２の熱処理の前に、前記炭化珪素層の上に炭素膜を形成する請求項２１記載の半導体装置の製造方法。
  23. 前記第１のイオン注入、前記第２のイオン注入、及び前記第３のイオン注入の前に、前記炭化珪素層の上に酸化膜を形成し、
    前記第１のイオン注入、前記第２のイオン注入、及び前記第３のイオン注入の後、前記導電膜を形成する前に、前記酸化膜を除去する請求項２０ないし請求項２２いずれか一項記載の半導体装置の製造方法。
  24. 前記第１の熱処理の温度は３００℃以上７００℃以下である請求項１９ないし請求項２３いずれか一項記載の半導体装置の製造方法。
JP2020155005A 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7271483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020155005A JP7271483B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US17/189,412 US11450746B2 (en) 2020-09-15 2021-03-02 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155005A JP7271483B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2022048926A JP2022048926A (ja) 2022-03-28
JP7271483B2 true JP7271483B2 (ja) 2023-05-11

Family

ID=80627100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155005A Active JP7271483B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11450746B2 (ja)
JP (1) JP7271483B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197420A (ja) * 2020-06-11 2021-12-27 富士電機株式会社 炭化珪素半導体装置
JP7273764B2 (ja) * 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186324A (ja) 2011-03-07 2012-09-27 Toshiba Corp 半導体装置
JP2017126604A (ja) 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP2018046246A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018049951A (ja) 2016-09-21 2018-03-29 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180978B2 (ja) 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
JP6728096B2 (ja) 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2020056861A1 (zh) 2018-09-18 2020-03-26 珠海飞龙电器有限公司 旋转烤炉
JP7362546B2 (ja) 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186324A (ja) 2011-03-07 2012-09-27 Toshiba Corp 半導体装置
JP2017126604A (ja) 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP2018046246A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018049951A (ja) 2016-09-21 2018-03-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US11450746B2 (en) 2022-09-20
JP2022048926A (ja) 2022-03-28
US20220085169A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US11901430B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6710589B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728096B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11411084B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP7458217B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7476130B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7273764B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20220310791A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230299152A1 (en) Method for manufacturing semiconductor device, semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11677009B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
CN116169173A (zh) 半导体装置、逆变器电路、驱动装置、车辆以及升降机
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2021141146A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R151 Written notification of patent or utility model registration

Ref document number: 7271483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151