CN108807499B - 半导体异质结构及其形成方法 - Google Patents

半导体异质结构及其形成方法 Download PDF

Info

Publication number
CN108807499B
CN108807499B CN201810392064.9A CN201810392064A CN108807499B CN 108807499 B CN108807499 B CN 108807499B CN 201810392064 A CN201810392064 A CN 201810392064A CN 108807499 B CN108807499 B CN 108807499B
Authority
CN
China
Prior art keywords
dopant concentration
layer
region
iii
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810392064.9A
Other languages
English (en)
Other versions
CN108807499A (zh
Inventor
刘嘉哲
黄彦纶
林嫚萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN108807499A publication Critical patent/CN108807499A/zh
Application granted granted Critical
Publication of CN108807499B publication Critical patent/CN108807499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种异质结构包括衬底；设置在所述衬底上的中间层；以及III‑V族层，所述III‑V族层具有设置在所述中间层上的第一主表面和掺杂剂浓度，其中在沿着从第一主表面贯穿整个所述层的厚度而终止于第二主表面之前的生长方向上，所述掺杂剂浓度以包括多个缓变的方式变化，所述多个缓变有掺杂剂浓度升高和掺杂剂浓度降低的至少一个。

Description

半导体异质结构及其形成方法
技术领域
本发明总体涉及一种半导体异质结构及其形成方法，特别涉及一种III-V族半导体异质结构及其形成方法。
背景技术
氮化物半导体被用于创造例如新的固态照明、用于无线通信的高效放大器、具有新型低损耗的先进电力电子设备、以及大量新型高性能器件。
诸如氮化镓(GaN)或其他III族氮化物材料(例如，包括氮和元素周期表第III族中的至少一种元素的半导体化合物)的III-V族半导体被用于许多需要高功率密度和高效率切换的微电子实施中。这种实施的示例包括场效应晶体管(FET)和高电子迁移率晶体管(HEMT)。
发明内容
本发明内容介绍了以下具体实施方式中进一步描述的概念的选择。本发明内容不旨在确定所要求保护的主题的关键或基本特征，也不旨在用来限制所要求保护的主题的范围。
在一个方面，本文公开的实施例涉及一种异质结构，其包括：衬底；设置在衬底上的中间层；以及III-V族层，所述III-V族层具有设置在所述中间层上的第一主表面和掺杂剂浓度，其中在沿着从第一主表面贯穿整个所述层的厚度而终止于第二主表面之前的生长方向上，所述掺杂剂浓度以包括多个缓变的方式变化，所述多个缓变有掺杂剂浓度升高和掺杂剂浓度降低中的至少一个。
在另一个方面，本文公开的实施例涉及一种异质结构，其包括：衬底；设置在衬底上的中间层；以及III-V族层，所述III-V族层具有设置在所述中间层上的第一主表面和掺杂剂浓度，所述掺杂剂浓度以周期方式变化，所述周期方式包括沿着从第一主表面贯穿所述层的厚度而终止于第二主表面之前的生长方向上的多个缓变。
在又一方面，本文公开的实施例涉及一种用于制造异质结构的方法，该方法包括：在衬底上沉积中间层；以及在所述中间层上沉积III-V族层，所述III-V族层具有掺杂剂浓度，在沿着从第一主表面贯穿所述层的厚度而终止于第二主表面之前的生长方向上，所述掺杂剂浓度以包括多个缓变的方式变化，所述多个缓变有掺杂剂浓度升高和掺杂剂浓度降低中的至少一个。
所要求保护的主题的其他方面和优点将从以下描述和所附权利要求中显而易见。
附图说明
图1示出了根据本公开的半导体异质结构的实施例。
图2示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图3示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图4示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图5示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图6示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图7示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图8示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图9示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图10示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图11示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图12示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。
图13示出了不根据本公开的III-V族层内的掺杂剂浓度变化的实施例。
图14示出了示例1的异质结构和比较例1的异质结构的垂直击穿电压的图。
图15示出了示例1的异质结构和比较例1的异质结构的横向击穿电压的图。
具体实施方式
本文公开的实施例一般涉及半导体异质结构组合物和制造所述异质结构组合物的方法。更具体地，本文公开的实施例一般涉及包括衬底、中间层和III-V族层的半导体异质结构，该III-V族层具有在整个层中变化的掺杂剂浓度。
III-V族半导体包括由诸如氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化铝铟镓(AlInGaN)等氮化镓(GaN)和/或其合金形成的III族氮化物材料。这些材料是具有相对宽的直接带隙的、和强压电极化的半导体化合物，并且能够实现高击穿电场和产生二维电子气(2DEG)。结果，诸如GaN的III族氮化物材料被用于需要高功率密度和高效率开关的许多微电子实施中。这种实施的示例包括场效应晶体管(FET)，高电子迁移率晶体管(HEMT)和二极管。
尽管III族氮化物半导体的固有材料性质理论上能够制造高性能器件，但实际上III族氮化物材料的常规生长环境通常包括会损害其性能的杂质源。例如，III族氮化物生长环境中杂质源的存在会导致关键器件层的无意掺杂。例如在HEMT中，以及在其他高速开关器件中，这种无意的杂质掺杂可能会不利地损害器件性能。然而，在本申请中，对用于生产III族氮化物或其他III-V族半导体材料的生长条件/环境的仔细操控，被用于选择性地和可控地调制某些关键器件区域内的杂质/掺杂剂分布，以增强或优化性能。例如，对III-V层内的掺杂剂浓度的选择性调制可以改善外延沉积层的结构完整性和质量，并且还可以减少对III-V层的动态电特性产生不利影响的电流崩塌。
通常，当外延生长氮化镓III-V层时，反应物是在气相中反应的氨(NH3)和三甲基镓(TMGa)或三乙基镓(TEGa)。在一个或多个实施例中，可以在氮化镓III-V层的生长期间调整反应物混合物中使用的氨和镓化合物的比率，以包括更高量的氨或更高量的镓化合物。如将在下面进一步讨论的，在氮化镓III-V层的生长期间，可以调节反应物混合物中的氨和镓化合物的比率，以便调制生长层中的掺杂剂浓度。以这种方式，可以产生具有受控掺杂剂浓度分布(即，随着该层生长的掺杂剂浓度相对变化)的氮化镓III-V层。
在一个或多个实施例中，不仅通过调节所使用氨和镓化合物的比例，而且还可调节在氮化镓III-V层制备期间的生长速率、压力和/或生长温度，可以选择性在III-V层的制备期间调制掺杂剂浓度。在一个或多个实施例中，可以仅操控这些因素中的一个以在III-V层生长期间调制/调节掺杂剂浓度，或者在其他实施例中，可以操控这些因素中的两个或更多个来调制/调节掺杂剂浓度。例如，反应物混合物中使用的氨浓度的增加，生长速率的降低，生长系统内压力的增加和/或生长温度的增加可能导致在本公开的III-V层中的掺杂剂浓度的降低。上述操控的反向可以用于增加本公开的III-V层中的掺杂剂浓度。因此，在III-V层的制造过程中，为了增加或减少掺杂剂浓度，可以仔细且选择性地调制氨和镓化合物的比例、生长速率、压力和/或生长温度。在一个或多个实施例中，III-V层中的掺杂剂浓度可以在整个层厚度上变化，其中一些区域具有小于约1×1018/cm3的掺杂剂浓度，而另一些区域具有大于约2×1019/cm3的掺杂剂浓度，掺杂剂浓度取决于用于生长III-V层的条件，如上所述。在其他实施例中，III-V层中的掺杂剂浓度在整个层的厚度上变化，其中一些区域具有小于约5×1018/cm3的掺杂剂浓度以及其他区域具有大于5×1018/cm3的掺杂剂浓度。
作为III-V族层外延生长策略的一个示例，根据本公开的一个或多个实施例，可以在小于约1000℃的稳定温度、大于约3微米/小时的稳定生长速率、以及小于约200Torr的稳定压力下生长特定厚度的III-V族层。这些条件可能导致具有大于约5×1018/cm3的稳定的掺杂剂浓度的III-V族层。在这些条件下生长特定厚度之后，温度可以连续缓变上升到大于约1000℃的温度，生长速率可以连续缓变下降到小于3μm/小时，压力可以连续地缓变上升达到大于约200Torr的压力。这些缓变条件可能导致III-V族层具有从上述大于约5×1018/cm3或大于约2×1019/cm3开始的掺杂剂浓度，而后连续缓变下降到小于上述约5×1018/cm3或小于约1×1018/cm3的掺杂剂浓度。生长条件可以再一次被稳定，使得具有如上所述的小于约5×1018/cm3或小于约1×1018/cm3的稳定掺杂剂浓度的III-V族层可以被制造为特定厚度。在这些条件下生长特定厚度之后，温度可以连续缓变下降到低于约1000℃的温度，生长速率可以连续缓变上升到大于3μm/小时，并且压力可以连续缓变下降至低于约200Torr。这些缓变条件可以导致III-V族层从如上所述的小于约5×1018/cm3或小于约1×1018/cm3开始的掺杂剂浓度，而后连续缓变上升到如上所述大于约5×1018/cm3或大于约2×1019/cm3的掺杂剂浓度。生长条件可以再一次被稳定，使得具有如上所述的大于约5×1018/cm3或大于约2×1019/cm3的稳定掺杂剂浓度的III-V族层可以被制造为特定厚度。所述生长条件修改的特定顺序可以根据需要被重复以调制III-V族层的整个厚度上的掺杂剂浓度。
在一个或多个实施例中，可被选择性调制的掺杂剂可包括碳(C)、氧(O)、氢(H)、硅(Si)、锗(Ge)、镁(Mg)、铍(Be)、锌(Zn)、铁(Fe)、铬(Cr)和镉(Cd)中的至少一种。这些掺杂剂可能无意地存在或选择性地被引入根据本公开的III-氮化物或其他III-V族半导体结构中的特定层或结构。此外，尽管描述了这些具体的掺杂剂，但应该理解，在不脱离本发明构思的范围的情况下，可以在半导体结构中包括额外的掺杂剂。
在一个或多个实施例中，掺杂剂浓度可以在整个掺杂层的厚度上以周期性或非周期性方式变化。具体而言，在本公开中，以周期性方式变化的掺杂剂浓度是在整个层厚度上以重复的方式变化的浓度，非周期性的掺杂剂浓度则不重复。例如，如果掺杂剂浓度从浓度A开始变为浓度B随后再变回浓度A，在掺杂剂浓度的周期性变化中，将重复这个通用方式。此外，为了被认为是周期性的，每个特定浓度水平(例如，A和B)的厚度也和任何过渡厚度(例如，当掺杂剂浓度从浓度A变化到浓度B时的厚度)也一起重复。在本申请中提出并在下面讨论的图2-12将有助于进一步解释掺杂剂浓度的周期性和非周期性变化的含义。
图1呈现根据本公开的半导体异质结构的实施例的横截面图。半导体异质结构100包括衬底102，设置在衬底102的上表面上的中间层104以及设置在中间层104的上表面上的III-V族层106。如图1所示，III-V族层106具有下表面108和上表面110，上表面110也可以被称为主表面，并且这些表面之间的距离被认为是III-V族层的厚度。应该理解的是，本申请中的“设置在...上”可以表示直接设置在表面上或间接设置在表面上。例如，直接设置在表面上的层意味着该层与该表面之间存在物理接触，而间接设置在表面上的层意味着可以存在设置在该主题层与该表面之间的独立层。
在一个或多个实施例中，异质结构的衬底可以由硅(Si)、碳化硅(SiC)、氮化镓(GaN)或蓝宝石(Al2O3)之一形成。在一个或多个实施例中，本公开的半导体异质结构，如在附图1中所示，还可以包括设置在衬底和中间层之间的成核层。在这些实施例中，成核层可以设置在衬底的整个上表面上，中间层可以设置在成核层的整个上表面上。成核层可以包含氮化铝。
在一个或多个实施例中，中间层可以由氮化铝，氮化镓的合金(例如如上所述的那些)或铝和镓的合金(例如AlxGa1-xN，其中0≤X≤1)形成。在一个或多个实施例中，中间层可以具有渐变结构(graded structure)和/或超晶格结构(superlattice structure)。更具体地，渐变结构是指在整个结构中具有浓度变化的层(例如，AlxGa1-xN中的X的值在整个层中变化)，而超晶格结构是包括重复了很多次的至少两个不同层的迭层结构(laminatedstructure)。在一个或多个实施例中，迭层结构可以是AlN和AlGaN层的重复层。
在一个或多个实施例中，III-V族层具有在其整个厚度或至少一部分厚度上以周期性或非周期性方式变化的掺杂剂浓度。如下面更详细地描述的，III-V族层的掺杂剂浓度或掺杂剂浓度分布(即，当层厚度增加时，掺杂剂浓度的相对变化)可以以多种方式变化。
在一个或多个实施例中，III-V族层可以具有变化的掺杂剂浓度，所述掺杂剂浓度包括沿着生长方向的至少一个连续缓变，连续缓变意味着掺杂剂浓度以一致的速率增加或减少的厚度区域。连续缓变区域的厚度可以从大约0.001μm到20μm或从大约0.01μm到0.5μm。在一个或多个实施例中，在III-V族层中可以存在多个连续缓变区域，并且所述多个厚度区域(其中掺杂剂浓度连续缓变变化到较高或较低的掺杂剂浓度)可以都为基本相同的厚度，可以在III-V族层的生长方向上前进时可以变得更薄，可以在III-V族层的生长方向上前进时变得更厚，或者上述的任意组合(当考虑包括从高到低的掺杂剂浓度区的连续缓变和从低到高的掺杂剂浓度区域的连续缓变的实施例情形)。
由于不存在可能使层的生长复杂化的掺杂剂浓度的突变，连续缓变的使用可以提高在其整个厚度上具有碳浓度变化的III-V族层的外延质量。此外，使用连续缓变来连接高掺杂剂浓度和低掺杂剂浓度的区域可能需要比掺杂剂浓度的突变需要更少的时间，因为突变可能需要中断层生长以改变温度、压力或其他环境条件生长来调制掺杂剂浓度，以发生掺杂剂浓度的突变。
在一个或多个实施例中，变化的掺杂剂浓度可以包括至少一个突变浓度变化，突变浓度变化意味着掺杂剂浓度的快速增加或减少。
在一个或多个实施例中，III-V族层可以具有至少一个厚度区域，其中无论是相对高的浓度还是相对低的浓度，掺杂剂浓度保持基本恒定。掺杂剂浓度保持基本恒定的区域的厚度可以在大约0.001μm到20μm范围。在一个或多个实施例中，可能有多个厚度区域，其中无论相对高的浓度和/或相对低的浓度，掺杂剂浓度基本上保持相同，这些区域通过浓度突变(例如从低到高或高到低)或连续缓变分离。在一个或多个实施例中，掺杂剂浓度保持基本相同的多个厚度区域可以都是基本上相同的厚度，可以在III-V族层的生长方向上前进时可以变得更薄，可以在生长方向上前进时变得更厚，或上述的任意组合(当考虑包括基本上保持相同的多个高和低掺杂剂浓度区域的实施例的情况时)。作为后者条件的示例，保持基本上相同浓度的高掺杂浓度区域可以在III-V族层生长方向上减小厚度，而保持基本上相同浓度的低掺杂浓度区域可以在III-V族层生长方向上增加厚度。
图2-12示出在整个III-V族层厚度的掺杂剂浓度变化的一些特定实施例。在每个所示实施例中，X轴的最左侧部分对应于图1所示的III-V族层的下表面(或第一主表面)108，而X轴的最右部分对应于III-V族主体的上表面(或第二主表面)110。Y轴反映了相对的掺杂剂浓度，因此可以从左到右描绘整个III-V族层厚度上的掺杂剂浓度的变化。
图2示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后以连续速率增加至相同的高浓度水平，再重复上述顺序。图2示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图3示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后快速增加至相同的高浓度水平，再重复上述顺序。图3示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图4示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，快速降低至较低浓度水平，而后以连续速率增加至相同的高浓度水平，再重复上述顺序。图4示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图5示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于低浓度水平，以连续速率升高至较高浓度水平，随后快速降低至相同的低浓度水平，再重复上述顺序。图5示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图6示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于低浓度水平，快速升高至较高浓度水平，随后以连续速率降低至相同的低浓度水平，再重复上述顺序。图6示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图7示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后立刻以连续速率增加至相同的高浓度水平，再通过立刻降低至相同的较低浓度水平以重复上述顺序。图7示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图8示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后以连续速率增加至相同的高浓度水平，再重复上述顺序。图8示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图9示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后立刻以连续速率增加至相同的高浓度水平，再重复上述顺序。图9示出了掺杂剂浓度的周期性变化，由于其示出了重复序列。
图10示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至较低浓度水平，而后立刻以连续速率增加至较高浓度水平，其低于先前的高浓度水平，再立刻降低至相同的较低浓度水平。图10示出了掺杂剂浓度的非周期性变化，因为其显示非重复序列(即，每个相继的“高”浓度水平低于先前的“高”浓度水平)。
图11示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至低浓度水平，而后随即以连续速率增加至相同的高浓度水平，再随即降低至较低浓度水平，其中所述较低浓度水平低于先前的低浓度水平。图11示出了掺杂剂浓度的非周期性变化，因为其显示非重复序列(即，每个相继的“低”浓度水平低于先前的“低”浓度水平)。
图12示出了本公开的III-V族层内的掺杂剂浓度变化的实施例。可以看出，掺杂剂浓度开始于高浓度水平，以连续速率降低至低浓度水平，随即以连续速率增加至高浓度水平(尽管没有达到先前的高浓度水平)，再随即降低至较低浓度水平，其中所述较低浓度水平低于先前的低浓度水平。图12示出了掺杂剂浓度的非周期性变化，因为其显示非重复序列(即，每个相继的“高”浓度水平低于先前的“高”浓度水平，并且每个相继的“低”浓度水平低于先前的“低”浓度水平)。
示例
制备了两个异质结构，其中一个(示例1)具有III-V层，III-V层包括连接具有基本上相同的掺杂剂浓度(高和低掺杂剂浓度区域)的多个掺杂剂浓度区域的连续缓变层。因此，示例1在III-V层中具有类似于图2所示的掺杂剂浓度分布。
另一个异质结构(比较例1)具有III-V层，其不包括连接具有基本上相同的掺杂剂浓度(高和低掺杂剂浓度区域)的多个掺杂剂浓度区域的连续缓变层，而是通过突变掺杂剂浓度对它们进行连接。因此，比较例1在III-V层中具有类似于图13所示的掺杂剂浓度分布。示例1和比较例1的异质结构具有相同的基本结构，包括硅衬底，设置在硅衬底上的AlN层，设置在AlN层上的AlGaN层，AlGaN层Al浓度从与AlN层的接触点到上表面之间降低，并且碳掺杂GaN层(c-GaN)设置在AlGaN层的上表面上。如上所述的示例1和比较例1的唯一的区别是c-GaN层的掺杂剂浓度分布。
在合成之后将异质结构冷却至室温后，观察到示例1的异质结构中的裂纹长度约为1.1mm，低于比较例1的异质结构观察到的约1.9mm的裂纹长度。
图14示出了示例1的异质结构和比较例1的异质结构的垂直击穿电压的图。示例1在600V下的电流为1.3×10-7安培，而比较例1在600V下的电流为2.3×10-7安培，表明示例1中漏电流较低。
图15示出了示例1的异质结构和比较例1的异质结构的横向击穿电压的图。示例1在600V下的电流为5×10-8安培，而比较例1在600V下的电流为2×10-7安培，表明示例1中漏电流较低。
总之，本文所述的半导体质量比本领域技术人员已知的半导体更好。具体而言，本文公开的半导体的III-V层的具有一个或多个连续缓变的掺杂剂浓度分布可以使III-V层更加抗裂，并且与不具有本公开教导的掺杂剂浓度分布的III-V层相比，展现出减少的电流崩塌。此外，如本文所述的形成具有一个或多个连续缓变的掺杂剂浓度分布的III-V族层的方法可能比具有变化的掺杂剂浓度的III-V层的现有方法更有效，这是因为使用了掺杂剂浓度的逐渐变化，这将不会为了调制掺杂剂浓度而中断层生长，并且允许III-V层的更快生产和更高质量沉积，特别是与使用掺杂剂浓度的突然增加/减少的方法相比时。
虽然本公开使用特定框图、流程图和示例阐述了各种实施例，但是本文中描述和/或示出的每个框图组件、流程图步骤、操作和/或组件可以单独和/或共同地使用宽配置范围进行实施。这里描述和/或示出的过程参数和步骤顺序仅作为示例给出。例如，虽然本文中所示出和/或描述的步骤可以以特定顺序示出或讨论，但是这些步骤不一定需要按照所示出或讨论的顺序来执行。本文描述和/或示出的各种示例方法也可以省略本文描述或示出的一个或多个步骤，或者包括除了所公开的步骤之外的附加步骤。
虽然已经关于有限数量的实施例描述了本公开，但是受益于本公开的本领域技术人员将会理解，可以设计出不脱离本文公开范围的其他实施例。此外，本领域的普通技术人员将会理解，某些“元件”、“组件”、“部件”、“单元”或任何临时术语，如果用于描述本发明，可以使用任何已知的方法来实现。因此，本公开的范围应该仅由所附权利要求来限定。
尽管上面仅详细描述了一些示例性实施例，但是本领域技术人员将容易地认识到，在实质上不脱离本发明的情况下，在示例性实施例中可以进行许多修改。因此，所有这样的修改意图被包括在如以下权利要求所限定的本公开的范围内。

Claims (19)

1.一种异质结构，包括：
衬底；
设置在所述衬底上的中间层；和
III-V族层，所述III-V族层具有设置在所述中间层上的第一主表面和掺杂剂浓度，其中在沿着从第一主表面贯穿整个所述III-V族层的厚度而终止于第二主表面之前的生长方向上，所述掺杂剂浓度以包括多个缓变的方式变化，所述多个缓变包括至少一个掺杂剂浓度升高的缓变和至少一个掺杂剂浓度降低的缓变，
其中，所述多个缓变包括沿着所述生长方向的至少一个连续缓变，该连续缓变的区域的厚度在0.001μm到20μm之间，
其中，相邻的掺杂剂浓度升高的缓变和掺杂剂浓度降低的缓变由掺杂剂浓度不变的区域分离，
其中，所述III-V族层不包含掺杂剂浓度的突变。
2.根据权利要求1所述的异质结构，其中通过重复从较高掺杂剂浓度的区域到较低掺杂剂浓度的区域的缓变和从较低掺杂剂浓度的区域到较高掺杂剂浓度的区域的缓变，使掺杂剂浓度沿着所述III-V族层的生长方向变化。
3.根据权利要求2所述的异质结构，其中相对于先前的较高掺杂剂浓度的区域，每个相继的较高掺杂剂浓度的区域具有更低或相同的掺杂剂浓度。
4.根据权利要求2所述的异质结构，其中相对于先前的较低掺杂剂浓度的区域，每个相继的较低掺杂剂浓度的区域具有更低或相同的掺杂剂浓度。
5.根据权利要求2所述的异质结构，其中相对于先前的较高掺杂剂浓度的区域，每个相继的较高掺杂剂浓度的区域更薄。
6.根据权利要求2所述的异质结构，其中相对于先前的较低掺杂剂浓度的区域，每个相继的较低掺杂剂浓度的区域更厚。
7.根据权利要求2所述的异质结构，其中相对于先前从较高掺杂剂浓度的区域到较低掺杂剂浓度的区域的缓变，从较高掺杂剂浓度的区域到较低掺杂剂浓度的区域的每个相继的缓变更薄。
8.根据权利要求2所述的异质结构，其中相对于先前从较低掺杂剂浓度的区域到较高掺杂剂浓度的区域的缓变，从较低掺杂剂浓度的区域到较高掺杂剂浓度的区域的每个相继的缓变更厚。
9.根据权利要求1所述的异质结构，其中所述掺杂剂是碳、氧、氢、硅、锗、镁、铍、锌、铁、铬和镉中的至少一种。
10.根据权利要求1所述的异质结构，其中所述III-V族层包括至少一个不具有掺杂剂的区域。
11.一种异质结构，包括：
衬底；
设置在所述衬底上的中间层；和
III-V族层，所述III-V族层具有设置在所述中间层上的第一主表面和掺杂剂浓度，所述掺杂剂浓度以周期方式变化，所述周期方式包括沿着从所述第一主表面贯穿所述III-V族层的厚度而终止于第二主表面之前的生长方向上的多个缓变和多个掺杂剂浓度不变的区域，
其中，所述多个缓变包括至少一个掺杂剂浓度升高的缓变和至少一个掺杂剂浓度降低的缓变，
其中，所述多个缓变包括沿着所述生长方向的至少一个连续缓变，该连续缓变的区域的厚度在0.001μm到20μm之间，
其中，相邻的掺杂剂浓度升高的缓变和掺杂剂浓度降低的缓变由掺杂剂浓度不变的区域分离，
其中，所述III-V族层不包含掺杂剂浓度的突变。
12.根据权利要求11所述的异质结构，其中相对于先前缓变的最高掺杂剂浓度，每个相继的缓变的最高掺杂剂浓度相同。
13.根据权利要求11所述的异质结构，其中相对于先前缓变的最低掺杂剂浓度，每个相继的缓变的最低掺杂剂浓度相同。
14.根据权利要求11所述的异质结构，其中所述掺杂剂是碳、氧、氢、硅、锗、镁、铍、锌、铁、铬和镉中的至少一种。
15.一种用于制造异质结构的方法，包括：
在衬底上沉积中间层；且
在所述中间层沉积III-V族层，所述III-V族层具有以一方式变化的掺杂剂浓度分布，在沿着从第一主表面贯穿所述III-V族层的厚度而终止于第二主表面之前的生长方向上，所述方式包括多个缓变，所述多个缓变包括至少一个掺杂剂浓度升高的缓变和至少一个掺杂剂浓度降低的缓变，
其中，所述多个缓变包括沿着所述生长方向的至少一个连续缓变，该连续缓变的区域的厚度在0.001μm到20μm之间，
其中，相邻的掺杂剂浓度升高的缓变和掺杂剂浓度降低的缓变由掺杂剂浓度不变的区域分离，
其中，所述III-V族层不包含掺杂剂浓度的突变。
16.根据权利要求15所述的方法，其中所述III-V族层具有以周期方式变化的掺杂剂浓度。
17.根据权利要求15所述的方法，其中通过控制<1000℃的温度缓变上升到>1000℃的温度，通过控制>3微米/每小时的生长速率缓变下降至<3微米/每小时的生长速率，或通过控制<200Torr的压力缓变上升到>200Torr的压力，来产生掺杂剂浓度降低的一个或多个缓变。
18.根据权利要求15所述的方法，其中通过控制>1000℃的温度缓变下降到<1000℃的温度，通过控制<3微米/每小时的生长速率缓变上升至>3微米/每小时的生长速率，或通过控制>200Torr的压力缓变下降到<200Torr的压力，来产生掺杂剂浓度升高的一个或多个缓变。
19.根据权利要求15所述的方法，其中一个或多个缓变具有从>5E18/cm3缓变下降到<5E18/cm3的掺杂剂浓度降低或者具有从<5E18/cm3缓变上升到>5E18/cm3的掺杂剂浓度升高。
CN201810392064.9A 2017-05-03 2018-04-27 半导体异质结构及其形成方法 Active CN108807499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/586,075 US10211297B2 (en) 2017-05-03 2017-05-03 Semiconductor heterostructures and methods for forming same
US15/586,075 2017-05-03

Publications (2)

Publication Number Publication Date
CN108807499A CN108807499A (zh) 2018-11-13
CN108807499B true CN108807499B (zh) 2022-02-11

Family

ID=64014228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810392064.9A Active CN108807499B (zh) 2017-05-03 2018-04-27 半导体异质结构及其形成方法

Country Status (4)

Country Link
US (1) US10211297B2 (zh)
JP (1) JP6757357B2 (zh)
CN (1) CN108807499B (zh)
TW (1) TWI685884B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
WO2020155096A1 (zh) 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
TWI772715B (zh) * 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779329A (zh) * 2014-01-15 2015-07-15 株式会社东芝 氮化物半导体元件和氮化物半导体晶片
CN105051920A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体发光结构体及其制造方法
WO2016020348A1 (de) * 2014-08-04 2016-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051920A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体发光结构体及其制造方法
CN104779329A (zh) * 2014-01-15 2015-07-15 株式会社东芝 氮化物半导体元件和氮化物半导体晶片
WO2016020348A1 (de) * 2014-08-04 2016-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
US20180323265A1 (en) 2018-11-08
TW201911383A (zh) 2019-03-16
TWI685884B (zh) 2020-02-21
CN108807499A (zh) 2018-11-13
US10211297B2 (en) 2019-02-19
JP2018190959A (ja) 2018-11-29
JP6757357B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
CN108807499B (zh) 半导体异质结构及其形成方法
CN105229207B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
EP1900036B1 (en) Group iii nitride layers on silicon carbide substrates
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
WO2006057686A2 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
CN111406306A (zh) 半导体装置的制造方法、半导体装置
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
WO2018092689A1 (ja) 化合物半導体基板の製造方法および化合物半導体基板
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP7388422B2 (ja) 窒化物半導体基板の製造方法
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN115020481A (zh) 一种氮化物外延层及其制备方法与功率射频器件
CN114530364A (zh) 半导体外延结构及其制备方法、半导体器件
CN113348537A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant