JP7053502B2 - 無線周波数用途のための構造 - Google Patents

無線周波数用途のための構造 Download PDF

Info

Publication number
JP7053502B2
JP7053502B2 JP2018564318A JP2018564318A JP7053502B2 JP 7053502 B2 JP7053502 B2 JP 7053502B2 JP 2018564318 A JP2018564318 A JP 2018564318A JP 2018564318 A JP2018564318 A JP 2018564318A JP 7053502 B2 JP7053502 B2 JP 7053502B2
Authority
JP
Japan
Prior art keywords
substrate
radio frequency
ultra
zone
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018564318A
Other languages
English (en)
Other versions
JP2019527925A5 (ja
JP2019527925A (ja
Inventor
デボネ エリック
ラドゥ イオヌット
コノンチュク オレグ
ラスキン ジャン－ピエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2019527925A publication Critical patent/JP2019527925A/ja
Publication of JP2019527925A5 publication Critical patent/JP2019527925A5/ja
Application granted granted Critical
Publication of JP7053502B2 publication Critical patent/JP7053502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、一体型無線周波数デバイスの分野に関する。
無線周波数信号（１０ＭＨｚから１００ＧＨｚ）の送信または受信に関係するほとんどの用途では、デバイスは、具体的には変化するモバイルテレフォニーの規格によって（２Ｇ、３Ｇ、ＬＴＥ、ＬＴＥ Ａｄｖａｎｃｅｄ、ＬＴＥ Ａｄｖａｎｃｅｄ ＰＲＯ、５Ｇ．．．）推進される、ますます厳しくなる仕様を満たす基板を必要とする。基板材料の特定は、具体的には以下を保証しなければならない。
－ 通常は広い周波数範囲にわたって１０００Ω／ｃｍよりも大きい実効抵抗率を呈することによる、低い挿入損失（低い信号減衰）および良好な線型性（高調波を引き起こす、低い信号ひずみ）
－ 特にデバイスの使用範囲内［－４０℃；１５０℃］での温度性能の安定性
－ 通常は２０Ｗ／ｍＫより大きい熱伝導率による、十分な熱放散能力
－ 通常はシリコンの誘電体誘電率（εsilicon＝１１）以下の誘電体誘電率による、活性層と支持基板との間の弱い容量結合 さらに、大容量要件を満たすために、基板は、半導体業界、特にＣＭＯＳシリコン製造ラインと互換性がなければならない。もちろん、それはまた、特に電気通信の分野の消費者用途（テレフォニーおよびセルラネットワーク、ＷｉＦｉ接続性、Ｂｌｕｅｔｏｏｔｈ）によって採用されるように、競争力のあるコストを有さなければならない。宇宙および軍事用途は特に性能および耐熱性に敏感である。
アンテナスイッチおよびアダプタ、電力増幅器、低雑音増幅器、さらには受動構成要素（Ｒ、Ｌ、Ｃ）などの無線周波数（ＲＦ）デバイスは、様々なタイプの基板上で開発され得る。
例えば、シリコンの表面層内に超小型電子技術を使用して生成された構成要素が、温度に無関係のサファイア基板材料の絶縁特性、２０Ｗ／ｍ．Ｋより大きいその伝導率、および１１未満のその誘電率から恩恵を受けることを可能にする、ＳＯＳ（シリコンオンサファイア）として知られているシリコンオンサファイア基板が知られている。例えば、このタイプの基板上に製造されたアンテナスイッチおよび電力増幅器は、非常に良好な性能指数を示すが、解決策の全コストが高過ぎるために、ニッチ用途向けに主に使用されている。
支持基板と、支持基板上に配置されたトラッピング層（数百ナノメートルから数ミクロンの厚さ）と、トラッピング層上に配置された誘電体層と、誘電体層上に配置された半導体層とを備える高抵抗率シリコン基板も知られている。支持基板は通常、１ｋΩ・ｃｍより大きい抵抗率を有する。トラッピング層は、非ドープの多結晶シリコンを含み得る。現況技術に基づく、高抵抗率シリコン支持基板とトラッピング層との組合せは、ＳＯＩ ＨＲ（高抵抗率シリコン支持基板を備えるシリコンオンインシュレータ）内に埋め込まれた、通常は酸化物層の下に存在する寄生伝導層をなくすことを可能にする。背景技術で知られる高抵抗率半導体基板上に製造されたＲＦデバイスの性能の評価を当業者は見い出すであろう（例えば、非特許文献１参照。）。
それでも、ポリシリコントラッピング層は、層内のトラップの密度を低下させることに寄与する部分再結晶作用を高温熱処理ステップ中に受けるという欠点を有する。このトラップの密度の低下に関するＲＦデバイス性能の劣化は、いくつかの用途については禁止的であり得る。さらに、これらの基板は、動作温度の全範囲にわたって、特に１００℃より上でＲＦ性能の安定性を保証することに苦闘している。その抵抗率は、支持基板内の熱キャリアの生成を考慮すると低下し、結合デバイス／基板が信号減衰およびひずみの主な寄与因子となる。温度が０℃未満に低下するとき、性能劣化も観察された。最後に、誘電率がシリコンの誘電率（約１１）に非常に近いままとなる。
窒化アルミニウムや炭化ケイ素などの他の支持基板は、ＲＦ特性仕様を満たすが、標準の半導体業界と互換性がない。デバイスの最終層を移送するための支持基板としてのその使用が考えられる。それでも、これらの特定の材料のコストは、回路移送技術のコストとあいまって、これらの解決策の大量採用のためには依然として高過ぎる。
"Ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ（ＳＯＩ） Ｔｅｃｈｎｏｌｏｇｙ， Ｍａｎｕｆａｃｔｕｒｅ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ"， ｐｏｉｎｔｓ １０．７ ａｎｄ １０．８， Ｏｌｅｇ Ｋｏｎｏｎｃｈｕｋ ａｎｄ Ｂｉｃｈ－Ｙｅｎ Ｎｇｕｙｅｎ， Ｗｏｏｄｈｅａｄ Ｐｕｂｌｉｓｈｉｎｇ
したがって、本発明の目的は、従来技術の欠点のすべてまたは一部を改善する、無線周波数用途に適した基板を提案することである。
本発明はまず、
・５００Ω・ｃｍより大きい抵抗率を有する第１の半導体材料から作製された支持基板と、
・第２の材料で充填され、支持基板の第１の面上の第１の材料の複数の第１のゾーンと第２の材料の少なくとも１つの第２のゾーンとを画定する、支持基板内の複数のトレンチと
を備える超小型電子無線周波数デバイス用の基板に関する。
基板は、
・第２の材料が１０ｋΩ・ｃｍより大きい抵抗率を有し、
・第１のゾーンが１０μｍ未満の最大寸法を有し、第２のゾーンによって互いに分離される
という点で注目に値する。
第２の材料で充填されたトレンチを備える、本発明による基板の上側部分の役割は、高く安定した抵抗率レベルを支持基板が維持するように、支持基板の第１の面の近傍で生成され得る移動可能な電荷の移動をブロックすることである。
第１のゾーンの最大寸法に関する制限と、高抵抗性材料から作製された少なくとも１つの第２のゾーンによる、これらの第１のゾーンの互いからの絶縁とは、上側部分で、支持基板を構成する第１のゾーンの半導体材料内の潜在的な移動電荷の移動をブロックすることを可能にする。この上側部分では、電荷は、ある第１のゾーンから別の第１の隣接するゾーンに通過するために、第２の材料で充填されたトレンチを迂回することによって、より長い距離を移動しなければならない。したがって基板の実効抵抗率が増加する。
これは、具体的には、ＲＦデバイスがその上に作製される基板内の寄生伝導の有害な効果をなくすことを可能にする。
本発明の有利な特徴によれば、以下が単独で、または組み合わせて取られる。
・第１のゾーンおよび第２のゾーンの表面密度が、支持基板の第１の面からトレンチの深さまで延びる基板の上側部分上で、２０Ｗ／ｍ・Ｋより大きい平均熱伝導率、第１の材料の誘電率未満の平均誘電体誘電率、および第１の材料の抵抗率より高い抵抗率を与える。
・第２のゾーンが、支持基板の第１の面上にメッシュを形成する。
・トレンチ深さが１μｍから１００μｍの間である。
・支持基板を構成する第１の材料がシリコンである。
・トレンチを充填する第２の材料が、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウム、アモルファスもしくは多結晶シリコン、カーボンリッチシリコン、ポリマー、さらにはガスの中から選ばれる。
・複数のトレンチが、第２の材料で部分的に充填され、第２の材料とは異なる性質または組成の第３の材料で部分的に充填される。
・第３の材料が、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウム、アモルファスもしくは多結晶シリコン、カーボンリッチシリコン、カーボンリッチシリコン、ポリマー、さらにはガスの中から選ばれる。
・第２または第３の材料が、第１の材料で生成され得る移動可能な電荷をトラップする特性を有する。
・基板が、支持基板の第１の面上に配置された誘電体層を備える。
・基板が、誘電体層と支持基板の第１の面との間に、第３の材料から構成された追加の層を備える。
・誘電体層が、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウムから選ばれた材料から構成される。
・誘電体層が第２の材料から構成される。
・基板が、支持基板の第１の面上に配置された有用な層を備える。
・誘電体層が、有用な層と支持基板の第１の面との間に挟まれる。
・有用な層が、半導体材料、絶縁材料、または導電性材料、あるいは圧電材料から選ばれた材料から構成される。
本発明はまた、
・上記などの基板
・基板上に配置された超小型電子デバイスの層
を備える無線周波数超小型電子デバイスの構造に関する。
本発明の有益な特徴によれば、単独で、または組み合わせて取られて、超小型電子デバイスは、アンテナスイッチ、アダプタ、電力増幅器、低雑音増幅器、受動構成要素、無線周波数ＭＥＭＳ構成要素、無線周波数フィルタ、または高周波数で動作する別の回路である。
本発明はさらに、
・５００Ω・ｃｍより大きい抵抗率を有する第１の半導体材料から作製された支持基板を設けること、
・支持基板の第１の面から決定された深さまで延びる複数のトレンチをマスクに従ってエッチングすること、
・第２の材料で複数のトレンチを充填し、第１の材料の第１のエリアおよび第２の材料の少なくとも１つの第２のゾーンを第１の面上に形成すること
を含む、超小型電子無線周波数デバイス用の基板に関する。
方法は、その最大寸法が１０μｍ未満である第１のゾーンが、その第２の材料が１０ｋΩ・ｃｍよりも大きい抵抗率を有する第２のゾーンによって互いに絶縁される点で注目に値する。
最後に、本発明は、
・５００Ω・ｃｍより大きい抵抗率を有する第１の半導体材料から作製された支持基板を設けること、
・支持基板上の、第１の材料から形成され、所与の高さの複数のピラーの、マスクによる局所的被覆であって、ピラーの上面が基板の第１の面を画定し、ピラーが、基板の第１の面から、ピラーの決定された高さによって画定される深さまで延びる複数のトレンチによって互いに絶縁される局所的被覆、
・複数のトレンチを第２の材料で充填して、第１の面上の第１の材料の第１のエリアと、第２の材料の少なくとも１つの第２のゾーンとを形成すること
を含む、超小型電子無線周波数デバイス用の基板に関する。
方法は、その最大寸法が１０μｍ未満である第１のゾーンが、その第２の材料が１０ｋΩ・ｃｍよりも大きい抵抗率を有する第２のゾーンによって互いに絶縁される点で注目に値する。
本発明の他の特徴および利点は、添付の図面への参照に続く発明の詳細な説明から明らかとなるであろう。
（ａ）～（ｄ）は、本発明による基板を製造する方法のステップを示す図である。 本発明による基板の２つの変形形態を平面図および断面図で示す図である。 本発明による基板の２つの変形形態を平面図および断面図で示す図である。 （ａ）～（ｂ）は、本発明による基板の他の変形形態を断面図で示す図である。 （ａ）～（ｂ）は、本発明による基板を示す図である。 （ａ）～（ｄ）は、本発明による基板を示す図である。 本発明による無線周波数超小型電子デバイスの構造を示す図である。 本発明による無線周波数超小型電子デバイスの構造を示す図である。 本発明による基板を示す図である。 本発明による構造内の、無線周波数超小型電子デバイスの動作周波数に応じた基板の実効抵抗率を表すグラフである。
説明部分では、図中の同一の参照が、同一のタイプの要素について使用され得る。図は、明快のために原寸に比例しない概略表現である。具体的には、ｚ軸に沿った層の厚さは、ｘ軸およびｙ軸に沿った横方向の寸法に対して原寸に比例せず、それらの間の層の相対的厚さは、必ずしも図では尊重されているわけではない。
本発明は、図１（ａ）から１（ｃ）に示される、超小型電子無線周波数デバイスに適した基板を生成するための方法に関する。方法は、その抵抗率が５００Ω・ｃｍより大きい第１の半導体材料１０’で支持基板１０に設けることを含む（図１（ａ））。有利には、第１の材料の抵抗率は、１０００オーム、さらには３０００Ωより大きくなるようにさらに選ばれる。例示として、第１の材料１０’は単結晶シリコンでよい。
本発明によれば、方法はまた、マスクに従って基板１０の第１の面１をエッチングする段階をも含み、複数のトレンチ２が、支持基板１０の第１の面１から、決定された深さまで延びる。このエッチング段階の前に、マスクに従ってエッチングすべきパターンを画定し、マスキング層によってエッチングすべきではないパターンを保護するために通常通り実施されるフォトリソグラフィ段階が先行し得る。エッチングは、ウェットまたはドライの化学エッチングの周知の技法によって実施され得る。次いで、支持基板１０の第１の面１上に堆積したマスキング層を除去することができ、したがって図１（ｂ）に示される、トレンチ２を備える基板１０が得られる。
変形形態によれば、トレンチ２は、第１の材料から作製され、支持基板１０上の所与の高さの、複数のピラーの局所的被覆によって、マスクに従って生成され得る。被覆の後、ピラーの上面が基板１０の第１の面を画定し、ピラーは、第１の面からピラーの高さによって画定される深さまで延びる複数のトレンチによって互いに絶縁される。そのような局所的被覆は、例えば選択的エピタキシによって実施され得、このケースでは、被覆を免除すべきエリアが、マスキング層（具体的には酸化シリコンまたは窒化シリコン）によって覆われる。次いで、エピタキシが、マスクされていないエリア上で局所的に行われる。エピタキシの後、トレンチの底部に存在するマスキング層が保持され、またはウェットエッチングもしくはドライエッチングによって除去され得る。
製造工程は、複数のトレンチ２を第２の材料２０で充填する段階をさらに含む。第２の材料２０は、その電気的特性に関して選ばれ、具体的には、それは１０ｋΩ・ｃｍより大きい抵抗率を有する。第２の材料２０は、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウムなどの電気絶縁体から選ばれ得る。あるいは、それは、アモルファス、多結晶、真性シリコンなどの高抵抗性半導体、または例えば耐熱性率を安定化するように選ばれた組成を有する高抵抗性半導体（具体的には、それがカーボンドープトシリコンまたはカーボンリッチシリコンである場合）から選ばれ得る。最後に、第２の材料２０はまた、絶縁ポリマーから選ばれ得る。
例示として、トレンチ２を充填する段階は、化学、蒸気、または液体被覆によって実施され得、または熱処理によって（例えば、酸化シリコンで充填するケースでは熱酸化によって）実施され得る。有利には、第２の材料２０は、いくつかのＲＦデバイスの後続の製造のために必要とされる高熱処理（特に、１０００℃、さらには１２００℃まで）に耐え得る。いくつかのケースでは、第２の材料２０は、基板１００上にデバイスを製造する後続のステップの間に、中温または低温処理（５００℃未満、さらには３５０℃未満）を受けなければならないだけである。これは、例えば「ゾル－ゲル」型技法（スピンコーティング）によって堆積された、ポリマーなどの第２の材料２０についての他のオプションを可能にする。
製造工程のこのステージで得られた基板１００が、図１（ｃ）に示されている。
図１（ｄ）に示される変形形態によれば、トレンチ２は、第２の材料２０によって部分的に充填され、第２の材料２０とは異なる性質および／または組成の第３の材料２３によって部分的に充填され得る。第３の材料２３は、第２の材料２０を構成することができると述べた材料から選ばれ得る。有利には、第３の材料２３はまず、トレンチ２の内部壁上に堆積され、次いで第２の材料２０が第３の材料２３上に堆積され、トレンチ２が充填される。一例として、かつ限定と見なされることなく、第１の多結晶シリコン被覆がトレンチ２の内部壁上に作製され、次いで第２の窒化シリコン被覆が多結晶シリコン上に作製され、トレンチ２が充填され得る。この例では、第３の材料２３は多結晶シリコンから作製され、第２の材料２０は窒化シリコンから作製される。
別の変形形態によれば、トレンチ２は、空洞の状態に、すなわちどんな固体材料も充填することなく保たれ得る。このケースでは、第２の材料２０は、本発明による製造工程中に後で導入され得る、ガスまたは混合気、例えば空気または他のガスから構成される。
この変形形態によれば、第３の材料２３も、トレンチ２の内部壁上に堆積され得、トレンチ２の主要部分は、そうでない場合はガスまたは混合気のみで充填される。
図２（ａ）は、平面図の基板１００、すなわち第１の面１による基板１００を示す。図２（ａ）に示される断面Ｃに沿った同一の基板１００の断面図が図２（ｂ）に提示されることに留意されたい。
第１の面１上の第１の材料１０’の第１のエリア１１と、第２の材料２０の少なくとも１つの第２のゾーン２１とを形成するために第２の材料２０で充填されたトレンチ２。基板１００は、第１のゾーン１１が１０μｍ未満の最大寸法を有する点で注目に値する。他の有利な実施形態によれば、第１のゾーン１１の最大寸法はさらに、８μｍ、５μｍ、さらには２μｍ未満となる。
基板１００はまた、第１のゾーン１１が、第２の材料２０から作製された第２のゾーン２１によって互いに分離される、すなわちそれらが互いに接触しない点でも注目に値する。有利には、それらは互いに電気的に絶縁され、第２の材料２０は、１０ｋΩ・ｃｍより大きい抵抗率を有する。有利には、第２の材料２０または第３の材料２３は、使用されるとき、第１の材料１０’内に生成され得る、移動可能な電荷をトラップする特性を有する。
図２（ａ）および３（ａ）に示される例によれば、少なくとも１つの第２のゾーン２１は、第１のゾーン１１のそれぞれを分離する、支持基板１０の第１の面１上のメッシュを形成する。このメッシュの形状、およびゾーン１１、２１の寸法に応じて、第１のゾーン１１の表面密度は異なり得る。有利には、第１のゾーン１１の表面密度は、支持基板１０の第１の面からトレンチ２の深さまで延びる基板の上側部分２００上で、２０Ｗ／ｍ・Ｋより大きい平均熱伝導率、第１の材料の誘電率未満の平均誘電体誘電率、および第１の材料１０’の抵抗率より大きい、または少なくとも１０００Ω・ｃｍよりも大きい実効抵抗率を与えるように選ばれる。
例示のために、第１のゾーン１１は、支持基板１０の第１の面１の表面の２０から７０％の間をカバーし、第２のゾーン２１は追加の表面をカバーする。
トレンチ２は、１μｍから１００μｍの間の深さを有する。横方向寸法ａの超小型電子デバイス（基板１００の上側部分２００の上に横方向に配置される）について、電場が基板１００内の約ａ／３の深さまで貫通すると見なされ得る。したがって、１００μｍの典型的横方向寸法を有するＲＦアンテナスイッチング型デバイスについて、トレンチ２の深さは、約３０～４０μｍでなければならず、したがって電場は基板１００の上側部分２００のみを見る。次いで、上側部分２００の電気的特徴（実効抵抗率、誘電率）は、上記で配置された超小型無線周波数デバイスの性能を調整する。
エッチングの周知の技法は、その形状因子（深さに対する横方向寸法の比）が通常は１／５から１／３０の間であるトレンチを生成することを可能にする。例えば、本発明によるトレンチ２の形状因子は、一般には１／５から１／３０の間となり、１０μｍの最大横方向寸法について、トレンチ２の深さは５０から１００ミクロンの間でよく、１ミクロンの最大横方向寸法について、深さは５μｍから３０μｍの間でよい。
図４（ａ）および４（ｂ）は、本発明による基板１００の代替実施形態を示す。基板１００の上側部分２００では、第１の材料１０’から作製された部分が、深さの方向に（すなわち、図のｚ軸に沿って）セグメント化され得る。この目的で、トレンチ２を充填した後、第２の材料２０の少なくとも１つのセグメント化層２５が、支持基板１０の第１の面１の表面全体にわたって堆積され得る。このセグメント化層２５は、上記で参照した第２の材料２０のうちの１つでは、トレンチ２を充填するために使用されたものと同一でよく、または異なるものでよい。
次いで、第１のゾーン１１と向かい合う第１の材料１０’と、第２のゾーン２１と向かい合う第２の材料２０の局所的被覆の後続のステップが実施される。これらのステップは、上側部分２００の厚さでいくつかのセグメント化を達成するために、必要に応じて何回も反復され得る。
あるいは、上側部分２００の第１の材料１０’によって構成される部分のセグメント化は、基板１００内のイオン注入によって実施され得る。例示のために、酸素、窒素、水素、ヘリウムなどの中から選ばれた化学種が、上側部分２００の第１の材料部分１０’を完全にセグメント化する層２５を構成するために、所与の深さに導入され得る。
本発明による超小型電子無線周波数デバイス用の基板を製造するための方法は、支持基板１０の第１の面１上の誘電体層３０の形成ステージをさらに含み得る（図５（ａ））。例示のために、その厚さは数ナノメートルから３μｍの間で変動し得る。有利には、誘電体層３０は、酸化シリコン、窒化シリコン、シリコン窒化酸化物、または窒化アルミニウムの中から選ばれた材料から作製される。それは、様々な周知の化学堆積技法によって堆積され得る。任意選択で、誘電体層３０は第２の材料２０と同一の性質でよい。
図５（ｂ）に示される変形形態によれば、第２の材料の層が誘電体層３０の下に存在する。実際には、本発明による方法のトレンチ充填段階２の間に、第２の材料２０の層が、トレンチ２内、および支持基板１０の第１の面１上に堆積され得る。次いで、この層の平坦化段階（例えば、機械化学研磨）が実施され、表面トポロジが削減され得、支持基板１０の第１の面１上に第２の材料２０内の残留層２２が残る。
別の変形形態（図示せず）によれば、残留層２２は、誘電体層３０のすべてまたは一部を構成し得る。
製造工程はまた、誘電体層３０の形成前に、支持基板１０の第１の面１上の追加の層２４の形成ステージをも含み得る（図９）。有利には、この追加の層２４は第３の材料２３から構成され、後者は、第１の材料１０’内に生成することのできる移動電荷（自由キャリア）をトラップする特性を有する。
本発明による超小型電子無線周波数デバイス用の基板製造方法はまた、本発明による基板１００または１０１上に配置される有用な層４０の形成ステージをも含み得る。
例示のために、有用な層４０は、以下を含む、当業者に周知の薄膜移送方法のうちの１つによって移送される。
－ ドナー基板内の軽水素および／またはヘリウムイオンの注入と、例えばこのドナー基板の基板１００または１０１への分子ボンディングによるボンディングとに基づくＳｍａｒｔ Ｃｕｔ（商標）プロセス。次いで、分離段階が、イオンの注入の深さによって定義される脆化レベルで、ドナー基板（有用な層）から薄表面層を分離することを可能にする。高温での熱処理を含み得る仕上げステップが、必要な結晶および表面品質を最終的に有用な層４０に与える。このプロセスは、シリコン層について、例えば数ナノメートルから約１．５μｍの間の厚さを有する非常に薄い有用な層の製造に特に適している。
－ 具体的には、例えば数十ｎｍから２０μｍまでのより厚い有用な層４０を得ることを可能にする、Ｓｍａｒｔ Ｃｕｔプロセスと、その後に続くエピタキシャル段階。
－ ダイレクトボンディングと、機械、化学、および／または化学機械シンニングプロセス。それらは、直接的に基板１００または１０１上に分子ボンディングによってドナー基板を組み上げ、次いで、例えば研削およびＣＭＰ（「化学機械研磨」）によって、有用な層４０の所望の厚さまでドナー基板をシンニングするものである。これらのプロセスは、例えば数ミクロンから数十ミクロン、最大で数百ミクロンまでの厚い層を移送するのに特に適している。
有利には、前述の層移送プロセスは、（活性層がそれから導出される）ドナー基板および支持基板１００、１０１の分子接着ボンディング段階に基づく。トレンチ２を充填する第２の材料２０がガスまたは混合気である特定のケースでは、２つの基板のアセンブリ後にトレンチ２内にトラップされるガスが、予期される第２の材料２０に対応するように、ボンディングエンクロージャ内の大気が制御される（ガスの組成、圧力など）。具体的には、トレンチ２内の準真空構成を達成するために、ボンディングチャンバ内の大気が非常に低い圧力にされ得、このタイプの構成は、いくつかのケースでは、表面の有用な層４０の機械的強度にとって好ましい。
有用な層４０は、材料または材料のスタックから構成され、アナログの、またはデジタルのＲＦデバイスを実装することを可能にする。したがって、それは、目標とされるＲＦデバイスのタイプに応じて、半導体材料、伝導性材料、または絶縁材料の中から選ばれ得、より具体的には、それは、圧電材料の中から選ばれる材料から構成され得る。
有用な層４０は、例えば、シリコン、ゲルマニウムシリコン、ゲルマニウム、ＩＩＩ－Ｖ材料、ニオブ酸リチウム、リチウムタンタル酸、窒化アルミニウム、ＰＺＴなどから作製され得る。
図６（ａ）、６（ｂ）、および６（ｃ）は、
○有用な層４０と、
○誘電体層３０と、
○基板１００であって、第１の材料１０’から作製された支持基板１０と、
・第２の材料２０で充填されるトレンチ２（図６（ａ））、
・その壁が第３の材料２３と並べられ、第２の材料２０で充填されるトレンチ２（図６（ｂ））、
・その壁が第３の材料２３と並べられ、第２の材料２０で充填されるトレンチ２であって、追加の層２４が、支持基板１０の第１の面と誘電体層３０との間に挟まれるトレンチ２（図６（ｃ））と
を備える基板１００と
を備える、本発明による基板１０２を示す。
無線周波数用途のためのＳＯＩ基板の分野で周知のように、酸化シリコンによって例えばシリコンキャリア基板上に形成される誘電体層は、正の電荷を有する。これらの電荷は、誘電体層との界面で支持基板から来る負の電荷によって補償される。これらの電荷は、誘電体層の下の、支持基板内の表面寄生伝導層を生成し、次いで、この伝導層での支持基板の抵抗率が約１０～１００Ω・ｃｍまで低下する。したがって、支持基板の抵抗率に敏感な電気的性能（信号の線型性、挿入損失のレベル、受動構成要素の品質因子など）が、この伝導層の存在によって大幅に低下する。
基板１０２の上側部分２００の役割は、具体的には、それが高い、安定した抵抗率レベルを保持するように、支持基板１０の第１の面の近傍で生成された移動電荷の移動をブロックすることである。
実際に、第１のゾーン１１の最大寸法に関する制限は、支持基板１０を構成する第１の半導体材料１０’内の潜在的移動電荷の移動をブロックすることを可能にする。電荷は、ある第１のゾーン１１から別の第１の隣接するゾーン１１まで通過するために、第２の材料２０で充填されたトレンチ２を迂回することによって、より長い距離を移動しなければならない。したがって基板１０２の上側部分２００の実効抵抗率が増加する。これは、ＲＦデバイスを備える基板１０２内の誘電体層の下に現れる寄生伝導の有害な効果のすべてまたは一部をなくすことを可能にする。
例示のために、８ｋΩ・ｃｍの公称抵抗率を有する単結晶シリコン基板１０と、第３の材料２３として堆積された多結晶シリコンと、第２の材料として堆積された二酸化シリコンとから形成され、トレンチ２が２０μｍの深さを有する、図６（ｂ）に示されるような基板１０２のケースを取り上げ、誘電体層３０も二酸化シリコンから作製され、有用な層４０が単結晶シリコンから作製される。図１０は、有用な層４０内および／または有用な層４０上に存在する無線周波数デバイスの動作周波数の関数としての、支持基板１０の上側部分２００の実効抵抗率の進展のシミュレーションを示す。図１０の変形形態Ａ、Ｂ、およびＣは、第１のゾーン１１の３つの異なる最大寸法１０μｍ（Ａ）、５μｍ（Ｂ）、および２μｍ（Ｃ）に対応する。変形形態Ａは、上側部分２００の実効抵抗率が、約２．５ＧＨｚ未満の周波数について１０００Ω・ｃｍより上にとどまることを示す。変形形態Ｂは、５ＧＨｚ未満のすべての周波数について、１０００Ω・ｃｍより大きい実効抵抗率を維持することを可能にする。最後に、変形形態Ｃは、５ＧＨｚ未満の周波数について、支持基板１０の公称抵抗率より大きい上側部分２００の実効抵抗率を得ることを可能にし、それはまた、１５ＧＨｚ未満のすべての周波数について、１０００Ω・ｃｍより大きい実効抵抗率を保持することも可能にする。したがって、酸化シリコンの誘電体層３０の下の第１の材料１０’（シリコン）内で生成された移動電荷の第１のゾーン内の閉じ込めは、支持基板１０の上側部分２００の実効抵抗率を増加させることを可能にする。実効抵抗率が増加し、広い周波数範囲にわたって高いままであるので、第１のゾーン１１の寸法が削減される。
上側部分２００の誘電率はまた、トレンチ２内の第２の材料（二酸化シリコン）の存在のために、初期支持１０基板（シリコン）の誘電率に関連して改善される。
第１のゾーン１１および第２のゾーンの密度は、支持基板１１の平均熱伝導率を２０Ｗ／ｍ・Ｋより高く維持するように選ばれ、これは、第２のゾーン２１の（Ｘ、Ｙ平面内の）寸法を変動させることによって達成される。
最後に、１００℃より上でのＲＦ性能の安定性が、トレンチ２の内部壁上の第３の材料２３（多結晶シリコン）の存在のために、基板１０の上側部分２００で改善され得、有利には、トレンチ２間の第１の材料１０’で生成される熱キャリアの少なくとも一部がトレンチ２の深さ全体にわたって第３の材料２３のレベルでトラップされることになり、広い温度範囲にわたってより安定した実効抵抗率を有する上側部分２００が実現されるので、第３の材料２３は移動可能な電荷をトラップする特性を有する。
室温での実効抵抗率、誘電率、および熱伝導率の実質的に類似の性能が、例えば８ｋΩ・ｃｍの公称抵抗率を有する単結晶シリコンから作製された支持基板１０、第２の材料２０としてのガスまたは混合気（大気圧またはより低い制御された圧力での空気または窒素）、２０μｍの深さを有するトレンチ２で形成された、図６（ａ）に示される基板１０２で予想され、誘電体層３０はやはり二酸化シリコンから作製され、有用な層４０は単結晶シリコンから作製される。
別の例によれば、（トレンチ２を充填する）その第２の材料２０が高抵抗性ポリシリコンから作製される、図６（ａ）に基づく基板１０２は、広い温度範囲にわたる実効抵抗率の安定性および上側部分２００の熱伝導率に関して改善された性能を有しているはずであり、一方、上側部分２００の誘電率は、支持基板１０（シリコン）のそれに近いままとなる。
さらに別の例によれば、８ｋΩ・ｃｍの公称抵抗率を有する単結晶シリコン基板１０と、第３の材料２３として堆積された多結晶シリコンと、堆積された二酸化シリコンまたは窒化シリコンの第２の材料から形成され、トレンチ２が２０μｍの深さを有する、図６（ｃ）に示されるような基板１０２のケースを取り上げ、追加の層２４がポリシリコンから作製され、誘電体層３０も二酸化シリコンから作製され、有用な層４０が単結晶シリコンから作製される。
高周波数範囲（通常は５０ＧＨｚまで）にわたる上側部分２００の実効抵抗率に関する性能は、やはり前の例と比較して著しく改善され、実効抵抗率は最大で３０ｋΩ・ｃｍの値に達する。この例では、誘電体層３０の下の第３の材料２３（ポリシリコン）の追加の層２４の存在は、第１のゾーン１１内で生成された自由キャリアを効果的にトラップすることを可能にする。第１の材料１０’内に存在する残留移動電荷の（第１のゾーン１１内の）閉じ込めは、支持基板１０の上側部分２００の実効抵抗率をさらに増加させることを可能にする。
有利には、第１のゾーン１１の最大サイズは、基板１０２上に生成されるデバイスに応じて、具体的にはそのサイズに応じて選ばれる。例えば、０．３μｍ未満のチャネル長および５００μｍより大きいチャネル幅によって特徴付けられるトランジスタを備えるアンテナスイッチ型デバイスでは、第１のゾーン１１の（図のＸ、Ｙ平面内の）最大寸法は約１μｍから選ばれる。
一般には、第１のゾーン１１の最大寸法および第２のゾーン２１の寸法は、各構成要素が基板１０２をほぼ均質な基板として「見る」ように選ばれ、すなわちデバイスは、完全に第１のゾーン１１の上に配置されるべきではなく、完全に第２のゾーン２１の上に配置されるべきではない。構成要素（このケースではトランジスタ）が、複数の第１のゾーン１１にわたって延びる少なくとも１つの寸法を有することが有益である。これは、具体的には、構成要素の電気的特徴のより大きい分散を生み出すことが可能な、構成要素のレベルでの不均質な機械的制約を限定することを可能にする。
トレンチ２の深さ、したがって基板１０１の上側部分２００の厚さはまた、基板１０２（または基板１００もしくは１０１）上で生成されるＲＦデバイスのタイプに従って定義される。具体的には、この深さは、デバイスによって生成される電力と、基板１０２内の電磁場の貫通の深さとに基づいて選ばれる。例えば、１ワットの電力を切り換えるアンテナスイッチ型デバイスでは、電磁場の貫通は約５０μｍであり、トレンチ２の深さは、５０μｍ程度に選択され、通常は３０から７０μｍの間である。
１００ＭＨｚより高い周波数で動作するＲＦデバイスでは、第２の材料２０または第３の材料は、それが使用されるとき、先に基板１０２のいくつかの例で示されたように、第１の材料１０’内で生成され得る、移動可能な電荷をトラップする特性を有することは有益である。
本発明はまた、
・前述のような基板１００、１０１、または１０２
・基板１００、１０１上に直接的に配置され、または基板１００、１０１上にそれ自体が配置される誘電体層３０上に配置された超小型電子デバイス５０の層と
を備える超小型電子無線周波数デバイスの構造１１０（図７に示される）に関する。
本発明の一実施形態によれば、構造１１０の超小型電子デバイス５０は、アンテナスイッチ、アダプタ、電力増幅器、低雑音増幅器、または受動構成要素（Ｒ、Ｌ、Ｃ）でよい。
このタイプのデバイスの製造についての例示として、１０ｎｍから１．５μｍの間、例えば１４５ｎｍの厚さを有するシリコンから作製された有用な層４０と、２０ｎｍから２ミクロンの間、例えば４００ｎｍの厚さを有する酸化シリコンから作製された下にある誘電体層３０とを有する基板１０２を使用することが可能となり、第１のゾーン１１は、２ミクロン間隔を置いて配置された、１ミクロン辺の正方形の形状を有し、上側部分２００は５０ミクロンの厚さにわたって延びる（第２の材料２０によって充填されるトレンチ２の深さ）。第１の材料１０’は単結晶シリコンであり、第２の材料２０は窒化シリコンである。任意選択で、目標とされる構成要素の使用の周波数に応じて、第３の材料２３に対応するカーボン濃縮多結晶シリコンの層が、第１の１０’と第２の材料との間に挟まれたトレンチ２の壁と並び得、それは、数十ｎｍから２００ｎｍの厚さを有し得る。さらに別のオプションによれば、追加の多結晶シリコン層２４が、支持基板１０の第１の面と誘電体層３０との間に挟まれ得、追加の層２４は、通常は１００ｎｍから１μｍの範囲の厚さを有し得る。
有用な層４０内および有用な層４０上に開発されるデバイス５０の層は、複数の能動構成要素（ＭＯＳ型、バイポーラ型など）および複数の受動構成要素（コンデンサ、インダクタ、抵抗器など）を備える。
超小型構成要素の製造は、通常は９５０～１１００℃、さらにはそれを超える高温での熱処理を含む、いくつかの段階の実装を必要とする。シリコン（第１の材料１０’）、窒化シリコン（第２の材料２０）、および任意選択のカーボン濃縮ポリシリコン（第３の材料）からなる基板１１０の上側部分２００は、そのＲＦ特性に影響を及ぼす可能性の高いどんな劣化も受けることなく、このタイプの処理に耐えることができる。
変形形態によれば、デバイス５０の層が、ＳＯＩ型の基板上にまず開発され、次いで当業者に周知の層移送技法によって本発明による基板１００または１０１上に移送され、図８に示される構造１１１が形成され得る。
図８では、構造１１１は、一方では、第２の材料２０で充填された複数のトレンチ２を備える支持基板１０を備え、任意選択で、その上に、誘電体層として働く第２の材料２０から作製された残留層２２が配置される。後者の上には、デバイス５０の層があり、金属相互接続および誘電体の層のいわゆる「バックエンド」部分が残留層２２の上に配置され、有用な層４０内に部分的に開発される、いわゆる「フロントエンド」部分（シリコン）は、それ自体バックエンド部分の上にある。最後に、有用な層４０の上に、任意選択で誘電体層３１がある。
前述のどちらのケースでも、デバイス５０内に拡散されることが意図され、基板１００、１０１、１０２内に貫通する高周波数信号の結果として生じる電磁場は、支持基板１０の第１の材料１０’の公称抵抗率よりも高く、または構造１１０、１１１の上側部分２００の、少なくとも１０００Ω・ｃｍよりも高く、全動作温度範囲［－４０℃；１５０℃］にわたって安定である実効抵抗率のために、わずかな損失（挿入損失）およびひずみ（高調波）を受けるだけであり、実際には、本発明による上側部分２００の構成は、（寄生伝導層または熱ドナーから来る）半導体基板内の移動電荷の移動をブロックする。有利には、構造１１０、１１１は好ましい熱放散特性を有し、第１の材料はシリコンである。さらに有利には、（高抵抗性または絶縁性の）第２の材料で充填されたトレンチの存在のためにシリコンのそれと比較して低減された、上側部分２００の平均誘電率のために、デバイス５０の層と支持基板１０との間の容量結合が大幅に低減される。
本発明の別の実施形態によれば、構造１１０、１１１の超小型電子デバイス５０は、例えば、少なくとも１つの制御要素と、例えばオーム接触を有するマイクロスイッチまたは容量性マイクロスイッチからなるＭＥＭＳスイッチング要素とを備える、無線周波数ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ－Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）構成要素からなる。
基板１００、１０１、１０２のうちの１つは、ＭＥＭＳ構成要素用の支持基板として使用され得る。次いで、ＭＥＭＳ部品の製造は、（電極、誘電体、犠牲層、活性層を含む）複数の層の連続する被覆と、これらの異なる層上にパターンを作製することに基づく。
第１のゾーン１１は、例えば、１０ミクロン間隔を置いて配置された、１０μｍ辺の六角形の形状となり、上側部分２００は、５０μｍの厚さ（第２の材料２０によって充填されるトレンチ２の深さ）にわたって延びる。第１の材料１０’は単結晶シリコンでよく、第２の材料２０は窒化シリコンから作製される。
通常はＭＥＭＳ部品の前に実施される制御要素（例えば、ＣＭＯＳ）を製造するための超小型電子プロセスは、前の実施形態と同様に、高温での熱処理の適用を必要とする。
記載のすべての実施形態に適用され得る、本発明の変形形態によれば、基板１００の第１の面１上に第２のゾーン２１によって形成されたメッシュは、第１の面の特定の領域内に配置され得る。したがって、基板１００の第１の面１にわたって分散される複数の第２のゾーン２１を有することが可能である。したがって、これらの第２のゾーン２１が欠けている第１の面１のエリアでは、支持基板１０の第１の材料１０’だけが見つかる。デバイスの制御要素（ＣＭＯＳ）は、それらが、抵抗率を有する下にある基板、ＲＦ要素などの制限的誘電率特性を必要としない場合、第２のゾーン２１が欠けている（すなわち、トレンチ２のない）エリア内で開発され得る。
前述のように、このデバイス５０内で伝播する高周波数信号は、（特に、ＭＥＭＳスイッチング要素のレベルで）支持基板１０内に貫通する電磁場を生成する。第２の材料２０で充填されたトレンチを備える支持基板１０の上側部分２００の高い、安定した実効抵抗率のために、損失（挿入損失）、ひずみ（高調波）、および崩壊が少なくなる。
有利には、構造１１０、１１１は好ましい熱放散特性を有し、第１の材料はシリコンである。さらに有利には、（高抵抗性または絶縁性の）第２の材料で充填されたトレンチの存在のためにシリコンのそれと比較して低減された、上側部分２００の平均誘電率のために、デバイス５０の層と支持基板１０との間の容量結合が大幅に低減される。
本発明のさらに別の実施形態によれば、構造１１０、１１１の超小型電子デバイス５０は、バルク音波伝播（「Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ」の略で「ＢＡＷ」と呼ばれる）または音響伝播（「Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ」の略で「ＳＡＷ」と呼ばれる）または任意の他の音響伝播モードによって動作する無線周波数フィルタから構成され得る。
ＳＡＷフィルタの製造は、例えば、電極コームがその表面上に開発される、圧電材料で作製された有用な層４０を必要とし、音波は、これらの電極の間で拡散することが意図される。したがって、本発明による構造１１０は、例示として、２００ｎｍから２０μｍの間の厚さを有するタンタル酸リチウムの有用な層４０を備え得る。
第１のゾーン１１は、５ミクロンの間隔を置いて配置された、直径５ミクロンの円形形状を有し得、上側部分２００は、厚さ１００ミクロン（トレンチ深さ２）にわたって延在し得る。第１の材料１０’は単結晶シリコンであり、第２の材料２０は、空気、アモルファス、または多結晶シリコンでよい。任意選択で、誘電体層３０は、有用な層４０と支持基板１０の第１の面１との間に追加され得る。
構造１１０は、固体圧電基板よりも自然に温度が安定していることに加えて、特に挿入損失および線型性に関して、より良好なフィルタ性能を得ることを可能にする。
本発明による無線周波数用途のための基板１００、１０１、１０２、および構造１１０、１１１は、前述の実施形態に限定されない。それらは、高周波数信号が拡散し、支持基板内で望ましくない損失または外乱を受ける可能性が高い任意の用途に適しており、実際に、基板の上側部分２００の物理的および電気的特徴は、全動作温度範囲にわたって安定した、良好なＲＦ特性（限定的な損失、非線型性、および他の外乱）をアセンブリに対して与える。それらはまた、良好な熱伝導率特性および１１未満の比誘電率を与え、活性層と支持基板１０との間の弱い容量結合を可能にする。第１のゾーン１１および第２のゾーン２１の寸法、および第１の材料１０’、第２の材料２０、および潜在的には第３の材料の性質を選ぶことにより、一定の性能（実効抵抗率、温度の安定性、熱伝導率、誘電率）に対する、他に勝る優先順位を与えることが可能となり、したがって、用途に応じて、一方では、開発すべき超小型電子デバイスの仕様を満たし、しかし基板１００、１０１、１０２の製造コストも満たすために、妥協が発見され得、したがってその大量採用が可能となる。
本発明による基板１００、１０１、１０２、および構造１１０、１１１は、具体的には、ＲＦ機能を高性能デジタルまたはアナログ機能（すなわち、高い動作周波数ｆT、ｆmaxを伴う）と組み合わせるデバイスにとって関心を引くものであり得る。
いくつかのケースでは、デジタルおよび／またはアナログ機能は、本発明による特性を有する抵抗性基板を必要としない。次いで、第２の材料２０で充填されるトレンチを備える、本発明による基板の上側部分２００は局所的でよく、全体の基板１００、１０１、１０２上に存在しなくてよい。したがって、第１の面の異なる領域内に配置された、基板の第１の面１上の複数の第２のゾーン２１がある。したがって、これらの第２のゾーン２１が欠けている第１の面１のエリアでは、支持基板１０の第１の材料１０’だけが見つかる。デバイスのデジタルおよび／またはアナログ機能は、それらが、抵抗率を有する下にある基板、ＲＦ要素などの制限的誘電率特性を必要としない場合、第２のゾーン２１が欠けている（すなわち、トレンチ２のない）エリア内で開発され得る。
もちろん、本発明は、記載の実施形態および例に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変形形態が提供され得る。

Claims (18)

  1. ５００Ω・ｃｍより大きい抵抗率を有する第１の半導体材料（１０’）から作製された支持基板（１０）と、
    第２の材料（２０）で充填され、第１の材料（１０’）の第１の面（１）上の複数の第１のゾーン（１１）と第２の材料（２０）の少なくとも１つの第２のゾーン（２１）とを画定する、前記支持基板（１０）内の複数のトレンチ（２）と
    を備える超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）において、
    前記第２の材料は１０ｋΩ・ｃｍより大きい抵抗率を有し、
    前記第１のゾーン（１１）は１０μｍ未満の最大寸法を有し、前記第２のゾーン（２１）によって互いに分離されることを特徴とする超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  2. 前記第１のゾーン（１１）および前記第２のゾーン（２１）の表面密度は、前記支持基板（１０）の前記第１の面（１）から前記トレンチ（２）の深さまで延びる前記基板の上側部分（２００）上で、２０Ｗ／ｍ・Ｋより大きい平均熱伝導率、前記第１の材料（１０’）の誘電率未満の平均誘電体誘電率、および前記第１の材料（１０’）の前記抵抗率より高い抵抗率を与える請求項１に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  3. 前記第２のゾーン（２１）は、前記支持基板（１０）の前記第１の面（１）上にメッシュを形成する請求項１または２に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  4. 前記トレンチ（２）の深さは１μｍから１００μｍの間である請求項１乃至３のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  5. 前記支持基板（１０）を構成する前記第１の材料（１０’）はシリコンである請求項１乃至４のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  6. 前記トレンチ（２）を充填する前記第２の材料（２０）が、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウム、アモルファスもしくは多結晶シリコン、カーボンリッチシリコン、ポリマー、またはガスの中から選択される請求項１乃至５のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  7. 前記複数のトレンチ（２）が、前記第２の材料（２０）で部分的に充填され、前記第２の材料（２０）とは異なる組成の第３の材料で部分的に充填される請求項１乃至６のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  8. 前記第３の材料（２３）が、酸化シリコン、窒化シリコン、シリコン窒化酸化物、窒化アルミニウム、アモルファスもしくは多結晶シリコン、カーボンリッチシリコン、ポリマー、またはガスの中から選択される請求項７に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  9. 前記支持基板（１０）の第１の面（１）上に配置された誘電体層（３０）を備える請求項１乃至８のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  10. 誘電体層（３０）と前記支持基板の前記第１の面（１）との間に、第３の材料から構成された追加の層（２４）を備える請求項７乃至９のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  11. 前記誘電体層（３０）が、酸化シリコン、窒化シリコン、シリコンの窒化酸化物、窒化アルミニウムから選択された材料から構成される請求項９または１０に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  12. 前記誘電体層（３０）が前記第２の材料（２０）から構成される請求項９乃至１１のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  13. 前記支持基板（１０）の前記第１の面（１）上に配置された有用な層（４０）を備える請求項１乃至１２のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  14. 誘電体層（３０）が、有用な層（４０）と前記支持基板（１０）の前記第１の面（１）との間に挟まれる請求項９乃至１３のいずれか一項に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  15. 前記有用な層（４０）が、半導体材料、絶縁材料、または導電性材料、さらには圧電材料の中から選択された材料から構成される請求項１３または１４に記載の超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）。
  16. 請求項１乃至１５のいずれか一項に記載の基板（１００、１０１、１０２）と、
    基板（１００、１０１、１０２）上に配置された超小型電子デバイスの層（５０）と
    を備える超小型電子無線周波数デバイス用の基板（１１０、１０２）。
  17. 前記超小型電子デバイスは、アンテナスイッチ、アダプタ、電力増幅器、低雑音増幅器、受動構成要素、高周波数で動作する他の回路、無線周波数ＭＥＭＳ構成要素、または無線周波数フィルタである請求項１６に記載の超小型電子無線周波数デバイスの構造（１１０、１１１）。
  18. 第１の面（１）を有する、５００Ω・ｃｍより大きい抵抗率を有する第１の半導体材料から作製された支持基板を設けるステップと、
    前記支持基板（１０）の前記第１の面から決定された深さまで延びる複数のトレンチ（２）をマスクに従ってエッチングするステップと、
    第２の材料（２０）で前記複数のトレンチ（２）を充填し、第１の材料（１０’）の第１のゾーン（１１）および前記第２の材料（２０）の前記第１の面（１）上の少なくとも１つの第２のゾーン（２１）を形成するステップとを含む超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）を製造するための方法において、
    その最大寸法が１０μｍ未満である前記第１のゾーンが、前記第２の材料（２０）が１０ｋΩ・ｃｍよりも大きい抵抗率を有する前記第２のゾーン（２１）によって互いに絶縁されることを特徴とする超小型電子無線周波数デバイス用の基板（１００、１０１、１０２）を製造するための方法。
JP2018564318A 2016-06-08 2017-06-06 無線周波数用途のための構造 Active JP7053502B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1655266A FR3052592B1 (fr) 2016-06-08 2016-06-08 Structure pour applications radiofrequences
FR1655266 2016-06-08
PCT/FR2017/051418 WO2017212160A1 (fr) 2016-06-08 2017-06-06 Structure pour applications radiofrequences

Publications (3)

Publication Number Publication Date
JP2019527925A JP2019527925A (ja) 2019-10-03
JP2019527925A5 JP2019527925A5 (ja) 2020-07-16
JP7053502B2 true JP7053502B2 (ja) 2022-04-12

Family

ID=56511794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018564318A Active JP7053502B2 (ja) 2016-06-08 2017-06-06 無線周波数用途のための構造

Country Status (8)

Country Link
US (3) US10943815B2 (ja)
EP (1) EP3469627B1 (ja)
JP (1) JP7053502B2 (ja)
KR (1) KR102369549B1 (ja)
FR (1) FR3052592B1 (ja)
SG (2) SG11201810415PA (ja)
TW (1) TWI733831B (ja)
WO (1) WO2017212160A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3052592B1 (fr) * 2016-06-08 2018-05-18 Soitec Structure pour applications radiofrequences
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
CN110828962B (zh) 2018-08-09 2021-08-03 财团法人工业技术研究院 天线阵列模块及其制造方法
US10658474B2 (en) * 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates
FR3086096B1 (fr) * 2018-09-14 2021-08-27 Soitec Silicon On Insulator Procede de realisation d'un substrat avance pour une integration hybride
US11661337B2 (en) * 2020-10-19 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Comb electrode release process for MEMS structure
US11658206B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench structure for a capacitive device
US20220406649A1 (en) * 2021-06-22 2022-12-22 Texas Instruments Incorporated Passive component q factor enhancement with elevated resistance region of substrate
FR3126541B1 (fr) 2021-09-02 2025-01-10 Commissariat Energie Atomique Procédé de fabrication d’une structure multicouche
FR3134478A1 (fr) * 2022-04-06 2023-10-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat comprenant des vias et procédés de fabrication associés
FR3142289A1 (fr) * 2022-11-23 2024-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement comprenant une couche isolante

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537715A (ja) 2010-08-02 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 電荷層を軽減した集積回路構造およびこれを形成する方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582890B2 (ja) * 1995-05-23 2004-10-27 株式会社日立製作所 半導体装置
US6312568B2 (en) * 1999-12-07 2001-11-06 Applied Materials, Inc. Two-step AIN-PVD for improved film properties
KR100388011B1 (ko) * 2000-01-17 2003-06-18 삼성전기주식회사 ＧａＮ박막 ＳＡＷ필터 및 이를 제조하는 방법
US6391792B1 (en) * 2000-05-18 2002-05-21 Taiwan Semiconductor Manufacturing Co., Ltd Multi-step chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layer
CN101960223A (zh) * 2007-12-29 2011-01-26 圣戈本陶瓷及塑料股份有限公司 同轴的陶瓷点火器及其制造方法
US8232920B2 (en) * 2008-08-07 2012-07-31 International Business Machines Corporation Integrated millimeter wave antenna and transceiver on a substrate
CN102169552A (zh) 2011-01-28 2011-08-31 上海集成电路研发中心有限公司 射频识别标签及其制造方法
US9070585B2 (en) * 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
CN103022054B (zh) * 2012-12-21 2016-12-28 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及绝缘体上硅衬底
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US9373613B2 (en) * 2013-12-31 2016-06-21 Skyworks Solutions, Inc. Amplifier voltage limiting using punch-through effect
EP3024020A1 (en) * 2014-11-19 2016-05-25 Nxp B.V. Semiconductor device and method
KR102389363B1 (ko) * 2015-06-26 2022-04-22 인텔 코포레이션 기판 상의 갈륨 질화물(GaN) 트랜지스터 구조체들
DE112015007201T5 (de) * 2015-12-21 2018-09-06 Intel Corporation Integrierte hf-frontend-strukturen
FR3052592B1 (fr) * 2016-06-08 2018-05-18 Soitec Structure pour applications radiofrequences

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537715A (ja) 2010-08-02 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 電荷層を軽減した集積回路構造およびこれを形成する方法

Also Published As

Publication number Publication date
SG11201810415PA (en) 2018-12-28
KR102369549B1 (ko) 2022-03-04
EP3469627A1 (fr) 2019-04-17
KR20190017762A (ko) 2019-02-20
JP2019527925A (ja) 2019-10-03
TWI733831B (zh) 2021-07-21
US10943815B2 (en) 2021-03-09
US20190157137A1 (en) 2019-05-23
US20210143053A1 (en) 2021-05-13
WO2017212160A1 (fr) 2017-12-14
TW201806175A (zh) 2018-02-16
EP3469627B1 (fr) 2020-07-29
US20220277988A1 (en) 2022-09-01
US11367650B2 (en) 2022-06-21
FR3052592A1 (fr) 2017-12-15
SG10201913097SA (en) 2020-02-27
FR3052592B1 (fr) 2018-05-18
US11923239B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP7053502B2 (ja) 無線周波数用途のための構造
JP6643316B2 (ja) 無線周波アプリケーションの構造
US10250282B2 (en) Structure for radiofrequency applications
JP2018501651A5 (ja)
TWI764978B (zh) 用於射頻應用之結構
JP4458081B2 (ja) フラップ振動子およびフラップ振動子を含む集積回路
JP5026257B2 (ja) 電子装置
US11688627B2 (en) Substrate for radiofrequency applications and associated manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7053502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150