JP2012164906A - 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 - Google Patents
貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2012164906A JP2012164906A JP2011025674A JP2011025674A JP2012164906A JP 2012164906 A JP2012164906 A JP 2012164906A JP 2011025674 A JP2011025674 A JP 2011025674A JP 2011025674 A JP2011025674 A JP 2011025674A JP 2012164906 A JP2012164906 A JP 2012164906A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- base substrate
- bonded
- porous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 376
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000010408 film Substances 0.000 claims abstract description 118
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000010409 thin film Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- 238000007743 anodising Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 4
- 235000012431 wafers Nutrition 0.000 description 26
- 239000013078 crystal Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 20
- 238000005498 polishing Methods 0.000 description 14
- 239000000969 carrier Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 6
- 229910021426 porous silicon Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ACGUYXCXAPNIKK-UHFFFAOYSA-N hexachlorophene Chemical compound OC1=C(Cl)C=C(Cl)C(Cl)=C1CC1=C(O)C(Cl)=CC(Cl)=C1Cl ACGUYXCXAPNIKK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 本発明は、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板を提供し、また、簡便でかつ貼り合わせ面の欠陥を抑制することができる方法により、前記優れたＲＦ特性を有する貼り合わせ基板を製造することができる貼り合わせ基板の製造方法を提供する。
【解決手段】 ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板。
【選択図】 図１
【解決手段】 ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板。
【選択図】 図１
Description
本発明は、貼り合わせ基板、貼り合わせ基板の製造方法、及びこれを用いた半導体デバイス、半導体デバイスの製造方法に関する。
携帯端末やワイヤレス通信の急速な普及により、通信インターフェースを主目的としたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）デバイスが注目されており、今後も発展すると考えられている。近年の携帯端末やＰＣでは低消費電力デバイスの採用が進んでおり、このような場合、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハを使用すると、リーク電流の低減による消費電力の低下のメリットがある。更に、Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ（ＳｏＣ）などによって、ＳＯＩウェーハにＲＦデバイスを組み込むことにより、デバイス間のクロストークを減少させるというＲＦ特性上のメリットもある。
ここで、クロストークとは、デバイス間の望まれざる電気信号の伝播のことであり、例えばデバイスの配線間のキャパシタや、あるいはウェーハを通して、電気信号がやりとりされることである。ウェーハの抵抗率が高くなればなるほどクロストークは少なくなるが、実際にはデバイス形成部のウェーハ抵抗率を極端に高くすることは出来ない。
ＳＯＩウェーハを使用することでクロストークを低減することが出来るのは、ＳＯＩ層とベースウェーハの間に埋め込み酸化膜層（ＢＯＸ層）が存在するため、ウェーハを通して、電気信号がやりとりされることを抑制できるからである。また、ＢＯＸ層の下地となるベースウェーハにはデバイスが作製されないために、デバイス作製上の制限を受けずに高抵抗率ウェーハを使用することが可能であり、これによって一層ＲＦ特性を向上させることが可能である。
このように、ＲＦデバイス向けにＳＯＩウェーハを使用する際、高抵抗率ウェーハをベースウェーハに使用すると一層ＲＦ特性が向上する。しかし、高抵抗率のベースウェーハを用いた場合、ＳＯＩ層に作製されたソース・ドレインやその他電子回路の配置によっては、ＢＯＸ層に電界が印加され、ＢＯＸ層とベースウェーハとの界面に反転層が生じるケースがあり、このような場合、高抵抗率ウェーハを使用した効果が減少し、ＲＦ特性にも悪影響を及ぼし、所望のＲＦ特性が得られなくなるという問題があった。
その対策として、ＢＯＸ層とベースウェーハとの間の界面準位密度（Ｄｉｔ）を高くして、キャリアを界面準位にトラップさせて反転層によるＲＦ特性劣化を防止する技術が開示されている。このような技術として、例えば、ＢＯＸ層とベースウェーハの界面にポリシリコン層や窒化酸化物のような中間層を導入して、反転層が形成されないようにして、良好なＲＦ特性のＳＯＩウェーハを得ることができる技術が知られている（特許文献１及び２）。
また、ＳＯＩ層を形成するシリコンウェーハとは異なる面方位をもつシリコンウェーハをベースウェーハとして使用しＲＦ特性劣化を防止する方法なども紹介されている（特許文献３）。
しかしながら、従来技術のようにポリシリコン層や窒化酸化物のような中間層を導入するのでは、ＳＯＩウェーハの製造工程が複雑になるだけでなく、ボイドやブリスターなどの貼り合わせ面の欠陥が発生しやすくなるといったデメリットがあることが発見された。また、従来技術のように面方位の異なる基板を準備するには単結晶から準備が必要であり、ＳＯＩウェーハの製造工程が非常に複雑になる。さらに、これら従来技術ではキャリアをトラップする界面準位密度は不十分であった。そのため、製造工程が簡便で、製造工程における貼り合わせ面の欠陥の発生が抑制される上、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板の製造方法が望まれていた。
本発明は、上述の事情に鑑みてなされたものであり、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板を提供し、また、簡便でかつ貼り合わせ面の欠陥を抑制することができる方法により、前記優れたＲＦ特性を有する貼り合わせ基板を製造することができる貼り合わせ基板の製造方法を提供する。またこの貼り合わせ基板を用いることで、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスを提供し、前記貼り合わせ基板を用いた半導体デバイスの製造方法を提供することを目的とする。
上記目的を達成するために、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板を提供する。
このように、本発明の貼り合わせ基板は、ベース基板として、抵抗率が１００Ω・ｃｍ以上と高抵抗率で、かつベース基板と絶縁膜との間に多孔質層を有することを特徴とする。ベース基板の抵抗率が１００Ω・ｃｍ以上と高抵抗率であればクロストークを抑制してＲＦ特性に優れたものとなる。また、キャリアをトラップさせるための絶縁膜とベース基板との間の界面準位密度は、ベース基板表面の未結合手の密度に依存している。そのため、絶縁膜とベース基板との間を多孔質層として表面積を大きくすることで、界面準位密度が高くＲＦ特性に優れたものとなる。これにより、前記多孔質層を有する貼り合わせ基板は、クロストークを防ぐことができ、キャリアをトラップしやすく、反転層が形成されることによって発生するＲＦ特性の劣化を抑制できる、つまりＲＦ特性の良好な貼り合わせ基板となる。
また、前記多孔質層の厚さが５ｎｍ以上１００ｎｍ以下であることが好ましい。
前記多孔質層の厚さが５ｎｍ以上であれば、十分な表面積を得ることができるため、十分高い界面準位密度を有する貼り合わせ基板となり、１００ｎｍ以下であれば、多孔質層でベース基板が剥がれるなどのトラブルが抑制された貼り合わせ基板となるため好ましい。
さらに、前記ベース基板がシリコン基板であること、及び／又は前記薄膜層がシリコンからなるものであることが好ましい。
このようなベース基板であれば、クロストークを抑制してＲＦ特性を一層向上させることができ、またこのような薄膜層をＳＯＩ層とすれば、結晶性が良好な貼り合わせ基板となり、ＲＦデバイス等を作製するのに好適な貼り合わせ基板となるため好ましい。さらに、構造自体も複雑なものではなく、通常のＳＯＩ基板と同じものとなっているため、低コストで歩留り良く製造できるものとなるため好ましい。
また、前記貼り合わせ基板の薄膜層に、少なくともＲＦデバイスが形成されたものであることを特徴とする半導体デバイスを提供する。
このように前記貼り合わせ基板を用いることで、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスとなる。
さらに、上記目的を達成するために、本発明では、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程と、
該多孔質層の表面及び前記ボンド基板の貼り合わせ面の少なくとも一方に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
前記ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程と、
該多孔質層の表面及び前記ボンド基板の貼り合わせ面の少なくとも一方に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
このように、ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程を有する貼り合わせ基板の製造方法であれば、簡便であり、かつ貼り合わせ面の欠陥を抑制することができるとともに、クロストークを防ぐことができ、絶縁膜とベース基板の間にキャリアをトラップする界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板を製造することができる。
また、前記多孔質層形成工程において、前記ベース基板を陽極酸化することで前記ベース基板の貼り合わせ面側に前記多孔質層を形成することが好ましい。
このような陽極酸化法によれば前記多孔質層を一層容易に形成でき、かつ前記多孔質層の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。
さらに、前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることが好ましい。
このように、前記ベース基板にシリコン基板を用いることで、前記多孔質層をより簡単に形成することができ、またクロストーク等を防ぐことができる高抵抗率なベース基板とすることができる。一方で、前記ボンド基板にシリコン基板を用いることで、前記絶縁膜として酸化膜をより簡単に形成でき、また薄膜層としたときには結晶性が良好で、ＲＦデバイス等を作製するのに好適な薄膜層とすることができるため好ましい。さらに、前記ベース基板及び前記ボンド基板の両方とも、シリコン基板を用いることで、製造される貼り合わせ基板は結晶性が一層良好となり、また、構造自体も複雑なものではなく、従来の工程を適用でき、低コストで歩留り良く製造することができるため好ましい。
また、前記絶縁膜形成工程において、前記多孔質層の表面に前記絶縁膜を形成する場合に、前記多孔質層の一部が残るように前記絶縁膜を形成することが好ましい。
このように絶縁膜を形成することにより、一部の多孔質層を残して貼り合わせ基板を製造することができる。
さらに、上記目的を達成するために、本発明では、前記貼り合わせ基板の製造方法の前記薄膜化工程の後、前記薄膜層上にＲＦデバイスを形成するＲＦデバイス形成工程を行うことを特徴とする半導体デバイスの製造方法を提供する。
このような半導体デバイスの製造方法であれば、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスを製造する方法となる。
以上説明したように本発明によれば、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板を提供し、また、簡便でかつ貼り合わせ面の欠陥を抑制することができる方法により、前記優れたＲＦ特性を有する貼り合わせ基板を製造することができる貼り合わせ基板の製造方法を提供する。また該貼り合わせ基板を用いることで、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスを提供し、前記貼り合わせ基板を用いた半導体デバイスの製造方法を提供することができる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、製造工程が簡便で、製造工程における貼り合わせ面の欠陥が抑制される上、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板の開発が望まれていた。
前述のように、製造工程が簡便で、製造工程における貼り合わせ面の欠陥が抑制される上、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板の開発が望まれていた。
本発明者らは、従来のポリシリコン層や窒化酸化物のような中間層を導入しない簡単な構造で、クロストークを防ぐことができ、絶縁膜とベース基板の間の界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板について鋭意研究を重ね、ベース基板の抵抗率が１００Ω・ｃｍ以上と高抵抗率であればクロストークを抑制してＲＦ特性に優れたものとなることを見出し、また、キャリアをトラップさせるための絶縁膜とベース基板との間の界面準位密度は、ベース基板表面の未結合手の密度に依存していることを見出し、絶縁膜とベース基板との間を多孔質層として表面積を大きくすることで、界面準位密度が高くＲＦ特性に優れたものとなることを見出し、本発明を完成させた。
また、本発明者らは、簡便でかつ貼り合わせ面の欠陥を抑制することができる製造工程で、ＲＦ特性に優れた貼り合わせ基板を製造する方法について検討し、ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程を有する貼り合わせ基板の製造方法であれば、簡便でかつ貼り合わせ面の欠陥を抑制することができる方法により、クロストークを防ぐことができ、絶縁膜とベース基板の間にキャリアをトラップする界面準位密度（Ｄｉｔ）が高く、優れたＲＦ特性を有する貼り合わせ基板を製造することができることを見出し、本発明を完成させた。以下、詳細に説明していく。
［貼り合わせ基板］
すなわち、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板を提供する。
すなわち、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板を提供する。
本発明の貼り合わせ基板の断面図を図１に示す。本発明の貼り合わせ基板１０は、ベース基板１上に絶縁膜３と、該絶縁膜３上に薄膜層５とを有し、特に前記ベース基板１は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板１と前記絶縁膜３との間に多孔質層２を有するものであることを特徴とする。本発明の貼り合わせ基板は、特に制限されないが、薄膜層がシリコンであるＳＯＩ基板（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）とすることができる。以下、本発明の貼り合わせ基板の各構成要素について詳述する。
［ベース基板］
本発明の貼り合わせ基板におけるベース基板は抵抗率が１００Ω・ｃｍ以上である。ベース基板を高抵抗率とすることによって薄膜層に形成されるＲＦデバイスのクロストークを抑制することができる。前記ベース基板としては、特に制限されないが、シリコン基板、特にシリコン単結晶基板であることが好ましい。ベース基板がシリコン基板、特にシリコン単結晶基板であれば、クロストークを抑制してＲＦ特性を一層向上させることができ、結晶性が一層良好となり、また、構造自体も複雑なものではなく、低コストで歩留り良く製造することができる。さらに、ベース基板がシリコン基板、特にシリコン単結晶基板であれば、下記に説明するように、前記多孔質層としてポーラスシリコンを容易に形成できるため好ましい。
本発明の貼り合わせ基板におけるベース基板は抵抗率が１００Ω・ｃｍ以上である。ベース基板を高抵抗率とすることによって薄膜層に形成されるＲＦデバイスのクロストークを抑制することができる。前記ベース基板としては、特に制限されないが、シリコン基板、特にシリコン単結晶基板であることが好ましい。ベース基板がシリコン基板、特にシリコン単結晶基板であれば、クロストークを抑制してＲＦ特性を一層向上させることができ、結晶性が一層良好となり、また、構造自体も複雑なものではなく、低コストで歩留り良く製造することができる。さらに、ベース基板がシリコン基板、特にシリコン単結晶基板であれば、下記に説明するように、前記多孔質層としてポーラスシリコンを容易に形成できるため好ましい。
［絶縁膜］
本発明の貼り合わせ基板は前記ベース基板上に絶縁膜を有する。該絶縁膜によりクロストークを低減することができ、ベース基板としては高抵抗率基板を使用することが可能となりＲＦ特性を向上させることができる。特に制限されないが、前記絶縁膜はシリコン酸化膜であることが好ましい。絶縁膜がシリコン酸化膜であれば、優れた絶縁性を有し、その膜厚の制御も容易であるため、ＲＦデバイスを作製するために好適な貼り合わせ基板となる。
本発明の貼り合わせ基板は前記ベース基板上に絶縁膜を有する。該絶縁膜によりクロストークを低減することができ、ベース基板としては高抵抗率基板を使用することが可能となりＲＦ特性を向上させることができる。特に制限されないが、前記絶縁膜はシリコン酸化膜であることが好ましい。絶縁膜がシリコン酸化膜であれば、優れた絶縁性を有し、その膜厚の制御も容易であるため、ＲＦデバイスを作製するために好適な貼り合わせ基板となる。
［薄膜層］
本発明の貼り合わせ基板は上記絶縁膜上に薄膜層を有する。薄膜層は、特に制限されないが、シリコン、特にシリコン単結晶からなるものであることが好ましい。前記薄膜層がシリコンであれば、結晶性が良好な貼り合わせ基板となり、ＲＦデバイス等を作製するのに好適な貼り合わせ基板となるため好ましい。もちろん、化合物半導体等、他の半導体であっても良い。
本発明の貼り合わせ基板は上記絶縁膜上に薄膜層を有する。薄膜層は、特に制限されないが、シリコン、特にシリコン単結晶からなるものであることが好ましい。前記薄膜層がシリコンであれば、結晶性が良好な貼り合わせ基板となり、ＲＦデバイス等を作製するのに好適な貼り合わせ基板となるため好ましい。もちろん、化合物半導体等、他の半導体であっても良い。
［多孔質層］
さらに、前記ベース基板は前記絶縁膜との間において多孔質層を有する。キャリアをトラップさせるための絶縁膜とベース基板との間の界面準位密度は、ベース基板表面の未結合手の密度に依存しているため、多孔質層とすることで従来技術のポリシリコン層や窒化酸化物のような中間層よりも表面積が大きくなる。従って、多孔質層を有する貼り合わせ基板は、絶縁膜とベース基板の間の界面準位密度が高いため、キャリアをトラップしやすく、よって反転層が形成されることによって発生するＲＦ特性の劣化を抑制できる、つまりＲＦ特性の良好な貼り合わせ基板となる。前記多孔質層としては特に制限されないがポーラスシリコンが好ましい。ポーラスシリコンは表面積が大きいためＲＦ特性に優れた貼り合わせ基板なる。
さらに、前記ベース基板は前記絶縁膜との間において多孔質層を有する。キャリアをトラップさせるための絶縁膜とベース基板との間の界面準位密度は、ベース基板表面の未結合手の密度に依存しているため、多孔質層とすることで従来技術のポリシリコン層や窒化酸化物のような中間層よりも表面積が大きくなる。従って、多孔質層を有する貼り合わせ基板は、絶縁膜とベース基板の間の界面準位密度が高いため、キャリアをトラップしやすく、よって反転層が形成されることによって発生するＲＦ特性の劣化を抑制できる、つまりＲＦ特性の良好な貼り合わせ基板となる。前記多孔質層としては特に制限されないがポーラスシリコンが好ましい。ポーラスシリコンは表面積が大きいためＲＦ特性に優れた貼り合わせ基板なる。
前記多孔質層の厚さは５ｎｍ以上１００ｎｍ以下であることが好ましい。前記多孔質層の厚さが５ｎｍ以上であれば、十分な表面積を得ることができるため、十分高い界面準位密度を有する貼り合わせ基板となり、また１００ｎｍ以下であれば、多孔質層においてベース基板が剥がれるなどのトラブルが抑制された貼り合わせ基板となるため好ましい。
従来のポリシリコン層や窒化酸化物のような中間層が導入されたＳＯＩウェーハは高抵抗率のベース基板を用いた場合に反転層が生じて見かけ上の抵抗率が減少してしまうというデメリットがあった。しかしながら、本発明の貼り合わせ基板は、ベース基板として、抵抗率が１００Ω・ｃｍ以上と高抵抗率であり、かつベース基板と絶縁膜との間に多孔質層を有することでベース基板と絶縁膜との間の界面準位密度を高いものとすることができる。この界面準位にキャリアをトラップさせることによって、高抵抗率のベース基板を用いた場合に反転層が生じて見かけ上の抵抗率が減少してしまうことを抑制することができ、よってＲＦ特性の良好な貼り合わせ基板とすることができる。従って、低消費電力で、クロストークを低減させることのできる貼り合わせ基板とすることができる。
また、特にベース基板がシリコン単結晶基板で、薄膜層がシリコン単結晶で、絶縁膜がシリコン酸化膜である貼り合わせ基板の場合は、結晶性が一層良好となり、また、構造自体も複雑なものではなく、通常のＳＯＩウェーハと同じものとなっているため、低コストで歩留り良く製造することができる。
［半導体デバイス］
また、本発明は、前記貼り合わせ基板１０の薄膜層５に、少なくともＲＦデバイス６が形成されたものであることを特徴とする半導体デバイス２０を提供する（図２（ｇ）、図３（ｇ）参照）。このような半導体デバイスであれば、良好なＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスとなる。
また、本発明は、前記貼り合わせ基板１０の薄膜層５に、少なくともＲＦデバイス６が形成されたものであることを特徴とする半導体デバイス２０を提供する（図２（ｇ）、図３（ｇ）参照）。このような半導体デバイスであれば、良好なＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスとなる。
［貼り合わせ基板の製造方法］
さらに、本発明は、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程と、
該多孔質層の表面及び前記ボンド基板の貼り合わせ面の少なくとも一方に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
さらに、本発明は、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程と、
該多孔質層の表面及び前記ボンド基板の貼り合わせ面の少なくとも一方に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
以下、本発明の貼り合わせ基板の製造方法の実施形態について図２及び図３を参照して説明する。図２及び図３は、本発明の貼り合わせ基板の製造工程、及び該貼り合わせ基板上にＲＦデバイスを形成する工程の第一の態様と第二の態様とを示すフロー図である。
［多孔質層形成工程］
本発明の多孔質層形成工程では、準備したベース基板１の貼り合わせ面側に多孔質層２を形成する（図２（ａ）（ｂ）、図３（ａ）（ｂ））。本発明の多孔質層形成工程は、特に制限されないが、前記ベース基板１を陽極酸化することで前記ベース基板１の貼り合わせ面側に前記多孔質層２を形成することが好ましい。このような陽極酸化法によれば前記多孔質層２を容易に形成でき、かつ前記多孔質層２の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。以下、この陽極酸化法を用いた方法について説明する。
本発明の多孔質層形成工程では、準備したベース基板１の貼り合わせ面側に多孔質層２を形成する（図２（ａ）（ｂ）、図３（ａ）（ｂ））。本発明の多孔質層形成工程は、特に制限されないが、前記ベース基板１を陽極酸化することで前記ベース基板１の貼り合わせ面側に前記多孔質層２を形成することが好ましい。このような陽極酸化法によれば前記多孔質層２を容易に形成でき、かつ前記多孔質層２の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。以下、この陽極酸化法を用いた方法について説明する。
例えばＨＦ（フッ化水素）含有液等の陽極酸化液中でシリコン単結晶基板等のベース基板１を陽極として電流を流すことにより、ベース基板１の表面に、数ｎｍの径の微細孔を有する多孔質層２（多孔質体）を形成する（図２（ｂ）、図３（ｂ））。ここで、ＨＦ含有液等の陽極酸化液の組成やイオン濃度、電流値を変更することで、多孔質層２の多孔度、厚さ、及び孔径等を調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒である場合には、多孔質層２の厚さが約２００ｎｍ、多孔度が約４０％になりうる。この陽極酸化法の条件に依存する多孔質層２の多孔度、厚さ、及び孔径等は、作製されるデバイスに要求される性能を勘案して決定することができる。最終的に貼り合わせ基板１０としたとき、多孔度の割合は２０％以下、厚さは５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ未満が好ましい。前記多孔質層２の厚さが５ｎｍ以上であれば、十分な表面積を得ることができるため、十分高い界面準位密度を有する貼り合わせ基板１０を製造することができ、また１００ｎｍ以下であれば、多孔質層２においてベース基板１が剥がれるなどのトラブルが抑制された貼り合わせ基板１０の製造方法となるため好ましい。また、多孔質の割合（多孔度）は２０％以下、又は厚さが５ｎｍ以上１００ｎｍ以下であれば、貼り合わせ基板１０の割れ等のトラブルが抑制できるため好ましい。実際には多孔質層２が一定以上存在すれば、それ以上多孔質の割合、厚さを変化させても界面準位密度への差はない。
なお、多孔質層２は、前記陽極酸化法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するマスクを通してベース基板１をドライエッチング又はウエットエッチングすることによっても多孔質層２を形成することができる。
なお、図２（ａ）、（ｄ）及び図３（ａ）、（ｃ）において準備する前記ベース基板１及び／又は前記ボンド基板４としては、シリコン基板、特にシリコン単結晶基板を用いることが好ましい。このように、シリコン基板を用いることで、前述の多孔質層形成工程において前記ベース基板１に前記多孔質層２をより簡単に形成することができ、上記陽極酸化法により、多孔質層２としてのポーラスシリコンを容易に形成することができるため好ましい。また前記ベース基板１がシリコン基板であれば、後述する絶縁膜形成工程において前記ボンド基板４に前記絶縁膜３をより簡単に形成できるため好ましい。また、薄膜化工程において形成される薄膜層５はいわゆるＳＯＩ層となり、結晶性が良好で、ＲＦデバイス製造に好適に適用できる。
［絶縁膜形成工程］
本発明の絶縁膜形成工程では、前記多孔質層２の表面及び前記ボンド基板４の貼り合わせ面の少なくとも一方に前記絶縁膜３を形成する（図２（ｃ）、図３（ｄ））。このときの酸化条件、酸化方法は貼り合わせ基板としたときに必要な絶縁膜３の条件によって適宜変化する。前記絶縁膜形成工程としては、例えばベース基板１の多孔質層２がポーラスシリコンであり、又はボンド基板４がシリコン単結晶基板である場合には熱酸化することで酸化膜を形成し、絶縁膜３とすることができる。なお、絶縁膜形成工程において、前記多孔質層の表面及び前記ボンド基板の貼り合わせ面の両方に絶縁膜を形成することも可能である。
本発明の絶縁膜形成工程では、前記多孔質層２の表面及び前記ボンド基板４の貼り合わせ面の少なくとも一方に前記絶縁膜３を形成する（図２（ｃ）、図３（ｄ））。このときの酸化条件、酸化方法は貼り合わせ基板としたときに必要な絶縁膜３の条件によって適宜変化する。前記絶縁膜形成工程としては、例えばベース基板１の多孔質層２がポーラスシリコンであり、又はボンド基板４がシリコン単結晶基板である場合には熱酸化することで酸化膜を形成し、絶縁膜３とすることができる。なお、絶縁膜形成工程において、前記多孔質層の表面及び前記ボンド基板の貼り合わせ面の両方に絶縁膜を形成することも可能である。
また、前記絶縁膜形成工程において、前記多孔質層２の表面に前記絶縁膜３を形成する場合に、前記多孔質層２の一部が残るように前記絶縁膜３を形成することが好ましい（図２（ｃ））。このように絶縁膜３を形成することにより、一部の多孔質層２を残して貼り合わせ基板１０を製造することができる（図２（ｅ）、（ｆ））。通常絶縁膜は厚く形成されるため、ベース基板、ボンド基板がシリコン基板、特にシリコン単結晶基板であるときは、酸化条件としてはＰｙｒｏ雰囲気で高温、長時間が想定される。しかしながら、本発明の貼り合わせ基板は前記多孔質層２を有することにより、キャリアをトラップしやすく、ＲＦ特性の良好な貼り合わせ基板となるため、前記多孔質層２の表面に前記絶縁膜３を形成する場合には、前記多孔質層２の一部が残るように前記絶縁膜３を形成することが好ましい（図２（ｃ））。例えば、前記ベース基板１がシリコン基板、特にシリコン単結晶基板であり、前記多孔質層２がシリコンを含む多孔質体（例えばポーラスシリコン）である場合には、４００℃程度の低温で６０分の酸化を行いその後、高温に昇温する工程とすることが望ましい。なおこの場合の多孔質層２は通常のシリコン単結晶層と比べて酸化速度が１．５倍程度大きいことを我々は見出しており、注意が必要である。
［貼り合わせ工程］
本発明の貼り合わせ工程では、前記絶縁膜３を介して前記ベース基板１と前記ボンド基板４を貼り合わせる（図２（ｅ）、図３（ｅ））。また、本発明の貼り合わせ工程では、貼り合わせ後に結合強度を上げるために結合熱処理を行うこともできる。この貼り合わせ工程の条件は特に限定されず、通常の貼り合わせ基板を作製する条件のいずれをも適用することができる。
本発明の貼り合わせ工程では、前記絶縁膜３を介して前記ベース基板１と前記ボンド基板４を貼り合わせる（図２（ｅ）、図３（ｅ））。また、本発明の貼り合わせ工程では、貼り合わせ後に結合強度を上げるために結合熱処理を行うこともできる。この貼り合わせ工程の条件は特に限定されず、通常の貼り合わせ基板を作製する条件のいずれをも適用することができる。
［薄膜化工程］
本発明の薄膜化工程では、前記貼り合わせ工程後に、貼り合わせられた前記ボンド基板４を薄膜化して薄膜層５を形成する（図２（ｆ）、図３（ｆ））。この場合の薄膜化方法としては、研磨による方法も可能であるし、貼り合わせ前に前記ボンド基板４に水素イオンを注入してイオン注入層を形成し、その後熱処理して該イオン注入層で剥離、薄膜化する方法でも良い。
本発明の薄膜化工程では、前記貼り合わせ工程後に、貼り合わせられた前記ボンド基板４を薄膜化して薄膜層５を形成する（図２（ｆ）、図３（ｆ））。この場合の薄膜化方法としては、研磨による方法も可能であるし、貼り合わせ前に前記ボンド基板４に水素イオンを注入してイオン注入層を形成し、その後熱処理して該イオン注入層で剥離、薄膜化する方法でも良い。
前記薄膜化工程後に、薄膜層５の表面改質のため、熱処理や仕上げの研磨、さらにはエピタキシャル成長を行うことも可能である。これらの表面改質等の処理としては、センサーデバイスで求められる表面品質に合わせた処理を適宜選択することが出来る。こうして、本発明にかかる多孔質層２を有する貼り合わせ基板１０を製造することができる。
従来はポリシリコン層や窒化酸化物のような中間層を導入することで貼り合わせ基板の製造工程が複雑になるだけでなくボイドやブリスター等の貼り合わせ面の欠陥が発生しやすくなるといったデメリットがあった。しかし、以上のように本発明の貼り合わせ基板の製造方法では、このような工程がなく、通常通りの貼り合わせが行われ、貼り合わせ基板の製造プロセスにおいて、多孔質層形成工程を含めるのみで、表面積が大きく、キャリアをトラップしやすく、ＲＦ特性の劣化を抑制できる多孔質層を形成することが可能である。すなわち、本発明の貼り合わせ基板の製造方法であれば、中間層を形成しない簡単な工程で、貼り合わせ不良のないＲＦ特性の良好な貼り合わせ基板を製造することができる。さらに、以下に本発明により製造された貼り合わせ基板を用いてＲＦデバイスを製造する工程について例示する。
［ＲＦデバイス作製工程］
また、本発明では前記薄膜化工程の後、前記薄膜層上にＲＦデバイスを形成するＲＦデバイス形成工程を行うことができる。以上のようにして作製された貼り合わせ基板１０の薄膜層５の表面側にＲＦデバイス６をつくり込むことで高性能な高周波用の半導体デバイス２０が完成する（図２（ｇ）、図３（ｇ））。本発明の貼り合わせ基板を用いて作製された半導体デバイス２０は、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイス２０となる。
また、本発明では前記薄膜化工程の後、前記薄膜層上にＲＦデバイスを形成するＲＦデバイス形成工程を行うことができる。以上のようにして作製された貼り合わせ基板１０の薄膜層５の表面側にＲＦデバイス６をつくり込むことで高性能な高周波用の半導体デバイス２０が完成する（図２（ｇ）、図３（ｇ））。本発明の貼り合わせ基板を用いて作製された半導体デバイス２０は、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイス２０となる。
以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
［実施例１］
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対してＨＦ濃度が２５％、電流印加時間が５００秒で陽極酸化を行い、厚さが約１０００ｎｍ、多孔度が約２０％の多孔質層を作成した（多孔質層形成工程）。この陽極酸化後に、このベース基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、多孔質層を５０ｎｍ残し、絶縁膜として酸化膜を９５０ｎｍ形成した（絶縁膜形成工程）。このベース基板に、ボンド基板として抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った（貼り合わせ工程）。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し（薄膜化工程）、本発明の貼り合わせ基板（Ａ−Ｉ）を作製した。
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対してＨＦ濃度が２５％、電流印加時間が５００秒で陽極酸化を行い、厚さが約１０００ｎｍ、多孔度が約２０％の多孔質層を作成した（多孔質層形成工程）。この陽極酸化後に、このベース基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、多孔質層を５０ｎｍ残し、絶縁膜として酸化膜を９５０ｎｍ形成した（絶縁膜形成工程）。このベース基板に、ボンド基板として抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った（貼り合わせ工程）。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し（薄膜化工程）、本発明の貼り合わせ基板（Ａ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ａ−ＩＩ）を作製した。
そして、特開２００６−１３１００号公報に記載されているように、水銀プローブを薄膜層に接触させて絶縁膜と薄膜層界面の電気特性の評価を行うことのできる擬似ＭＯＳＦＥＴ法により、貼り合わせ基板（Ａ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［実施例２］
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対してＨＦ濃度が２５％、電流印加時間が１０秒で陽極酸化を行い、多孔質層の厚さが約２０ｎｍ、多孔度が約２０％の多孔質層を作成した。また、抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をボンド基板として、このボンド基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、絶縁膜として１０００ｎｍの酸化膜を形成した。その後、絶縁膜を介してボンド基板とベース基板とを貼り合わせ、１１５０℃で結合熱処理を行った。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し、貼り合わせ基板（Ｂ−Ｉ）とした。
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対してＨＦ濃度が２５％、電流印加時間が１０秒で陽極酸化を行い、多孔質層の厚さが約２０ｎｍ、多孔度が約２０％の多孔質層を作成した。また、抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をボンド基板として、このボンド基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、絶縁膜として１０００ｎｍの酸化膜を形成した。その後、絶縁膜を介してボンド基板とベース基板とを貼り合わせ、１１５０℃で結合熱処理を行った。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し、貼り合わせ基板（Ｂ−Ｉ）とした。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｂ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｂ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［実施例３］
抵抗率１００Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｃ−Ｉ）を作製した。
抵抗率１００Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｃ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｃ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｃ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［実施例４］
抵抗率１００Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例２と同様にして、本発明の貼り合わせ基板（Ｄ−Ｉ）を作製した。
抵抗率１００Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例２と同様にして、本発明の貼り合わせ基板（Ｄ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｄ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｄ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［実施例５］
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用い、絶縁膜形成工程で多孔質層を５ｎｍ残し、絶縁膜として酸化膜を９９５ｎｍ形成した以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｅ−Ｉ）を作製した。
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用い、絶縁膜形成工程で多孔質層を５ｎｍ残し、絶縁膜として酸化膜を９９５ｎｍ形成した以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｅ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｅ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｅ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［実施例６］
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用い、絶縁膜形成工程で多孔質層を１００ｎｍ残し、絶縁膜として酸化膜を９００ｎｍ形成した以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｆ−Ｉ）を作製した。
抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用い、絶縁膜形成工程で多孔質層を１００ｎｍ残し、絶縁膜として酸化膜を９００ｎｍ形成した以外は実施例１と同様にして、本発明の貼り合わせ基板（Ｆ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｆ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｆ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［比較例１］
次に、比較例１として、多孔質層形成工程を行わない従来法について説明する。抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、絶縁膜として１０００ｎｍの厚さの酸化膜を形成した（絶縁膜形成工程）。このベース基板に、ボンド基板として抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った（貼り合わせ工程）。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し（薄膜化工程）、貼り合わせ基板（Ｇ−Ｉ）を作製した。
次に、比較例１として、多孔質層形成工程を行わない従来法について説明する。抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、このベース基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、絶縁膜として１０００ｎｍの厚さの酸化膜を形成した（絶縁膜形成工程）。このベース基板に、ボンド基板として抵抗率１２０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った（貼り合わせ工程）。その後、ボンド基板を研磨により薄膜化することでシリコン層厚５μｍの薄膜層を形成し（薄膜化工程）、貼り合わせ基板（Ｇ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｇ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｇ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［比較例２］
また、抵抗率９０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例１と同様にして、貼り合わせ基板（Ｈ−Ｉ）を作製した。
また、抵抗率９０Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板及びボンド基板として用いた以外は実施例１と同様にして、貼り合わせ基板（Ｈ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｈ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｈ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
［比較例３］
また、多孔質層形成工程を行わず、貼り合わせ工程前に、低圧化学気相成長（ＬＰＣＶＤ）によりボンド基板にポリシリコン層を５０ｎｍ堆積した以外は実施例１と同様にして、貼り合わせ基板（Ｉ−Ｉ）を作製した。
また、多孔質層形成工程を行わず、貼り合わせ工程前に、低圧化学気相成長（ＬＰＣＶＤ）によりボンド基板にポリシリコン層を５０ｎｍ堆積した以外は実施例１と同様にして、貼り合わせ基板（Ｉ−Ｉ）を作製した。
一方で、絶縁膜とベース基板との界面の界面準位密度を測定する目的で、貼り合わせ工程までは上記と同様にして作製した基板を、薄膜化工程でボンド基板ではなくベース基板を研磨により膜厚７０ｎｍに薄膜化した貼り合わせ基板（Ｉ−ＩＩ）を作製した。そして、前記同様に、貼り合わせ基板（Ｉ−ＩＩ）の絶縁膜と薄膜化されたベース基板の界面における界面準位密度（Ｄｉｔ）及び電子移動度を測定した。その結果を表１に示す。
以上より、多孔質層を有さない比較例１、ベース基板の抵抗率が１００Ω・ｃｍ未満の比較例２、多孔質層の代わりにポリシリコン層を有する比較例３の貼り合わせ基板では界面準位密度（Ｄｉｔ）が低く、電子移動度が高いためクロストークが起こりやすく、ＲＦ特性に乏しい貼り合わせ基板となることが示された。これに対し、本発明の実施例１〜６の貼り合わせ基板は、多孔質層を有することにより界面準位密度（Ｄｉｔ）が高く、電子移動度が低いものとなることが示された。すなわち、本発明の貼り合わせ基板は、高抵抗率の基板を用いることによってクロストークを抑制することができ、また、高い界面準位密度にキャリアをトラップさせることができるため、反転層が生じて見かけ上の抵抗率が減少してしまうことを抑制することができ、ＲＦ特性に優れる貼り合わせ基板となることが示された。
また、実施例５より、多孔質層の厚さが５ｎｍ以上であれば、十分な表面積を得ることができるため、十分高い界面準位密度を有する貼り合わせ基板となることが示され、実施例６より、多孔質層の厚さが１００ｎｍ以下であれば、多孔質層でベース基板が剥がれるなどのトラブルが抑制された貼り合わせ基板となることが示された。
さらに、実施例１〜実施例６の貼り合わせ基板の製造方法では多孔質層形成工程が含まれるものの、貼り合わせ基板製造工程全体からすれば簡単な工程が付加されたに過ぎないため、製造コスト、及び製造時間は比較例１〜比較例２の貼り合わせ基板の製造とほとんど変わらないものであった。その上、実施例１〜実施例６の貼り合わせ基板の製造方法では貼り合わせ面の欠陥を抑制することができた。他方で、多孔質層の代わりにポリシリコン層を形成した比較例３は、気相成長装置を用いた複雑な工程を必要とし、その上、形成されたポリシリコン層は貼り合わせ面の欠陥となり歩留まりの悪い製造方法であった。
また、このように優れたＲＦ特性を有する実施例１〜実施例６の貼り合わせ基板を用いて、その薄膜層上にＲＦデバイスを形成した半導体デバイスは、優れたＲＦ特性を有し、更なる高機能化を達成できる半導体デバイスとなる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ベース基板、 ２…多孔質層、 ３…絶縁膜、 ４…ボンド基板、 ５…薄膜層、 ６…ＲＦデバイス、 １０…貼り合わせ基板 、２０…半導体デバイス
Claims (9)
- ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は抵抗率が１００Ω・ｃｍ以上であり、前記ベース基板と前記絶縁膜との間に多孔質層を有するものであることを特徴とする貼り合わせ基板。
- 前記多孔質層の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の貼り合わせ基板。
- 前記ベース基板がシリコン基板であること、及び／又は前記薄膜層がシリコンからなるものであることを特徴とする請求項１又は請求項２に記載の貼り合わせ基板。
- 請求項１乃至請求項３いずれか１項に記載の貼り合わせ基板の薄膜層に、少なくともＲＦデバイスが形成されたものであることを特徴とする半導体デバイス。
- 絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面側に多孔質層を形成する多孔質層形成工程と、
該多孔質層の表面及び前記ボンド基板の貼り合わせ面の少なくとも一方に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法。 - 前記多孔質層形成工程において、前記ベース基板を陽極酸化することで前記ベース基板の貼り合わせ面側に前記多孔質層を形成することを特徴とする請求項５に記載の貼り合わせ基板の製造方法。
- 前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることを特徴とする請求項５又は請求項６に記載の貼り合わせ基板の製造方法。
- 前記絶縁膜形成工程において、前記多孔質層の表面に前記絶縁膜を形成する場合に、前記多孔質層の一部が残るように前記絶縁膜を形成することを特徴とする請求項５乃至請求項７のいずれか１項に記載の貼り合わせ基板の製造方法。
- 請求項５乃至請求項８のいずれか１項に記載の貼り合わせ基板の製造方法の前記薄膜化工程の後、前記薄膜層上にＲＦデバイスを形成するＲＦデバイス形成工程を行うことを特徴とする半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011025674A JP5673170B2 (ja) | 2011-02-09 | 2011-02-09 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011025674A JP5673170B2 (ja) | 2011-02-09 | 2011-02-09 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012164906A true JP2012164906A (ja) | 2012-08-30 |
| JP5673170B2 JP5673170B2 (ja) | 2015-02-18 |
Family
ID=46843982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011025674A Active JP5673170B2 (ja) | 2011-02-09 | 2011-02-09 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5673170B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015162842A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| WO2015162839A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| WO2016199329A1 (ja) * | 2015-06-09 | 2016-12-15 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2017532758A (ja) * | 2014-08-01 | 2017-11-02 | ソイテック | 無線周波アプリケーションの構造 |
| JP2018509002A (ja) * | 2015-03-17 | 2018-03-29 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 |
| JP7464631B2 (ja) | 2019-07-02 | 2024-04-09 | ソイテック | 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353797A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
| JP2005229062A (ja) * | 2004-02-16 | 2005-08-25 | Canon Inc | Ｓｏｉ基板及びその製造方法 |
| JP2007507093A (ja) * | 2003-09-26 | 2007-03-22 | ユニべルシテ・カトリック・ドゥ・ルベン | 抵抗損を低減させた積層型半導体構造の製造方法 |
| JP2007507100A (ja) * | 2003-09-26 | 2007-03-22 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体材料製の多層構造を製造するための方法 |
| JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
-
2011
- 2011-02-09 JP JP2011025674A patent/JP5673170B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353797A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
| JP2007507093A (ja) * | 2003-09-26 | 2007-03-22 | ユニべルシテ・カトリック・ドゥ・ルベン | 抵抗損を低減させた積層型半導体構造の製造方法 |
| JP2007507100A (ja) * | 2003-09-26 | 2007-03-22 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体材料製の多層構造を製造するための方法 |
| JP2005229062A (ja) * | 2004-02-16 | 2005-08-25 | Canon Inc | Ｓｏｉ基板及びその製造方法 |
| JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI610335B (zh) * | 2014-04-24 | 2018-01-01 | Shin Etsu Handotai Co Ltd | 貼合式soi晶圓的製造方法及貼合式soi晶圓 |
| WO2015162842A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| JP2015211074A (ja) * | 2014-04-24 | 2015-11-24 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| WO2015162839A1 (ja) * | 2014-04-24 | 2015-10-29 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2015211061A (ja) * | 2014-04-24 | 2015-11-24 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| CN106233425A (zh) * | 2014-04-24 | 2016-12-14 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| US10460983B2 (en) | 2014-04-24 | 2019-10-29 | Shin-Etsu Handotai Co.,Ltd. | Method for manufacturing a bonded SOI wafer |
| US10529615B2 (en) | 2014-04-24 | 2020-01-07 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing a bonded SOI wafer and bonded SOI wafer |
| USRE49365E1 (en) | 2014-08-01 | 2023-01-10 | Soitec | Structure for radio-frequency applications |
| JP2017532758A (ja) * | 2014-08-01 | 2017-11-02 | ソイテック | 無線周波アプリケーションの構造 |
| TWI694559B (zh) * | 2015-03-17 | 2020-05-21 | 環球晶圓股份有限公司 | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 |
| JP2018509002A (ja) * | 2015-03-17 | 2018-03-29 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 |
| US10290533B2 (en) | 2015-03-17 | 2019-05-14 | Globalwafers Co., Ltd. | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| WO2016199329A1 (ja) * | 2015-06-09 | 2016-12-15 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US10566196B2 (en) | 2015-06-09 | 2020-02-18 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
| JP2017005078A (ja) * | 2015-06-09 | 2017-01-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP7464631B2 (ja) | 2019-07-02 | 2024-04-09 | ソイテック | 高周波アプリケーション用の埋め込みポーラス層を含む半導体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5673170B2 (ja) | 2015-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2709140B1 (en) | Method for producing laminated substrate having insulating layer at portion of substrate | |
| JP5673170B2 (ja) | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 | |
| US9553013B2 (en) | Semiconductor structure with TRL and handle wafer cavities | |
| US8466538B2 (en) | SOI wafer, semiconductor device, and method for manufacturing SOI wafer | |
| US8481405B2 (en) | Trap rich layer with through-silicon-vias in semiconductor devices | |
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| JP5532680B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| KR20120087188A (ko) | 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 | |
| TW201411810A (zh) | 薄膜型塊體聲波共振器之ｃｍｏｓ製作 | |
| TWI610336B (zh) | 一種薄膜的製備方法 | |
| JP6174756B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2019501524A (ja) | 絶縁体上半導体基板 | |
| JP2015060887A (ja) | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| JP6070487B2 (ja) | Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス | |
| JP2011029594A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| US11495488B2 (en) | Method for manufacturing bonded SOI wafer and bonded SOI wafer | |
| JP2014138097A (ja) | ＧｅＯＩウェーハの製造方法 | |
| JP3754818B2 (ja) | 半導体基板の作製方法 | |
| KR20170103652A (ko) | Soi 기판 및 그 제조방법 | |
| RU2660212C1 (ru) | Способ изготовления диэлектрической изоляции | |
| RU2554298C1 (ru) | Способ получения многослойной структуры пористый кремний на изоляторе | |
| JP2023054965A (ja) | シリコンウエーハ及びｓｏｉウエーハ並びにそれらの製造方法 | |
| TW202245003A (zh) | 半導體基板及其製造方法 | |
| JPH05206467A (ja) | 絶縁ゲート型電界効果トランジスタ、それを用いた半導体装置、及び製造方法 | |
| CN115910908A (zh) | 半导体结构的制作方法以及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5673170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |