JP4322985B2 - 集積回路マザーボード - Google Patents
集積回路マザーボード Download PDFInfo
- Publication number
- JP4322985B2 JP4322985B2 JP37393198A JP37393198A JP4322985B2 JP 4322985 B2 JP4322985 B2 JP 4322985B2 JP 37393198 A JP37393198 A JP 37393198A JP 37393198 A JP37393198 A JP 37393198A JP 4322985 B2 JP4322985 B2 JP 4322985B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- silicon region
- porous silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 87
- 229910021426 porous silicon Inorganic materials 0.000 claims description 84
- 229910052710 silicon Inorganic materials 0.000 claims description 83
- 239000010703 silicon Substances 0.000 claims description 83
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 4
- 230000008021 deposition Effects 0.000 claims 3
- 230000001939 inductive effect Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 18
- 238000013461 design Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000010354 integration Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003792 electrolyte Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は全般的に改良された集積回路デバイス、更に具体的に言えば、低損失で漏話の少ない受動部品の集積を提供し、無線周波集積回路（ＲＦＩＣ）の用途に適した改良された集積回路に関する。
【０００２】
【従来の技術及び課題】
この発明の背景を、ＲＦＩＣの用途に適した改良された基板に関連して説明する。しかし、ここで説明する原理は、基板に関連する損失が問題になるような更に広い範囲の用途に用いられることを承知されたい。
【０００３】
インダクタは無線周波（ＲＦ）回路の重要な素子である。これは、段間インピーダンス整合、濾波作用、及び交流／直流信号の減結合の為に必要である。インピーダンス整合は、ＲＦ回路の設計で重要な役割を果たす。例えば、ＭＯＳＦＥＴを使う低雑音増幅器は、入力インピーダンスを下げると共に、受信機雑音指数を改善する為に、誘導的に同調した入力を必要とするのが普通である。電力利得並びに電力の追加効率を改善する為に、ＲＦ電力増幅器の入力及び出力の両方にインダクタが使われるのが普通である。インダクタを能動デバイスに一層近づければ、インピーダンス整合は更に有効になるが、これがＲＦ集積回路のオン・チップ整合の開発の動機である。
【０００４】
ＲＦ回路にはいくつかの形のインダクタが使われている。空心コイル・インダクタは１ ＧＨｚ未満の動作周波数で使うのが普通である。空心コイル・インダクタは設計及び製造が簡単であるが、その構造が３次元である為、半導体チップ又は硝子繊維回路板の何れかに集積するには不適当である。更に、空心コイル・インダクタは、或る回路板にある他のパッケージされた部品と関連して組立てなければならない。
【０００５】
伝送線路インダクタは、１０ ＧＨｚより高くなると、実用的になる。その構造が簡単である為、硝子繊維回路板又は半導体基板が、１０００オーム‐ｃｍより高い比抵抗を持てば、こういう回路板又は基板に容易に集積することができる。
【０００６】
１乃至６ ＧＨｚの範囲内で動作する携帯電話及び無線ＬＡＮが、インダクタの設計に対して新しい挑戦を生み出した。空心コイル又は伝送線路の何れのインダクタも、その寸法が大きい為に、携帯電話の用途には適当ではない。渦巻形インダクタは、その寸法が小さく、１乃至６ ＧＨｚのオン・チップ集積と合うような２次元の設計の為に、技術開発の焦点になった。
【０００７】
同時に、１ミクロン未満のＣＭＯＳの進歩により、ＲＦＩＣの設計にＢＩＣＭＯＳ及びＣＭＯＳの利用を促した。しかし、こういう用途では、ディジタル回路であまり目立った役割を果たさなかった基板の低い比抵抗が、ＲＦＩＣの設計技術者にとって大きな問題になる。例えば、ＢＩＣＭＯＳ又はＣＭＯＳの上に直接的に集積した渦巻形インダクタは、こういうインダクタがかなりの基板の損失を吸収しなければならない為、低Ｑになるのが普通である。
【０００８】
その結果、この問題を解決する為に、種々のシリコン基板技術が検査された。下記の表１は、これまでに調査された従来のシリコン基板技術のリストである。
【０００９】
【表１】
【００１０】
こういうシリコン基板技術の中で、ＩＢＭ多重レベル金属インダクタ方式以外のどれも、主ラインのシリコン・ウェーハ製造設備に採用することはできない。更に、ＩＢＭ方式は、インダクタ金属の損失を取上げているが、基板の損失を取上げていないので、ＲＦＩＣの設計には不適当である。
【００１１】
多孔質シリコンは、比抵抗が高く、ＧａＡｓに近い性能特性を持つ材料として、当業者によく知られている。しかし、多孔質シリコンの開発は主にシリコンの光放出ダイオードに限られてきた。多孔質シリコンをプロセスの中間工程で使って埋込み酸化物層を作るデバイスの隔離も試みられた。
【００１２】
多孔質シリコンはシリコンの陽極酸化によって形成され、単結晶シリコン・マトリックス内に１００ 程度の相互接続された気孔構造を作る。このプロセスは非常に敏速である。例えば、１００μｍ層は、どんな直径のウェーハの上にでも、１５分以内に形成することができる。マスクを使って、ウェーハの選ばれた区域にだけ多孔質シリコンの形成を制限することができる。多孔質シリコンの上に比較的高品質のエピタキシャル・シリコンを成長させることさえ可能である。多孔質シリコンの開発及び形成をする従来のプロセスはたくさんあり、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ誌、７３（１９８５年）６２２‐６３６所載のＩ．Ｊ．ビール他の論文「多孔質シリコンの形成及び微細構造の実験及び理論研究」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ誌、２５５巻（１９９５年）３２９所載のＡ．Ｇ．ナシオプーロス他の論文「写真製版でパターン決めした基板を使ったミクロン未満の発光性多孔質シリコン構造」及びＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５巻（１９９６年）３１１６所載のＭ．リー他の論文「パターン決めした多孔質シリコンを形成する為のＧａＡｓマスク層の利用」がある。
【００１３】
モノリシック集積形式又はシリコン・オン・シリコン多重チップ・モジュールの何れかの形式でのシリコンＲＦＩＣが、携帯電話用の設計のフットプリント、コスト及び性能を改善する為に開発されている。それを携帯電話に応用することは、この発明以前には、ＲＦ隔離受動部品集積の問題及びＲＦ／直流アースの問題によって妨げられていた。この他の開発では、１０００オーム‐ｃｍより高いシリコン基板の上に高Ｑインダクタを製造することができることがわかっている。その一方、０．０１オーム‐ｃｍ未満のｐ＋形基板のアース形設計を用いる電力増幅器では、１‐２ ＧＨｚの範囲内で良好な性能が得られている。この発明は、同じシリコン・ウェーハの上に比抵抗の高い材料と比抵抗の小さい材料の両方を作り、こうしてＲＦＩＣの開発の妨げとなっていたＲＦ隔離及びＲＦ／直流アースの問題を解決する方法を提供する。
【００１４】
【課題を解決する為の手段及び作用】
この発明はインダクタのような受動部品及びバルクのシリコン・ウェーハの間に、厚手（１００ μｍ）の比抵抗の高い（＞１０００オーム‐ｃｍ）多孔質シリコン層を挿入することによって、シリコン基板損失を減らす。多孔質シリコンは１０００オーム‐ｃｍより大きい高い比抵抗を持ち、その為、受動ＲＦ部品を良好に隔離する為に、比抵抗の小さいシリコンと共に集積する時に、それを使うのが理想的である。局部的に限定された多孔質シリコンを用いた比抵抗の小さいシリコン・マザーボードは、バイアの無い直流／ＲＦアース・プラットフォームを提供し、従来のマザーボードの設計に伴う或るコストの高いプロセスを要らなくする。基板に多孔質シリコンを使う利点は、ＧａＡｓ集積回路のそれに近い高いＲＦＩＣ性能が得られることである。
【００１５】
別の利点は、その厚手の比抵抗の高い層の為、この発明の多孔質シリコン・マザーボードは、全ての受動ＲＦ部品を１つのチップの上に集積することができるようにすることである。
【００１６】
更に別の利点は、熱膨張の差の問題無しに、シリコンのＩＣ部品を直接的にマザーボードの上に組立てることができるので、生産の歩留まりが高くなることである。
【００１７】
１実施形態では、低損失で漏話が小さい特性を持ち、インダクタ、キャパシタ及び抵抗のようなＲＦ受動部品を集積することができる改良された集積回路プラットフォームが開示される。シリコン基板層の上に多孔質シリコンの選択的な領域が作られる。その後、基板に交流／直流端子を追加して、完全に機能的なプラットフォームを作ることができる。従来の硝子繊維又はセラミックの回路板に比べると、この発明の集積回路プラットフォームは、寸法が一層小さく、同じシリコン・ウェーハ製造設備を共有するので製造コストが安い。
【００１８】
別の実施形態では、ＲＦ ＣＭＯＳチップを形成する為に、シリコン基板の上に多孔質シリコン層が作られ、この場合、全ての能動的なＣＭＯＳデバイスが製造された後に、局部的に配置された多孔質シリコンの厚手の層が形成される。これによって、普通のＣＭＯＳ製造ラインで、ＲＦ隔離された受動部品を低温で製造することができる。
【００１９】
その特定の構成を含めたこの発明のその他の面並びに利点は、以下図面について詳しく説明するところから、当業者に理解されよう。特に断らない限り、図面全体にわたって、対応する部分には、同じ参照数字を用いている。
【００２０】
【発明の実施の形態】
図１ａ及び１ｂは、シリコン基板１２の上に製造された典型的な４．５ターンの方形渦巻形インダクタ１０の夫々平面図及び断面図を示す。渦巻形インダクタ１０の重要な設計パラメータは、インダクタの値Ｌ及びＱ因子である。磁気材料が存在しない時、方形渦巻形インダクタ１０の値Ｌは、大体、ターン数‘Ｎ’、一番外側の寸法‘Ｄ’及び一番内側の寸法‘ｄ’によって決定され、下に示す式（１）に示す経験的な表式に当てはまる。この式で、ａ、ｒ及びｂは、特定のインダクタの設計、金属及び基板材料に対する定数である。
【００２１】
【数１】
Ｌ＝ａＮr ｌｎ［ｂ（Ｄ＋ｄ／Ｄ−ｄ）］ （１）
【００２２】
当業者に公知のように、インダクタ損失はインダクタ１０のＱ因子に関係する場合が多い。渦巻形インダクタ１０のＱ因子は、２つの成分で構成される。１／Ｑ＝１／Ｑres ＋１／Ｑsub 。ここでＱres は金属損失を表し、Ｑsub は基板損失を表す。更にＲＦ周波数に於ける金属損失は表皮抵抗によって生じ、この表皮抵抗は、金属層１４の導電度及び動作周波数における表皮深さ（ｔi ）の関数である。金属損失を最小にする為には、表皮深さ（ｔi ）の３倍より大きい厚さ（ｔm ）を持つ導電度の高い被膜を使うことが望ましい。例えば銅を使う場合、渦巻形インダクタの金属の厚さ（ｔm ）は、１ ＧＨｚで動作する時は約７ μｍであり、２ ＧＨｚで動作する時は約５ μｍである。
【００２３】
更に、磁界の深い浸透の為に、全インダクタ損失は基板の比抵抗と共に変化する。渦巻形インダクタ１０を比抵抗の高いシリコン（＞キロオーム‐ｃｍ）の上に作る場合、インダクタ１０が基板に小さな電流を誘起し、その為、金属によって起こる損失に比べて小さな基板損失を持つ。他方、比抵抗の小さなシリコン（＜１０オーム‐ｃｍ）によって誘起された大きい電流が流れるようにした場合、渦巻形インダクタ１０のＱは基板損失によって左右される。こういう２つの極限の間では、基板損失は、当業者に理解されているように、基板表皮効果並びにＳｉＯ2 ／Ｓｉ界面分極損失及びその他を含む複雑な１組の因子の影響を受ける。
【００２４】
この為、シリコン層１２が比抵抗の小さい（＜１０オーム‐ｃｍ）シリコンである場合、基板に関係するインダクタの結合損失がインダクタ１０のＱを制限するのが典型的である。この発明は、比較的に厚手（１００ μｍ）の比抵抗の小さいシリコンを、比抵抗の高い（１０5 オーム／ｃｍ）の多孔質シリコン層、又は高Ｑインダクタ、高Ｑキャパシタ及び抵抗のような受動部品をバルクのシリコン・ウェーハに直接的に取りつけることができるようにする領域に変換することにより、結合損失を減らす。
【００２５】
図２に、周波数の関数として損失のグラフ２０が示されている。曲線２２が、比抵抗が小さい（４‐７オーム‐ｃｍ）基板で、一層高くなる周波数の関数として指数関数的に増加することが示されている。他方、曲線２４及び２６は、夫々４０オーム‐ｃｍ及び４０００オーム‐ｃｍを持つ基板層に対応する。図示のように、周波数の関数としての損失は、基板材料の比抵抗が４０オーム‐ｃｍに増加しただけでも、大幅に減少する。グラフ２０の結果は、比抵抗の種々の値を持つシリコン基板の上に作られた１組の同一平面伝送線路（図４参照）を用いて求めることができる。２ ＧＨｚでは、比抵抗の小さいシリコン基板２２は、比抵抗の大きいシリコン上の伝送線路に比べて、略６ ｄＢ／ｃｍの損失だけ増えることに注意されたい。
【００２６】
全般的に、渦巻形インダクタ１０のＱ因子の性能は、ＲＦ周波数では、基板材料によって劇的な影響を受け、これに対して、インダクタの値Ｌは低い周波数からＲＦ周波数まで、殆ど一定のままである。基板材料３２の上に作られた同一平面導波管（ＣＰＷ）伝送線路３０構造を示す図３で、この原理を試験した。基板材料３２は変えることができ、高周波信号が伝送線路３０の１端３８から第２の端４０まで伝送される。
【００２７】
伝送線路３０は、入力３８及び出力４０の間で位相遅延を伴って、１端３８から別の端４０まで電流を通す１本の線のインダクタ３６を本質的に形成する。伝送線路３０の大抵の損失は、線路３６全体を伝搬する時の信号の反射及び減衰に由るものである。即ち、入射信号又は電圧が伝送線路３０に近づく時、信号の一部分が、源インピーダンスと伝送線路特性インピーダンスの不整合の為に反射されることがある。残りの信号が線路３６に沿って伝搬する時、金属導体の有限の導電度及び基板材料３２の誘電体損失の為にそのエネルギーが減衰する。
【００２８】
伝送線路３０の出力端子４０では、信号が負荷インピーダンスとの別の不整合に出会い、その結果多重反射の問題が生ずる。反射を無くすようにインピーダンスの値を選ぶことにより、線路３６の損失は、入力３８と出力４０の間のエネルギーの差によって直接的に決定することができる。
【００２９】
伝送線路３０を使って、種々の基板に於ける線路損失を比較することができる。この目的の為、１実施例では、信号ストリップの両側にアース・ストリップを設け、その全てを基板の上に支持した３金属ストリップ構造の形を使う。２つのアース・ストリップを両端で互いに結合して、奇数の同一平面モードを抑制する。この為、この構造では、望ましい偶数（対称）モードだけが支持される。
【００３０】
信号周波数は１及び６ ＧＨｚに設定することができる。下記の表２は、ｐ＋シリコン基板に対する損失が、半絶縁（ＳＩ）ＧａＡｓ（ＳＩ‐ＧａＡｓ）に対する損失よりずっと高いことを示している。しかし、ｐ＋形Ｓｉ上の厚さ４４ μｍの多孔質シリコンに対する損失は、ＳＩ‐ＧａＡｓに対する損失と比肩する。従って、多孔質シリコンは、マイクロ波周波数でのＲＦ結合損失を減らすことが実証された。何れも１５００ÅのＣＶＤ ＳｉＯ2 層で被覆された半絶縁ＧａＡｓ（ＳＩ‐ＧａＡｓ）、ｐ＋形Ｓｉ及び多孔質ｐ＋形ＳＩを使って、こういう結果を達成することができる。導体には、４ミクロンの厚さにめっきした金を使うことができる。
【００３１】
この発明に従った損失の測定を行う為、回路分析装置又は反射された並びに伝送された信号の大きさ及び位相を測定し得る任意の装置を使って、伝送線路の測定を実施することができる。種々の基板に対して同じ伝送線路構造を使うことにより、誘電体損失が全損失中の全ての変動を構成する。異なる基板上にある線路の損失が下記の表２に示されている。
【００３２】
【表２】
【００３３】
この為、ｐ＋形シリコン基板層は、ＳＩ‐ＧａＡｓよりも損失がずっと大きい。他方、ｐ＋形シリコン上多孔質シリコンは、ＳＩ‐ＧａＡｓと殆ど同じ低損失特性を持ち、ｐ＋形Ｓｉ基板上でインダクタの低損失を達成する為に、多孔質シリコン層を使う有利さを実証している。この発明で言うように、多孔質シリコンを使う利点としては、コストの低下（多孔質シリコンはＧａＡｓほど高価ではない）、被膜の一様性及び良好な高温安定性が含まれる。
【００３４】
図４には、多孔質シリコン層を形成するのに役立つ陽極酸化セルが略図で示されていて、全体を５０で示してある。陽極酸化セル５０が室５２を含み、シリコン・ウェーハ５４がセル５０の前半分５６及び後半分５８を分離している。各半分５６、５８は白金電極６０、６２を持ち、それがセル５０の入力端子及び出力端子となる。ＨＦ‐エタノール‐Ｈ2 Ｏ溶液のような電解質６４の圧送源が、ウェーハ５４と電極６０、６２の間の場所を占める。電源７０がセル５０と並列の完全な回路を形成し、電極６０、６２を介して構造に対する電流源７２となる。
【００３５】
シリコンが後半分の陰極となり、反応しないので、ウェーハの陽極側に多孔質シリコン被膜が形成される。多孔質シリコン・ウェーハ５４の形成に影響を与えるもっとも重要な変数は、１）基板のドーピングの型とレベル、２）電解質６４の濃度、及び３）電流密度７２である。ＨＦ濃度を１０‐４８％に保ち、電流密度を１‐１００ ｍＡ／ｃｍ2 にすることが好ましい。
【００３６】
一定の基板の比抵抗に対し、電解質濃度及び電流密度７２の種々の組合せを使うことにより、同じような被膜の孔度を作ることができる。一般的にウェーハ５４の孔度は、電流密度７２の増加、並びに電解質７４の濃度の低下と共に増加する。当業者であればわかるように、多孔質シリコン・ウェーハ５４は（酸素、炭素、弗素、水素のような）多くの不純物を持つ大きな内部表面積を有する。こういう不純物はこの後のフロントエンド又はテールエンド処理にあまり問題となるものであってはならない。
【００３７】
従って、多数のＲＦ集積回路（ＲＦＩＣ）の用途がこの発明の範囲内にある。最初に図５ａを見ると、多孔質シリコン基板上シリコンの完全な構造が示されており、全体を１００で示してある。普通のＣＭＯＳプロセスを使って、ｐ＋形基板層１１０が出発点になる。ｐ＋形基板層１１０を陽極酸化して、厚手の多孔質シリコン層１１２を作る。多孔質シリコン層の厚さは５０乃至１００ μｍであることが好ましい。ｐ−形エピタキシャル層１１４を普通の方法を使って、多孔質シリコン層１１２の上に成長させる。ｐ−形エピタキシャル層の厚さは１乃至２ μｍであることが好ましい。
【００３８】
こうして得られた構造１００は、従来の高級ＣＭＯＳと非常に良く似ているから、プロセスの変更を殆どしないで、普通のＣＭＯＳウェーハ製造に於ける処理に適している。図５ｂでは、部分的な多孔質シリコン基板上シリコン構造が示されており、全体を１２０で示してある。図示のように、多孔質シリコン１１２の層全体の代りに、基板１１４の領域１３０だけを陽極酸化する。領域１３０は受動部品の集積の為に選定され、その為、基板材料１１０上の特定の場所で陽極酸化される。構造１３０の利点は、バルクのシリコン基板の上に高品質のエピタキシャル層を成長させることができるようにし、その一方、単に受動部品の集積の為には、多孔質シリコンの上の低品質エピタキシャル層を使うことができることである。図５ａの完全な多孔質シリコン構造１００と同じく、部分的な多孔質シリコン構造１２０は、ウェーハ製造設備で殆ど変更せずに、普通のＣＭＯＳ方法を用いて処理することができる。
【００３９】
図６には、部分的な多孔質シリコン構造１２０を使った、集積された受動部品を持つデバイスが示されており、全体を１４０で示してある。バルクのシリコン基板１１０には、標準的なプロセスを使って、多孔質シリコン領域１３０が作られている。１実施例では、基板の比抵抗は０．０１オーム‐ｃｍ程度であり、これに対して多孔質シリコン領域１３０は１０キロオーム‐ｃｍ又はそれ以上程度のずっと高い比抵抗を持っている。
【００４０】
図示のように、多孔質シリコン領域１３０に直接的に重なるエピタキシャル層１１４の部分の上に複数個の受動部品が作られている。例えば、図示のように、高Ｑキャパシタ１５２、渦巻形インダクタ１５４及び相互接続部／伝送線路１５６が何れも、その中にエピタキシャル層１１４を散在させて、多孔質シリコン領域１３０の真上に配置されている。この形式では、領域１３０は、受動部品の中を伝搬する信号に対して高い比抵抗を示し、こうして基板１１０に於ける結合損失を制限する。
【００４１】
デバイス１４０のディジタル側では、好ましくは浅いトレンチ隔離方法を用いて、領域１６０、１６２が形成され、受動デバイス１５２、１５４、１５６をデバイス１４０上のその他の形成部から更に隔離する。ｐ−形井戸（ウェル）領域１６４及びｎ−形井戸領域１６６の形成は、当業者によく知られている方法によって行われる。
【００４２】
図７ａ、７ｂ及び７ｃは、ＲＦの用途で役立つ低損失・高比抵抗構造を作る為に多孔質シリコン層を用いたマザーボード、ＣＭＯＳチップ及びハイブリッド回路の夫々の斜視図である。図７ａは、ｐ＋形シリコン基板１１０の層の上に、選択的な多孔質シリコン領域１３０を持つＲＦＩＣマザーボード２００を示す。１実施例では、多孔質シリコン領域１３０は、大体１００の目安の高密度な小さい垂直気孔をシリコン・マトリクス内に持っている。多孔質シリコン領域１３０を作るのに使われるプロセスは当業者に周知である。
【００４３】
多孔質シリコン領域１３０の高い比抵抗及び低い誘電率の為、ＲＦＩＣマザーボード２００は、低損失で漏話の少ない誘導子２１４、キャパシタ２１６及び抵抗２１２を集積するプラットフォームになる。多孔質シリコン領域１３０はその結晶構造を保っているが、大部分は自由担体を欠いており、その為、マザーボードとしての用途に最も望ましく、熱膨張係数の小さい材料になっている。
【００４４】
１実施例では、交流アース２１８及び直流アース２２０が、ＣＶＤ酸化物２１０又は窒化物の不活性化の後にｐ＋形基板層１１０に取付けられている。普通に使われている硝子繊維回路板に比べると、ＲＦＩＣマザーボード２００は寸法が小さく、製造コストが安いという利点を持っている。更にこれは、陽極酸化プロセスが、大きな直径を持つシリコン基板１１０の上に一様で非常に厚手の多孔質シリコン領域（＞１００ μｍ）１３０を形成することができるので、異なる技術を用いて製造されたチップを集積するプラットフォームになる。こうして得られた構造２００はプレーナであり、ダウンストリームのＩＣ処理に適した良好な面の形状を持っている。
【００４５】
この場合の利点は、多孔質シリコン領域１３０を酸化しないことにより、ＲＦＩＣマザーボード２００を形成する時の或る応力の問題が無くなることである。
【００４６】
図７ｂのＲＦチップ２３０は、普通のＣＭＯＳ技術を用いた集積プロセスを示す。今度は、厚手の多孔質シリコン層（＞１００ μｍ）１１２が最初にｐ＋形基板１１０全体の上に形成され、その後２乃至３ μｍのＣＭＯＳに合うエピタキシャル・シリコン１１４を成長させる。多孔質シリコン層１１２の上にあるこのエピタキシャル層１１４は、ＣＭＯＳ回路を製造する出発材料となるシリコン・ウェーハになる。
【００４７】
当業者であればわかるように、多孔質シリコン層１１２をｐ＋形基板１１０の中に挿入することは、直流デバイスの隔離の為ではない。これは、ＣＭＯＳ回路が、バルクのシリコン基板１１０の上に作られたのと同じデバイスの隔離を使っているからである。薄手のエピタキシャル層１１４の下にある多孔質シリコン１１２が＞１００ μｍであると、ウェーハ１３０は、インダクタ２１４、キャパシタ２１６及び抵抗２１２のような受動部品が基板２３０の上に集積される時、良好なＲＦ隔離及び低損失をもたらす。この為、多孔質シリコン層１１２の上の高品質のエピタキシャル成長１１４が、図７ｂのＣＭＯＳチップ設計の重要なプロセスである。
【００４８】
図７ｃについて説明すると、ハイブリッド形ＲＦＩＣの設計２５０が、マザーボード２００及びチップ２３０の特徴について説明されている。図示のように、ｐ＋形基板１１０の内側に、最初に選択的な多孔質シリコン領域１３０が形成される。その後のエピタキシャル成長１１４により、バルクのシリコン領域１１０の上にＣＭＯＳ級の材料、並びに多孔質シリコン隔離領域１３０の上に受動部品２１２、２１４、２１６ができる。
【００４９】
図７ｃのデバイスと図７ｂに示したデバイスの間の主な違いは、多孔質シリコン領域１３０の上にあるエピタキシャル部分１１４の品質条件が、受動デバイス（２１２、２１４、２１６）の性能に影響しないので、ずっと緩められていることである。製造する時、この方式では、現存のウェーハ製造ラインに対していくつかのプロセスを追加することがあっても、材料の開発に要する時間が短くなる。
【００５０】
「回路」という言葉は、ＡＳＩＣ（特定用途向け集積回路）、ＰＡＬ（プログラマブル・アレイ論理回路）、ＰＬＡ（プログラマブル論理アレイ）、復号器、メモリ、ソフトウェアに基づかないプロセッサ又はその他の回路、任意のアーキテクチュアを持つマイクロプロセッサ及びマイクロコンピュータを含むディジタル・コンピュータ又はその組合せを含む。この発明の範囲を考える時、ここに含めた言葉は全部を網羅するものではないと解釈されるべきである。
【００５１】
内部及び外部接続、通信リンク回路又は信号通路は、オーミック、容量性、直接又は間接、中間回路経由又はその他であって良い。これは個別部品、又はシリコン、砒化ガリウム又はその他の電子材料系で完全集積回路で実施することが考えられる。この発明の種々の実施例は、ハードウェア、ソフトウェア又はマイクロコード形ファームウェアを用い、又はその中で実施することができることを承知されたい。
【００５２】
この発明を図示の実施形態について説明したが、この説明はこの発明を制約するものと解してはならない。図示の実施形態の種々の変更及び組合せとこの発明のその他の実施形態は、以上の説明を参照すれば当業者に明らかであろう。従って、特許請求の範囲は、このようなあらゆる変更又は実施形態を包括することを承知されたい。
【００５３】
以上の説明に関し、更に以下の項目を開示する。
（１） 上面及び下面を持つシリコン基板層と、
前記シリコン基板層の一部分を占めていて、前記シリコン基板の上面に対して略プレーナである多孔質シリコン領域と、
前記シリコン基板層の下面と向い合った前記一部分の周りで前記多孔質シリコン領域に集積された少なくとも１つの受動部品デバイス
とを有する集積回路マザーボード。
（２） 第１項に記載の集積回路マザーボードに於いて、前記シリコン基板層の上に形成された酸化層を有する集積回路マザーボード。
（３） 第２項に記載の集積回路マザーボードに於いて、前記シリコン基板層の前記上面に結合された交流アースを有する集積回路マザーボード。
（４） 第３項に記載の集積回路マザーボードに於いて、前記交流アースに隣接して、前記シリコン基板層の前記上面に結合された直流アースを有する集積回路マザーボード。
（５） 第１項に記載の集積回路マザーボードに於いて、前記多孔質シリコン領域が、シリコン・マトリクス内の垂直気孔の稠密なアレイで構成される集積回路マザーボード。
（６） 第５項に記載の集積回路マザーボードに於いて、前記気孔の直径が約１００である集積回路マザーボード。
（７） 第１項に記載の集積回路マザーボードに於いて、前記多孔質シリコン領域の比抵抗が１０キロオーム‐ｃｍより大きい集積回路マザーボード。
（８） 第１項に記載の集積回路マザーボードに於いて、前記シリコン基板層の前記下面に結合された外部アースを有する集積回路マザーボード。
（９） 第１項に記載の集積回路マザーボードに於いて、前記受動部品デバイスが渦巻形インダクタである集積回路マザーボード。
（１０） 上面及び下面を持つシリコン基板層と、
前記シリコン基板層の一部分を占めていて、前記シリコン基板の前記上面に対して略プレーナである多孔質シリコン領域と、
前記シリコン基板層の前記上面の上に成長させてあって、前記多孔質シリコン領域を覆うエピタキシャル層と、
前記エピタキシャル層の上に形成されていて、略平面状の上面を有する酸化層と、
前記シリコン基板層の前記上面と向い合った該酸化層の上面に集積された少なくとも１つの受動部品デバイス
とを有する集積回路チップ。
【００５４】
（１１） この発明は多孔質シリコンの層（１１２）又はバルクのシリコン基板材料（１１０）の中に作られた多孔質シリコンの領域（１３０）を用いて、基板（１００）の比抵抗を増加し、こうしてマザーボード（２００）又はチップ（２３０）の上に直接的に受動部品を集積するのに適するようにすると共に、低損失、誘電率の低い特性の為に高周波の用途に役立つ改良された基板（１００）に関する。インダクタ（２１４）、抵抗（２１２）及びキャパシタ（２１６）のような１つ又は更に多くの受動部品を、多孔質シリコン領域（１３０）の上方でデバイス（１４０）の上に集積することができる。デバイスの高い比抵抗により、無線周波数に於ける損失が、純粋なシリコン基板に比べて、比較的に少ないので、普通のウェーハ製造プロセスを用いて、１個のプラットフォームの上に集積するのに理想的である。
【図面の簡単な説明】
【図１】ａは、従来の方法に従ってシリコン基板の上に作られた典型的なターンを持つ方形渦巻形インダクタの平面図。ｂは、図１ａに示した渦巻形インダクタの断面図。
【図２】種々の比抵抗を持つシリコン基板の上に作られた同一平面伝送線路を用いて決定したＲＦ損失対周波数のグラフ。
【図３】種々の基板を特徴づける為に用いられた伝送線路構造の図。
【図４】多孔質シリコン層を形成する為の陽極酸化セルの略図。
【図５】この発明に従って多孔質シリコンを使った基板の断面図。
【図６】１実施形態によるオン・チップ受動部品を持つ集積回路チップの断面図。
【図７】ａは、１実施形態による多孔質シリコン領域を持つＲＦ集積回路マザーボードの断面図。ｂは、１実施形態による多孔質シリコンを用いたＲＦチップ部品集積例の断面図。ｃは、更に別の実施形態による多孔質シリコンを用いた部品の集積を例示するＲＦチップの断面図。
【符号の説明】
１１０ シリコン基板材料
１３０ 多孔質シリコン領域
１５２ キャパシタ
１５４ インダクタ
１５６ 相互接続部／伝送線路
【発明の属する技術分野】
この発明は全般的に改良された集積回路デバイス、更に具体的に言えば、低損失で漏話の少ない受動部品の集積を提供し、無線周波集積回路（ＲＦＩＣ）の用途に適した改良された集積回路に関する。
【０００２】
【従来の技術及び課題】
この発明の背景を、ＲＦＩＣの用途に適した改良された基板に関連して説明する。しかし、ここで説明する原理は、基板に関連する損失が問題になるような更に広い範囲の用途に用いられることを承知されたい。
【０００３】
インダクタは無線周波（ＲＦ）回路の重要な素子である。これは、段間インピーダンス整合、濾波作用、及び交流／直流信号の減結合の為に必要である。インピーダンス整合は、ＲＦ回路の設計で重要な役割を果たす。例えば、ＭＯＳＦＥＴを使う低雑音増幅器は、入力インピーダンスを下げると共に、受信機雑音指数を改善する為に、誘導的に同調した入力を必要とするのが普通である。電力利得並びに電力の追加効率を改善する為に、ＲＦ電力増幅器の入力及び出力の両方にインダクタが使われるのが普通である。インダクタを能動デバイスに一層近づければ、インピーダンス整合は更に有効になるが、これがＲＦ集積回路のオン・チップ整合の開発の動機である。
【０００４】
ＲＦ回路にはいくつかの形のインダクタが使われている。空心コイル・インダクタは１ ＧＨｚ未満の動作周波数で使うのが普通である。空心コイル・インダクタは設計及び製造が簡単であるが、その構造が３次元である為、半導体チップ又は硝子繊維回路板の何れかに集積するには不適当である。更に、空心コイル・インダクタは、或る回路板にある他のパッケージされた部品と関連して組立てなければならない。
【０００５】
伝送線路インダクタは、１０ ＧＨｚより高くなると、実用的になる。その構造が簡単である為、硝子繊維回路板又は半導体基板が、１０００オーム‐ｃｍより高い比抵抗を持てば、こういう回路板又は基板に容易に集積することができる。
【０００６】
１乃至６ ＧＨｚの範囲内で動作する携帯電話及び無線ＬＡＮが、インダクタの設計に対して新しい挑戦を生み出した。空心コイル又は伝送線路の何れのインダクタも、その寸法が大きい為に、携帯電話の用途には適当ではない。渦巻形インダクタは、その寸法が小さく、１乃至６ ＧＨｚのオン・チップ集積と合うような２次元の設計の為に、技術開発の焦点になった。
【０００７】
同時に、１ミクロン未満のＣＭＯＳの進歩により、ＲＦＩＣの設計にＢＩＣＭＯＳ及びＣＭＯＳの利用を促した。しかし、こういう用途では、ディジタル回路であまり目立った役割を果たさなかった基板の低い比抵抗が、ＲＦＩＣの設計技術者にとって大きな問題になる。例えば、ＢＩＣＭＯＳ又はＣＭＯＳの上に直接的に集積した渦巻形インダクタは、こういうインダクタがかなりの基板の損失を吸収しなければならない為、低Ｑになるのが普通である。
【０００８】
その結果、この問題を解決する為に、種々のシリコン基板技術が検査された。下記の表１は、これまでに調査された従来のシリコン基板技術のリストである。
【０００９】
【表１】
こういうシリコン基板技術の中で、ＩＢＭ多重レベル金属インダクタ方式以外のどれも、主ラインのシリコン・ウェーハ製造設備に採用することはできない。更に、ＩＢＭ方式は、インダクタ金属の損失を取上げているが、基板の損失を取上げていないので、ＲＦＩＣの設計には不適当である。
【００１１】
多孔質シリコンは、比抵抗が高く、ＧａＡｓに近い性能特性を持つ材料として、当業者によく知られている。しかし、多孔質シリコンの開発は主にシリコンの光放出ダイオードに限られてきた。多孔質シリコンをプロセスの中間工程で使って埋込み酸化物層を作るデバイスの隔離も試みられた。
【００１２】
多孔質シリコンはシリコンの陽極酸化によって形成され、単結晶シリコン・マトリックス内に１００ 程度の相互接続された気孔構造を作る。このプロセスは非常に敏速である。例えば、１００μｍ層は、どんな直径のウェーハの上にでも、１５分以内に形成することができる。マスクを使って、ウェーハの選ばれた区域にだけ多孔質シリコンの形成を制限することができる。多孔質シリコンの上に比較的高品質のエピタキシャル・シリコンを成長させることさえ可能である。多孔質シリコンの開発及び形成をする従来のプロセスはたくさんあり、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ誌、７３（１９８５年）６２２‐６３６所載のＩ．Ｊ．ビール他の論文「多孔質シリコンの形成及び微細構造の実験及び理論研究」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ誌、２５５巻（１９９５年）３２９所載のＡ．Ｇ．ナシオプーロス他の論文「写真製版でパターン決めした基板を使ったミクロン未満の発光性多孔質シリコン構造」及びＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５巻（１９９６年）３１１６所載のＭ．リー他の論文「パターン決めした多孔質シリコンを形成する為のＧａＡｓマスク層の利用」がある。
【００１３】
モノリシック集積形式又はシリコン・オン・シリコン多重チップ・モジュールの何れかの形式でのシリコンＲＦＩＣが、携帯電話用の設計のフットプリント、コスト及び性能を改善する為に開発されている。それを携帯電話に応用することは、この発明以前には、ＲＦ隔離受動部品集積の問題及びＲＦ／直流アースの問題によって妨げられていた。この他の開発では、１０００オーム‐ｃｍより高いシリコン基板の上に高Ｑインダクタを製造することができることがわかっている。その一方、０．０１オーム‐ｃｍ未満のｐ＋形基板のアース形設計を用いる電力増幅器では、１‐２ ＧＨｚの範囲内で良好な性能が得られている。この発明は、同じシリコン・ウェーハの上に比抵抗の高い材料と比抵抗の小さい材料の両方を作り、こうしてＲＦＩＣの開発の妨げとなっていたＲＦ隔離及びＲＦ／直流アースの問題を解決する方法を提供する。
【００１４】
【課題を解決する為の手段及び作用】
この発明はインダクタのような受動部品及びバルクのシリコン・ウェーハの間に、厚手（１００ μｍ）の比抵抗の高い（＞１０００オーム‐ｃｍ）多孔質シリコン層を挿入することによって、シリコン基板損失を減らす。多孔質シリコンは１０００オーム‐ｃｍより大きい高い比抵抗を持ち、その為、受動ＲＦ部品を良好に隔離する為に、比抵抗の小さいシリコンと共に集積する時に、それを使うのが理想的である。局部的に限定された多孔質シリコンを用いた比抵抗の小さいシリコン・マザーボードは、バイアの無い直流／ＲＦアース・プラットフォームを提供し、従来のマザーボードの設計に伴う或るコストの高いプロセスを要らなくする。基板に多孔質シリコンを使う利点は、ＧａＡｓ集積回路のそれに近い高いＲＦＩＣ性能が得られることである。
【００１５】
別の利点は、その厚手の比抵抗の高い層の為、この発明の多孔質シリコン・マザーボードは、全ての受動ＲＦ部品を１つのチップの上に集積することができるようにすることである。
【００１６】
更に別の利点は、熱膨張の差の問題無しに、シリコンのＩＣ部品を直接的にマザーボードの上に組立てることができるので、生産の歩留まりが高くなることである。
【００１７】
１実施形態では、低損失で漏話が小さい特性を持ち、インダクタ、キャパシタ及び抵抗のようなＲＦ受動部品を集積することができる改良された集積回路プラットフォームが開示される。シリコン基板層の上に多孔質シリコンの選択的な領域が作られる。その後、基板に交流／直流端子を追加して、完全に機能的なプラットフォームを作ることができる。従来の硝子繊維又はセラミックの回路板に比べると、この発明の集積回路プラットフォームは、寸法が一層小さく、同じシリコン・ウェーハ製造設備を共有するので製造コストが安い。
【００１８】
別の実施形態では、ＲＦ ＣＭＯＳチップを形成する為に、シリコン基板の上に多孔質シリコン層が作られ、この場合、全ての能動的なＣＭＯＳデバイスが製造された後に、局部的に配置された多孔質シリコンの厚手の層が形成される。これによって、普通のＣＭＯＳ製造ラインで、ＲＦ隔離された受動部品を低温で製造することができる。
【００１９】
その特定の構成を含めたこの発明のその他の面並びに利点は、以下図面について詳しく説明するところから、当業者に理解されよう。特に断らない限り、図面全体にわたって、対応する部分には、同じ参照数字を用いている。
【００２０】
【発明の実施の形態】
図１ａ及び１ｂは、シリコン基板１２の上に製造された典型的な４．５ターンの方形渦巻形インダクタ１０の夫々平面図及び断面図を示す。渦巻形インダクタ１０の重要な設計パラメータは、インダクタの値Ｌ及びＱ因子である。磁気材料が存在しない時、方形渦巻形インダクタ１０の値Ｌは、大体、ターン数‘Ｎ’、一番外側の寸法‘Ｄ’及び一番内側の寸法‘ｄ’によって決定され、下に示す式（１）に示す経験的な表式に当てはまる。この式で、ａ、ｒ及びｂは、特定のインダクタの設計、金属及び基板材料に対する定数である。
【００２１】
【数１】
Ｌ＝ａＮr ｌｎ［ｂ（Ｄ＋ｄ／Ｄ−ｄ）］ （１）
【００２２】
当業者に公知のように、インダクタ損失はインダクタ１０のＱ因子に関係する場合が多い。渦巻形インダクタ１０のＱ因子は、２つの成分で構成される。１／Ｑ＝１／Ｑres ＋１／Ｑsub 。ここでＱres は金属損失を表し、Ｑsub は基板損失を表す。更にＲＦ周波数に於ける金属損失は表皮抵抗によって生じ、この表皮抵抗は、金属層１４の導電度及び動作周波数における表皮深さ（ｔi ）の関数である。金属損失を最小にする為には、表皮深さ（ｔi ）の３倍より大きい厚さ（ｔm ）を持つ導電度の高い被膜を使うことが望ましい。例えば銅を使う場合、渦巻形インダクタの金属の厚さ（ｔm ）は、１ ＧＨｚで動作する時は約７ μｍであり、２ ＧＨｚで動作する時は約５ μｍである。
【００２３】
更に、磁界の深い浸透の為に、全インダクタ損失は基板の比抵抗と共に変化する。渦巻形インダクタ１０を比抵抗の高いシリコン（＞キロオーム‐ｃｍ）の上に作る場合、インダクタ１０が基板に小さな電流を誘起し、その為、金属によって起こる損失に比べて小さな基板損失を持つ。他方、比抵抗の小さなシリコン（＜１０オーム‐ｃｍ）によって誘起された大きい電流が流れるようにした場合、渦巻形インダクタ１０のＱは基板損失によって左右される。こういう２つの極限の間では、基板損失は、当業者に理解されているように、基板表皮効果並びにＳｉＯ2 ／Ｓｉ界面分極損失及びその他を含む複雑な１組の因子の影響を受ける。
【００２４】
この為、シリコン層１２が比抵抗の小さい（＜１０オーム‐ｃｍ）シリコンである場合、基板に関係するインダクタの結合損失がインダクタ１０のＱを制限するのが典型的である。この発明は、比較的に厚手（１００ μｍ）の比抵抗の小さいシリコンを、比抵抗の高い（１０5 オーム／ｃｍ）の多孔質シリコン層、又は高Ｑインダクタ、高Ｑキャパシタ及び抵抗のような受動部品をバルクのシリコン・ウェーハに直接的に取りつけることができるようにする領域に変換することにより、結合損失を減らす。
【００２５】
図２に、周波数の関数として損失のグラフ２０が示されている。曲線２２が、比抵抗が小さい（４‐７オーム‐ｃｍ）基板で、一層高くなる周波数の関数として指数関数的に増加することが示されている。他方、曲線２４及び２６は、夫々４０オーム‐ｃｍ及び４０００オーム‐ｃｍを持つ基板層に対応する。図示のように、周波数の関数としての損失は、基板材料の比抵抗が４０オーム‐ｃｍに増加しただけでも、大幅に減少する。グラフ２０の結果は、比抵抗の種々の値を持つシリコン基板の上に作られた１組の同一平面伝送線路（図４参照）を用いて求めることができる。２ ＧＨｚでは、比抵抗の小さいシリコン基板２２は、比抵抗の大きいシリコン上の伝送線路に比べて、略６ ｄＢ／ｃｍの損失だけ増えることに注意されたい。
【００２６】
全般的に、渦巻形インダクタ１０のＱ因子の性能は、ＲＦ周波数では、基板材料によって劇的な影響を受け、これに対して、インダクタの値Ｌは低い周波数からＲＦ周波数まで、殆ど一定のままである。基板材料３２の上に作られた同一平面導波管（ＣＰＷ）伝送線路３０構造を示す図３で、この原理を試験した。基板材料３２は変えることができ、高周波信号が伝送線路３０の１端３８から第２の端４０まで伝送される。
【００２７】
伝送線路３０は、入力３８及び出力４０の間で位相遅延を伴って、１端３８から別の端４０まで電流を通す１本の線のインダクタ３６を本質的に形成する。伝送線路３０の大抵の損失は、線路３６全体を伝搬する時の信号の反射及び減衰に由るものである。即ち、入射信号又は電圧が伝送線路３０に近づく時、信号の一部分が、源インピーダンスと伝送線路特性インピーダンスの不整合の為に反射されることがある。残りの信号が線路３６に沿って伝搬する時、金属導体の有限の導電度及び基板材料３２の誘電体損失の為にそのエネルギーが減衰する。
【００２８】
伝送線路３０の出力端子４０では、信号が負荷インピーダンスとの別の不整合に出会い、その結果多重反射の問題が生ずる。反射を無くすようにインピーダンスの値を選ぶことにより、線路３６の損失は、入力３８と出力４０の間のエネルギーの差によって直接的に決定することができる。
【００２９】
伝送線路３０を使って、種々の基板に於ける線路損失を比較することができる。この目的の為、１実施例では、信号ストリップの両側にアース・ストリップを設け、その全てを基板の上に支持した３金属ストリップ構造の形を使う。２つのアース・ストリップを両端で互いに結合して、奇数の同一平面モードを抑制する。この為、この構造では、望ましい偶数（対称）モードだけが支持される。
【００３０】
信号周波数は１及び６ ＧＨｚに設定することができる。下記の表２は、ｐ＋シリコン基板に対する損失が、半絶縁（ＳＩ）ＧａＡｓ（ＳＩ‐ＧａＡｓ）に対する損失よりずっと高いことを示している。しかし、ｐ＋形Ｓｉ上の厚さ４４ μｍの多孔質シリコンに対する損失は、ＳＩ‐ＧａＡｓに対する損失と比肩する。従って、多孔質シリコンは、マイクロ波周波数でのＲＦ結合損失を減らすことが実証された。何れも１５００ÅのＣＶＤ ＳｉＯ2 層で被覆された半絶縁ＧａＡｓ（ＳＩ‐ＧａＡｓ）、ｐ＋形Ｓｉ及び多孔質ｐ＋形ＳＩを使って、こういう結果を達成することができる。導体には、４ミクロンの厚さにめっきした金を使うことができる。
【００３１】
この発明に従った損失の測定を行う為、回路分析装置又は反射された並びに伝送された信号の大きさ及び位相を測定し得る任意の装置を使って、伝送線路の測定を実施することができる。種々の基板に対して同じ伝送線路構造を使うことにより、誘電体損失が全損失中の全ての変動を構成する。異なる基板上にある線路の損失が下記の表２に示されている。
【００３２】
【表２】
この為、ｐ＋形シリコン基板層は、ＳＩ‐ＧａＡｓよりも損失がずっと大きい。他方、ｐ＋形シリコン上多孔質シリコンは、ＳＩ‐ＧａＡｓと殆ど同じ低損失特性を持ち、ｐ＋形Ｓｉ基板上でインダクタの低損失を達成する為に、多孔質シリコン層を使う有利さを実証している。この発明で言うように、多孔質シリコンを使う利点としては、コストの低下（多孔質シリコンはＧａＡｓほど高価ではない）、被膜の一様性及び良好な高温安定性が含まれる。
【００３４】
図４には、多孔質シリコン層を形成するのに役立つ陽極酸化セルが略図で示されていて、全体を５０で示してある。陽極酸化セル５０が室５２を含み、シリコン・ウェーハ５４がセル５０の前半分５６及び後半分５８を分離している。各半分５６、５８は白金電極６０、６２を持ち、それがセル５０の入力端子及び出力端子となる。ＨＦ‐エタノール‐Ｈ2 Ｏ溶液のような電解質６４の圧送源が、ウェーハ５４と電極６０、６２の間の場所を占める。電源７０がセル５０と並列の完全な回路を形成し、電極６０、６２を介して構造に対する電流源７２となる。
【００３５】
シリコンが後半分の陰極となり、反応しないので、ウェーハの陽極側に多孔質シリコン被膜が形成される。多孔質シリコン・ウェーハ５４の形成に影響を与えるもっとも重要な変数は、１）基板のドーピングの型とレベル、２）電解質６４の濃度、及び３）電流密度７２である。ＨＦ濃度を１０‐４８％に保ち、電流密度を１‐１００ ｍＡ／ｃｍ2 にすることが好ましい。
【００３６】
一定の基板の比抵抗に対し、電解質濃度及び電流密度７２の種々の組合せを使うことにより、同じような被膜の孔度を作ることができる。一般的にウェーハ５４の孔度は、電流密度７２の増加、並びに電解質７４の濃度の低下と共に増加する。当業者であればわかるように、多孔質シリコン・ウェーハ５４は（酸素、炭素、弗素、水素のような）多くの不純物を持つ大きな内部表面積を有する。こういう不純物はこの後のフロントエンド又はテールエンド処理にあまり問題となるものであってはならない。
【００３７】
従って、多数のＲＦ集積回路（ＲＦＩＣ）の用途がこの発明の範囲内にある。最初に図５ａを見ると、多孔質シリコン基板上シリコンの完全な構造が示されており、全体を１００で示してある。普通のＣＭＯＳプロセスを使って、ｐ＋形基板層１１０が出発点になる。ｐ＋形基板層１１０を陽極酸化して、厚手の多孔質シリコン層１１２を作る。多孔質シリコン層の厚さは５０乃至１００ μｍであることが好ましい。ｐ−形エピタキシャル層１１４を普通の方法を使って、多孔質シリコン層１１２の上に成長させる。ｐ−形エピタキシャル層の厚さは１乃至２ μｍであることが好ましい。
【００３８】
こうして得られた構造１００は、従来の高級ＣＭＯＳと非常に良く似ているから、プロセスの変更を殆どしないで、普通のＣＭＯＳウェーハ製造に於ける処理に適している。図５ｂでは、部分的な多孔質シリコン基板上シリコン構造が示されており、全体を１２０で示してある。図示のように、多孔質シリコン１１２の層全体の代りに、基板１１４の領域１３０だけを陽極酸化する。領域１３０は受動部品の集積の為に選定され、その為、基板材料１１０上の特定の場所で陽極酸化される。構造１３０の利点は、バルクのシリコン基板の上に高品質のエピタキシャル層を成長させることができるようにし、その一方、単に受動部品の集積の為には、多孔質シリコンの上の低品質エピタキシャル層を使うことができることである。図５ａの完全な多孔質シリコン構造１００と同じく、部分的な多孔質シリコン構造１２０は、ウェーハ製造設備で殆ど変更せずに、普通のＣＭＯＳ方法を用いて処理することができる。
【００３９】
図６には、部分的な多孔質シリコン構造１２０を使った、集積された受動部品を持つデバイスが示されており、全体を１４０で示してある。バルクのシリコン基板１１０には、標準的なプロセスを使って、多孔質シリコン領域１３０が作られている。１実施例では、基板の比抵抗は０．０１オーム‐ｃｍ程度であり、これに対して多孔質シリコン領域１３０は１０キロオーム‐ｃｍ又はそれ以上程度のずっと高い比抵抗を持っている。
【００４０】
図示のように、多孔質シリコン領域１３０に直接的に重なるエピタキシャル層１１４の部分の上に複数個の受動部品が作られている。例えば、図示のように、高Ｑキャパシタ１５２、渦巻形インダクタ１５４及び相互接続部／伝送線路１５６が何れも、その中にエピタキシャル層１１４を散在させて、多孔質シリコン領域１３０の真上に配置されている。この形式では、領域１３０は、受動部品の中を伝搬する信号に対して高い比抵抗を示し、こうして基板１１０に於ける結合損失を制限する。
【００４１】
デバイス１４０のディジタル側では、好ましくは浅いトレンチ隔離方法を用いて、領域１６０、１６２が形成され、受動デバイス１５２、１５４、１５６をデバイス１４０上のその他の形成部から更に隔離する。ｐ−形井戸（ウェル）領域１６４及びｎ−形井戸領域１６６の形成は、当業者によく知られている方法によって行われる。
【００４２】
図７ａ、７ｂ及び７ｃは、ＲＦの用途で役立つ低損失・高比抵抗構造を作る為に多孔質シリコン層を用いたマザーボード、ＣＭＯＳチップ及びハイブリッド回路の夫々の斜視図である。図７ａは、ｐ＋形シリコン基板１１０の層の上に、選択的な多孔質シリコン領域１３０を持つＲＦＩＣマザーボード２００を示す。１実施例では、多孔質シリコン領域１３０は、大体１００の目安の高密度な小さい垂直気孔をシリコン・マトリクス内に持っている。多孔質シリコン領域１３０を作るのに使われるプロセスは当業者に周知である。
【００４３】
多孔質シリコン領域１３０の高い比抵抗及び低い誘電率の為、ＲＦＩＣマザーボード２００は、低損失で漏話の少ない誘導子２１４、キャパシタ２１６及び抵抗２１２を集積するプラットフォームになる。多孔質シリコン領域１３０はその結晶構造を保っているが、大部分は自由担体を欠いており、その為、マザーボードとしての用途に最も望ましく、熱膨張係数の小さい材料になっている。
【００４４】
１実施例では、交流アース２１８及び直流アース２２０が、ＣＶＤ酸化物２１０又は窒化物の不活性化の後にｐ＋形基板層１１０に取付けられている。普通に使われている硝子繊維回路板に比べると、ＲＦＩＣマザーボード２００は寸法が小さく、製造コストが安いという利点を持っている。更にこれは、陽極酸化プロセスが、大きな直径を持つシリコン基板１１０の上に一様で非常に厚手の多孔質シリコン領域（＞１００ μｍ）１３０を形成することができるので、異なる技術を用いて製造されたチップを集積するプラットフォームになる。こうして得られた構造２００はプレーナであり、ダウンストリームのＩＣ処理に適した良好な面の形状を持っている。
【００４５】
この場合の利点は、多孔質シリコン領域１３０を酸化しないことにより、ＲＦＩＣマザーボード２００を形成する時の或る応力の問題が無くなることである。
【００４６】
図７ｂのＲＦチップ２３０は、普通のＣＭＯＳ技術を用いた集積プロセスを示す。今度は、厚手の多孔質シリコン層（＞１００ μｍ）１１２が最初にｐ＋形基板１１０全体の上に形成され、その後２乃至３ μｍのＣＭＯＳに合うエピタキシャル・シリコン１１４を成長させる。多孔質シリコン層１１２の上にあるこのエピタキシャル層１１４は、ＣＭＯＳ回路を製造する出発材料となるシリコン・ウェーハになる。
【００４７】
当業者であればわかるように、多孔質シリコン層１１２をｐ＋形基板１１０の中に挿入することは、直流デバイスの隔離の為ではない。これは、ＣＭＯＳ回路が、バルクのシリコン基板１１０の上に作られたのと同じデバイスの隔離を使っているからである。薄手のエピタキシャル層１１４の下にある多孔質シリコン１１２が＞１００ μｍであると、ウェーハ１３０は、インダクタ２１４、キャパシタ２１６及び抵抗２１２のような受動部品が基板２３０の上に集積される時、良好なＲＦ隔離及び低損失をもたらす。この為、多孔質シリコン層１１２の上の高品質のエピタキシャル成長１１４が、図７ｂのＣＭＯＳチップ設計の重要なプロセスである。
【００４８】
図７ｃについて説明すると、ハイブリッド形ＲＦＩＣの設計２５０が、マザーボード２００及びチップ２３０の特徴について説明されている。図示のように、ｐ＋形基板１１０の内側に、最初に選択的な多孔質シリコン領域１３０が形成される。その後のエピタキシャル成長１１４により、バルクのシリコン領域１１０の上にＣＭＯＳ級の材料、並びに多孔質シリコン隔離領域１３０の上に受動部品２１２、２１４、２１６ができる。
【００４９】
図７ｃのデバイスと図７ｂに示したデバイスの間の主な違いは、多孔質シリコン領域１３０の上にあるエピタキシャル部分１１４の品質条件が、受動デバイス（２１２、２１４、２１６）の性能に影響しないので、ずっと緩められていることである。製造する時、この方式では、現存のウェーハ製造ラインに対していくつかのプロセスを追加することがあっても、材料の開発に要する時間が短くなる。
【００５０】
「回路」という言葉は、ＡＳＩＣ（特定用途向け集積回路）、ＰＡＬ（プログラマブル・アレイ論理回路）、ＰＬＡ（プログラマブル論理アレイ）、復号器、メモリ、ソフトウェアに基づかないプロセッサ又はその他の回路、任意のアーキテクチュアを持つマイクロプロセッサ及びマイクロコンピュータを含むディジタル・コンピュータ又はその組合せを含む。この発明の範囲を考える時、ここに含めた言葉は全部を網羅するものではないと解釈されるべきである。
【００５１】
内部及び外部接続、通信リンク回路又は信号通路は、オーミック、容量性、直接又は間接、中間回路経由又はその他であって良い。これは個別部品、又はシリコン、砒化ガリウム又はその他の電子材料系で完全集積回路で実施することが考えられる。この発明の種々の実施例は、ハードウェア、ソフトウェア又はマイクロコード形ファームウェアを用い、又はその中で実施することができることを承知されたい。
【００５２】
この発明を図示の実施形態について説明したが、この説明はこの発明を制約するものと解してはならない。図示の実施形態の種々の変更及び組合せとこの発明のその他の実施形態は、以上の説明を参照すれば当業者に明らかであろう。従って、特許請求の範囲は、このようなあらゆる変更又は実施形態を包括することを承知されたい。
【００５３】
以上の説明に関し、更に以下の項目を開示する。
（１） 上面及び下面を持つシリコン基板層と、
前記シリコン基板層の一部分を占めていて、前記シリコン基板の上面に対して略プレーナである多孔質シリコン領域と、
前記シリコン基板層の下面と向い合った前記一部分の周りで前記多孔質シリコン領域に集積された少なくとも１つの受動部品デバイス
とを有する集積回路マザーボード。
（２） 第１項に記載の集積回路マザーボードに於いて、前記シリコン基板層の上に形成された酸化層を有する集積回路マザーボード。
（３） 第２項に記載の集積回路マザーボードに於いて、前記シリコン基板層の前記上面に結合された交流アースを有する集積回路マザーボード。
（４） 第３項に記載の集積回路マザーボードに於いて、前記交流アースに隣接して、前記シリコン基板層の前記上面に結合された直流アースを有する集積回路マザーボード。
（５） 第１項に記載の集積回路マザーボードに於いて、前記多孔質シリコン領域が、シリコン・マトリクス内の垂直気孔の稠密なアレイで構成される集積回路マザーボード。
（６） 第５項に記載の集積回路マザーボードに於いて、前記気孔の直径が約１００である集積回路マザーボード。
（７） 第１項に記載の集積回路マザーボードに於いて、前記多孔質シリコン領域の比抵抗が１０キロオーム‐ｃｍより大きい集積回路マザーボード。
（８） 第１項に記載の集積回路マザーボードに於いて、前記シリコン基板層の前記下面に結合された外部アースを有する集積回路マザーボード。
（９） 第１項に記載の集積回路マザーボードに於いて、前記受動部品デバイスが渦巻形インダクタである集積回路マザーボード。
（１０） 上面及び下面を持つシリコン基板層と、
前記シリコン基板層の一部分を占めていて、前記シリコン基板の前記上面に対して略プレーナである多孔質シリコン領域と、
前記シリコン基板層の前記上面の上に成長させてあって、前記多孔質シリコン領域を覆うエピタキシャル層と、
前記エピタキシャル層の上に形成されていて、略平面状の上面を有する酸化層と、
前記シリコン基板層の前記上面と向い合った該酸化層の上面に集積された少なくとも１つの受動部品デバイス
とを有する集積回路チップ。
【００５４】
（１１） この発明は多孔質シリコンの層（１１２）又はバルクのシリコン基板材料（１１０）の中に作られた多孔質シリコンの領域（１３０）を用いて、基板（１００）の比抵抗を増加し、こうしてマザーボード（２００）又はチップ（２３０）の上に直接的に受動部品を集積するのに適するようにすると共に、低損失、誘電率の低い特性の為に高周波の用途に役立つ改良された基板（１００）に関する。インダクタ（２１４）、抵抗（２１２）及びキャパシタ（２１６）のような１つ又は更に多くの受動部品を、多孔質シリコン領域（１３０）の上方でデバイス（１４０）の上に集積することができる。デバイスの高い比抵抗により、無線周波数に於ける損失が、純粋なシリコン基板に比べて、比較的に少ないので、普通のウェーハ製造プロセスを用いて、１個のプラットフォームの上に集積するのに理想的である。
【図面の簡単な説明】
【図１】ａは、従来の方法に従ってシリコン基板の上に作られた典型的なターンを持つ方形渦巻形インダクタの平面図。ｂは、図１ａに示した渦巻形インダクタの断面図。
【図２】種々の比抵抗を持つシリコン基板の上に作られた同一平面伝送線路を用いて決定したＲＦ損失対周波数のグラフ。
【図３】種々の基板を特徴づける為に用いられた伝送線路構造の図。
【図４】多孔質シリコン層を形成する為の陽極酸化セルの略図。
【図５】この発明に従って多孔質シリコンを使った基板の断面図。
【図６】１実施形態によるオン・チップ受動部品を持つ集積回路チップの断面図。
【図７】ａは、１実施形態による多孔質シリコン領域を持つＲＦ集積回路マザーボードの断面図。ｂは、１実施形態による多孔質シリコンを用いたＲＦチップ部品集積例の断面図。ｃは、更に別の実施形態による多孔質シリコンを用いた部品の集積を例示するＲＦチップの断面図。
【符号の説明】
１１０ シリコン基板材料
１３０ 多孔質シリコン領域
１５２ キャパシタ
１５４ インダクタ
１５６ 相互接続部／伝送線路
Claims (3)
- 上面及び対向下面を持つシリコン領域と、
前記シリコン領域の前記上面の一部分を占め、そして前記シリコン領域の前記上面から形成されている多孔質シリコン領域と、を有し、前記多孔質シリコン領域は、前記シリコン領域の前記上面に対して略プレーナであってかつ１０００オーム・ｃｍより大きい比抵抗を有し、かつ前記シリコン領域に含まれており、更に、
前記多孔質シリコン領域上に配された半導体材料のエピタキシャル堆積層と、
前記多孔質シリコン領域上の半導体材料の前記エピタキシャル堆積層の上又は中の少なくとも１つに集積されおり、前記シリコン領域から電気的に絶縁されている、少なくとも１つの誘導電気素子と、を有する
集積回路マザーボード。 - 上面及び下面を持つシリコン基板層と、
前記シリコン基板層の一部分を占めていて、前記シリコン基板の前記上面に対して略プレーナである多孔質シリコン領域と、
前記シリコン基板層の前記上面の上に成長され、かつ前記多孔質シリコン領域を覆うエピタキシャル層と、
前記エピタキシャル層の上に形成されていて、略平面状の上面を有する酸化層と、
前記シリコン基板層の前記上面と向かい合った該酸化層の上面に集積された少なくとも１つの受動素子デバイスと、
を有し、
前記受動素子デバイスは前記多孔質シリコン領域上に位置している、
集積回路チップ。 - 集積回路基板材料のＲＦ隔離特性を良くし、かつ受動素子集積により基板材料に導入される損失を減少するため、シリコン基板中に厚い多孔質シリコン領域を形成する方法であって、
第１面及び対向第２面を持つシリコン基板を用意し、
前記基板材料中で陽極酸化すべき領域を画定し、
前記基板材料の前記領域の中及びそこから陽極酸化多孔質シリコン領域を形成し、前記シリコン基板は、前記シリコン基板の前記第１面に対して略プレーナであってかつ１０００オーム・ｃｍより大きい比抵抗を有する前記多孔質シリコン領域を含み、
前記多孔質シリコン領域上に半導体材料のエピタキシャル層を堆積し、
前記多孔質シリコン領域上の半導体材料の前記エピタキシャル堆積層の上又は中の少なくとも１つに集積されており、前記シリコン基板から電気的に絶縁された、少なくとも１つの誘導電気素子を形成する、
前記厚い多孔質シリコン領域を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6892297P | 1997-12-29 | 1997-12-29 | |
| US068922 | 1997-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251532A JPH11251532A (ja) | 1999-09-17 |
| JP4322985B2 true JP4322985B2 (ja) | 2009-09-02 |
Family
ID=22085571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37393198A Expired - Fee Related JP4322985B2 (ja) | 1997-12-29 | 1998-12-28 | 集積回路マザーボード |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0932204A1 (ja) |
| JP (1) | JP4322985B2 (ja) |
| KR (1) | KR19990063549A (ja) |
| SG (1) | SG74672A1 (ja) |
| TW (1) | TW436921B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1254026C (zh) * | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
| JP2002164512A (ja) * | 2000-11-28 | 2002-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| FR2826177B1 (fr) * | 2001-06-15 | 2004-07-02 | St Microelectronics Sa | Substrat a base de silicium poreux et procede de fabrication d'un tel substrat |
| FR2830683A1 (fr) | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Realisation d'inductance et de via dans un circuit monolithique |
| FR2830670A1 (fr) * | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Inductance et son procede de fabrication |
| US7176129B2 (en) | 2001-11-20 | 2007-02-13 | The Regents Of The University Of California | Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications |
| DE10209115B4 (de) * | 2002-03-01 | 2004-05-06 | Robert Bosch Gmbh | Halbleiterbauelement mit porösen Bereichen |
| JP4661588B2 (ja) * | 2005-12-27 | 2011-03-30 | 沖電気工業株式会社 | ミリ波実装用配線基板 |
| JP5421742B2 (ja) * | 2009-11-24 | 2014-02-19 | パナソニック株式会社 | トランス |
| CN103956362A (zh) * | 2014-05-20 | 2014-07-30 | 中国工程物理研究院电子工程研究所 | 基于图形化高能离子注入的低衬底损耗硅基集成电路及其制作方法 |
| WO2021015816A1 (en) * | 2019-07-19 | 2021-01-28 | Iqe Plc | Semiconductor material having tunable permittivity and tunable thermal conductivity |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| KR100314610B1 (ko) * | 1996-08-09 | 2001-12-28 | 윤덕용 | 산화막다공성실리콘기판을이용한초고주파소자 |
| US5736749A (en) * | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
| US5767561A (en) * | 1997-05-09 | 1998-06-16 | Lucent Technologies Inc. | Integrated circuit device with isolated circuit elements |
| KR100281637B1 (ko) * | 1997-12-22 | 2001-03-02 | 정선종 | 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법 |
-
1998
- 1998-11-13 SG SG1998004663A patent/SG74672A1/en unknown
- 1998-12-01 TW TW087119840A patent/TW436921B/zh not_active IP Right Cessation
- 1998-12-04 EP EP98309961A patent/EP0932204A1/en not_active Withdrawn
- 1998-12-28 JP JP37393198A patent/JP4322985B2/ja not_active Expired - Fee Related
- 1998-12-29 KR KR1019980060277A patent/KR19990063549A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW436921B (en) | 2001-05-28 |
| JPH11251532A (ja) | 1999-09-17 |
| KR19990063549A (ko) | 1999-07-26 |
| EP0932204A1 (en) | 1999-07-28 |
| SG74672A1 (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407441B1 (en) | Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications | |
| US6790751B2 (en) | Semiconductor substrate for a one-chip electronic device and related manufacturing method | |
| US5736749A (en) | Integrated circuit device with inductor incorporated therein | |
| US6512283B2 (en) | Monolithic low dielectric constant platform for passive components and method | |
| US7402884B2 (en) | Low crosstalk substrate for mixed-signal integrated circuits | |
| US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
| JP4322985B2 (ja) | 集積回路マザーボード | |
| US20010002060A1 (en) | Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods | |
| US20230163124A1 (en) | Monolithic multi-i region diode switches | |
| JP2008516441A (ja) | 半導体デバイス及びその使用 | |
| KR20220041156A (ko) | 큐비트용 파라메트릭 증폭기 | |
| US20060197182A1 (en) | High frequency integrated circuits | |
| CN111540712B (zh) | 集成器件制造方法及相关产品 | |
| CN110912529A (zh) | 单片滤波器梯形网络及其制造方法 | |
| WO2003096394A2 (en) | A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material | |
| JP5026257B2 (ja) | 電子装置 | |
| US20020167068A1 (en) | Silicon on sapphire structure (devices) with buffer layer | |
| Kim et al. | Unoxidized porous Si as an isolation material for mixed-signal integrated circuit applications | |
| US7009276B2 (en) | Thin film capacitor, thin film capacitor array and electronic component | |
| WO2004059731A1 (en) | Silicon on sapphire structure (devices) with buffer layer | |
| Chirala et al. | A novel CMOS hairpin resonator using slow-wave structure | |
| JP2004303744A (ja) | モノリシックマイクロ波集積回路およびその製造方法 | |
| Godet et al. | Influence of substrate resistivity on porous silicon small-signal RF properties | |
| Jeong et al. | High performance RF integrated passive devices on thick oxide substrate using Cu‐BCB process | |
| CN113270700B (zh) | 一种滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080623 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080626 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |