JP5421742B2 - トランス - Google Patents

トランス Download PDF

Info

Publication number
JP5421742B2
JP5421742B2 JP2009266578A JP2009266578A JP5421742B2 JP 5421742 B2 JP5421742 B2 JP 5421742B2 JP 2009266578 A JP2009266578 A JP 2009266578A JP 2009266578 A JP2009266578 A JP 2009266578A JP 5421742 B2 JP5421742 B2 JP 5421742B2
Authority
JP
Japan
Prior art keywords
core
wiring
silicon
region
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009266578A
Other languages
English (en)
Other versions
JP2011114033A (ja
Inventor
由明 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009266578A priority Critical patent/JP5421742B2/ja
Publication of JP2011114033A publication Critical patent/JP2011114033A/ja
Application granted granted Critical
Publication of JP5421742B2 publication Critical patent/JP5421742B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、インダクタンス部品の一種であるトランスに関し、特に小型のトランスに関するものである。
従来から、小型のトランスとして、トランスの基体として半導体基板を用い、半導体製造プロセスなどを利用して製造したトランスが各所で研究開発されている(例えば、特許文献1,2参照)。
ところで、上記特許文献1,2に開示されたトランスは、半導体基板からなる基体の一表面側に形成された絶縁層に磁性体膜からなるコアが埋設され、絶縁層における基体側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第1配線と、絶縁層における基体側とは反対側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第2配線と、第1配線と第2配線とを接続する複数のビアとでコイルが形成されている。しかして、上記特許文献1,2に開示されたトランスでは、2つの平面視スパイラル状のコイルが基体の厚み方向において離間して配置されたトランスに比べて、平面サイズの小型化を図ることができる。
特開2002−50520号公報 特開2002−100733号公報
しかしながら、上記特許文献1,2に開示されたトランスは、半導体基板からなる基体の上記一表面側に形成された絶縁層にコアが埋設されたものであるから、コアの長さ方向に直交する断面の面積が小さいので、コアが磁気飽和しやすく、効率が低いという問題があった。
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも効率の向上を図れ、且つ、渦電流損の発生を抑制できるトランスを提供することにある。
請求項1の発明は、シリコン基板を用いて形成されてコアおよび当該コアに巻回された複数のコイルを有するトランスであって、前記コアは、前記シリコン基板からなる基体の一部により構成され前記基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリコン領域と、前記シリコン領域の各前記埋込穴それぞれの内側に埋め込まれた複数の磁性材料部と、各前記磁性材料部と各前記埋込穴の内周面との間に介在するシリコン酸化膜とで構成され、前記コイルは、前記基体の一表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第1配線と、前記基体の他表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第2配線と、前記基体の厚み方向に貫設され前記第1配線と前記第2配線とを接続する複数の貫通配線とで構成されてなり、前記基体は、前記一表面と各前記磁性材料部との間に第1絶縁膜のみが介在し、前記他表面と各前記磁性材料部との間に第2絶縁膜のみが介在していることを特徴とする。
この発明によれば、コアが、シリコン基板からなる基体の一部により構成され基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリコン領域と、シリコン領域の各埋込穴それぞれの内側に埋め込まれた複数の磁性材料部と、各磁性材料部と各埋込穴の内周面との間に介在するシリコン酸化膜とで構成され、且つ、コイルが、基体の一表面側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第1配線と、基体の他表面側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第2配線と、基体の厚み方向に貫設され第1配線と第2配線とを接続する複数の貫通配線とで構成されているので、シリコン基板からなる基体の厚みを利用してコアの厚みを大きくすることができるから、平面サイズの小型化を図りながらもコアの長さ方向に直交する断面の面積の増大による効率の向上を図れ、しかも、コアの平面視において2次元的に配置される複数の磁性材料部のうち隣り合う磁性材料部間にはシリコン酸化膜が存在するので、コアでの渦電流損の発生を抑制でき、高効率化を図れる。
請求項2の発明は、請求項1の発明において、前記シリコン領域は、ポーラスシリコン領域であることを特徴とする。
この発明によれば、前記シリコン領域の抵抗を大きくでき、前記コアでの渦電流損をより低減でき、より一層の高効率化を図れる。
請求項3の発明は、請求項1または請求項2の発明において、前記コイルは、前記コアに多重に巻回されてなることを特徴とする。
この発明によれば、前記コイルの巻数を多くできるとともに高効率化が可能となる。
請求項4の発明は、請求項1ないし請求項3の発明において、前記基体は、前記シリコン基板を複数備え、前記複数の前記シリコン基板が厚み方向に重ねて配置されてなることを特徴とする。
この発明によれば、前記基体が前記シリコン基板を1つだけ備えている場合に比べて、前記基体の平面サイズを大きくすることなく、前記コアの前記長さ方向に直交する前記断面の面積をより大きくすることができ、より一層の効率の向上を図れる。
請求項5の発明は、シリコン基板を用いて形成されてコアおよび当該コアに巻回された複数のコイルを有するトランスであって、前記コアは、前記シリコン基板からなる基体の一部により構成され前記基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリカ領域と、前記シリカ領域の各前記埋込穴それぞれの内側に埋め込まれた複数の磁性材料部とで構成され、前記コイルは、前記基体の一表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第1配線と、前記基体の他表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第2配線と、前記基体の厚み方向に貫設され前記第1配線と前記第2配線とを接続する複数の貫通配線とで構成されてなり、前記基体は、前記一表面と各前記磁性材料部との間に前記シリカ領域の一部のみが介在し、前記他表面と各前記磁性材料部との間に前記シリカ領域の他の一部のみが介在していることを特徴とする。
この発明によれば、コアが、シリコン基板からなる基体の一部により構成され基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリカ領域と、シリカ領域の各埋込穴それぞれの内側に埋め込まれた複数の磁性材料部とで構成され、且つ、コイルが、基体の一表面側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第1配線と、基体の他表面側でコアの長さ方向に並設され平面視においてコアに交差する複数の線状の第2配線と、基体の厚み方向に貫設され第1配線と第2配線とを接続する複数の貫通配線とで構成されているので、シリコン基板からなる基体の厚みを利用してコアの厚みを大きくすることができるから、平面サイズの小型化を図りながらもコアの長さ方向に直交する断面の面積の増大による効率の向上を図れ、しかも、コアの平面視において2次元的に配置される複数の磁性材料部のうち隣り合う磁性材料部間にはシリカ領域の一部が存在するので、コアでの渦電流損の発生を抑制でき、高効率化を図れる。
請求項6の発明は、請求項5の発明において、前記シリカ領域は、多孔質シリカ領域であることを特徴とする。
この発明によれば、前記シリカ領域の抵抗を大きくでき、前記コアでの渦電流損をより低減でき、より一層の高効率化を図れる。
請求項7の発明は、請求項5または請求項6の発明において、前記基体は、前記シリコン基板を複数備え、前記複数の前記シリコン基板が厚み方向に重ねて配置されてなることを特徴とする。
この発明によれば、前記基体が前記シリコン基板を1つだけ備えている場合に比べて、前記基体の平面サイズを大きくすることなく、前記コアの前記長さ方向に直交する前記断面の面積をより大きくすることができ、より一層の効率の向上を図れる。
請求項1,5の発明では、小型化を図りながらも効率の向上を図れ、且つ、渦電流損の発生を抑制できるという効果がある。
実施形態のトランスを示し、(a)は概略平面図、(b)は要部概略斜視図、(c)は要部概略斜視図、(d)は要部概略平面図、(e)は要部概略断面図である。 同上のトランスの製造方法を説明するための主要工程断面図である。 同上のトランスの他の構成例を示す要部概略平面図である。 実施形態2のトランスの要部概略断面図である。 同上のトランスの製造方法を説明するための主要工程断面図である。 同上のトランスの製造方法を説明するための主要工程断面図である。 実施形態3のトランスの要部概略断面図である。 実施形態4のトランスの要部概略断面図である。
(実施形態1)
本実施形態のトランスは、図1に示すように、シリコン基板1を用いて形成されてコア2および当該コア2に巻回された複数(図示例では、3つ)のコイル3(3,3,3)を有している。ここにおいて、シリコン基板1としては、主表面である一表面が(100)面で高抵抗率(例えば、抵抗率が100Ωcm以上)の単結晶のp形シリコン基板を用いているが、p形シリコン基板に限らず、n形シリコン基板を用いてもよい。
上述のコア2は、シリコン基板1からなる基体10の一部により構成され基体10の厚み方向に沿った複数の埋込穴22が2次元的に配列されたシリコン領域20と、シリコン領域20の各埋込穴22それぞれの内側に埋め込まれた複数の磁性材料部24と、各磁性材料部24と各埋込穴22の内周面との間に介在するシリコン酸化膜23とで構成されている。
本実施形態では、コア2の平面視形状を円環状の形状としてあるが、これに限らず、環状(閉ループ状)の形状であればよく、例えば、矩形環状の形状としてもよい。要するに、本実施形態のトランスでは、コア2をトロイダルコアとしてあるので、環状の磁気回路が形成され、磁路にギャップがある場合に比べて、漏れ磁束を低減でき、効率を高めることができる。
シリコン領域20は、シリコン基板1に複数の埋込穴22を設けることによって形成されており、埋込穴22の開口形状を矩形状(ここでは、正方形状)としてあるが、埋込穴22の開口形状は特に限定するものではない。なお、シリコン領域20は、シリコン基板1において複数の埋込穴22が設けられた領域であり、平面視において、シリコン基板1とシリコン領域20との境界は実際には存在しない。
磁性材料部24の磁性材料としては、例えば、Co系合金、Fe系合金(NiとFeとからなる合金)、Fe−Co系材料などを採用すればよい。
また、上述のコイル3は、基体10の一表面側(図1(e)の上面側)でコア2の長さ方向(磁路の長さ方向であり、ここでは、平面視における円環状のコア2の周方向)に並設され平面視においてコア2に交差する複数の線状(本実施形態では、直線状)の第1配線31と、基体10の他表面側(図1(e)の下面側)でコア2の長さ方向に並設され平面視においてコア2に交差する複数の線状(本実施形態では、直線状)の第2配線32と、基体10の厚み方向に貫設され第1配線31と第2配線32とを接続する複数の貫通配線33とで構成されている。なお、第1配線31および第2配線32は、直線状に限らず、例えば、曲線状でもよいし、折れ線状でもよい。
ここで、基体10の上記一表面側でコア2の長さ方向において隣接する各一対の第1配線31の一方の一端部(平面視で円環状のコア2の内側に位置する端部)と他方の他端部(平面視で円環状のコア2の外側に位置する端部)とを、上記一端部に重なる貫通配線33(コア2の内側に位置する貫通配線33)と上記他端部に重なる貫通配線33(コア2の外側に位置する貫通配線33)と、基体10の上記他表面側で当該2つの貫通配線33に跨る第2配線32とで電気的に接続されている。すなわち、基体10の上記一表面側に設けた1本の第1配線31が貫通配線33−第2配線32−貫通配線33の経路で隣の第1配線31に接続されるという接続関係によって、各第1配線31が順次接続され1回路のコイル3が形成されている。また、コイル3の端末部(末端)3bは、基体10の上記一表面側に形成された引き出し配線35に接続されており、引き出し配線35におけるコイル3の端末部3b側とは反対側の端部に設けたパッド(図示せず)を通して外部の回路と接続される。なお、第1配線31、第2配線32および引き出し配線35は、Cu膜により構成してあるが、これらの材料としては、Cuに限らず、例えば、Al、Ni、Auなどを採用してもよい。また、第1配線31、第2配線32および引き出し配線35は、単層膜に限らず、多層膜でもよく、また、第1配線31と第2配線32と引き出し配線35とは、必ずしも同じ材料により形成する必要はない。
ところで、上述の基体10は、コア2の幅方向の両側それぞれにおいて、貫通配線33が内側に形成される複数の貫通孔12が厚み方向に貫設され、各貫通孔12の内周面にシリコン酸化膜からなる絶縁膜43が形成されており、貫通配線33と貫通孔12の内周面との間に絶縁膜43が介在している。なお、貫通配線33の材料としては、Cuを採用しているが、Cuに限らず、例えば、Ni、Alなどを採用してもよい。
ここで、コイル3とシリコン基板1とは、図1(e)に示すように、シリコン基板1の上記一表面側に形成されて第1配線31とシリコン基板1との間に介在するシリコン酸化膜16a,17aからなる絶縁膜41と、シリコン基板1の他表面側に形成されて第2配線32とシリコン基板1との間に介在するシリコン酸化膜18b,16bからなる絶縁膜42と、各貫通孔12それぞれの内周面に形成されたシリコン酸化膜からなる複数の絶縁膜43とで構成される絶縁部4によって電気的に絶縁されている。
以下、本実施形態のトランスの製造方法について図2を参照しながら説明する。
まず、シリコン基板1の上記他表面側において各貫通孔12および各埋込穴22それぞれの形成予定領域の投影領域に、陽極酸化工程で利用する所定膜厚(例えば、1μm)の導電性層(例えば、Al膜、Al−Si膜など)からなる陽極(電極)14を形成する陽極形成工程を行うことによって、図2(a)に示す構造を得る。ここにおいて、陽極形成工程では、例えばスパッタ法や蒸着法によってシリコン基板1の上記他表面側の全面に導電性層を成膜した後、NガスおよびHガス雰囲気中で導電性層のシンタ(熱処理)を行うことでシリコン基板1と導電性層との接触がオーミック接触となるようにし、その後、フォトリソグラフィ技術およびエッチング技術を利用して導電性層をパターニングすることで陽極14を形成する。
上述の陽極形成工程の後、陽極酸化用の電解液中でシリコン基板1の上記一表面側(図2(a)の上面側)に対向配置される陰極と陽極14との間に通電してシリコン基板1の上記一表面側に除去部位となる多孔質シリコンからなる多孔質部15を形成する陽極酸化工程(陽極酸化処理)を行うことによって、図2(b)に示す構造を得る。ここにおいて、本実施形態では、シリコン基板1として、高抵抗率のp形シリコン基板を用いているので、シリコン基板1に光が照射されないように遮光した状態で陽極酸化を行うことにより、多孔質部15の横方向への拡がりを抑制することができる。なお、シリコン基板1としてn形シリコン基板を用いる場合には、シリコン基板1に上記一表面側から光を照射しながら陽極酸化を行うことにより、多孔質部15の横方向への拡がりを抑制することができる。また、電解液としては、55wt%のフッ化水素水溶液とエタノールとを1:1で混合した混合溶液を用いているが、フッ化水素水溶液の濃度やフッ化水素水溶液とエタノールとの混合比は特に限定するものではない。また、フッ化水素水溶液と混合する液体もエタノールに限らず、メタノール、プロパノール、イソプロパノール(IPA)などのアルコールなど、陽極酸化反応で発生した気泡を除去できる液体であれば、特に限定するものではない。
ところで、シリコン基板1の一部を陽極酸化工程において多孔質化する際には、ホールをh、電子をeとすると、以下の反応が起こっていると考えられる。
Si+2HF+(2−n)h→SiF+2H+ne
SiF+2HF→SiF+H
SiF+2HF→SiH
すなわち、シリコン基板1の陽極酸化では、Fイオンの供給量とホールhの供給量との兼ね合いで多孔質化あるいは電解研磨が起こることが知られており、Fイオンの供給量の方がホールの供給量よりも多い場合には多孔質化が起こり、ホールhの供給量がFイオンの供給量よりも多い場合には電解研磨が起こる。したがって、本実施形態のようにシリコン基板1として導電形がp形のものを用いている場合には、陽極酸化による多孔質化の速度はホールhの供給量で決まるから、シリコン基板1中を流れる電流の電流密度で多孔質化の速度が決まり、多孔質部15の厚みが決まることになる。
上述の陽極酸化工程の終了後、多孔質部15を除去する多孔質部除去工程を行うことでシリコン基板1において貫通孔12および埋込穴22それぞれに対応する部位に垂直孔12aおよび垂直孔22aを形成することによって、図2(c)に示す構造を得る。ここにおいて、多孔質シリコンからなる多孔質部15を除去するエッチング液としてアルカリ系溶液(例えば、KOH、NaOH、TMAHなどの水溶液)やHF系溶液を用いれば、多孔質部15を除去する多孔質部除去工程において、Al膜やAl−Si膜により形成されている陽極14もエッチング除去することができるが、多孔質部除去工程の後に、陽極14をエッチング除去する陽極除去工程を別途に設けてもよいことは勿論である。なお、本実施形態では、上述の陽極形成工程と陽極酸化工程と多孔質層除去工程とで垂直孔12a,22aを形成する垂直孔形成工程を構成しているが、垂直孔形成工程は、これに限らず、例えば、シリコン基板1の上記一表面側に各貫通孔12および各埋込穴22それぞれに対応する部位が開口されたシリコン酸化膜などからなるマスク層を形成するマスク層形成工程と、マスク層形成工程の後で、シリコン基板1を上記一表面側からエッチングするエッチング工程とで構成してもよい。この場合のエッチング工程では、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置などの垂直深堀が可能なドライエッチング装置を用いる。
上述の垂直孔形成工程の後、シリコン基板1に対して熱酸化を行うことでシリコン基板1の上記一表面側および上記他表面側それぞれにシリコン酸化膜16a,16bを形成する第1の酸化膜形成工程を行うことによって、図2(d)に示す構造を得る。なお、第1の酸化膜形成工程においてシリコン基板1の上記一表面側に形成されたシリコン酸化膜16aのうち、貫通孔12に対応する垂直孔12aの内周面に形成された部位が上述の絶縁膜43を構成し、埋込穴22に対応する垂直孔22aの内周面に形成された部位が上述のシリコン酸化膜23を構成する。
上述の第1の酸化膜形成工程の後、シリコン基板1の上記一表面側から埋込穴22に対応する垂直孔22aの内側に磁性材料部24の基礎となる磁性体部24aをCVD法などにより形成する磁性体部形成工程を行い、続いて、シリコン基板1の上記一表面側から貫通孔12に対応する垂直孔12aの内側に貫通配線33の基礎となる導体部33aをCVD法などにより形成する導体部形成工程を行うことによって、図2(e)に示す構造を得る。ここにおいて、磁性体部形成工程では、シリコン基板1の垂直孔22aに磁性体部24aをCVD法などにより埋め込んだ後、シリコン基板1の上記一表面側に突出した磁性体部24aの不要部分をCMP法などにより除去する。また、導体部形成工程では、シリコン基板1の垂直孔12aに貫通配線33の基礎となるとなる導体部33aをCVD法などにより埋め込んだ後、シリコン基板1の上記一表面側に突出した導体部33aの不要部分をCMP法などにより除去する。なお、磁性体部形成工程と導体部形成工程との順序は逆でもよい。
上述の磁性体部形成工程および導体部形成工程を行った後、シリコン基板1の上記他表面側をCMP法などにより研磨して磁性体部24aおよび導体部33aを露出させる研磨工程を行うことで磁性材料部24および貫通配線33を形成することによって、図2(f)に示す構造を得る。
その後、シリコン基板1の上記一表面側および他表面側それぞれにシリコン酸化膜17a,17bをCVD法などにより形成する第2の酸化膜形成工程を行い、続いて、シリコン基板1の上記一表面側に第1配線31および引き出し配線35(図1(a)参照)を形成する表面側配線形成工程を行い、その後、シリコン基板1の上記他表面側に第2配線32を形成する裏面側配線形成工程を行うことによって、図2(g)に示す構造のトランスを得る。ここで、シリコン基板1の上記一表面側に形成されたシリコン酸化膜16aとシリコン酸化膜17aとの積層膜が上述の絶縁膜41を構成し、シリコン基板1の上記他表面側に形成されたシリコン酸化膜17bが上述の絶縁膜42を構成し、シリコン基板1と絶縁膜41,42,43とで基体10を構成する。また、表面側配線形成工程では、CVD法やスパッタ法や蒸着法などの薄膜形成技術、フォトリソグラフィ技術およびエッチング技術を利用して、第1配線31と引き出し配線35とを同時に形成し、裏面側配線形成工程では、CVD法やスパッタ法や蒸着法などの薄膜形成技術、フォトリソグラフィ技術およびエッチング技術を利用して第2配線32を形成している。なお、表面側配線形成工程と裏面側配線形成工程との順序は逆でもよい。
なお、本実施形態のトランスの製造方法では、表面側配線形成工程と裏面側配線形成工程とで構成される配線形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々のトランスに分割するようにしている。
以上説明した本実施形態のトランスによれば、コア2が、シリコン基板1からなる基体10の一部により構成され基体10の厚み方向に沿った複数の埋込穴22が2次元的に配列されたシリコン領域20と、シリコン領域20の各埋込穴22それぞれの内側に埋め込まれた複数の磁性材料部24と、各磁性材料部24と各埋込穴22の内周面との間に介在するシリコン酸化膜23とで構成され、且つ、コイル3が、基体10の上記一表面側でコア2の長さ方向に並設され平面視においてコア2に交差する複数の線状の第1配線31と、基体10の上記他表面側でコア2の長さ方向に並設され平面視においてコア2に交差する複数の線状の第2配線32と、基体10の厚み方向に貫設され第1配線31と第2配線32とを接続する複数の貫通配線33とで構成されているので、シリコン基板1からなる基体10の厚みを利用してコア2の厚みを大きくすることができるから、平面サイズの小型化を図りながらもコア2の長さ方向に直交する断面の面積の増大による効率の向上を図れ、しかも、コア2の平面視において2次元的に配置される複数の磁性材料部24のうち隣り合う磁性材料部24間にはシリコン酸化膜23が存在するので、コア2での渦電流損の発生を抑制でき、高効率化を図れる。ここで、本実施形態のトランスでは、コア2の長さ方向に直交する断面の面積が大きくなることにより、コア2の磁気飽和が生じにくくなり、電流容量を大きくとることができる。
また、本実施形態のトランスでは、コイル3がコア2に1重に巻回された形状となっているが、図3に示すように、コイル3が、コア2に多重に巻回された形としてもよく、この場合には、コイル3の巻数を多くできるとともに高効率化が可能となる。
(実施形態2)
本実施形態のトランスの基本構成は実施形態1と略同じであり、図4に示すように、基体10が、シリコン基板1を複数備え(図示例では、2つ備え)、これら複数のシリコン基板1が厚み方向に重ねて配置されている点が相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態のトランスでは、コア2および貫通配線33が複数のシリコン基板1に跨って形成されている。
以下、本実施形態のトランスの製造方法について図5および図6を参照しながら説明するが、実施形態1において説明した製造方法と同様の工程については説明を適宜省略する。
まず、シリコン基板1の他表面側において各貫通孔12および各埋込穴22それぞれの形成予定領域の投影領域に陽極酸化工程で利用する所定膜厚(例えば、1μm)の導電性層(例えば、Al膜、Al−Si膜など)からなる陽極(電極)14を形成する陽極形成工程を行うことによって、図5(a)に示す構造を得る。
上述の陽極形成工程の後、陽極酸化用の電解液中でシリコン基板1の上記一表面側(図5(a)の上面側)に対向配置される陰極と陽極14との間に通電してシリコン基板1の上記一表面側に除去部位となる多孔質シリコンからなる多孔質部15を形成する陽極酸化工程(陽極酸化処理)を行うことによって、図5(b)に示す構造を得る。
上述の陽極酸化工程の終了後、多孔質部15を除去する多孔質部除去工程を行うことでシリコン基板1において貫通孔12および埋込穴22それぞれに対応する部位に垂直孔12aおよび垂直孔22aを形成することによって、図5(c)に示す構造を得る。ここにおいて、多孔質シリコンからなる多孔質部15を除去するエッチング液としてアルカリ系溶液(例えば、KOH、NaOH、TMAHなどの水溶液)やHF系溶液を用いれば、多孔質部15を除去する多孔質部除去工程において、Al膜やAl−Si膜により形成されている陽極14もエッチング除去することができる。なお、本実施形態では、上述の陽極形成工程と陽極酸化工程と多孔質層除去工程とで垂直孔形成工程を構成しているが、垂直孔形成工程は、これに限らず、例えば、シリコン基板1の上記一表面側に各貫通孔12および各埋込穴22それぞれに対応する部位が開口されたシリコン酸化膜などからなるマスク層を形成するマスク層形成工程と、マスク層形成工程の後で、シリコン基板1を上記一表面側からエッチングするエッチング工程とで構成してもよい。
上述の垂直孔形成工程の後、シリコン基板1の露出表面を熱酸化することでシリコン基板1の上記一表面側および上記他表面側それぞれにシリコン酸化膜16a,16bを形成する第1の酸化膜形成工程を行うことによって、図5(d)に示す構造を得る。なお、第1の酸化膜形成工程においてシリコン基板1の上記一表面側に形成されたシリコン酸化膜16aのうち、貫通孔12に対応する垂直孔12aの内周面に形成された部位が絶縁膜43の一部を構成し、埋込穴22に対応する垂直孔22aの内周面に形成された部位がシリコン酸化膜23の一部を構成する。
上述の第1の酸化膜形成工程の後、シリコン基板1の上記一表面側から埋込穴22に対応する垂直孔22aの内側に磁性材料部24の基礎となる磁性体部24aをCVD法などにより形成する磁性体部形成工程を行い、続いて、シリコン基板1の上記一表面側から貫通孔12に対応する垂直孔12aの内側に貫通配線33の基礎となる導体部33aをCVD法などにより形成する導体部形成工程を行うことによって、図5(e)に示す構造を得る。
上述の磁性体部形成工程および導体部形成工程までの工程を行った2つのシリコン基板1の上記一表面側同士を重ねて接合する接合工程を行うことによって、図6(a)に示す構造を得る。なお、接合工程では、2つのシリコン基板1,1を重ね合わせて適宜の加熱を行いながら適宜の荷重を印加することで、2つのシリコン基板1,1の上記一表面側同士を接合している。
上述の接合工程の後、各シリコン基板1,1の上記他表面側をCMP法などにより研磨して磁性体部24aおよび導体部33aを露出させる研磨工程を行うことで磁性材料部24および貫通配線33を形成することによって、図6(b)に示す構造を得る。なお、本実施形態では、シリコン基板1の厚み方向において重なる2つの磁性体部24a,24aで1つの磁性材料部24を構成し、上記厚み方向において重なる2つの導体部33a,33aで1つの貫通配線33を構成している。
上述の研磨工程の後、各シリコン基板1,1の上記他表面側それぞれにシリコン酸化膜17a,17bをCVD法などにより形成する第2の酸化膜形成工程を行うことによって、図6(c)に示す構造を得る。ここで、図6(c)における上側のシリコン基板1の上記他表面側に形成されたシリコン酸化膜16aとシリコン酸化膜17aとの積層膜が上述の絶縁膜41を構成し、図6(c)における下側のシリコン基板1の上記他表面側に形成されたシリコン酸化膜16aとシリコン酸化膜17bとの積層膜が上述の絶縁膜42を構成し、2つのシリコン基板1,1と絶縁膜41,42,43とで基体10を構成する。
続いて、基体10の一表面側(図6(c)における上面側)に第1配線31および引き出し配線35(図1(a)参照)を形成する表面側配線形成工程を行い、その後、基体10の他表面側(図6(c)における下面側)に第2配線32を形成する裏面側配線形成工程を行うことによって、図6(d)に示す構造のトランスを得る。なお、表面側配線形成工程と裏面側配線形成工程との順序は逆でもよい。
なお、本実施形態のトランスの製造方法では、表面側配線形成工程と裏面側配線形成工程とで構成される配線形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々のトランスに分割するようにしている。
以上説明した本実施形態のトランスでは、基体10が、シリコン基板1を複数備え、複数のシリコン基板1が厚み方向に重ねて配置されているので、実施形態1のように基体10がシリコン基板1を1つだけ備えている場合に比べて、基体10の平面サイズを大きくすることなく、コア2の長さ方向に直交する断面の面積をより大きくすることができ、より一層の効率の向上を図れる。
なお、基体10の備えるシリコン基板2の数は、2つに限らず、3つ以上でもよい。
(実施形態3)
図7に示す本実施形態のトランスの基本構成は実施形態2と略同じであり、シリコン領域20が、各シリコン基板1,1の一部を陽極酸化することにより形成されたポーラスシリコン領域(多孔質シリコン領域)により構成されている点が相違する。なお、実施形態2と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態のトランスの製造にあたっては、例えば、実施形態2で説明した製造方法において、多孔質部除去工程の後で陽極酸化を行うことにより、ポーラスシリコン領域を形成し、第1の酸化膜形成工程で、ポーラスシリコン領域の一部のみを酸化するようにすればよい。
しかして、本実施形態のトランスによれば、シリコン領域20がポーラスシリコン領域であるので、シリコン領域20が単結晶シリコンに比べて抵抗の大きなポーラスシリコンにより形成されているので、シリコン領域20の抵抗を大きくでき、コア2での渦電流損をより低減でき、より一層の高効率化を図れる。
なお、実施形態1のトランスにおいて、シリコン領域20をポーラスシリコン領域により構成しても、同様の効果が得られる。
(実施形態4)
図8に示す本実施形態のトランスの基本構成は実施形態2と略同じであり、実施形態2にて説明したシリコン領域20と各シリコン酸化膜23とで構成されていた部分の代わりに、シリカ領域21が形成されている点が相違する。なお、実施形態3と同様の構成要素には同一の符号を付して説明を省略する。
要するに、本実施形態のトランスは、コア2が、複数のシリコン基板1からなる基体10の一部により構成され基体10の厚み方向に沿った複数の埋込穴22が2次元的に配列されたシリカ領域21と、シリカ領域21の各埋込穴22それぞれの内側に埋め込まれた複数の磁性材料部24とで構成され、且つ、コイル3が、基体10の一表面側(図8における上面側)でコア2の長さ方向に並設され平面視においてコア2に交差する複数の線状の第1配線31と、基体10の他表面側(図8における下面側)でコア2の長さ方向に並設され平面視においてコア2に交差する複数の線状の第2配線32と、基体10の厚み方向に貫設され第1配線31と第2配線32とを接続する複数の貫通配線33とで構成されている。
しかして、本実施形態のトランスにおいても、実施形態2と同様、シリコン基板1,1からなる基体10の厚みを利用してコア2の厚みを大きくすることができるから、平面サイズの小型化を図りながらもコア2の長さ方向に直交する断面の面積の増大による効率の向上を図れ、しかも、コア2の平面視において2次元的に配置される複数の磁性材料部24のうち隣り合う磁性材料部24間にはシリカ領域21の一部が存在するので、コア2での渦電流損の発生を抑制でき、高効率化を図れる。また、本実施形態のトランスでは、コア2に、実施形態1〜3で説明したシリコン領域20が存在せず、コア2が複数の磁性材料部24とシリカ領域21とでのみ構成されるので、コア2での渦電流損の発生をより抑制できるとともに、湿度などの影響を受けにくくなり、経時安定性が向上する。
ところで、上述のシリカ領域21を多孔質シリカ領域により構成すれば、シリカ領域21の抵抗を大きくでき、コア2での渦電流損をより低減でき、より一層の高効率化を図れる。ここにおいて、シリカ領域21を多孔質シリカ領域により構成する場合には、例えば、実施形態1で説明した製造方法において、多孔質部除去工程の後で多孔質シリカ領域の基礎となる多孔質シリコン領域を陽極酸化により形成し、第1の酸化膜形成工程で、多孔質シリコン領域の全部を酸化することにより、多孔質シリカ領域を形成すればよく、このような製造方法を採用することにより、膜厚の厚いシリカ領域21を容易に形成することが可能となる。
なお、実施形態1のトランスにおいて、シリコン領域20と各シリコン酸化膜23とで構成されていた部分の代わりに、シリカ領域21を設けてもよい。
ところで、本発明の技術思想は、複数のコイルを有するトランスに限らず、コイルが1つであるインダクタンス部品にも適用可能である。
1 シリコン基板
2 コア
3 コイル
10 基体
20 シリコン領域
21 シリカ領域
22 埋込穴
23 シリコン酸化膜
24 磁性材料部
31 第1配線
32 第2配線
33 貫通配線

Claims (7)

  1. シリコン基板を用いて形成されてコアおよび当該コアに巻回された複数のコイルを有するトランスであって、前記コアは、前記シリコン基板からなる基体の一部により構成され前記基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリコン領域と、前記シリコン領域の各前記埋込穴それぞれの内側に埋め込まれた複数の磁性材料部と、各前記磁性材料部と各前記埋込穴の内周面との間に介在するシリコン酸化膜とで構成され、前記コイルは、前記基体の一表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第1配線と、前記基体の他表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第2配線と、前記基体の厚み方向に貫設され前記第1配線と前記第2配線とを接続する複数の貫通配線とで構成されてなり、前記基体は、前記一表面と各前記磁性材料部との間に第1絶縁膜のみが介在し、前記他表面と各前記磁性材料部との間に第2絶縁膜のみが介在していることを特徴とするトランス。
  2. 前記シリコン領域は、ポーラスシリコン領域であることを特徴とする請求項1記載のトランス。
  3. 前記コイルは、前記コアに多重に巻回されてなることを特徴とする請求項1または請求項2記載のトランス。
  4. 前記基体は、前記シリコン基板を複数備え、前記複数の前記シリコン基板が厚み方向に重ねて配置されてなることを特徴とする請求項1ないし請求項3のいずれか1項に記載のトランス。
  5. シリコン基板を用いて形成されてコアおよび当該コアに巻回された複数のコイルを有するトランスであって、前記コアは、前記シリコン基板からなる基体の一部により構成され前記基体の厚み方向に沿った複数の埋込穴が2次元的に配列されたシリカ領域と、前記シリカ領域の各前記埋込穴それぞれの内側に埋め込まれた複数の磁性材料部とで構成され、前記コイルは、前記基体の一表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第1配線と、前記基体の他表面側で前記コアの長さ方向に並設され平面視において前記コアに交差する複数の線状の第2配線と、前記基体の厚み方向に貫設され前記第1配線と前記第2配線とを接続する複数の貫通配線とで構成されてなり、前記基体は、前記一表面と各前記磁性材料部との間に前記シリカ領域の一部のみが介在し、前記他表面と各前記磁性材料部との間に前記シリカ領域の他の一部のみが介在していることを特徴とするトランス。
  6. 前記シリカ領域は、多孔質シリカ領域であることを特徴とする請求項5記載のトランス。
  7. 前記基体は、前記シリコン基板を複数備え、前記複数の前記シリコン基板が厚み方向に重ねて配置されてなることを特徴とする請求項5または請求項6記載のトランス。
JP2009266578A 2009-11-24 2009-11-24 トランス Expired - Fee Related JP5421742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009266578A JP5421742B2 (ja) 2009-11-24 2009-11-24 トランス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009266578A JP5421742B2 (ja) 2009-11-24 2009-11-24 トランス

Publications (2)

Publication Number Publication Date
JP2011114033A JP2011114033A (ja) 2011-06-09
JP5421742B2 true JP5421742B2 (ja) 2014-02-19

Family

ID=44236162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009266578A Expired - Fee Related JP5421742B2 (ja) 2009-11-24 2009-11-24 トランス

Country Status (1)

Country Link
JP (1) JP5421742B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415946A (zh) * 2018-04-29 2019-11-05 深南电路股份有限公司 电磁元件及其制造方法
US11450472B2 (en) 2018-04-29 2022-09-20 Shennan Circuits Co., Ltd. Electromagnetic device and method for manufacturing the same
US20220013275A1 (en) * 2018-10-30 2022-01-13 Beihang University Mems solenoid inductor and manufacturing method thereof
JP7378166B2 (ja) * 2018-10-30 2023-11-13 北京航空航天大学 Memsソレノイドトランス及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593010U (ja) * 1992-05-22 1993-12-17 株式会社三協精機製作所 電磁コイル
JPH08298211A (ja) * 1995-04-27 1996-11-12 Canon Inc プリントインダクタ
SG74672A1 (en) * 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
FR2779006B1 (fr) * 1998-05-19 2003-01-24 St Microelectronics Sa Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif
JP2003179148A (ja) * 2001-10-04 2003-06-27 Denso Corp 半導体基板およびその製造方法
KR100569590B1 (ko) * 2003-12-30 2006-04-10 매그나칩 반도체 유한회사 고주파 반도체 장치 및 그 제조방법
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2009135326A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法

Also Published As

Publication number Publication date
JP2011114033A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI394186B (zh) 一種線圈電感之形成方法
US9027229B2 (en) Coil assembly comprising planar coil
KR20180031653A (ko) 칩 전자부품 및 그 제조방법
JP6414947B2 (ja) パワーインダクタおよびその製造方法
JP5421742B2 (ja) トランス
JP2019134141A (ja) インダクタ部品およびその製造方法
KR101514499B1 (ko) 공통모드필터 제조방법 및 공통모드필터
JP2020013855A (ja) インダクタ部品
JP7267641B2 (ja) Memsソレノイドインダクタ及びその製造方法
JP5082271B2 (ja) チップコイルとその製造方法
CN104977548B (zh) 一种多孔铁芯结构微型磁通门传感器
JP2013135232A (ja) インダクタの製造方法
JP2020013854A (ja) インダクタ部品
WO2020184517A1 (ja) キャパシタ及びその製造方法
JP2020088289A (ja) インダクタンス素子及び電子機器
JP6485984B1 (ja) コイル部品
JP5699905B2 (ja) 半導体装置
KR101973449B1 (ko) 인덕터
JP2007227730A (ja) チップコイル
JP2007227729A (ja) インダクタンス部品
CN106898458B (zh) 电感器及其形成方法
JP2010056177A (ja) トランス
JP2008010695A (ja) インダクタンス部品
JP2008270269A (ja) 巻線型電子部品用コア、その製造方法及び巻線型電子部品
JP5286645B2 (ja) インダクタンス部品とその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131122

LAPS Cancellation because of no payment of annual fees