JP2009135326A - インダクタンス素子及びその製造方法 - Google Patents

Abstract

【課題】小型薄型でＱ値が高く、量産性に優れているインダクタンス素子及びその製造方法を提供すること。
【解決手段】基板１に設けられた磁性体部２と、この磁性体部２をコイル状に取り囲むように接続されているコイル導体３，４とを備え、磁性体部２は、磁性体層２ａと非導体層２ｂとが周期的に繰り返されている構造を有している。磁性体層２ａは、非導体層２ｂに形成された複数の溝部２ｃに沿って設けられている。
【選択図】図１

Description

本発明は、インダクタンス素子及びその製造方法に関し、より詳細には、基板に設けられた磁性体部と、この磁性体部をコイル状に取り囲むように接続されているコイル導体とを備えたインダクタンス素子及びその製造方法に関する。

近年、ノートＰＣ、携帯電話、携帯型ゲームなどの携帯型情報機器は多機能化に伴い、異なる電源電圧を有するＬＳＩが内蔵されるようになっており、バッテリーから供給される単一電源電圧を、異なる電源電圧に変換する電源デバイスの需要が増大している。電源電圧を変換するデバイスとしては、ＤＣ／ＤＣコンバータがあり、これらにはトランスやインダクタなどのコイル部品が使用されており、効率良く電圧変換するためには、性能指標であるＱ値やインダクタンスＬ値の高いインダクタンス素子が必要である。また、高周波数領域で使用されることが増えてきており、周波数特性（高周波領域でのＱ値、Ｌ値の低下が少ない）も重要となってきている。さらに、実装基板上での素子の占有面積を小さくするために、インダクタンス素子の小型化も必要である。

一般に、インダクタンス素子は、巻線型、積層型、平面型の３つに大別される。巻線型は、磁性材料で構成された磁芯に導電線を巻き付けることによってインダクタンス素子を形成するものである。この巻線型によれば、磁芯の形状や大きさ、導電線の材料や長さ、断面積、巻数などを適当に選ぶことにより、Ｑ値やＬ値の高いインダクタンス素子を比較的容易に形成することが可能である。しかしながら、導電線を磁芯に巻き付けることが必要なため、小型化に限界があり、半導体チップ上に集積すること（表面実装部品化）には不向きであるという問題がある。

また、積層型は、磁芯に当たる磁性体層と、巻線に当たる導電体層とを交互に重ね合わせて積層していくことによって、積層面に対して垂直な方向にコイル状のインダクタンス素子を形成するものである。この積層型は、表面実装技術に適用することが可能であり、半導体チップ上にインダクタンス素子を集積することが比較的容易にできる。しかしながら、この積層型のインダクタンス素子は、最も磁束密度の高いコイルの中央部の磁束がそのまま外部に開放された開磁路構造となっている。そのため、インダクタンス素子の外部に磁束が漏洩してしまい、これが外部の回路と干渉してノイズを発生させたり、外部の導体において渦電流損を引き起こしたりして、高いＱ値やＬ値を得ることができなかったという問題がある。

また、平面型は、平面的な基板上に葛折れ型あるいはスパイラル型などの導体パターンを形成することによってコイル状のインダクタンス素子を形成するものである。この平面型のインダクタンス素子も表面実装技術に適用することが可能であり、半導体チップ上に集積することが比較的容易にできる。しかしながら、これも積層型と同様に開磁路構造となっているため、インダクタンス素子の外部に磁束が漏洩してしまう。そのため、漏れ磁束が外部の回路と干渉してノイズを発生させたり、外部の導体において渦電流損を引き起こしたりして、高いＱ値やＬ値を得ることができなかったという問題がある。

これらの問題を解決するために、例えば、特許文献１又は２に示されているようなインダクタンス素子が開発されている。この特許文献１に記載のものは、小型で、Ｑ値が高く、製造歩留まり良く低コストで製造でき、長期的信頼性も高いインダクタンス素子及びその製造方法に関するもので、導体層が形成された絶縁基材と、別途焼結されたリング状磁性体とその内側の絶縁基材が配置された絶縁基材と、導体層が形成された絶縁基材とを、加熱下でプレス加工して一体化させ、リング状磁性体の外側及び内側の領域において、導体層と絶縁基材と導体層とを貫通する２列の貫通孔を形成し、これらの貫通孔に導電材料を配して、接続用導体を形成し、導体層をパターニングして、導体パターンを形成するようにしたものである。

また、特許文献２に記載のものは、ＧＨｚ帯の非常に高い周波数領域で動作する無線通信端末に対応可能であり、高いＱ値やＬ値といった良好な電気的特性を有し、外部回路に対する磁気的影響も少ないインダクタンス素子に関するもので、上部配線層に形成された第１の導電体と、下部配線層に形成された第２の導電体とを、中間層に形成された第３の導電体（コンタクト部）を挟んでコイル状に接続することにより、それ自身で閉磁路を構成し、漏れ磁束の発生を抑制して大きなインダクタンスＬ値を実現するとともに、外部回路との磁気的な干渉を低減できるようにしたものである。

特開２００６−１６５２１２号公報 特開２００２−２８９４３６号公報

しかしながら、特許文献１に記載のものは、インダクタンス素子を内蔵する配線基板（プリント基板）を提供することを目的としているものの、焼結形成した磁性コアを載せたプリント基板の上下を、導体層が形成されたプリント基板で挟み込み、３枚の基板を貫通させて、上下の導体層を、貫通孔を通して接続しており、小型化を実現することは困難である。

また、特許文献２に記載のものは、半導体基板上に、通常の半導体プロセス（リソ、ＣＶＤ、蒸着など）により薄膜を積層した構造のコイルを形成し、この積層構造では、生産性を考慮すると磁性体層の厚さに制限があり、Ｌ値を高くすることは難しく、また、厚くできた場合においても、高周波領域において渦電流が大きくなりＱ値が低下するという問題がある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、小型薄型で、Ｑ値が高く（インダクタンスＬが大きく、渦電流損失が小さい）、量産性に優れているインダクタンス素子及びその製造方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、基板に設けられた磁性体部と、該磁性体部をコイル状に取り囲むように接続されているコイル導体とを備えたインダクタンス素子において、前記磁性体部は、磁性体層と非導体層とが周期的に繰り返されている構造であることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記磁性体層が、前記非導体層に形成された複数の溝部に沿って設けられていることを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記溝部のアスペクト比が、５以上であることを特徴とする。

また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記磁性体層が、Ｎｉ、Ｆｅ、Ｃｏのいずれかを含んだ合金であることを特徴とする。

また、請求項５に記載の発明は、請求項４に記載の発明において、前記磁性体層の膜厚が、０．２から５μｍの範囲であることを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記溝部が、櫛形形状であることを特徴とする。

また、請求項７に記載の発明は、請求項１に記載の発明において、前記磁性体部は、前記磁性体層と前記非導体層とが周期的に繰り返されている積層構造であることを特徴とする。

また、請求項８に記載の発明は、基板に設けられた磁性体部と、該磁性体部をコイル状に取り囲むように接続されているコイル導体とを備えたインダクタンス素子の製造方法において、前記基板上に第１のコイル導体を形成する工程と、該第１のコイル導体上に第１の非導体層を形成する工程と、該第１の非導体層に溝部を形成する工程と、該溝部に沿って磁性体層を形成して前記磁性体部を形成する工程と、該磁性体部の全体を覆うようにして第２の非導体層を形成する工程と、前記第１のコイル導体とともに前記磁性体部をコイル状に取り囲むように接続する第２のコイル導体を形成する工程とを有することを特徴とする。

本発明によれば、磁性体部が、磁性体層と非導体層とが周期的に繰り返されている構造であるので、磁性体コア（断面積）を大きくすることにより、小型薄型で、Ｑ値が高く（インダクタンスＬが大きく、渦電流損失が小さい）、量産性に優れているインダクタンス素子及びその製造方法を提供することができる。

以下、図面を参照して本発明の実施例について説明する。
＜実施例１＞
図１（ａ），（ｂ）は、本発明に係るインダクタンス素子の実施例１を説明するための構成図で、図１（ａ）は断面図、図１（ｂ）は図１（ａ）の上面図である。

実施例１のインダクタンス素子は、基板１に設けられた磁性体部２と、この磁性体部２をコイル状に取り囲むように接続されているコイル導体３，４とを備え、磁性体部２が、磁性体層２ａと非導体層２ｂとが周期的に繰り返されている構造を有している。また、磁性体層２ａは、非導体層２ｂに形成された複数の溝部２ｃに沿って設けられている。

溝部２ｃの形成は、半導体プロセス（リソグラフィー＆エッチング）を用いて形成して、その溝部２ｃに沿って、めっき法やスパッタ法により磁性体層２ａを１回形成するだけで周期構造を形成することができる。この場合、磁性体層２ａの（主）面は、基板１の面に対して垂直となる。

磁性体層２ａを溝部２ｃに沿って形成する場合、高インダクタンスを実現するためには、磁界に垂直な面において磁性体部２の断面積が大きいことが必要であり、そのためには、溝部２ｃのアスペクト比を高くして、その溝部２ｃに沿った磁性体層２ａの密度（断面積）を大きくすることが有効である。この溝部のアスペクト比が、５以上であることが望ましい。
また、磁性体層２ａは、軟磁性材料であれば特に限定されるものではないが、比透磁率の高いＮｉ、Ｆｅ、Ｃｏのいずれかを含んだ合金であることが望ましい。

また、磁性体層２ａの膜厚は、理想的には限りなく薄くして、積層周期を増やすことが、高性能インダクタンスの作製に有効であるが、現実的には、例えが、溝部２ｃの構造の形状については、製造上、高アスペクト比化には限界があり、また、膜厚が薄い領域では良質な膜が得られないことから、適正な膜厚（下限値）が決まる。また、膜厚が厚い領域では、特に高周波数帯域でのインダクタンス低下が顕著に見られることから、上限値が決まる。したがって、磁性体層２ａの膜厚は、０．２から５μｍの範囲が好ましく、０．５から２μｍの範囲であることがより好ましい。

コア内に設けられる磁性体部２の構造は、図２（ａ）に示すように非導体層２ｂに溝部２ｃが形成されたものに対して、図２（ｂ）に示すように、溝部２ｃに沿うようにして、溝部２ｃの側面と底面及び非導体層２ｂの上面に磁性体層２ａを形成するもの、また、図２（ｃ）に示すように、溝部２ｃ側面と底面に磁性体層２ａを形成するもの、また、図２（ｄ）に示すように、溝部２ｃの側面だけに磁性体層２ａを形成するものがある。これらの溝部２ｃは、何れも櫛形形状であることが、図２（ｅ）に示すように、磁性体層２ａと非導体層２ｂが周期的に繰り返されている積層構造であることも可能である。

このような磁性体部２をコア２０内（図中２０はコアではなくて、電流が流れるコイル導体を示している。磁性体部とコアは同じ）に収納した状態を示す図を図３（ａ）乃至（ｄ）に示してある。図３（ａ）は、従来のコアであるバルク型コアで、この場合の磁性体厚は１００μｍ、幅２００μｍ、高さ１００μｍである。図３（ｂ）は、本発明の薄型コアで、この場合の磁性体厚は１μｍ、長は４００μｍ、幅２００μｍ、高さ１００μｍである。図３（ｃ）は、本発明の薄型マルチコアで、この場合の磁性体厚は１μｍ、長は１６００μｍ、幅２００μｍ、高さ１００μｍである。図３（ｄ）は、本発明の多層型コアで、この場合の磁性体厚は１００μｍ、幅２００μｍ、高さ１００μｍである。

コイル形状は、トロイダル、ヘリカルなどの巻線型でも、渦巻状に平面にコイル導体が巻かれた平面型でも、特に限定されないが、高効率（高Ｑ）インダクタンスを形成するには、トロイダルコイルが最も適している。

表１は、上述した、１）従来のバルク型、２）本発明の薄型、３）本発明の薄型マルチ型の磁性体厚さに対するＱ値及びＬ値を示した比較表である。

図４（ａ），（ｂ）は、表１における比較を示した特性図で、図４（ａ）は磁性体厚さに対するＱ値、図４（ｂ）は磁性体厚さに対するＬ値を示した特性図である。この図４（ａ），（ｂ）から分かるように、従来のバルク型と比較して、本発明の薄型及び薄型マルチ型の磁性体厚さに対するＱ値及びＬ値が大きいことが理解できる。

図５（ａ）乃至（ｆ）は、本発明に係るインダクタンス素子の製造方法の実施例１を説明するための工程図である。

本実施例１におけるインダクタンス素子の製造方法は、基板１に設けられた磁性体部２と、この磁性体部をコイル状に取り囲むように接続されているコイル導体３，５とを備えたインダクタンス素子の製造方法である。

まず、基板１上にＣｕからなる第１のコイル導体３を形成する（図５（ａ））。次に、この第１のコイル導体３上の一部及び基板１上の同一平面となるように第１の非導体層５ａを形成する。さらに、第１のコイル導体３上に形成された非導体層５ａ上に更なる非導体層５ａを凸状に形成する（図５（ｂ））。この場合の凸状の高さは、磁性体部の高さを形成するものである。

次に、凸状の第１の非導体層５ａに櫛型形状の溝部２cを形成する（図５（ｃ））。次に、溝部２ｃに沿って磁性体層２ｂを形成する（図５（ｄ））。次に、凸状の第１の非導体層５ａと溝部２ｃの全体を覆うようにして第２の非導体層５ｂを形成し、磁性体部２を、磁性体層２ａと溝部２ｃに埋め込まれた非導体層２ｂとが周期的に繰り返されている構造に形成する（図５（ｅ））。

磁性体層２ａの形成方法は、スパッタ、真空蒸着、めっきなど形成方法としてはとくに限定されないが、溝部２ｃに沿って形成する場合は、めっき法が量産性に優れていることから好ましく、繰り返し積層で形成する場合は、多層化に有利なスパッタや真空蒸着が好ましい。

次に、第１のコイル導体３とともに磁性体部２をコイル状に取り囲むように接続する第２のコイル導体４を形成する（図５（ｆ））。

このようにして、第１のコイル導体３上に設けられ非導体層２ｂと、この非導体層２ｂに形成された櫛型形状の溝部２ｃに形成された磁性体層２ａとが、周期的に繰り返されている構造を有し、第２のコイル導体５が、磁性体部２をコイル状に取り囲むように第１のコイル導体と接続されてなるインダクタンス素子が完成する。

＜実施例２＞
図６は、本発明に係るインダクタンス素子の実施例２を説明するための断面構成図である。実施例２のインダクタンス素子は、基板１に直接溝部２cが形成された磁性体部２と、基板１を貫通するスルーホールに埋め込まれた接続導体６とを備えている。また、磁性体部２は、磁性体層２ａと非導体層２ｂとが周期的に繰り返されている構造である。

また、基板１は、シリコン基板であることが望ましい。また、磁性体部２及び接続導体６は、直接にシリコン基板１に接触しないように、溝部２ｃ及びスルーホール用の孔１ａの壁面に絶縁層が設けられているが望ましい。

また、磁性体部２の溝部２ｃは、図２（ｂ）に示すように、櫛形形状であることが望ましいが、実施例１に示したように、溝部２ｃ側面と底面に磁性体層２ａを形成するもの（図２（ｃ））、また、溝部２ｃの側面だけに磁性体層２ａを形成するもの（図２（ｄ））でもよい。さらに、図２（ｅ）に示すように、磁性体層２ａと非導体層２ｂが周期的に繰り返されている積層構造であることも可能である。

溝部２ｃの形成は、半導体プロセス（リソグラフィー＆エッチング）を用いて形成して、その溝部２ｃに沿って、めっき法やスパッタ法により磁性体層２ａを１回形成するだけで周期構造を形成することができる。この場合、磁性体層２ａの（主）面は、基板面に対して垂直となる。

本発明は、Ｓｉなどの基板を用いてＭＥＭＳ（メムス；Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）プロセスを活用したものである。例えば、深堀エッチングにより形成したシリコン基板の貫通孔に、埋め込みめっきにより銅を充填することにより、貫通電極を形成することができる。

コイル形状としては、トロイダル状（円環状、ドーナツ状）、ヘリカル状（らせん状）など特に限定しないが、トロイダル状が効率よく好ましい。また、基板材質は、基板としては、無機材料、特に加工が容易な半導体基板、セラミック基板が好ましい。ガラスやセラミックなど特に限定しないが、半導体プロセスを活用し、高精度加工（小型化）が可能なシリコンが好ましい。また、ガラス繊維や炭素繊維などを含まないプラスチック樹脂もナノインプリント技術により成型することにより低コスト化に有利である。また、磁性体材料は、軟磁性材料であれば特に限定しない。例えば、Ｎｉ，Ｆｅ，Ｃｏ，Ｍｎなど含んだ合金や酸化物が好ましい。磁性体の形成方法としては特に限定されるものではないが、例えば、真空蒸着、スパッタリング、めっきなどの方法が、磁性体の組成と膜厚を制御良く基板上に形成する方法として適している。

図７（ａ）乃至（ｆ）は、本発明に係るインダクタンス素子の製造方法の実施例２を説明するための工程図である。実施例２のインダクタンス素子の製造方法は、基板１に直接溝部２ｃが形成された磁性体部２と、基板１を貫通するスルーホール１ａに埋め込まれた接続導体６とを備えたものである。

まず、基板１の上面より直接溝部２ｃを形成する（図７（ａ））。次に、溝部２ｃに沿って磁性体層を形成する（図７（ｂ））。次に、基板１の上面から下面まで貫通するスルーホール用の孔１ａをエッチングによって加工する（図７（ｃ））。

次に、スルーホール用の孔１ａに接続導体６を埋め込む（図７（ｄ））。次に、磁性体層２ａの形成された溝部上に非導体層５を被うようにして溝部２ｃ中に非導体層２ｂを埋め込み形成し、磁性体部２を磁性体層２ａと非導体層２ｂとが周期的に繰り返されている構造に形成する（図７（ｅ））。

磁性体層２ａの形成方法は、スパッタ、真空蒸着、めっきなど形成方法としてはとくに限定されないが、溝部２ｃに沿って形成する場合は、めっき法が量産性に優れていることから好ましく、繰り返し積層で形成する場合は、多層化に有利なスパッタや真空蒸着が好ましい。

次に、基板１の上下面にパターン導体３，４を形成し、パターン導体３，４と接続導体６とを磁性体部２にコイル状に取り囲むように接続してコイル導体を形成する（図７（ｆ））。

このようにして、Ｓｉ基板に直接形成された溝部２ｃに沿って磁性体層２ａを形成するとともに、溝部２ｃ中に非導体層２ｂを埋め込んで、磁性体層２ａと非導体層２ｂとが周期的に繰り返されている構造の磁性体部２を形成して、パターン導体３，４と接続導体６とを磁性体部２にコイル状に取り囲むように接続してなるインダクタンス素子が完成する。

上述したように、実施例１及び実施例２のようなインダクタンス素子は、基板１の上面のコイル導体４の端子と、別の同構造のインダクタンス素子が設けられた基板の下面のコイル導体３の端子が接合されることにより、コイル導体が直列又は並列に複数個接続することも可能である。また、本発明のインダクタンス素子と半導体集積回路とをフリップチップ接続して電子部品を実現することも可能である。

本発明に係るインダクタンス素子の実施例１を説明するための構成図で、（ａ）は断面図、図１（ａ）の上面図である。 （ａ）乃至（ｅ）は、コア内に設けられる磁性体部の構造を示す図である。 （ａ）乃至（ｄ）は、磁性体部をコア内に収納した状態を示す図である。 表１における比較を示した特性図で、（ａ）は磁性体厚さに対するＱ値、（ｂ）は磁性体厚さに対するＬ値を示した特性図である。 （ａ）乃至（ｆ）は、本発明に係るインダクタンス素子の製造方法の実施例１を説明するための工程図である。 本発明に係るインダクタンス素子の実施例２を説明するための断面構成図である。 （ａ）乃至（ｆ）は、本発明に係るインダクタンス素子の製造方法の実施例２を説明するための工程図である。

符号の説明

１ 基板
１ａ スルーホール用の孔
２ 磁性体部
２ａ 磁性体層
２ｂ 非導体層
２ｃ 溝部
３ 第１のコイル導体
４ 第２のコイル導体
５，５ａ，５ｂ 非導体層
６ 接続導体
２０ コア

Claims (8)

1. 基板に設けられた磁性体部と、該磁性体部をコイル状に取り囲むように接続されているコイル導体とを備えたインダクタンス素子において、
   前記磁性体部は、磁性体層と非導体層とが周期的に繰り返されている構造であることを特徴とするインダクタンス素子。
2. 前記磁性体層が、前記非導体層に形成された複数の溝部に沿って設けられていることを特徴とする請求項１に記載のインダクタンス素子。
3. 前記溝部のアスペクト比が、５以上であることを特徴とする請求項２に記載のインダクタンス素子。
4. 前記磁性体層が、Ｎｉ、Ｆｅ、Ｃｏのいずれかを含んだ合金であることを特徴とする請求項２又は３に記載のインダクタンス素子。
5. 前記磁性体層の膜厚が、０．２から５μｍの範囲であることを特徴とする請求項４に記載のインダクタンス素子。
6. 前記溝部が、櫛形形状であることを特徴とする請求項１乃至５のいずれかに記載のインダクタンス素子。
7. 前記磁性体部は、前記磁性体層と前記非導体層とが周期的に繰り返されている積層構造であることを特徴とする請求項１に記載のインダクタンス素子。
8. 基板に設けられた磁性体部と、該磁性体部をコイル状に取り囲むように接続されているコイル導体とを備えたインダクタンス素子の製造方法において、
   前記基板上に第１のコイル導体を形成する工程と、
   該第１のコイル導体上に第１の非導体層を形成する工程と、
   該第１の非導体層に溝部を形成する工程と、
   該溝部に沿って磁性体層を形成して前記磁性体部を形成する工程と、
   該磁性体部の全体を覆うようにして第２の非導体層を形成する工程と、
   前記第１のコイル導体とともに前記磁性体部をコイル状に取り囲むように接続する第２のコイル導体を形成する工程と
   を有することを特徴とするインダクタンス素子の製造方法。

Images