JP2005085968A - 巻線型インダクタ及びその製造方法 - Google Patents

Abstract

【課題】 小型薄型で、優れた特性を具備し、かつ簡便な製造により低い製造コストで得られる、巻線型インダクタ及びその製造方法を提供すること。
【解決手段】 絶縁材からなる基板５の表面に、帯状に複数本形成された第１の導体パターンと、前記第１の導体パターンの両端部を除いた部分を覆う板状の磁性体３と、前記板状の磁性体の表面に、第１の導体パターンの両端部に接続され、コイル２を構成する帯状の第２の導体パターンを形成する。第２の導体パターンは、磁性体３と第１の導体パターンの両端部を覆うように、ほぼ全面に形成された導体パターン前駆体の不要部分をレーザトリミングなどで除去することで形成する。これによって接続位置などの精度が確保できるため、小型薄型の巻線型インダクタを高精度で得ることができる。
【選択図】 図１

Description

本発明は、多層基板などに内蔵することも可能な、薄型の巻線型インダクタ及びその製造方法に関わるものである。

電池を駆動源とする携帯機器、特に携帯電話などの小型化、薄型化、高性能化などの技術開発が急速に進んでいる。これらの技術は、用いられるインダクタ、コンデンサ、抵抗、半導体などの電子部品の小型化に負うものである。インダクタに関しても、小型化、殊に薄膜を用いて小型化に対応した表面実装用の構造のみならず、多層基板内に内蔵する回路構造や、ＩＣ内部に内蔵する回路部品としての構造も開発されつつある。

インダクタを、小型化、薄型化するために、フェライトコアに巻線を施した巻線型インダクタの他に、スパイラル形状やミアンダ形状の導体膜を、基板上に形成した平面型のインダクタが開発されている。また、基板に導電パターンを形成し巻線型インダクタを得る技術が、下記特許文献１、特許文献２、特許文献３に開示されている。

特許文献１には、基板上に形成された第１の複数の平面導電線と、第１の平面導電線と分離された第２の複数の平面導電線と、第１の導電線と第２の導電線との間に配置された磁気コアと、第１の平面導電線と第２の平面導電線を、コイルを形成するように接続する導電バイアからなる、３次元集積回路インダクタが開示されている。

また、特許文献２には、コイル形成用の導体パターンを形成した２枚の基板を調製し、磁性体と導電部材を間に配置した状態で、導体パターン形成面を対向させ、導電部材と２枚の基板の導体パターンによりコイルを形成する技術が開示されている。

また、特許文献３には、２列に分けて形成した複数のスルーホールと、一方の列のスルーホールと他方の列のスルーホールとの間に形成した導体パターンを有する第１の基板と、２列に分けて取り付けられた導体からなる複数のピンと、一方の列のピンと他方の列のピンを接続する導体パターンを有する第２の基板を調製し、２枚の基板の間に磁性体を配置した状態で、ピンをスルーホールに挿入し、導体パターンとピンによりコイルを形成する技術が開示されている。

しかしながら、上記のような構造の薄型インダクタは、インダクタが小型になるに従い位置合わせ精度に限界があるために、コイルの巻数を多くできないという問題がある。また、その他に、コイルの巻数増加を阻害する要因として、多数個取り、かつ高効率で、２組の導体パターンを、高精度で位置合わせするためには、基板上の隣接する導体の間に、数１０μｍの間隔が必要となることで、所要の絶縁性を確保するための導体間の間隔に、前記間隔を加えた１００μｍ内外のパターン間隔が必要となることが挙げられる。

従って、従来の小型インダクタを、さらに小型化するには、この間隔を減少することが必要となる。また、特許文献３に開示されている、導体パターンの両端に取り付けられたピンを、導電パターンの両端に形成したスルーホールに、一括挿入する方法も、ピンの屈曲や強度の問題や、特に可撓性の大きい有機材材料からなる基板では、薄くなるに従い、製造時のテンションなどにより、伸びが生じるという問題のため、導体パターン間の位置合わせが難しくなる。そして、スルーホール径を設計する際には、前記問題を含めたばらつきを考慮し、より大きな径が必要になり、一段と小型化に対応したインダクタの製造が難しくなる。

特開平８−２５０３３２号公報 特開平１０−３０３０４３号公報 特開平１１−２５１１４７号公報

そこで、本発明の課題は、従来の巻線型インダクタよりも、さらに小型薄型で、優れた特性を具備し、かつ簡便な製造により低い製造コストで得られる、巻線型インダクタ及びその製造方法を提供することにある。

本発明は、基板上に形成する導体パターンをコイルにする際に、精度を維持しながらコイルの巻数を増加する方法と、コイルに取り付ける磁性体を閉磁路にする方法を見直すことで、高い歩留まりで、高周波における損失が少ない高Ｑ値を有する巻線型インダクタを得ることを検討した結果なされたものである。

即ち、本発明は、絶縁材からなる基板の表面に、帯状に複数本形成された第１の導体パターンと、前記第１の導体パターンの両端部を除いた部分を覆う板状の磁性体と、前記板状の磁性体の表面に、帯状に複数本形成された第２の導体パターンを有し、前記第１の導体パターンと前記第２の導体パターンが接続され、コイルを形成していることを特徴とする巻線型インダクタである。

また、本発明は、前記基板が、有機材料、無機材料の少なくともいずれかからなり、その厚みが５００μｍ以下であり、その大きさが５ｍｍ×５．５ｍｍ以下であることを特徴とする、前記の巻線型インダクタである。

また、本発明は、前記第１の導体パターン、前記第２の導体パターンが、金属、導電性高分子、導電性ペーストから形成される導電材料の少なくともいずれかからなり、その厚み及び幅が２００μｍ以下であることを特徴とする、前記の巻線型インダクタである。

また、本発明は、前記第１の導体パターンと前記第２の導体パターンの接合部分の長さが、前記第１の導体パターン及び前記第２の導体パターンの厚みよりも、長いことを特徴とする、前記の巻線型インダクタである。

また、本発明は、前記磁性体が、磁化容易軸を有する磁性層が表面に形成された、フィルムであることを特徴とする、前記の巻線型インダクタである。

また、本発明は、前記磁性体が、前記基板及び前記第１の導体パターンの周囲、または前記第２の導体パターンの周囲の、少なくともいずれかに巻き回され、閉磁路を構成してなることを特徴とする、前記の巻線型インダクタである。

また、本発明は、絶縁材からなる基板の表面に、複数本の帯状の第１の導体パターンを形成する第１の工程と、前記第１の導体パターンの両端部を除く部分を板状の磁性体で覆う第２の工程と、前記磁性体の表面に、前記第１の導体パターンとコイルを形成するように、前記第１の導体パターンの露出した両端部に接続された、複数本の帯状の第２の導体パターンを形成する第３の工程を含むことを特徴とする、前記の巻線型インダクタの製造方法である。

また、本発明は、前記第２の導体パターンを形成する工程が、前記第１の導体パターンの露出した両端部に接続され、連続した導体パターン前駆体を形成した後、前記導体パターン前駆体の不要部分を除去することにより、なされることを特徴とする、前記の巻線型インダクタの製造方法である。

また、本発明は、前記導体パターン前駆体の不要部分の除去が、位置検出用マーカーを用いた、レーザトリミングまたはマイクロサンドブラストを含む乾式トリミング法により、なされることを特徴とする、前記の巻線型インダクタの製造方法である。

本発明では、従来よりも幅の狭い導体パターンを用いて、高精度のコイルを形成するため、磁性体に覆われていない第１の導体パターンの両端部を、確実に電気的に接続するように、全面または目的とする第２の導体パターンよりも幅の広い状態に、第２の導体パターンの前駆体を成膜する。

その後、たとえばレーザトリミングのように、極めて狭い部分を高精度で削除できる方法で、不要部分を除いてコイルを形成するので、従来の製造方法よりも小型薄型の巻線型インダクタを得ることができる。

また、コイルに取り付ける磁性体は、可撓性を有するフィルムに、磁性薄膜を成膜して用いるので、屈曲や巻き回しにより、閉磁路を形成するのが極めて容易である。しかも、磁性薄膜を有するフィルムを、複数回巻き回すこともできるので、要求特性への対応も容易である。従って、本発明の巻線型インダクタは、小型薄型で、しかも閉磁路を構成する磁心を具備しているので、極めて高特性である。

本発明に用いる基板としては、完成状態の巻線型インダクタを所要望の厚さに抑えるために、厚さが５００μｍ以下とすることが必要であり、かつ表面に導体パターンを形成するために、エポキシ系、ポリイミド系、ポリエステル系、アクリル系などの高分子材料の基板や、これらとガラスなどの無機物を複合化した基板、表面を酸化処理したアルミニウムなどの金属基板、さらにはセラミックス基板を使用することができる。

前記の材質の中でも、最近ではポリイミドなどの高分子材料のフィルムで、厚みが１０μｍ以下のものも簡単に入手できる状況にあり、巻線型インダクタの薄型化のためには高分子材料のフィルムが好適である。

この基板に、銅配線基板のように圧延法を用いて銅などの金属をパターン化する方法、金属粉やカーボンや導電性ポリマーを、高分子材料、溶媒と混合した導電ペーストを印刷する方法、配向化したポリアセチレンなどの導電性高分子を使用してパターンを形成する方法などを用いて、コイル形成用の第１の導体パターンを形成する。

このコイル形成用の第１の導電体パターンを形成するに際して、第２の導体パターンの形成工程においてレーザトリミングや、マイクロサンドブラストを使用して、導体パターン前駆体の不要部分を除去することになるので、導体パターン前駆体により覆われても、加工位置が検知できるように、基板の適当な箇所に、位置合わせ用マーカーを形成する必要がある。

この位置合わせ用マーカーは、トリミング開始の位置などを検知するために設けるため、加工精度が確保できるように必要な個数を設ければよい。また、端子電極の端部を、位置合わせ用パターンとして、用いることも可能である。

この導体パターンを含む基板上の所定の部分に、磁心となる磁性体を形成する。形成する方法は、厚みが２μｍ〜１００μｍの、ポリイミドやポリエステルなどの、可撓性を有する高分子材料のフィルム基板体上に、磁化容易軸方向に磁化されたＣｏＦｅＳｉＢ系、またはＣｏＺｒＮｂ系などの、軟磁性材料からなる１０μｍ以下の薄膜磁性層を形成するか、予め作製した薄膜を転写する方法である。

さらに磁性体表面に、磁性材料が露出しないように、ポリイミド、ポリエステル、エポキシ樹脂などの高分子材料のフィルムを、絶縁層として熱圧着する。この絶縁層は、第２の導体パターンの形成工程で、レーザトリミングやマイクロサンドブラストで、導体パターン前駆体の不要部分を除去することになるので、加工の際に磁性体を損傷しない厚みに設定する必要がある。

また、例えば、基板にポリイミドを採用し、磁性体の絶縁層にもポリイミドを採用する、つまり熱可塑性を有する同材質の高分子材料を用いることで、接着剤を用いないで接合することができる。本発明の目的の一つである、巻線型インダクタの薄型化のためには、接着剤を用いない接合手段が好適であり、接着剤を用いた場合でも、接着層の厚みが１０μｍ以下になるような接合が好ましい。但し、接着層が厚くなってしまうが、取り扱いが安易な接着用プリプレグを選択するという手段もある。

この磁性体が形成された基板上に、コイルが形成される全域を覆うか、第１の導体パターンの幅よりも広い幅を有する導体パターン前駆体を形成する。この導体パターン前駆体は、第１の導電体パターンとの接続部分が、導体パターンの厚み以上の長さで接続できる形状とする。このように第２の導体パターンよりも広い幅で、導体パターン前駆体する理由は、最初から所定の幅で第２導体パターンを形成すると、第１の導体パターンとの接合状態が、必ずしも所要の精度とならないからである。

次に、導体パターン前駆体を、第１の導体パターンと同じ幅にするために、ＹＡＧレーザ、ＵＶレーザを用いたレーザ加工や、マイクロサンドブラストで、不要な部分の除去加工を施して、導体パターンの幅が一様な、巻き回しコイルとする。

本発明の巻線型インダクタを、多層基板内に埋設する場合は、埋設に用いる絶縁性樹脂で巻線間の絶縁を確保することもできるが、所要の絶縁が得られない場合は、絶縁性ポリマーを用いて必要な部分を被覆する方法や、エポキシまたはポリイミドまたはアクリルのエマルションを用いた電着法により、導体の部分を選択的に絶縁被覆し、焼き付けすることで絶縁被覆処理を行うことができる。

高周波損失の少ない高Ｑ値を得るため、磁性体を閉磁路とするには、第１の導体パターンを形成した基板の周囲に、絶縁層を形成した磁性体を１回または複数回巻き回す。この磁性体の巻き回しは、第２の導体パターン形成後、この面側で実施してもよい。

この巻線型インダクタは、限られた実装空間を有する基板内に内蔵されたり、基板表面に実装されたりするために、信頼性が確保できる最大大きさを５．５ｍｍ×５ｍｍとする。また、この巻線型インダクタの、二つの導体パターンを、互いに独立した電極として機能させることで、静電容量が小さなコンデンサを形成することもできる。さらに、抵抗形成用ペーストを塗工することで抵抗を形成することもできる。このようにコンデンサや抵抗とインダクタとを、同一基板内に回路部品として形成することも可能であり、各種フィルタ回路などへの応用性に富む製造方法を提供することができる。

次に、具体的な実施例を挙げ、本発明について、さらに詳しく説明する。

図１は、本発明の第１の実施例の、巻線型インダク１を示す斜視図である。図１において、２はコイル、３は磁性体、４は端子、５は基板である。また、図２は、本実施例の巻線型インダクタの、製造工程の概略を示す図で、図２（ａ）は第１の導体パターンを形成する工程、図２（ｂ）は磁性体を形成する工程、図２（ｃ）は導体パターン前駆体を形成する工程、図２（ｄ）は第２の導体パターンを形成する工程である。図２において、６は第１の導体パターン、７は導体パターン前駆体、８は第２の導体パターン、９は位置検出用マーカー、１０は磁性体３の磁化容易軸の方向を示す矢印である。

また、図３は、本実施例の巻線型インダクタの、コイルの軸方向に垂直な断面を示す図である。図３において、１１は磁性体３を構成する磁性膜、１２は絶縁層、１３は第１の導体パターンと導体パターン前駆体が重なった部分の長さを示す。

以下に、図２、図３を参照して、本実施例の巻線型インダクタの、製造工程について説明する。ここでは、基板５として、厚みが２０μｍのポリイミドフィルムを用い、コイル２の巻数が２５ターンとなるように、銅線を圧延した厚み１８μｍの銅箔で、第１の導体パターン６、端子４、位置検出用マーカー９を形成した。第１の導体パターン６を構成する帯状導体の幅は５０μｍとし、帯状導体間のギャップ幅を５０μｍとした。

位置検出用マーカー９は、第１の導体パターンを構成するそれぞれの帯状導体間の中間点を通る延長線上に、帯状導体の長さよりも、１５０μｍ長い間隔となるように設けた。ここで、位置検出用マーカー９は、巻線型インダクタの形成後には、不要な導体となってしまうので、トリミング終了後除去する。

次に、第１導体パターン６の上に、磁性体３を取り付けるが、ここでは、予め補助材料上に形成しておいた、幅が１１５０μｍ、厚みが４μｍの、帯状のＣｏＦｅＳｉＢ系軟磁性体からなる磁性膜１１を、厚みが１０μｍのポリイミドフィルム上に転写し、厚みが合計で１２μｍになるように、３層積層することで、磁性体３を調製した。さらに磁性体３を覆うように、厚みが２０μｍのポリイミドフィルムからなる絶縁層１２を熱圧着した。

この磁性体３を、幅が１３５０μｍとなるようにスリットし、第１の導体パターンを形成した基板５の、所定の位置に熱圧着した。次に、第２導体パターンを形成する領域の全域を、導電材料として銅粉末が配合された導電ペーストを、２００メッシュのステンレススクリーンを用いて塗布し、導体パターン前駆体７を形成した。この導体パターン前駆体の乾燥後の厚みは２５μｍであった。

ここで、顕微鏡を用いて、第１の導体パターン６と、導体パターン前駆体７が重なった部分の長さ、即ち、図３における１３を、すべてに亘って検査した結果、その長さは平均で５０μｍであり、接合が確保できていた。

次に、巻き回しコイルを完成させるため、ＵＶレーザを用いて、第２の導体パターン８を形成するために不要な部分をレーザトリミングした。レーザトリミングに際しては、スタート時および１０ターン目毎に位置検出用マーカー９をチェックし、１ミクロンのオーダーで位置調整を行い、レーザトリミングを行った。ＵＶレーザの出力電圧、パルスを調整して、導体パターン前駆体７の不要部分を除去し、さらに導体パターン前駆体７の下部にある絶縁層１２のトリミング量を、５μｍ以内になるように設定した。トリミング終了直後、予め形成しておいた位置検出用マーカー９を、引き続きレーザトリミングで除去した。

このようにして完成した巻線型インダクタの形状は、長さ３．２ｍｍ、幅１．６ｍｍ、高さが１５０μｍであった。また、特性は、ＬＣＲメータ（ｆ＝１ｋＨｚ）で測定したＬが０．２μＨの特性を示した。得られた巻線型インダクタの試料１００個について、エポキシ樹脂コーティングを行い、巻線型インダクタの歩留まりを調査した。調査項目は、電気的一般特性項目のインダクタンス、直流抵抗、耐電圧、絶縁抵抗であり、１００個の試料の全てが電気的特性を満足した。

さらに、得られた巻線型インダクタ１０個を基板付けした後に、信頼性試験として温度サイクル試験を行った。試験条件は、−２５℃にて３０分間、常温にて３０分間、＋８５℃にて３０分間の熱履歴を１サイクルとして、１０サイクル施すというものである。試験結果は、インダクタンス、絶縁抵抗、耐電圧の試験を満足し、さらにコイル接合部分を観察した結果、剥離が生じることもなく１０個の試料が全て合格と判定された。これらの結果から、本実施例の巻線型インダクタは優れた特性を具備していると判断できる。

次に、前記と同様にして、大きさの異なる、長さ５．５ｍｍ、幅５ｍｍ（巻線数５０ターン）の巻線型インダクタと、さらに大きな、長さ６．４ｍｍ、幅５．５ｍｍ（巻線数６０ターン）の巻線型インダクタを作製した。

これらの巻線型インダクタを１００個作製したときの、電気特性歩留まりは前者が９８％、後者が６３％であった。また、温度サイクル試験を行った１０個の試料試験結果は、前者が全て合格と判断され、後者は絶縁特性およびインダクタンス値の低下が大きいという問題が生じ、５０％が不合格と判断された。これだけの結果からは、理由を明確に検証できないが、インダクタの製造歩留まりや信頼性は、インダクタの形状と有意な関係があることが分かった。

図４は、本発明の第２の実施例の、巻線型インダク１４を示す斜視図である。図４において、１５はコイル、１６は磁性体、１７は端子、１８は基板である。また、図５は、本実施例の巻線型インダクタの、製造工程の概略を示す図で、図５（ａ）は第１の導体パターンを形成する工程、図５（ｂ）は磁性体を形成する工程、図５（ｃ）は導体パターン前駆体を形成する工程、図５（ｄ）は第２の導体パターンを形成する工程である。図５において、１９は第１の導体パターン、２０は導体パターン前駆体、２１は第２の導体パターン、２２は閉磁路形成用の有底孔を示す。

図４、図５を参照して、本実施例の巻線型インダクタの製造方法について説明する。本実施例では、基板１８としては、厚みが１２μｍのポリイミドフィルムを用い、厚みを９μｍに圧延した銅箔を用いて、３２ターンのコイルを得るための、第１の導体パターン１９、端子１７を形成した。トリミング加工の際に用いる位置検出用マーカーには、端子１７を兼用した。第１の導体パターン１９を構成する帯状導体の幅は４０μｍとし、帯状導体間のギャップ幅は４０μｍとした。

次に、厚みが１０μｍのポリイミドフィルム上に、予め補助材料上に形成しておいた、幅が１１５０μｍ、厚みが４μｍの、ＣｏＦｅＳｉＢ系軟磁性体からなる帯状の磁性薄膜を転写形成した。このフィルムを１３５０μｍの幅にスリットし、第１の導体パターン１９を形成した基板１８の長手方向に、２回巻き回して熱圧着した。その後、レーザ加工機を用いて有底孔２２を設けることで、帯状の磁性薄膜を接合して閉磁路とし、厚みが２０μｍのポリイミドフィルムを絶縁層として外周に圧着した。

次に、第２導体パターン２１を形成するための、導体パターン前駆体２０を、厚みが３μｍとなるように、銅を蒸着することで形成した。これについても、第１の導体パターン１９と導体パターン前駆体２０の接合部分の長さを、顕微鏡を用いて検査した結果、平均で５０μｍの長さが確保できていた。また、磁性体が閉磁路を形成していることの確認を、抵抗成分を測定することで行い、結果は良好であった。

次に、巻き回しコイルを完成させるために、ＵＶレーザを用いて、導体パターン前駆体２０の不要部分をレーザトリミングした。この際、レーザトリミング位置調整は、端子１７の位置、間隔からピッチを按分して行った。ＵＶレーザの出力電圧、パルスを調整して、不要な導体を除去し、さらに導体の下部にある絶縁層のトリミング量が５μｍ以内になるように設定した。

また、閉磁路を形成する他の方法として、第１の導体パターン１９形成後に、絶縁テープを、少なくとも１回巻き回し、この上に銅線や銅箔の導体を、同じく少なくとも１回巻き回し、その上に、絶縁フィルムの片面に磁性薄膜を形成した磁性フィルムを巻く方法や、さらに絶縁テープと磁性フィルムを巻き回し、磁性フィルムの巻き始めの部分に、磁性薄膜と同材質の粉末を含む接着剤などをつけて、１層目の磁性フィルムと接合する方法がある。これらの方法を比較した結果は、両者とも同等の特性を示した。

得られた巻線型インダクタの形状は、長さ３．２ｍｍ、幅１．６ｍｍ、高さが１２０μｍであった。また、特性は、ＬＣＲメータ（ｆ＝１ｋＨｚ）で測定したＬが０．３μＨの特性を示した。また、ＪＩＳで規格化されている並列共振法でインダクタのＱを測定した。その結果は２１という良好な値を示した。

また、このインダクタの表面にエポキシ樹脂による電着コーティングを施し、インダクタの歩留まりを調査した。調査項目は、電気的一般特性項目のインダクタンス、直流抵抗、耐電圧、絶縁抵抗であり、１００個の試料のうち９８％が電気的特性を満足した。

さらに、信頼性試験として基板付け後に温度サイクル試験を行った。試験条件は、−２５℃にて３０分間、常温にて３０分間、＋８５℃にて３０分間の熱履歴を１サイクルとして、１０サイクル施すというものである。試験結果は、インダクタンス、絶縁抵抗、耐電圧の試験を満足し、さらにコイル接合部分を観察した結果、剥離が生じることもなく１０個の試料が全て合格と判定された。これらの結果から、本実施例の巻線型インダクタは優れた特性を具備していると判断できる。

以上説明したように、本発明の巻線型インダクタは、絶縁体基板上に第１の導体パターンを形成し、この上に薄膜磁性体を磁心とし、この磁性体を覆い、かつ第１の導体パターンと接続するように、第２の導体パターンを形成することで、コイルを形成する。さらに前記の磁心は閉磁路とすることも可能で、大きなインダクタンスと、高いＱ値を付与することができる。

また、前記のような製造方法の特徴から、本発明の巻線型インダクタは、極めて小型で薄型であることが大きな特徴であり、さらに、第２の導体パターンの作製法の特徴から、高精度、高歩留まりで生産できる利点がある。

実施例１の巻線型インダクを示す斜視図 実施例１の巻線型インダクタの製造工程の概略を示す図。図２（ａ）は第１の導体パターンを形成する工程。図２（ｂ）は磁性体を形成する工程。図２（ｃ）は導体パターン前駆体を形成する工程。図２（ｄ）は第２の導体パターンを形成する工程。 実施例１の巻線型インダクタの、コイルの軸方向に垂直な断面図。 実施例２の巻線型インダクを示す斜視図 実施例２の巻線型インダクタの製造工程の概略を示す図。図５（ａ）は第１の導体パターンを形成する工程。図５（ｂ）は磁性体を形成する工程。図５（ｃ）は導体パターン前駆体を形成する工程。図５（ｄ）は第２の導体パターンを形成する工程。

符号の説明

１，１４ 巻線型インダクタ
２，１５ コイル
３，１６ 磁性体
４，１７ 端子
５，１８ 基板
６，１９ 第１の導体パターン
７，２０ 導体パターン前駆体
８，２１ 第２の導体パターン
９ 位置検出用マーカー
１０ 磁化容易軸の方向を示す矢印
１１ 磁性膜
１２ 絶縁層
１３ 第１の導体パターンと導体パターン前駆体が重なった部分の長さ
２２ 有底孔

Claims (9)

1. 絶縁材からなる基板の表面に、帯状に複数本形成された第１の導体パターンと、前記第１の導体パターンの両端部を除いた部分を覆う板状の磁性体と、前記板状の磁性体の表面に、帯状に複数本形成された第２の導体パターンを有し、前記第１の導体パターンと前記第２の導体パターンが接続され、コイルを形成していることを特徴とする巻線型インダクタ。
2. 前記基板は、有機材料、無機材料の少なくともいずれかからなり、厚みが５００μｍ以下であり、大きさが５ｍｍ×５．５ｍｍ以下であることを特徴とする、請求項１に記載の巻線型インダクタ。
3. 前記第１の導体パターン、前記第２の導体パターンは、金属、導電性高分子、導電性ペーストから形成される導電材料の少なくともいずれかからなり、厚み及び幅が２００μｍ以下であることを特徴とする、請求項１または請求項２に記載の巻線型インダクタ。
4. 前記第１の導体パターンと前記第２の導体パターンの接合部分の長さは、前記第１の導体パターン及び前記第２の導体パターンの厚みよりも、長いことを特徴とする、請求項１ないし請求項３のいずれかに記載の巻線型インダクタ。
5. 前記磁性体は、磁化容易軸を有する磁性層が表面に形成された、フィルムであることを特徴とする、請求項１ないし請求項４のいずれかに記載の巻線型インダクタ。
6. 前記磁性体は、前記基板及び前記第１の導体パターンの周囲、または前記第２の導体パターンの周囲の、少なくともいずれかに巻き回され、閉磁路を構成してなることを特徴とする、請求項１ないし請求項５のいずれかに記載の巻線型インダクタ。
7. 絶縁材からなる基板の表面に、複数本の帯状の第１の導体パターンを形成する第１の工程と、前記第１の導体パターンの両端部を除く部分を板状の磁性体で覆う第２の工程と、前記磁性体の表面に、前記第１の導体パターンとコイルを形成するように、前記第１の導体パターンの露出した両端部に接続された、複数本の帯状の第２の導体パターンを形成する第３の工程を含むことを特徴とする、請求項１ないし請求項６のいずれかに記載の巻線型インダクタの製造方法。
8. 前記第２の導体パターンを形成する工程は、前記第１の導体パターンの露出した両端部に接続され、連続した導体パターン前駆体を形成した後、前記導体パターン前駆体の不要部分を除去することにより、なされることを特徴とする、請求項７に記載の巻線型インダクタの製造方法。
9. 前記導体パターン前駆体の不要部分の除去は、位置検出用マーカーを用いた、レーザトリミングまたはマイクロサンドブラストを含む乾式トリミング法により、なされることを特徴とする、請求項８に記載の巻線型インダクタの製造方法。

Images