JP2004503929A - フォトグラフィックパターン形成による立体コイル構造及びその製造方法 - Google Patents

フォトグラフィックパターン形成による立体コイル構造及びその製造方法 Download PDF

Info

Publication number
JP2004503929A
JP2004503929A JP2002511345A JP2002511345A JP2004503929A JP 2004503929 A JP2004503929 A JP 2004503929A JP 2002511345 A JP2002511345 A JP 2002511345A JP 2002511345 A JP2002511345 A JP 2002511345A JP 2004503929 A JP2004503929 A JP 2004503929A
Authority
JP
Japan
Prior art keywords
substrate
elastic member
coil structure
coil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002511345A
Other languages
English (en)
Other versions
JP4612988B2 (ja
JP2004503929A5 (ja
Inventor
ビーゲルセン デイビッド ケイ
チュア クリストファー エル
フォーク デイビッド ケイ
Original Assignee
ゼロックス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼロックス・コーポレーション filed Critical ゼロックス・コーポレーション
Publication of JP2004503929A publication Critical patent/JP2004503929A/ja
Publication of JP2004503929A5 publication Critical patent/JP2004503929A5/ja
Application granted granted Critical
Publication of JP4612988B2 publication Critical patent/JP4612988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/38Multiple capacitors, e.g. ganged
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/02Fixed inductances of the signal type  without magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2814Printed windings with only part of the coil or of the winding in the printed circuit board, e.g. the remaining coil or winding sections can be made of wires or sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318Molybdenum [Mo] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Measuring Leads Or Probes (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

高Qインダクタと変成器のオンチップ集積化に使用できる立体マイクロ構造は高アスペクト比の加工を必要としないで基板面に平行な方向に磁場を配する。このフォトリソグラフィックパターン形成によるコイル構造は固有応力プロファイルを有する弾性部材(61a−65a)を含む。この固有応力プロファイルは自由部分を基板から離して偏らせてループ巻線を形成する。アンカ部分は前記基板に固定したままである。自由部分端は半田付けやメッキにより前記基板に接続された第二アンカ部分になる。また、前記ループ巻線は自由両端を空中で接合する二つの弾性部材(318、320)で形成される。一連の個々のコイル構造はそれらのアンカ部分により接合されてインダクタと変成器を形成できる。

Description

【0001】
(技術分野)
本発明は、集積回路、回路基板および他の素子に用いるフォトリソグラフィ・パターン形成による立体コイル構造に関する。
【0002】
(背景技術)
集積回路もしくはチップを回路基板や他の素子に電気的に接続する標準のボンディング技術はワイヤ・ボンディング、タブ・ボンディングおよび半田バンプフリップチップ・ボンディングを含む。図1は、基板1上に形成した対応導体パッド3にワイヤ・ボンドされ、チップ2上に形成した導体パッド3を示す。この導体パッド3はワイヤ4により電気的に接続もしくは接合される。チップ2は一般に数十ないしは数百もの導体パッド3を持つので、基板1上の対応導体パッド3にチップ2上の各導体パッド3をワイヤ・ボンディングすることは労働集約で、コスト高で作業が遅くなる。さらに、導体パッド3はワイヤを接合するのに用いるワイヤ・ボンディング素子の精度とワイヤ4の双方を調整するのに十分に大きくなければならない。それゆえ、導体パッド3はワイヤ4とワイヤ・ボンディング素子の寸法的制限を補正するのに必要なものより大きく作製される。
【0003】
図2は、基板1上の対応導体パッド3にタブ・ボンドされ、チップ2上に形成した導体パッド3を示す。フレキシブル基板5はその下部面上に導電性ラインを形成し導体パッド3に押付けられる。異方性接着剤(図示せず)を導体パッド3とフレキシブル基板5の間に置く。フレキシブル基板5が導体パッド3に押付けられると、異方性接着剤とフレキシブル基板5の上に形成した導電性ラインとが協同して導体パッド3間を電気的に接続させる。ワイヤ・ボンディングのように、タブ・ボンディングは歩留り損失と高コストに苦しむ。導体パッド3の高さが不規則なことが結果としてフレキシブル基板5を導体パッド3に押付ける接触力を不均一なものにする。この接触力が不均一なことは導体パッド3がフレキシブル基板5に正確に接合されないことにつながる。
【0004】
チップ2上に形成した導体パッド3を基板1上に形成した導体パッド3ないしは他の素子にボンディングする別の従来方法は、半田バンプフリップチップボンディングである。図3は、導体パッド3が基板1に面するように反転したチップ2を示す。“フリップチップ”の名前はチップ2の反転に由来する。何故なら、チップ2上の導体パッド3が基板1から面をそらすタブ・ボンディングやワイヤボンディングの双方とは対照的に、チップ2は基板1に面する導体パッド3で“反転する”からである。標準のフリップ・チップ・ボンディングでは、基板1上の導体パッド3上に半田バンプ6が形成される。対応導体パッド3の間の電気的接続はチップ2上の導体パッド3を半田バンプ6に押付けることで完成される。
【0005】
フリップチップ・ボンディングはワイヤ・ボンディングとタブ・ボンディングの両方を超える改善である。比較的柔らかな半田バンプ6は、チップ2を半田バンプ6に対して下に押付ける場合に永久に変形する傾向がある。半田バンプ6のこの変形は導体パッド3の高さの不規則性と半田バンプ6にチップ2を押付ける不均一な接触圧力とを埋め合わせる。
【0006】
しかしながら、フリップチップ・ボンディングは半田バンプ6内の機械的および熱的変動の両方を受けている。半田バンプ6の高さが均一でなく、あるいは基板1が反るならば、導体パッド3と半田バンプ6の間の接触は破損する。また、チップ2を半田バンプ6上で下に押付ける接触圧力が一様でない場合、導体パッド3と対応半田バンプ6の間の接触が損なわれる。
【0007】
図4は、二つの素子間の一時的な電気接触を確立する標準的技術を示す。複数のプローブ針8を有するプローブカード7はプローブ針8を導体パッド3に物理的に押付けることで導体パッド3と接触する。プローブ針8と導体パッド3の間の物理的接触は基板1上に形成した導線9とプローブ針8の間を電気的に接続する。
【0008】
通常、プローブカード7を用いてプローブ針8と導体パッド3の間を一時的に接触するので、素子10を試験し、検査し、あるいはデータ伝送することができる。素子10はアクティブマトリクス液晶ディスプレイの一部であるディスプレ電極のマトリクスである。例えば、液晶ディスプレイ電極マトリクスでのような素子10の試験については、同時出願で同時継続中である同一発明者の出願JAO34053に十分に記述され、ここに引用される。
【0009】
プローブカード7は液晶ディスプレイを試験するためのみでなく多くの用途がある。チップ2上でみられるものに類似して多数の比較的小さな導体パッド3を有する素子10をプローブカード7により試験できる。しかしながら、プローブカード7を作る標準技術は時間がかかり、且つ、労働集約になる。各プローブカード7は試験対象の特定の素子10用に特注でなければならない。一般に、プローブ針8はプローブカード7上に手動で形成される。プローブカード7は特注であり、比較的高価であるので、プローブカード7は一度に素子10上に導体パッド3を全て接触するようには作れない。それゆえ、素子10の一部分のみがつなげられ、一回に試験され、また検査されるので、素子10全体をつなげ、試験し、検査できるようにプローブカード7を移動する必要がある。
【0010】
プローブカード7はチップ2を試験するのにも使用され、このチップ2は単結晶シリコンウェハの一部を構成している。このようなプローブカード7はフォトリソグラフィック・パターンメッキ処理により形成される。この処理については、1995年2月のAdvanced Packagingの頁26〜28にCorwith著のProbing at Die Levelに開示される。フォトリソグラフィック・パターンメッキ処理は本質的に標準プローブカード7と同じ設計であるプローブカード7を作る。しかしながら、この新しい種類の処理はプローブ針8を作る方法を自動化するようであり、それゆえ、プローブ針8の手動形成を避けるものである。また、この論文は図5に示すようにプローブ針8に最近接する端部で湾曲するプローブカード7を開示する。プローブカード7が湾曲することでプローブカード8はある角度で導体パッド3に接触することになる。プローブカード7がプローブ針8を導体パッド3に押し込むので、機械的洗浄処置が発生することなり、プローブ針8が導体パッド3の上面上に形成した酸化物を通り抜ける。
【0011】
しかしながら、全ての標準プローブカード7は直線配列に配置される導体パッド3の試験に限定される。また、標準プローブカード7は基板1上の導体パッド3の高さの変化、基板1の不規則性やゆがみ、および温度変化に敏感である。
【0012】
シリコン基板上の小さなインダクタの集積化は15年以上もの間世界的に大きな研究課題であった。この努力はシリコンおよびガリウム砒素集積回路(ICs)上にコイルを集積するという要望により促進される。しかしながら、これまでに提案された構造は素子の変形のみで、技術的な制約により、コイル巻線はほとんどの場合に下地基板に平行な螺旋状のものとして実施されてきた。
【0013】
これらの平面アーキテクチャは二つの大きな欠点がある。シリコンのように少し導電性のある基板上に作製する場合に、コイル磁界は下地基板に渦電流を誘導する。これらの電流はコイル損失に寄与する抵抗損失を引起す。第二の問題は、コイルが高周波で動作する場合に起こる。高周波では表皮および近接効果がコイル電流を導体の外側表面に沿って流す。無線通信に対して重要な周波数、例えば900MHz、1.9GHzと2.4GHzでは代表的な導体の“表皮深さ”は約2〜3μmである。コイル導体のAC抵抗は、コイル導体の横断面を完全に使用してないので、そのDC抵抗よりも明らかに高くなる。
【0014】
図31は、高周波で動作する平面コイル内の電流分布を示す。コイル内の濃い陰影は高電流密度を示す。図31Aに示す円板型コイルは巻線の外側エッジに集結する電流分布を持つ。それゆえ、単に導体を広くすることは導体の未使用部分を増やし、AC抵抗を減らせない。この状況を、導体を単に広げることによりAC抵抗を減らすことができた図31Bの代表的な離散部品の立体コイルと比較する。
【0015】
平面インダクタコイルに関連した欠点に取り組むように過去に解決法が提案され試みられた。例えば、コイルの下に基板を離してエッチングすることで渦電流を減らせる。しかしながら、この方法は構造の完全性を犠牲にし、シリコン基板上の既存の電子回路類を破壊するので実用的でない。図31Aの素子のAC抵抗を減らすために、導体をLIGA(A.Rogner等の“LIGA技術:新しいチャンスとは”、J.Micromech.Microeng.、1992年の12巻、頁133〜140)ようなマイクロマシニング技術により非常に厚く作製できる。しかしながら、高いアスペクト比の構造物を処理するのは難しく費用がかかる。
【0016】
各種の立体技術が提案されてきた。例えば、“機械式浮出しマイクロマシン可変インダクタコイル”(www.ee.cornell.edu/MENG/Abstracts/tien.htm)においてChukwunenye Stanley Nnebeは立体可変インダクタ構造を説明している。この構造は先ず基板の平らな表面上のポリシリコンの金でメタライズしたストリップを作り、このストリップはヒンジングシステムにより隆起し固定されて接触時に三角幾何学形状を形成する。コイルの設定を完了した後、磁気コアとなるスライダは四つのコム(歯)・ドライバ・レゾネータ(resonators)(動きの各方向に対する二つのコム・ドライブレゾネータ)により制御されるインパクト系を通じて作動される。この磁気コアをコイルに挿入するとコイルの周りに発生した磁束に影響を及ぼすことになり、それ故、インダクタンスが変化することになる。このインダクタの同調範囲はこの効果により設定され、信頼できるデータは、スライダを有限距離だけコイルの方に進ませるようにスライダを作動させる四つのレゾネータを注意深く制御することで得られる。このような技術は超微小機械加工するにはかなり複雑であり、有用なチップ構造上に追加部品を必要とする。
【0017】
Robert Marcus等は、発明の名称“マイクロマシン素子とその製造方法”(1998年10月2日出願の国際PCT出願番号WO99/18445)において、犠牲層上に異なる熱膨張係数の材料を二層堆積し、この犠牲層を除去し、次に部分的に自ら渦巻くまで片持ち構造を加熱することにより形成されるコイル構造を開示する。係留端(tethered end)を片持ち構造の先端にパターン化することによりコイル巻線が得られる。犠牲層を排除し、片持ち構造を加熱すると、片持ち構造が自ら渦巻いて、係留端がねじれてしまう。しかしながら、このような方法や構造はシリコン基板上に充填密度の高い集積マイクロインダクタや他の構造物のアレイを作るには実用的でない。
【0018】
チップ上に集積できる低損失インダクタは、携帯電話、ポケットベル、GPS受信機、倉庫管理RF標識タグ、無線コンピュータLANs、携帯情報端末、衛星遠距離通信のような無線通信装置において最も望まれている。小型携帯機器は特に電池寿命の延長のために最低の電力消費と、機器サイズとPCボードの複雑性を減らすために最大の回路集積化を必要とする。低損失インダクタの追求は一方では電力消費と他方では低損失の回路受動素子(すなわち、インダクタやコンデンサ)との間の基本的なトレードオフにより推進される。ラジオ回路のトランジスタバイアスを下げるとワット損が減るばかりでなく、増幅器利得、発振器の安定性やフィルタ選択度も大きく劣化する。低損失受動素子を使うことは、この問題を克服する唯一の実行可能な技術である。0.1〜100pF範囲の低損失コンデンサは今では普通にチップ上に集積される。しかしながら、最新技術の集積コイルアーキテクチャは未だ損失が多過ぎて集積RF設計に有用でない。それゆえ、現在のRFチップセットは皆、今日のますます小型化用途において実際のところ障害になる個別インダクタを使うことに限定される。
【0019】
現代の無線設計は一般的に低GHz帯にある。携帯電話の標準周波数は900MHz、1.8GHz、1.9GHzと2.4GHzであり、900MHzはディジタルコードレス電話の選択周波数である。410〜430MHz、870MHzと900〜930MHz帯は無線RS−232、コンピュータLANsとRF標識用に使用される。これらの100MHz〜GHz周波数では、選択対象の受動素子はインダクタでは1〜30nHであり、コンデンサでは1〜30pFである。スーパヘテロダイン受信機の中間周波数は100〜1000nHと10〜100pFのオーダの受動素子を必要とする40〜350MHzである。0.1pF〜100pFの範囲にある高品質オンチップコンデンサは当たり前であるが、低損失要件を満たす集積インダクタと集積可変コンデンサは現時点では入手できない。
【0020】
チップ上に集積される可変コンデンサ(バリキャップ)もまた大きな需要がある。最新の無線トランシーバの基準アーキテクチャはなお、インダクタとバリキャップの双方を用いるスーパヘテロダインアーキテクチャである。可変コンデンサは本質的に多くの無線機器に使用されるスーパヘテロダイン回路類の部品である。インダクタとコンデンサの両方を含むスーパヘテロダイン回路類は現時点では市販機器のチップ上には集積化できないし、機器の小型化に障害となっている。
【0021】
チップ上の完全スーパヘテロダイン無線アーキテクチャを実現する際のミッシングリンクは少なくとも30〜50の品質係数(quality factor)をもつインダクタ、30〜50の品質係数をもち、10%の同調範囲をもつ可変コンデンサ(バリキャップ)および10,000以上の品質係数をもつ発振器である。このコンデンサを作るプロセス技術はインダクタを作るプロセスと対応できるはずである。
【0022】
現在の無線機器は個別の外部部品を用いてスーパヘテロダイン回路を実現している。非常に高いQの発振器は普通は水晶発振器である。多数の電圧制御発振器(VCOs)があり、その各々は、少なくとも一つの個別インダクタと一つの個別バリキャップを用いる。これらの個別部品のために、VCOsは多くのRF回路面積の大部分を占有する。チップ上にVCOs全体を集積化するのはインダクタに加えて新しい種類のバリキャップが必要になる。
【0023】
製造が容易で、且つ、複雑なチップ構造を用いないマイクロマシンコイル構造が必要である。シリコンのような導電性基板上に集積できる低損失コイル構造と可変コンデンサが必要になる。巻線の電気抵抗が小さい集積化コイル構造が必要になる。コイルのターンを電気的に閉じることが実行可能な電気構造を作るコイル構造を製造する方法が必要になる。高Q集積化受動インダクタ素子に適合する閉コイル構造をもたらす製造可能技術も必要になる。インダクタとバリキャップの双方をチップ上に集積できる製造技術が必要になる。
【0024】
(発明の開示)
それ故に、本発明は、半田バンプフリップチップ・ボンディングの速さと容易さを示し、一方で、均一半田バンプや均一接触圧力を作る必要性を除いたバネ接点を提供する。本発明はさらに、導体パッド高さの変化、接触圧力の変化や熱変動にもかかわらずバネ接点に導体パッドとの物理的接触を維持させる弾性特性をもつバネ接点を提供する。本発明はまた、バネ接点内に形成される応力勾配を有する弾性バネ接点を提供し、これによりバネ接点を基板から離して曲げ、導体パッドに対応して接触させるものである。本発明はさらに、プローブカードと、標準プローブ針の位置にバネ接点を有するプローブカードを作るための方法を提供する。
【0025】
本発明のバネ接点は、基板に一部固定され、且つ、基板上の導体パッドに電気的に接続される薄い金属片である。基板に固定されない金属片の自由部分は上に曲り、基板から離れる。素子上の導体パッドが金属片の自由部分と圧縮接触されると、この自由部分が変形し、導体パッドに対応した接触をする。金属片は導電性であり、あるいは導電材で被覆されるので、基板上の導体パッドはバネ接点経由で素子上の導体パッドに電気的に接続される。
【0026】
本発明の別の実施例は、本発明のコイル構造が基板面に対して垂直よりもむしろ、平行にコイル軸を置くことで平面コイル構造の欠点を克服する。本発明によるコイル構造は、基板と固有の応力プロファイルを有する弾性部材とを含む。この弾性部材は基板に固定した第一アンカ部分、ループ巻線、および基板に接続した第二アンカ部分を含む。第二アンカ部分とループ巻線は最初に基板に固定されるが、基板から離されて基板から分離するようになる。弾性部材の固有応力プロファイルは第二アンカ部分を基板から離して偏らせ、ループ巻線を形成し、第二アンカ部分を基板に接触させる。その結果のコイル構造は基板から立体的に立ち上がる。ループ巻線は複数の巻数(turns)を含む。
【0027】
各種の技術を用いて第二アンカを弾性部材の出発点から、接線方向あるいは軸方向のどちらかに、離して位置決めできる。第二アンカ点が前記出発点から接線方向に位置決められるなら、ループ巻線は一般に円形になる。すなわち、第二アンカ部分は第一アンカ部分と同じ垂直面で基板に接触する。各種の技術を用いて第二アンカ部分を出発点から接線方向に位置決めることができる。例えば、メカニカルストップを所望の場所で基板に固定できる。さらに、弾性部材の一部分の幅にわたって荷重層を均一に加えること、あるいは、弾性部材の一部分の幅にわたって一つ以上の開口部ないしは、さく孔を均一にパターン化することにより、弾性部材の曲率半径を変えることができる。
【0028】
第二アンカ部分が出発点あるいは第一アンカ部分から軸方向に位置決められると、ループ巻線は一般に螺旋形になる。幾つかの技術を用いてループ回線を螺旋に形成できる。例えば、均一応力異方性の弾性部材を用いることで、リリース(release)層に螺旋変形を引き起す。また、弾性部材の曲率半径を変えて、螺旋変形を生じさせることができる。これは位置の関数として弾性部材内の固有応力プロファイルを変えることにより達成される。生成されたループ巻線に二つ(ないしは、それ以上の)の異なる曲率半径を持たせることにより螺旋巻線を形成できる。これは、例えば、リリース前に弾性部材に非対称的に一つ以上の開口部を形成することにより、あるいは、弾性部材の一部分にある角度で荷重層を形成することにより(リリース時に、荷重層の重さによりループ巻線が軸方向に偏る)達成される。
【0029】
各種の技術を利用して第二アンカ部分を基板に接続できる。例えば、第二アンカ部分を基板に半田付け、あるいはメッキできる。各アンカ部分は基板に付着した金属導体パッドに取付けられ、回路内の他の素子への電気的接続性を与えることができる。この弾性部材は導電材料で形成される。また、金や銀のような導電性金属層は内側面、外側面、あるいは両面にメッキされる。
【0030】
この新規な構造は絶縁性基板と導電性基板の両方にミリメータ未満寸法の高Qインダクタの集積化を初めて可能にする。シリコンのような導電性基板上での製作では、このコイル構造は基板を遮る磁束線を平面マイクロコイルに在るよりもごくわずかしか作らない。その結果、基板に誘導される渦電流がほんの少しになり、コイル損を減らす。さらに、このコイル構造は、磁場を非常にうまく閉じ込めるトロイダルアーキテクチャに適合するインダクタとして使用できる。この特性は多重マイクロコイルを互いに結合しないで濃密に充填することを可能にする。高い動作周波数では、表皮および近接効果はコイル抵抗を増やす。平面マイクロコイルと異なり、この立体コイル構造は複雑な高アスペクト比の処理をしないで低抵抗動作用に容易に設計される。この立体コイル構造はまた多数のマイクロコイルの実施例、例えば幅広い用途のセンタ・タップインダクタや変圧器に適合される。
【0031】
本発明によるコイル構造の形成方法は、基板上に弾性材料の層を堆積するもので、この弾性材料は固有の応力プロファイルをもつ。この弾性材料の層は弾性部材の中でフォトリゾグラフィック・パターン形成される。このパターン化構造の下で基板の一部分はアンダーカットエッチングされて弾性部材の自由部分を基板から離し、弾性部材のアンカ部分を基板に固定して残す。この弾性部材の固有の応力プロファイルは弾性部材の自由部分を基板から偏らせ、ループ巻線を形成し、自由端を基板上の一点に接触させる。次に、この自由端は、例えば半田付けやメッキにより基板に接続される。
【0032】
立体コイルを形成する別の方法は半ループ対を閉じることである。リリース時に前記半ループ対を無電解メッキか半田付けのどちらかにより、互いに位置合わせし、共に接続するのみでよい。このループ半体は同じ長さである必要はない。重ね合せを容易にするために片側が他方より長くてもよい。異なるリリース材料を各ループ半体の下で使用してループ半体を順次に解放することもできる。
【0033】
犠牲層を基板から除去する際に、固有応力が金属含有ストリップをインダクタコイルのターン(turns)内に曲げる。マイクロコイル構造の作製にはコイル幾何学形状、特にコイル半径を、もしも応力異方性があれば同じくコイル素子の螺旋ピッチをも調整する必要がある。例えば、ループが一定の曲率半径rをもち、リリース部分の長さが2rであれば、自由端は自然にループの出発点に戻ることになる。この出発点から離れた位置にメカニカルストップを置くことにより、自由端を位置決めて固定できる。基板上のループを導体パッドと接触することによりこのようなループを持つ磁気構造を作ることができる。この磁気構造は一つのループの出発点から隣接ループの接触点に伸びて螺旋形を作る。別の実施例では、バネの自由端は出発点に関して軸方向および/あるいは横方向に偏り、隣接ループパッドと接触する。機械的および電気的接触は、例えば半田付け、導電性接着剤、熱圧縮ボンディングやメッキにより永続するように作られる。
【0034】
本発明のある形態では、堆積金属内に組み入れた応力異方性を利用することにより直径とピッチが調整された螺旋状コイル構造を創出することが可能である。螺旋ねじれは、バネの自由端を出発点から長手方向(あるいは軸方向)に移す有用な工夫になる。特に、これによってバネ金属を邪魔しないで複数ターンから成る連続インダクタの形成が可能になる。また、1ターン以上のセグメントがインダクタを作るために接合される。これらの構造はコイル閉鎖相互接続数を減らし、従って、相互接続がインダクタの品質係数に及ぼす影響を最小にする。
【0035】
本発明の別の形態は、非接触半径の特性に恵まれた1ターンコイルの作製に関する。これにより弾性部材の自由端は、出発点から接線方向に、あるいは出発点から軸方向に偏るかのどちらかで、ループの出発点以外の一つの点に接触できる。この出発点から離れた一つの点が電気的に接触されるとすぐに、非隆起(un−lifted)金属を用いてインダクタの別ループを含む電気回路の他の点の追跡を始める。曲率半径を変える幾つかの方法を記述する。そこでは、弾性部材に沿って固有の応力プロファイルの一部分を変えること、弾性部材の一部分に沿って荷重層を堆積すること、および弾性部材にさく孔(perforation)をフォトリソグラフィックパターン形成することを記述する。
【0036】
新しい種類の高Q可変コンデンサは、基板、基板に固定した第一導電層、導電層の一部分に固定した誘電層、およびアンカ部分と自由部分を有する第二導電層を含む。このアンカ部分は誘電層に固定され、自由部分は初めは誘電層に固定されるが、誘電層から離されて誘電層から分離する。第二導電層の固有の応力プロファイルは自由部分を誘電層から離して偏らせる。バイアス電圧が第一導電層と第二導電層の間に印加されると、自由部分の静電気力が自由部分を第一導電層の方に曲げ、それによりコンデンサの静電容量を増やすことになる。
【0037】
本発明の製造技術は、コイル構造と可変コンデンサを組合わせて利用する同調型LCを作るのに使用され、シリコンチップ上に完全スーパヘテロダイン無線アーキテクチャを提供できる。
【0038】
本発明は、以下の図面に関連して説明されるもので、参照数字は同種の要素に関係する。
【0039】
(発明を実施するための最良の形態)
図6は、複数のバネ接点15を有するボンディング構造100の側面図を示す。各バネ接点15は自由部分11と、下層のリリース層13に固定され、且つ、導体パッド3に電気的に接続したアンカ部分12とを備える。各バネ接点15は極めて弾力性のあるCr−Mo合金やNi−Zr合金材料で作製される。好ましくはバネ接点15は弾力性のある導電性材料で形成される。但し、バネ接点が導体材料で被覆されたり、メッキされていれば、非導電性や半導電性材料で形成することもできる。さらに好ましくは、バネ接点15はZr1%を有するNi−Zr合金で形成される。Zrを前記合金に付加することで、この合金の導電性に著しく影響を及ぼすことなく、
この合金の弾性特性を改善する。弾性材料が導電性でない場合、この弾性材料は少なくとも片側を金属や金属合金のような導電性材料で被覆される。
【0040】
導体パッド3は基板14上に形成した電子素子、例えばトランジスタ、ディスプレイ電極、他の電気素子と電気的につながるコミュニケーションラインの端子端部である。導体パッド3は一般にアルミニウム(Al)で作製されるが、任意の導電性材料でも作製できる。リリース層13はSiN、Si、Tiや他のエッチング可能材料で作製される。しかしながら、リリース層13は必ずしも必須のものでなく、除去できる。リリース層13と導体パッド3は、酸化シリコンやガラスやプリント印刷機板やセラミックやシリコンやGaAsのような材料で形成される基板上、あるいは基板を覆って形成される。
【0041】
図7に示すように、金属に固有の応力勾配を持たない金属片は平らなままである。しかしながら、図8に示すように、この金属片に均一な応力勾配を導入すると、金属片は弓状に曲がる。
【0042】
各バネ接点15は、図8に示す応力勾配をバネ接点15内に導入するように形成される。バネ接点15が形成されると、バネ接点15を含む金属層が堆積されて、圧縮応力が金属層の上側部分に生じ、引張応力が金属層の下側部分に生じる。図8は、バネ接点15にある応力差Δσ(すなわち、上部から下部までの応力差)を示す。金属層の下側部分の引張応力は左に向いた矢印で表示される。圧縮応力は右に向いた矢印により金属層の上側部分に表示される。この応力差(応力を厚さで割る)によりバネ接点15は半径rを有する弓形状に曲げられる。数式1はバネ接点15の曲率半径rを与える。
【数1】
Figure 2004503929
yは金属のYoung係数、hはバネ接点15を形成する金属層の厚み、Δσは応力差、νは金属の剛性率である。
【0043】
再び図6において、rは数式1で予測するようにバネ接点15の自由部分11の曲率半径であり、θは自由部分11のアンカ部分12との接合部に向かう半径線と自由部分11の先端30に向かう半径線を分離する角度である。数式2はθ<50°におけるバネ接触先端30の基板4からの近似高さを与える。
【数2】
Figure 2004503929
Lは自由部分11の長さであり、rは自由部分11の曲率半径である。
【0044】
各バネ接点15は高弾性材料で作製されるので、各バネ接点15を先端30で下に押して、図6に示すように変形できるが、可塑的には変形しない。一般に、素子101の導体パッド3は先端30に下向き力を与え、先端30と電気的に接触する。バネ接点15は先端30に与えられた下向き力に逆らい、導体パッド3との電気的接触を維持する。
【0045】
先端30の力が解放されると、バネ接点はその非変形状態に戻る。それゆえ、バネ接点15の弾力性によりバネ接点15は、バネ接点先端30と導体パッド3の間の電気的接続の整合性を維持しながら、種々の導体パッド3と数多くの電気的接続をする。
【0046】
したがって、バネ接点15はクリープ抵抗性の材料で作製されるのが望ましい。それゆえ、導体パッド3をバネ接点先端30上で下に押すことによりバネ接点15が長期間にわたって弾性変形される場合に、バネ接点15は下向き力に逆らい、バネ接点先端30を導体パッド3に押付けて電気的接続を維持する。
【0047】
図9は、バネ接点先端30上で導体パッド3を下に押付ける力に反作用してバネ接点先端30により導体パッド3に印加された力Ftipの量を決めるモデルを示す。数式3はバネ接点先端30の反作用力Ftipを与える。
【数3】
Figure 2004503929
wはバネ接点15の幅であり、hはバネ接点15の厚みであり、Δσは応力勾配であり、xはバネ接点先端30からバネ接点15が最初に基板14に触れる点までの水平距離である。
【0048】
任意の幅w、厚さhと応力勾配Δσでは、先端30の反作用力Ftipは距離xに反比例して変わる。それゆえ、反作用力Ftipはバネ接点先端30が基板14に接近するにつれて増加する。何故ならば、図6に示すようにバネ接点15がつぶされて基板14を押すようになると距離xが減少するからである。導体パッド3がバネ接点先端30を基板14に近づいて押すときに反作用力Ftipが増加すると、バネ接点先端30と導体パッド3の間の電気的接続を改善する。この反作用力Ftipの増加によりバネ接点先端30は導体パッド3で局部的に変形し、導体パッド3とバネ接点先端30の間の接触面積を増やすことになる。
【0049】
図10〜図13は、バネ接点15を形成する方法の基本ステップを示す。図10では、導体パッド3は基板14上に形成される。さらに、リリース層13は基板14上に形成される。しかしながら、上述のように、リリース層13は必要ではなく、排除できる。
【0050】
図11では、金属層16が基板14上に堆積される。本発明の実施例では、この金属は上述のNiZr合金である。金属層16の一部は導体パッド3に電気的に接続されるか、直接に導体パッド3に接触し、金属層16の別の部分はリリース層13上に堆積される。基板14上に金属層16を堆積するために有効な方法は多くあり、電子ビーム蒸着法、分子線エピタキシャル成長法、化学蒸着法およびスパッタ蒸着法が含まれる。金属層16はスパッタ蒸着されるのが好ましい。
【0051】
金属をスパッタ蒸着すると、堆積される金属はターゲット上に配置され、高負電圧に設定される。プラズマガス、一般的にはArガスの流れはターゲットの方に向けられる。このプラズマガスとターゲット金属の間の高電圧差が金属ターゲットに向けて加速され、金属ターゲットに衝突されるイオンを作る。この衝撃が金属ターゲットの小さな粒子を叩いて自由にし、この自由粒子が表面に誘導され、この粒子を(表面に)堆積する。
【0052】
金属層16は幾つかの副層16−1〜16−nに約1μmの最終厚みhに堆積される。図11に示すように、金属層16の各副層16−1〜16−nに固有の応力を変えることにより応力差Δσを金属層16に導入する。各副層16−xは種々のレベルの固有の応力を持つ。
【0053】
反応性ガスをプラズマに添加すること、ある角度で金属を蒸着する、すなわち蒸着角を変えること、およびプラズマガスの圧力を変えることを含む多様な方策によるスパッタ蒸着中に蒸着金属層16の各副層16−x内に種々のレベルの応力を導入できる。プラズマガス、好ましくはArガス圧を変えることにより種々のレベルの応力が金属層16に導入されることが好ましい。
【0054】
図14は、スパッタ蒸着NiZr合金の膜応力と蒸着に用いたプラズマガス圧の関係を示すグラフである。約1mTorrの低いプラズマガス圧では、蒸着膜の膜応力は圧縮性である。このプラズマガス圧が増加すると、蒸着副層内の膜応力は引張応力に変化し、プラズマガス圧の増加と共に大きくなる。
【0055】
金属層16は五つの副層16−1〜16−5にして堆積される。第一副層16−1は図14の数字1で示すように、1mTorrのプラズマガス圧で蒸着される。第一副層16−1は金属層16の最下層であり、固有の圧縮応力を持つ。第二副層16−2は約6mTorrのプラズマガス圧で第一副層16−1の上部に蒸着される。第二副層16−2は図14の数字2で示すように、固有の微小引張応力を持つ。副層16−3、16−4および16−5は図14の数字3、4および5に示すプラズマガス圧で他の副層の上部に一層毎に蒸着される。
【0056】
金属層16を五つの個別副層16−1〜16−5にして蒸着するプロセスは、金属層16の下側層では引張性であり、金属層16の上側に行くにつれて圧縮性になるという応力差Δσを有する金属層16を作り出す。応力勾配は金属層16を弓状に強く曲げようとするが、金属層16はリリース層13、基板14および導体パッド3に付着し、平らになる。
【0057】
金属層16を堆積した後に、この金属層16をバネ接点15としてフォトリソグラフィック・パターン化する。フォトリソグラフィック・パターン形成は周知の技術であり、半導体チップ産業では日常的に使用される。金属層16をフォトリソグラフィック・パターン形成することは、図11〜図13に示すように完成される。感光材料17が金属層16の上面に均一に堆積される。次に、この感光材料17は約120°Fの温度でソフトベークされる。その後で、感光材料17は適切なマスクを用いて光、一般的には紫外線スペクトルに照射される。このマスクは感光材料17の領域がバネ接点15の二次元図を描く光に適切に照射されることを確実にする。
【0058】
感光材料17が適切な光のパターンに照射されると、この感光材料17は現像され、約200°Fの温度でハードベークされる。次に弾性材料16をエッチングしてバネ接点15を形成する。使用できるエッチングの方法には、イオンミリング、反応性イオンエッチング、プラズマエッチング、および湿式化学エッチングがある。湿式化学エッチングを用いるのが好ましい。
【0059】
湿式化学エッチャント、例えば硝酸溶液を弾性材料16にかける。このエッチャントは感光材料17の適切な領域を除去する。この領域は感光材料17の領域に光を照射したり、照射しないこと、および使用する感光材料17の種類により確定される。適切な領域の感光材料17が除去されると、エッチャントは感光材料17の除去領域の下にある金属層16の領域を除去する。金属層16の残り領域がバネ接点15を形成する。バネ接点15の平面図を図15に示す。このエッチャントにより除去された金属層16の領域は点線18で描かれる。
【0060】
次に、図12に示すように、バネ接点15の自由部分11はアンダーカットエッチングのプロセスによってリリース層13から離される。自由部分11がリリース層13から離されるまで、自由部分11はリリース層13に付着し、バネ接点は基板14上に平らになっている。感光材料17の第二層はバネ接点15の上部とバネ接点15を囲む領域上に堆積される。次に、感光材料17の第二層は適切なマスクを用いて光に照射され、現像され、ハードベーク(hard−baked)される。その後で選択エッチャントが感光材料17にかけられ、バネ接点15の周りの感光材料17の領域を除去する。エッチャントが選択エッチャントと呼ばれるのは、バネ接点15の周りの感光材料17の領域が除去された後に、このエッチャントがバネ接点15の下にあるリリース層13のエッチングに取りかかるからである。バネ接点15の上部の感光材料17は選択エッチャントに侵されないでバネ接点15を保護する。選択エッチャントは、選択エッチャントがバネ接点15から金属を除去するよりも速くリリース層13をエッチングする。つまり、バネ接点15はリリース層13から離され、バネ接点15内の応力勾配のために上に曲り、リリース層13から離れることになる。
【0061】
バネ接点15の自由部分11の下にあるリリース層13の領域のみがアンダーカットエッチングされる。各バネ接点15に対してアンダーカットエッチングされたリリース層13の領域は図15の陰影部分により描かれる。つまり、バネ接点15のアンカ部分12はリリース層13に固定されたままであり、リリース層13から引離されないことである。評価すべきことは、バネ接点15上に金属層16をパターン形成するこの方法は金属層16の焼き鈍しを行う必要がないことである。
【0062】
自由部分11がリリース層13から解放されるとすぐに、応力勾配により自由部分11は上に曲り基板14から離れる。この応力勾配はアンカ部分12に固有のもので、アンカ部分12を基板14から強く引き離そうとする。
【0063】
アンカ部分12が基板14から引き離れる可能性を減らすために、バネ接点15の焼き鈍しを行ってアンカ部分12内の応力を除去できる。この焼き鈍しプロセスは自由部分11に影響を及ぼさない。何故なら、自由部分11を解放して上に曲げることが可能になるとすぐに、焼き鈍しにより解放される自由部分11に応力が残らないからである。それゆえ、応力勾配は自由部分11に残り、焼き鈍し後に自由部分11は上に曲がったままで、基板14から離れる。
【0064】
最後に、図13は、各バネ接点15の外側面にわたってメッキした金層19を示す。この金層19を用いてバネ接点15内の抵抗を減らすことが好ましいが、金層19を他の導電性材料に置換えることができる。好適にはこの金層19はメッキプロセスによりバネ接点15上にメッキされる。
【0065】
必要ならば、このプロセスを改良するために追加ステップをアンダカットエッチングプロセスに追加できる。例えば、バネ接点15の自由部分11内にエッチャントバイア、つまり小さな窓をエッチングできる。このエッチャントバイアはリリース層13へ素早く近づく選択エッチャントを作るように働き、それによりリリース層13から自由部分を解放するプロセスを速くする。また、ハードマスクをバネ接点15の上面に適用し、バネ接点15の上部を保護する感光材料17が不足する場合に、この感光材料を選択エッチャントがバネ接点15の上面から除去しないようにする。
【0066】
バネ接点15を形成するプロセスはフォトリソグラフィック・パターン形成のデザイン・ルールによってのみ制限されるので、数百、数千ものバネ接点15は基板14上に比較的小さな領域にぎっしりと形成される。バネ接点15の代表的な幅は40〜60μmである。それゆえ、バネ接点15は約10〜20μmの間隔で隙間なく共に形成される。このために隣接バネ接点15間の中心間距離は約50〜80μmになる。この距離は標準半導体チップ2上の隣接導体パッド3間の代表的な中心間距離の範囲にある。
【0067】
半田バンプフリップチップ・ボンディングに見られるものに類似の用途においてバネ接点15の有効性を調べるために、中心間距離80μmでバネ接点15のテストアレイを図16に示すように展開した。バネ接点15の四組のアレイ20を下部基板21上に形成した。リンク導体パッド22の四つの対応アレイを上部基板23上に形成した。バネ接点15が対応導体パッド3に接触するように上部基板23と下部基板21を一緒にした。次に抵抗Rをバネ接点15のリードの対の間で測定した。
【0068】
図17は、検査装置内の各バネ接点対の測定抵抗Rを図で描くものである。各アレイ内の測定抵抗Rは左から右に上方に傾く。その理由は、各アレイの右に位置したバネ接点15の導体長さは左に位置したバネ接点15に比べて増えるからである。各バネ接点15の対に対して測定した抵抗の多くは約25〜30Ωであり、これはバネ接点15と導体パッド3の間に伸びる導体の長さと幾何学形状に起因する。
【0069】
図18は、バネ接点15と対応導体パッド3の間の接続の全抵抗を示す。図18に示すように、約1.5Ωの抵抗は導体パッド3につながる導体とバネ接点15とに起因する。約0.2Ωの抵抗はバネ接点先端30の形状に起因する。約0.5〜0.8Ωの残りの抵抗は導体パッド3とバネ接点先端30の間の接合点での抵抗である。
【0070】
一般に、導体パッド3とバネ接点先端30の間の接合点での抵抗は高さhが減ると減少する。上述のように、バネ接点先端30が導体パッド3に対して働く反作用力Ftipは、導体パッド3がバネ接点先端30を押して基板14に近づけると増加する。この反作用力Ftipの増加によりバネ接点先端30は導体パッド3で局部的に変形され、それゆえに接触面積を増やし、接合点での抵抗を減らす。
【0071】
バネ接点先端30の形状は用途次第で種々の形態を取る。図19〜図24は、検査される一連の六つの異なる先端30形状を示す。各種のバネ接点先端30の四つのみを検査したが、他の種類のバネ接点先端30よりも著しい優位性を示したバネ接点先端30はなかった。
【0072】
上述のように、バネ接点15の製造はフォトリソグラフィック・パターン形成のデザイン・ルールにのみ制限を受けるので、バネ接点15を用いて多数の種々の種類の素子を相互接続できる。例えば、図26〜図27は、基板14の上面に複数のバネ接点15を形成した基板14を示す。チップ2の下面に形成した導体パッド3は基板14上の対応バネ接点15に電気的に接続される。接着剤24は基板14に対してチップ2を静止して保持する。ダストカバ25、すなわちキャンはチップ2を保護し、基板14に密閉される。ダストカバ25は確実に湿気や異物がバネ接点15や導体パッド3を腐食しないようにし、さもなくば、個々のバネ接点15と対応導体パッド3の間の電気的接続を妨害することになる。
【0073】
図28は、二つの素子を電気的に接続するための接続素子の別の実施例を示す。図示のウェハ26ではその両面に複数のバネ接点15を形成する。ウェハ26の両面のバネ接点15の対は互いにつながり、チップ2と基板14の両方の導体パッド3を電気的に接続する。本発明のこの実施例はバネ接点15を損傷する危険なしにチップ2と基板14の処理を可能にする。チップ2と基板14の上で全ての処理を完了した後にのみ、このウェハ26を用いてチップ2と基板14を内部接続する。
【0074】
図25は、本発明の別の実施例を示す。バネ接点15はチップ2の下面に形成される。バネ接点15は基板14上の対応導体パッド3を接続する。接着剤24はチップ2を基板14に対して静止して保持する。
【0075】
バネ接点15は基板14や回路基板にチップ2を相互接続することに限定されるものではない。このバネ接点15を用いて二つのチップ2、二つの回路基板や他の電子素子を互いに等しく良く相互接続する。バネ接点15のこのような別の使用はプローブカードにある。上述のように、プローブカード7を用いて二つの素子を一時的に相互接続する。主に二つの素子の片方を検査する場合である。このような検査は半導体産業では一般的であり、この場合、プローブカード7を用いて半導体チップを検査するもので、このチップは単結晶シリコンウェハの静止部である。
【0076】
図29は、プローブカード27が標準プローブ針8の所定位置で用いるバネ接点15のアレイを持つ本発明の実施例を示す。このプローブカード27はバネ接点15を持つこと以外は標準プローブカード7と同じように動作する。プローブカード27は素子10と整列されるので、バネ接点15は素子10上の対応導体パッド3にきちんと接触する。その後で素子10を検査し、プローブカード27に電気的に接続した検査素子によってつながる。
【0077】
模範的な試験装置は図23に示され、本出願の原出願と同時に出願された出願番号JAO34053に詳細に完全に記述される。検査装置の例を図30に示す。表示パターン発生器40は二つの全幅プローブカード27上に実装されたドライバチップ42につながる。このプローブカード27は表示ボード44上に形成した関連アドレス指定ライン43と接するバネ接点15を持つ。アドレス指定ライン43は表示電極(図示しない)につながる。それゆえ、表示パターン発生器40は表示電極を駆動してテスト画像に対応する電位のマトリックスを作ることができる。センサボード45上のセンサ(図示しない)は表示電極上の電位のマトリックスを検出し、各電位に対応する信号を発生する。これらの信号をセンサボード45上に取り付けたスキャナチップ46により読み出す。試験信号アナライザ41はスキャナチップ46から前記信号を受信し、これらの信号に対応する感知像を形成する。次に、試験信号アナライザ41は感知像を表示パターン発生器40により出力された試験像と比較して表示ボード44と表示電極が適切の動作しているかを判定する。
【0078】
従来、全プローブ針8を有する標準プローブカード7を作ることは労働集約と時間消費になるので、標準プローブカード7は表示ボード44上のアドレス指定ライン43の全てと接するようには作製されない。それゆえ、プローブカード7はアドレス指定ライン43の全幅を収容できないので、表示ボード44の検査は分割領域毎に行う必要がある。対照的に、バネ接点15を用いたプローブカード27は容易に且つ、安価に作製される。さらに、バネ接点15を有するプローブカード27は任意の幅に作製され、それゆえ、図30に示したディスプレイのような装置のデータないしはアドレスラインの全てを一度に検査できる。
【0079】
プローブカードと他の用途のためのバネ製造の上述の技術はコイル構造の製造にも拡大適用される。バネは所望のバネ高さと曲率を作るように設計された所定量の固有の応力プロファイルを導入することにより作製される。同じく、再現性のある固定された応力勾配、すなわち固有の応力プロファイルは堆積中に成長状態を適切に変えることにより薄膜内に設計されてコイル構造を作ることができる。このコイル構造、すなわちバネは自ら後ろに戻って曲りループ巻線を作り、基板に接触する。一つ以上の導電層を付加することで、インダクタとして使用するのに適合するコイル構造が製造される。
【0080】
多くのスパッタ薄膜の固有応力は材料を蒸着する周囲圧に左右される。スパッタ中に圧力を変えることにより、得られた薄膜は基板−膜界面付近では圧縮応力(引張力)がかかり、膜表面では引張応力(圧縮力)がかかる。図32は、二つの金層102と106の間に挟み込まれた応力等級化膜104を示す。この応力等級化膜はNiZr、Mo/Cr、半田濡れ性Niや他の適切な材料が可能である。下部金層106は解放されたときにコイルの外皮を形成し、高周波数領域で電子用の高伝導率経路になる。上部金層は表面を被膜保護する。金属の積み重ねがTi、SiやSiNのような適切なリリース層108上に堆積される。このリリース層は選択ドライあるいは湿式アンダーカットエッチングにより素早く除去される材料である。Siリリース層に対して可能なエッチャントはKOH(湿式処理)とXeF(ドライ処理)を含む。
【0081】
図33に、連続層106と104を持つリリース構造を示す。ループの自由端を同一基板上の所望導体パッドに接続する課題は、ループが一定の曲率半径を持ち、それゆえ、自由端は自然に出発点に戻るという事実により解決困難となる。幾つかの技術を用いてこの課題を以下に説明するように解決できる。
【0082】
図34の走査型電子顕微鏡写真は本発明により作製された一連の立体マイクロインダクタ巻線を示す。コイル巻線はスパッタリングにより蒸着される応力設計薄膜により作製された。この薄膜はマイクロバネ、つまり弾性部材の細片にフォトリソグラフィック・パターン形成され、その後にこの細片は支持基板から解放される。この解放の際に、固有の応力勾配により弾性部材はカールされ、インダクタコイルを構成する三次元立体ループを形成する。図34に示すコイルでは、各ループは各自由端に対しアレイの隣接端に接触するのに必要な螺旋ピッチを持つ。この螺旋状のねじれは弾性部材の自由端を出発点から縦方向(軸方向)に移すための有用な特徴になる。これはバネ金属の相互干渉なしに複数巻数から成る連続インダクタの形成を可能にする。チップや回路基板上で使用中のインダクタを保護するために、ループを被覆コンパウンド内に入れる。
【0083】
図34の特殊事例では、応力等級金属は五段階で徐々に増加する圧力で蒸着した0.3μm厚さの85Mo/15Cr合金である。この薄膜を10:1バッファHFを用いてPECVD SiN下地層を除去することにより後で解放される(released)4μm幅の弾性部材にパターン形成した。この解放弾性部材は70μm直径の環状ループを形成した。D.I.水で洗浄後に、この解放弾性部材を平らな基板に押付け、この基板を85℃に加熱した。水を緩やかに蒸発しながら圧縮によりバネを形造る。この技術は水が蒸発するときに液体の表面張力が隣接弾性部材をもつれさせるのを防ぐ。多くの用途では、大きなループを形成する幅広く厚い弾性部材が望まれる。これらの大きなコイルは応力勾配が小さくてすむので、図34のものよりも作り易い。さらに幅広バネは固く、一般にバネ開放中に隣接部材とのもつれを生じ難い。
【0084】
図35は、一連の個々の環状コイル構造からマルチターンコイル構造を形成するプロセスステップを示す。最初に、複数の弾性部材61a〜65aをリリース窓口にわたってパターン形成する。各弾性部材61a〜65aは大きなパターン化構造61〜65の一部である。例えば、構造61は弾性部材61a、接続パッド61bおよび導体パッド61cを含む。連続構造を形成するには、各ループを次の隣接ループに電気的に接続しなければならない。リリース窓口66を除去した後、各弾性部材61a〜65aはとぐろを巻いて戻る。解放される際に弾性部材61a〜65aは上記の数式1により与えられた半径の環状ループを形成する。各弾性部材61a〜65aの長さは、弾性部材が解放される際に完全なループとはならない若干短い長さに設計される。先端(自由端)は隣接ループの導体パッド62c〜65cである1ピッチずれた位置にある対向接点の上方に垂れ下がることとなる。次に、このループを接点上で下に押し、半田付けあるいは共にメッキする。この結果できたマルチターンコイル構造はコイル軸68を備え、61a〜61b、次に導体パッド62aに接続される第一ループ巻線61cで始まる。
【0085】
図36と図37は、コイル接続を形成するための別の手法を示す。この手法では、機械的防壁すなわちストップ71は弾性部材61cの先端を受入れるように導体パッド62aの端部で基板に固定される。この手法は機械的防壁71により補助されることで完全なループを描く長さをもった弾性部材を使うことができる。コイル構造が図37に示すように先端の軌道内に完全に横たわるように機械的ストップの寸法を適切に設計し、且つ、このストップを正しく位置決めすることが重要である。さもないと、弾性部材がリリース中に前記ストップの近接エッジにかかることもある。図37では、点線が先端軌道を示す。
【0086】
図38は、弾性部材の長さの異なる直径200μmコイルの先端軌道のグラフを示す。この図のパラメータであるiはr/4の倍数単位の弾性部材の長さに対応し、rはコイル半径である。この図のx=0の点はリリース窓口のエッジである。ここで注目すべきは、全長バネ、i=8、の先端はその軌道全体にわたってリリースエッジの右に在ることである。機械的ブロックはx<0に配置されなければならないので、弾性部材の長さを全円周より短くする必要がある。軌道の可能な範囲は機械的ブロックの寸法に制約される。
【0087】
メカニカル・ストップとは別に、自由先端を出発点から離れて接線方向に位置決めする別の方法は弾性部材の曲率半径を変えることである。曲率半径が弾性部材の長さに沿って変わる場合、一般に環状コイルが形成される。曲率半径が不揃いだと自由先端が出発点から離れた点に止まることになる。曲率半径が弾性部材の長さと幅の関数として変わる場合には螺旋コイルが形成される。弾性部材の曲率半径は、例えば、弾性部材の一つ以上の部分の幅にわたって荷重層を均一に付加することで変えることができる。また、曲率半径は弾性部材の一部分の幅にわたって一つ以上の開口孔すなわち、さく孔をパターン形成することで変えることもできる。荷重層とさく孔(すなわち開口孔)の組合せも使用できる。さく孔と荷重層を用いて以下に述べる螺旋状巻線を作ることができる。
【0088】
図39は、一つのループ巻線を持つマルチターンコイルを形成するための別の手法を示す。この実施例では、リリース窓口66は各弾性部材61c〜64cの取付け長さに対してスキュー角を持つように形成される。弾性部材を解放すると、コイルループは隣接導体パッドに接触する横道に傾く。それゆえ、ループ巻線61cはパッド62aに接する。この横曲げはバネに固有の応力異方性を設計することで誘発される(以下に説明する)。バネを下に押すと、その先端は隣接の導体パッドに軽く触れ、連続コイルを形成する。
【0089】
有効な導電性経路の利点を完全に活かすために、コイル厚さhを少なくとも表皮深さδと同じにして作るべきである。
【数4】
Figure 2004503929
ここで、ρはコイル導体の抵抗率、μはその磁気透磁率、fは動作周波数である。この薄膜を表皮深さより厚く製膜すると、電流の大部分が導体表面の表皮深さ内部に閉じ込められるので、膜コンダクタンスが改善されない。当該周波数(1GHz付近)では、理想的膜厚さは1μm〜3μmの間であり、この厚さの範囲は蒸着およびパターン形成プロセスに適合する。
【0090】
コイル材料が応力勾配および膜厚さを決めてある弾性材料で構成されるなら、このコイルループ半径を数式1により計算できる。追加の層がある場合には、応力プロファイルは直線勾配ではなく、数式1を修正する必要がある。バネ長lは弾性部材が解放される場合に完全な環状ループを形成するように数式5で設計されるべきである。
【数5】
Figure 2004503929
次にコイル数Nは、数式6に略等しい所望インダクタンスを基に決められる。
【数6】
Figure 2004503929
ここで、xはコイル巻線間のピッチであり、μは空気(空心コイル)の透磁率である。数式6はトロイドと長いソレノイド(Nx>>r)に最適であり、短いソレノイドに対してより複雑な式は教科書から入手できる。バネ幅wは、近似数式7により、許容電気抵抗Rを調整するのに必要な広さに作製できる。
【数7】
Figure 2004503929
数式6と数式7は、インダクタンスと抵抗の間に相対関係があることを示す。幅広の弾性部材、少数のループ、および短い半径は低抵抗になるが、低インダクタンスになる。コイルインピーダンスと抵抗間の比率であるコイル性能指数Qはコイル性能に損失がどの程度の影響を及ぼすかを査定するのに良いパラメータである。
【数8】
Figure 2004503929
寸法パラメータはLC共振器の共振ピークの鋭さ、LCフィルタの選択度、発振器ジッタの量、および共振増幅器の利得を決める。数式6と数式7を再び調べると、性能指数はコイル直径および、導体幅と巻線ピッチ間の比率により増加することが分かる。
【数9】
Figure 2004503929
さらに低ACシート抵抗ρ/δの重要性は数式9に明白に表示される。
【0091】
表1は、本発明により作製した立体コイルの代表的なインダクタンス値とQ指数を表形式にした。2.5μΩ−cmの導体抵抗率が推定値で考えられる。性能指数は電流が表皮深さに等しいシート厚さの均一シートに流れるとの想定により概略近似される。実際の性能指数はこれらの数式に含まれない近接効果により最大で2より小さい係数になる。表示のQ数は、高アスペクト比巻線を利用し基板を除いた最新技術の平面コイルで現時点で得られる10〜20の最良値と比較されるべきである。
【0092】
【表1】
Figure 2004503929
【0093】
図39に示すように一つのループ巻線を互いに接続するための“斜角”リリース窓口とは別に、多くの他の種類の接続が可能である。対称ウェッジ出発点を利用する別の実施例を図40に示す。図40で、弾性部材81a〜85aが基板上に堆積されパターン形成される。各弾性部材、例えば81aはパターン化導体パッド配置を含む。この導体パッド配置は二つの先端部分81cと81dを含むU字形状部分81bを含む。さらに対称要素81eがサポート用に含まれる。対称サポートはコイル巻線の横曲げを減らすようにリリース膜81a内の対向二軸応力を釣り合わせる。リリース点を合わせ導体パッドより下げて置くことで機械的ブロックなしに弾性部材先端を適切な接点に運ぶ。これに代わる設計では少し長い巻線ピッチを犠牲にするが、優れた接触を可能にする。弾性部材81a〜85aを解放すると、これらの弾性部材はグルグル巻き、パッド部分82c〜86c(図示しない)に接触する。
【0094】
二つの半ループを空中で閉じてループ巻線を形成する立体コイル構造を形成する別の方法を図61と図61Aに示す。リリース材料の層330を基板300上に堆積する(順次リリースでは、異なるリリース材料で形成した二つの異なるリリース層が堆積される)。次に弾性材料の層をリリース層330の上部に堆積する。このリリース層は一連の個々の弾性部材310−322にフォトリソグラフィックによりパターン形成される。各個別弾性部材は第一弾性部材(例えば320a―320b)、隣接ループ巻線間を接続する接点部すなわちブリッジ(例えば320b−320c)、および第二弾性部材(例えば320c−320d)を含む。半田層(例えば320e)は随意に第二弾性部材の先端に形成される。
【0095】
前記ループ巻線は各第一弾性部材と各第二弾性部材の下部のリリース窓口を除去することにより形成される。これは全ての第二弾性部材の下部よりも全ての第一弾性部材の下部にある異なるリリース材料を使用することにより同時に、あるいは逐次に行うことができる。図61Aにおいて、第一弾性部材320a―320bの下のリリース層を解放すると第一弾性部材の第一自由部分320aは基板300から解放される。第一弾性部材の第一アンカ部分320bは前記基板に固定されたままである。第一弾性部材内の固有応力プロファイルは自由部分320aを基板300から離して偏らせる。同じく、第二弾性部材318c−318dの下のリリース層を放すと自由部分318dは基板300から解放される。第二弾性部材内の固有応力プロファイルは自由部分318dを基板300から離して偏らせる。第二アンカ部分318cは基板300に固定したままである。加圧と加熱により半田318eは還流して自由端320aを自由端318dに接合させる。
【0096】
さらに好ましくは、前記自由部分(半田のない)は無電解メッキにより接続される。金属をメッキタンクに浸し、金属を接触可能な金属面に堆積することは両方とも全ての金属ラインを厚くし、近接面間にブリッジ(接点部分320b−320cのような)を作る。
【0097】
個々のループ半体を約同一長さとして図61に示す。しかしながら、コイル形成プロセスに役立てるために前記長さを変えることができる。例えば、第二弾性部材が第一弾性部材に確実に重なり合うように第一弾性部材は第二弾性部材よりも短く作製できる。
【0098】
図35、図36、図39および図40のマルチターンコイルは直線のコイル配置になる。すなわちコイル軸が直線である。これらの設計の各々が環状レイアウトに配置されてマイクロトロイドを形成する。すなわちコイル軸が円である。マイクロバネトロイドが図41に示され、コイル軸91と各コイルターン92を概略図示する。トロイドは巻線内部に非常に緊密に磁場を閉じ込め、それゆえに複数コイルを相互結合なしに非常に密に詰め込むことができるので魅力的である。浮遊磁場がないことも基板の渦電流損失を減らすことになる。
【0099】
平面コイルと異なり、立体コイルの各巻線はインダクタの軸に沿う任意の位置で個別に取り出すことができる。それ故、適切な位置に巻線をタッピングすることで単一コイルから異なるインダクタンスを得ることができる。これらのタップをトランジスタスイッチを組合わせる場合、これらのタップを用いて同調型フィルタと共振器に有用な可変インダクタを作ることができる。図42は、導体パッド61aにタップ93を、導体パッド62aにタップ94を、および導体パッド65aにタップ95を加えることによる図41のコイルの組合わせ変更の様子を示す。ここで留意すべきは、タップ点はタップ間の巻線数Nに依ることである。タップ93と94の間ではN=1、タップ93と95の間ではN=4である。
【0100】
立体コイルをインダクタとして用いる他に、立体コイルを変圧器として使用できる。マイクロ変圧器はミキサ、二重同調フィルタやRF信号変成器のような電子部品には必須である。立体コイルは多様なマイクロ変圧器アーキテクチャに適合できる。図43は、空心のトロイダル変圧器の形の実施例を示すもので、入力/出力122を有する一次巻線124と入力/出力120付きの二次巻線126を含む。二つの結合コイル間の電圧関係は一次および二次巻線間の巻数比により決められる。矢印120と122の対は二つの巻線124と126に出入りする電流通路を示す。
【0101】
図44は、混合巻きされた一次巻線124および二次巻線126付きの空心変圧器の設計例を示す。二次コイル126内の複数の外向き矢印127は可変変圧器比を得るためのコイルタッピングの可能性を示す。この図は変圧器アーキテクチャを実施するために必要なマイクロバネレイアウトを示す。コイルタッピングは当然ながら図43の素子と互換性がある。
【0102】
強磁性コアは多くのコイル用途にとって魅力的である。その理由は、強磁性コアがコイルインダクタンスを高め、磁場を旨く規定領域に導き、閉じ込める能力にあるからである。しかしながら、GHzの高周波用途では、使用する強磁性材料は電気的には絶縁性でなければならない。さもなくば、低Qに至る過剰な損失が発生する。
【0103】
マイクロコイルは基板から解放された後に、フェライト粒子を含むエポキシマトリクスに埋め込まれる。このためにコイルインダクタンスを増やすマイクロコイルの内と周りにフェライトコアを作る。ソレノイドの磁場を閉じ込めることも選択の方法である。ソレノイドの外の磁場線は、コイルの周りのフェライトが磁路を閉じるので、もはや四方八方に広がらない。
【0104】
各一つのコイルに対する強磁性材料の島を使うことでコイルは互いに磁気的に分離される。それ故、コイル巻線はスピンコートBCBや他の厚膜をパターン形成することにより作製された深いポケットに配置される。弾性部材を解放した後、このポケットは絶縁エポキシマトリックスに浸された適切な寸法の強磁性粒子で満たされる。
【0105】
別の手法は微細加工に適合する方法で堆積されパターン形成される強磁性金属コアを利用する。しかしながら、これらのコアは導電性なので、その用途は低周波数に限定される。図45は、電気メッキパーマロイ(NiFe)コアを利用する素子を示す。この実施例では、SiN層202は弾性部材204に続いて基板200上に堆積される。SU−8フォトレジストのような厚膜206は初めにパターン形成され、コア材料をメッキするための窓を形成する。NiFeコア208は絶縁誘電体210の上にある薄い真空堆積シード層上にメッキされる。次に弾性部材204の解放に続いてSU−8層206を除去してコアを囲むループを形成する。図45に示すようにコア208を積層することによりある程度までコイル損を減らすことができる。
【0106】
図45と図46は実際の尺度とアスペクト比では描画していない。特に、コア208は図38で検討した制約条件に一致するように設計しなければならない。この制約条件のためにコアの占める部分はコイルの有効断面積より非常に少なくなる。しかしながら、約1000の相対透磁率の標準コアでは、10%の充填比でも空心素子のインダクタンスを約10倍まで増やすことになる。
【0107】
金属あるいはセラミック強磁性コアは図47に示すように弾性部材220のリリース前に基板200にプリメイド(pre−made)コア206を物理的に取り付けることにより形成される。この配置はチップ業界で広く使用される自動ピックアンドプレイス機器により行われる。このプリメイドコア206の寸法も当然ながら図38で検討したのと同じ制約条件に一致しなければならない。
【0108】
図47は、強磁性コアマイクロ変圧器が上述の方法を用いて如何に製作されるかを示す。図47Aは、リリース前の弾性部材220のレイアウトを示す。一次巻線と二次巻線に対して互いに向い合う二組の金属ラインはBCBポケット内に置かれる。弾性部材220をリリースした後、このポケットには強磁性エポキシ樹脂が充填される。リリース弾性部材の実例を図47Bに示す。図47Bのループ224は一次コイルと二次コイルを結合する磁路をたどる。このポケットの設計の特徴は各コイルの下の中間にあるコイル軸の方に伸びることである。これらの特徴が浮遊磁場を遮り、一次巻線と二次巻線の間に設定された結合を改善することになる。図47の変圧器の推定結合は約66%に過ぎないけれども、感光性の充填材料を使用すれば、著しい改善が可能である。
【0109】
別の強磁性コアマイクロ変圧器は図45と図46で検討した方法から作製される。この実施例では、図51と図52のコアは二つ以上のコイル巻線の組を磁気的に結合するループ状に形造られる。コアが磁気飽和する可能性を減らすために、小さなエアギャップを設けてコアのループを絶つ。
【0110】
上述のコイル構造は環状ループ巻線をもつ。このようなコイル構造は螺旋状のねじれを持つコイルにより作製される。
【0111】
螺旋状ねじれは所望のリリース構造を造ることが分かっている。このねじれの原因は応力異方性である。特に、プラネタリー蒸着装置では、膜応力の半径方向および接線方向成分は異なる速度で変わり、異なる大きさの応力を作る。この応力異方性は半径方向−接線方向せん断を引き起す。スパッタ装置の圧力は蒸着中に変わり、応力勾配を作る。しかしながら、この応力は異方性であるので、せん断勾配も同様に造られる。このためにトルクがバネに加わり、バネに有限の螺旋ピッチを与える。この螺旋ピッチによりリリースバネの先端はバネの軸から少しずれることになる。
【0112】
同じ厚さであれば広いフィンガ構造は狭いフィンガ構造より大きくねじれがちであることも分かる。バネは同時に一方向のみにねじれることになり、それゆえ、一方向で応力を完全に緩和することはできない。平面歪み状態が幅広バネの縦の中心線近くにあるので、固有の縦応力は完全に緩和するが、一方で、横応力はエッジのごく近くでのみ緩和される。
【0113】
図48は、異なる螺旋ピッチが変化に富んだバネ方位からどのように生じたかを示す。このバネはプラネタリースパッタ装置で蒸着された金属で作製された。真空装置内のウェハのプラネタリー運動はウェハの半径方向および接線方向において磁束の幾何学的な差を作る。このことが原因でウェハの半径方向および接線方向の応力が等しくなくなる。図示された二つのループの左のループ130は主応力の方向に沿って位置を定める。結果として螺旋曲りはほとんど零である。図48の右のバネ132は主軸に対して45度に位置を定め、結果としてループ直径のオーダで大きな螺旋ピッチを持つ。それ故、周知の応力異方性、この場合は8.6%の金属膜を用い、且つ、主軸に対して所望角度にバネの位置を定めることにより、ピッチを有効に制御できる。
【0114】
2000年5月17日出願の発明者のデービッドフォークの米国出願番号09/572,200、代理人明細書D/A0505(IP/A00002)はここに引用され、応力異方性を制御した薄膜をスパッタリングするための製造方法を開示する。
【0115】
図49は、単一螺旋状ターン142を用いるマルチターンコイルが基板上でどのように構成できるかを示す。コイルの各ターンはループ142に隣接する導体パッド144に向けてループの自由端を動かすのに充分な螺旋ピッチを持つ。導体パッドと機械的接触をする自由端はまた電気的な接触を保つ。より良い電気的および機械的接触を例えば、ループの自由端をパッド143に半田付けすることにより改善できる。図49の実例は第一ループの端部と隣接ループのベースの間の移動を示す。これは明瞭さのためであり、実際の素子では必要ない。緻密な巻線のコイルは性能が優れる。それ故、可能な限りコイルを密に詰めることは利点である。
【0116】
図50は、マルチターンコイル150を示す。このコイルでは、バネ金属はコイル全体に広がるのに充分な長さの細片にパターン形成される。図では4ターンを示す。原理的に、バネの長さはターン数とループ円周の積により与えられるので、ターン数は基板の長さにより制限される。一つのインダクタを単一マルチターンコイルから作ることが実際的でない場合、マルチターンセグメントを図34に示すパッド接触点を用いて接合して完全な素子を作製できる。
【0117】
図50のマルチターンループセグメントの一つの可能性がより緻密な巻線コイルを作る。単一ターンのループから作製したコイルでは、レイアウトを検討する場合にループ間隔をループ内のバネ金属の幅より少なくともわずかに大きくすることに限定される。しかしながら、マルチターンループではバネが横コイル方向に長く作られてマルチターンを収納できるので、この制限がない。金属の長い細片はその幅より小さい螺旋ピッチでグルグル巻き、また、自由端は螺旋ピッチの累積偏り(offset)、あるいはバネの自由端からパッドに伸びるタブのどちらかによって導体パッドに重なる。マルチターンループの重複ターンの短絡を防ぐために、バネ金属の片面、好ましくは上面は絶縁スペーサ層でカバー、あるいは部分的にカバーされる。この技術は自由端配置の誤差が各ターンで累積するので、半径とピッチを密に制御する必要がある。
【0118】
他の方法を用いて出発点に対して弾性部材の自由端を動かすことができる。コイルの曲率半径を変えると、自由端を横方向に動かすことができる。この曲率半径は弾性部材内の固有の応力プロファイル量と弾性部材の機械的特性によって決まる。所望のねじれを得るために、弾性部材は第一部分の固有応力プロファイルの一つの値と残り部分の固有応力プロファイルの第二の値で形成される。別の方法では、例えば弾性部材の片面に荷重層を堆積することにより異方性を備えることである。弾性部材が解放されると、コイルは結果的に二つの部分を持つことになり、各々が異なる曲率半径を持つ。二つの曲率半径が異なる効果は弾性部材を強制的にねじることである。
【0119】
二つの異なる曲率半径を有する部分を備えたコイルを用いて先端の着地位置をリリース弾性部材の出発点から偏らせることができるが、好ましい構造は異なる曲率半径の三つの部分を備えたコイルである。図51は、約0.5mm直径ループのプロットを示すもので、弾性部材の出発点の約150μm後ろの点に僅かに触れる程度に接触するように弾性部材を設計する。コイルの上半分は下半分より大きな半径で構成される。これが自由端を出発点に対して後方に動かす効果となる。第二に、バネの下部(第一および第四区分)の四分の一(第一および第三区分)が上部区分より小さい半径を持つように作ることにより、バネの自由端が基板にわずかにすれる程度に接触する。わずかに触れる程度の接触は接触面積を増やし、それにより接触抵抗を下げる利点になる。また、わずかに触れる程度の接触は配置誤差に対する過敏性を減らす。注目すべきことは、第一および第三区分の半径は等しく、二つ以上の異なる半径を作る必要性がない。これが処理を単純にする。
【0120】
曲率半径を変える別の方策は荷重層を弾性部材の内面あるいは、外面のどちらかに(あるいは両方に)組み込むことによる。この荷重層は曲げ半径を増やしたり、減らしたりする応力を加えるように弾性部材上にパターン形成した追加層である。荷重を受けた梁の曲げ半径、Rは数式10で示される。
【数10】
Figure 2004503929
ここで、Yはバネ係数、Yは荷重層係数、hはバネ厚み、tは荷重層厚み、σはバネ固有応力変動、−0は弾性部材の正味の固有応力、−1は荷重層の固有応力である。
【0121】
図51の事例では、次のようなパラメータにより第一および第二区分の二つの半径を作製することができた。
弾性部材       Ni合金
部材応力勾配     1GPa
部材正味応力     0GPa
部材厚み       970nm
荷重金属       金
荷重応力       0GPa
加重厚さ       180nm
荷重層は弾性部材の中央区域にのみ属するようにパターン形成される。注目すべきはことは、数式10は単に弾性挙動を前提にしたものであり、近似的なものである。金はその応力の一部を塑性流れにより解放できる。このことは多少でも必要な厚さを修正できる。高い降伏点を持つ他の材料を荷重材料として金に置換えることができる。
【0122】
図52は、荷重層を組み込むことにより接線方向の偏りで作製したコイルを示す。図52の構造は以下のプロセスにより作製される。先ず、100nm厚さのTiのリリース層301を基板(図示なし)上に堆積する。次に、外側コイル伝導層302(金が好ましいが、他の適当な導体でもよい)を堆積する。その後で、NiZrの弾性部材材料303を導体層302上に堆積する。金の金属層が好ましい荷重層304を次に弾性部材上に堆積する。半田パッドの位置はフォトレジストでマスクされ、続いて半田パッド領域上に半田を植付ける。次に、半田パッドマスクを剥がし、荷重層をフォトレジストでマスクする。これが荷重層の位置になる。その後、荷重層をヨウ化カリウムでエッチングし、荷重層マスクを剥がす。次に、弾性部材をフォトレジストでマスクする。その後で、この弾性部材303を硝酸でエッチングして未リリースコイルを形成する。次に、コイル伝導層302をヨウ化カリウムでエッチングする。弾性部材の間の不要物を除去するために、好ましくはリリース層301をフッ素プラズマ中でドライエッチングする。弾性部材マスクを剥がし、リリース窓口をフォトレジストでマスクする。リリース層はフッ化水素酸によりリリース窓口を通じて除去される。所望すれば、リリース窓口マスクを剥がすことができる。リリース窓口を除去した場合、弾性部材302の固有応力プロファイルにより弾性部材は自らグルグル巻くことになる。荷重層304は導体パッドとの接触を可能にする接線方向の偏りを招く。磁束を半田接点に印加すると、半田が還流する。好ましくは結果として生まれたコイルにエポキシ樹脂を注ぎ、硬化させる。最後に、ウェハをダイスカットする。
【0123】
図52の出来上がったコイル構造は、わずか二つの区分で有用なコイル閉鎖構造を作ることが可能であることを示す。図53は、完成した横結合単一ターンループの上面図を示す。
【0124】
コイル区分の曲率半径は荷重層を弾性部材の区分にわたって非対称に配置することにより、あるいはリリース前に弾性部材内に一つ以上の開口孔を非対称に導入することによって変えることができる。我々はバネの曲げに対する寸法効果を観察した。この効果が生じるのはバネのエッジが固有応力をある程度緩和できるからである。幅狭バネは幅広バネよりも多くの全応力をバネの両エッジのところで緩和する。幅を変えたバネやスロット付きバネでは、理論的に解決される。本質的に、バネの有効二軸係数をY/(1+k)とY/(1+k)により定義される上限の間で変えることができる。YとkはそれぞれYoung率とPoisson比である。kの代表的な値では、バネに溝をつけたり、その幅を変えることにより半径を約30%変えることができる。同じ効果はスロット以外に孔(図54Aに示すように弾性部材160内の開口孔162)を弾性部材に配置することにより可能であり、これにより二次元の応力緩和を作る。この効果は弾性部材を大きな半径に曲げるために弾性部材の上部区分に孔を開けることにより利用される。実際的な理由では、伝導性を最大にするために上部区分に必要な少数の溝を弾性部材につければさらに良くなる。
【0125】
この孔開けの利点は、荷重層のような付加層を個別に堆積しマスクしパターン形成する必要性を除去することにある。それ故、このプロセスは費用が掛からない。さらなる利点は、荷重層の材料特性を制御する必要性を軽減でき、それゆえにプロセスを簡略化でき、歩留りを高めることである。厚さ1.75μmで固有応力プロファイル2.8GPaのMoCrバネの中央区分に溝をつけることにより図51に示すバネが作製される。
【0126】
孔開けの別の応用は、上述の固有応力異方性を生み出すことによってではなく、代わりに正味トルクを作るように弾性部材に溝をつけることによって螺旋状ピッチを制御することである。弾性部材170の区分の長さに沿って下方に伸び片側に偏るスロット(溝)172はこの区分の両面を異なる半径に曲げる。このためにこの区分を螺旋状に引っ張ることになる。他の非対称構造も斜め溝や荷重層、中心ずれの孔や荷重層のような有用なものを持つ。可変半径コイルは図38の制約条件を緩和することによりNiFeコアの充填係数を高くすることができる。
【0127】
有用なコイルを作製するという重要な課題はコイル抵抗を低く(高Q係数)することである。上述のマイクロコイルについて考えて見ると、バネ幅、外側導体抵抗率、および外側導体厚みを調整することにより高Qインダクタを作ることができることである。表皮効果が電流をコイルの外面に閉じ込めるので、これらの係数がインダクタループの高周波電気抵抗を支配する。
【0128】
ループ閉合の電気抵抗は低電気抵抗の基板上でループ・バックの自由端を導体パッドに接続することにより制限される。導体パッドで低電気抵抗を得るには高伝導材料から成る優れた冶金接合部を必要とする。以下に、低接触抵抗の冶金接合部を得る構造および製造の実施例を説明する。ループを閉じるのに還流される半田パッドを取入れたコイル構造は上記に説明され、低接触抵抗に加えて優れた冶金接合部を得る。また、自由端は化学メッキや電気メッキのどちらかのメッキ術により導体パッドに接合される。この方法では、弾性部材を解放することでループが形成される。自由端はインダクタ基板上の導体パッドと機械的接触あるいは近接状態のどちらかになる。その後で、メッキが伝導性材料を自由端と導体パッドの両方の周りに付け、自由端と導体パッド間を連続的に接合する。この実施例では、伝導性材料を付けるのは自由端と導体パッド領域のみに限定される必要ない。メッキ材料が高い伝導率を持つのが好ましく、且つ、ループ全体をメッキしてコイル抵抗を減らし、それにより性能指数を有益に高める。
本発明の方法はプロセスの伸展を可能にする。これらのプロセスの流れは模範的なものであるが、他の変化も可能である。例えば、図52に関して上述の特定ステップを組合わせたり、除外できる。半田層をループを閉じるのに用いれば、バネのリリースステップのリリース窓口として役立てることもできるだろう。
【0129】
前述の技術を用いて新しい種類の高Qバリキャップを製造できる。これらのバリキャップは上述の同じマイクロバネ技術を使用し、必要な静電容量値を持ち、さらにチップ上に集積化される。マイクロバネに基づくバリキャップ構造により抜けているオンチップRF受動素子、インダクタおよびバリキャップを同じプロセス技術により作製できる。これらのマイクロバネバリキャップは平行板MEMSコンデンサより低いバイアス電圧を必要とする追加の利点をもつ。フォトリソグラフィックパターン形成コンデンサの第二電極としてバネを用いること、および固定板とバネの間の電圧を変えることにより、バリキャップ構造の静電容量が変わる。
【0130】
図55は、マイクロバネ技術を用いる可変コンデンサの断面を示す。金属層153(金属0)を最初に堆積し、基板(図示しない)上に所望の形状にパターン形成する。次に、誘電材料156の層を堆積し、金属層153の上にパターン形成する。誘電層156の上にリリース層152を堆積する。その後で、金属層151(金属1)をリリース層152の上に堆積する。金属層151は固有応力プロファイルを組み込んだ弾性材料である。この固有応力プロファイルはマイクロバネに関して上述したのと同じ方式で金属層に組み込まれる。金属層151を所望の形状にパターン形成する。リリース層152をパターン形成し、一部を除去する場合、金属層151の固有応力プロファイルが金属層151の自由端を金属層を覆う誘電層156から離して偏らせる。絶縁材料がリリース層152に使用されるなら、誘電層156は必要でなくなる。
【0131】
静電容量は長さLの固定部分と平行な長さLの浮遊のアンダカット部により決められる。DCバイアスが金属層153と金属層151の間に印加されると、静電気力が浮遊部を下に曲げ、それによりAC静電容量を増やす。
【0132】
図56は、バネの浮き上りdの関数としての静電容量をプロットしたものである。具体的な場合として、L=25μm、L=100μm、d=0.5μm、コンデンサ幅=500μm、r=500μmである。VCO回路では、バネの曲率半径rは付属インダクタのループ半径に等しくなるように設計される。このようにすれば、インダクタとバリキャップ両方を同じステップで作製できる。
【0133】
図56は、先端が10μmから7μmに反れる場合に、バリキャップ静電容量が2pFから2.2pFに変化することを示す。この10%のチューニング範囲は初期の浮き上りの2/3以下である偏向に対応するので、バネが突然に折れる双安定動作の危険はない。片持ち梁を3μmだけ偏向するのに必要な推定電圧値は約10Vに過ぎない。この低電圧は一般的に従来のアクチュエータよりも低い駆動電圧を必要とする湾曲電極プロファイルのせいである。偏向が大きい場合には、双安定挙動の始まりを遅らせるためにバネ先端を先細にすることを検討する。また、従来のバネでは先細電極(図55の金属層151)を作ることができる。
【0134】
上記のプロセスにより作製されたバリキャップは優れた耐振性を示す。湾曲電極プロファイルにより片持ち梁は慣性力に対し感度の低い素子を生み出す並列板素子内におけるよりも硬く作製される。加速下では、慣性力と静電気力の比率は10程度に過ぎない。
【0135】
一連の可変コンデンサを単一素子に配列して大きな静電容量を作ることができる。図57は、大きな可変コンダクタの事例を示す。図57と詳細な図58を参照に説明すると、大きな下部導体層268を基板269の上に堆積する。接点266は電気的に共に接続される複数電極である下部電極用の接点、すなわち単一下部導体層になる。誘電層267を導体269の上部に、続いてリリース層270を堆積する。リリース層270の上部には第二導体層261を堆積する。この導体層261は並列の横列“バネ”261の構造にパターン形成され、各々はバスコネクタ263に電気的に接続される。静電容量を決めるマイクロバネ261の高さはバネ接点264と下部電極用接点266の間に電圧を印加することにより制御される。幾つかの実施例では、リリース層270が電気絶縁材料で形成されるなら、第一伝導層261の下に留まるリリース層の部分は誘電層として機能する。このために個別の誘電層を堆積する必要がなくなる。しかしながら、多くの用途では、短絡を防ぐために誘電層267を第一および第二伝導層の間に完全に広げることが望ましい。
【0136】
本発明の方法は、LC回路や同調型LC回路を必要とするオンチップ回路用途に容易に適用される。図59と図60には同調型LC回路を示す。マイクロコイル270は共通の誘電層286(D)を持つプレート284(A)および282(B)により形成される同調型コンデンサ272に接続する。DCバイアスをプレート284(A)と282(B)の間に適用することにより、静電容量の値を制御する。プレート280(C)および282(B)により形成されたDCブロッキングコンデンサはマイクロコイルがバイアス源を短絡するのを防ぐ。注目すべきは、マイクロコイル270は点290でDCブロッキングコンデンサにどのように付着するかである。コンデンサの上部プレート284(A)および280(C)は好ましくはマイクロコイル270と同じ金属により実施される。下部プレート282(B)は追加の金属層で作製される。
【0137】
プロセスを経済的に行うには、先ず、下部導体層D(286)を基板上に堆積し、エッチングする。次に、誘電層286を堆積し、コンデサBCとマイクロコイル270の両方の領域を覆う単一リリース層(図示なし)を附随して堆積する。金属層Cを堆積する。その後に、導体層Aとマイクロコイル270の両方に対する弾性材料で形成した金属層を堆積し、成形する。リリース層の下部を切り取ると、マイクロコイルと可変プレートAが形成される。上述の方法の一つによりマイクロコイルの自由端を付着する。
【0138】
事例:バリキャップABは500μm×550μmの同調範囲を持つ可変コンデンサであり、500nm厚さのSi誘電体(□=8)=3.5pF〜22.7pFで、最小重複部=500μm×50μm、スナップダウン上限での最大重複部=500μm×320μmである。この点で、プレートAの先端は66%だけ下がる。ブロッキングコンデンサDCは400μm×1.6mmの寸法であり、500nm厚さのSi誘電体(□=8)=91pFである。直列での両方のコンデンサの同調範囲=3.37〜18.2pFである。マイクロソレノイド270は1mmの直径を持ち、5回巻線で、500μmの長さで26nHである。結果として、同調範囲のLC共振周波数=538〜232MHzである。
【0139】
本発明は、シリコンICs上に集積できる新しい種類の高Qマイクロインダクタを提供する。多くのこれまでのマイクロコイルと異なり、コイル構造の特徴はコイル軸をウェハ表面に平行に配置した立体構造である。この立体コイルは平面インダクタに関係する基板渦電流が誘導される問題を解決する。さらに、高アスペクト比処理の手段を用いないで表皮効果に起因する電気抵抗の増加を抑える簡単な方法を提供する。この設計はコイルタップ立てや変圧器のような広範囲の関連用途に適合される。本発明は、集積RF回路設計において主要な従来欠落していた素子を提供する。
【0140】
シリコンICs上に集積される新しい種類の高Qマイクロバネ可変コンデンサおよび立体インダクタについて記述した。インダクタと組合わせたバリキャップをスーパヘテロダイン回路のVCOs全体のオンチップ集積化に対して実施した。本発明は特定の実施例を引用して説明されてきたが、この特定の実施例の記述は実例のみであり、本発明の範囲を限定するものとして構成されるべきではない。本発明の精神や範囲から逸脱しないで各種の他の修正や変更が当業者の心に浮かぶこともある。
【図面の簡単な説明】
【図1】基板に接合したチップワイヤを示す。
【図2】基板に接合したチップタブを示す。
【図3】基板に接合したチップ半田バンプ・フリップチップを示す。
【図4】電子装置に接触するプローブカードを示す。
【図5】角度付きプローブ針を有するプローブカードを示す。
【図6】非変形自由状態にあるバネ接点と導体パッドに接触する際に変形した別のバネ接点を示す。
【図7】応力勾配のない金属片を示す。
【図8】応力勾配によりバネ接点の曲率を決めるモデルを示す。
【図9】バネ接点の先端に働く反作用の力の量を決めるモデルを示す。
【図10】バネ接点を形成する一つの方法のステップを示す。
【図11】バネ接点を形成する一つの方法のステップを示す。
【図12】バネ接点を形成する一つの方法のステップを示す。
【図13】バネ接点を形成する一つの方法のステップを示す。
【図14】プラズマガス圧の関数としてスパッタ蒸着Ni−Zr合金膜の応力のグラフィック表示を示す。
【図15】バネ接点の平面図を示す。
【図16】複数のバネ接点対の接触抵抗を検査する装置を示す。
【図17】複数のバネ接点対の検出抵抗のグラフィック表示を示す。
【図18】導体パッドと基板の間の距離の関数としてバネ接点の接触抵抗のグラフィック表示を示す。
【図19】平らな端部を有するバネ接点を示す。
【図20】尖がった端部を有するバネ接点を示す。
【図21】先端部に二つの点を有するバネ接点を示す。
【図22】先端部に複数の点を有するバネ接点を示す。
【図23】先端部に変形可能なタブを有するバネ接点を示す。
【図24】導体パッドに対して力を掛けると変形可能なタブ端を有するバネ接点を示す。
【図25】基板に電気的に接合した複数のバネ接点を有するチップを示す。
【図26】ダストカバーに接合し、且つ、基板に電気的に接触した複数のバネ接点を有するチップを示す。
【図27】基板に接合し、且つ、ダストカバーを有するチップ上の複数のバネ接点により基板に電気的に接続したチップを示す。
【図28】複数のバネ接点を有する中間ウェハを経由して基板に電気的に接合したチップを示す。
【図29】電子装置を検査するのに用いた複数のバネ導体パッドを有するプローブカードを示す。
【図30】液晶ディスプレイと、このディスプレイの動作を検査する装置を示す。
【図31A】円板形コイルとソレノイド、それぞれの高周波での電流分布を示す断面を示す。
【図31B】円板形コイルとソレノイド、それぞれの高周波での電流分布を示す断面を示す。
【図32】リリース層上に蒸着した積み重ねた応力勾配膜の断面を示す。
【図33】一定半径のコイル構造を図解する。
【図34】一連の一定半径ループのSEM顕微鏡写真である。
【図35】一連の接続ループから形成したマルチターンコイルを図解する。
【図36】メカニカルストップにより第二アンカ部分の位置決めを図解する。
【図37】図36のメカニカルストップの位置決めを図解する。
【図38】100μmのコイル半径に対して異なる弾性部材長さの先端軌跡のグラフを示す。
【図39】個々の傾斜コイルからマルチターンコイルの形成を図解する。
【図40】コイル内接続を作る方法を示す。
【図41】トロイダル・ソレノイドを図解する。
【図42】コイル・タッピングを図解する。
【図43】単一エア・コア変圧器を図解する。
【図44】一次巻線と二次巻線を相互に巻付けたエア・コア変圧器を図解する。
【図45】パーマロイ・コアを電着したインダクタを図解する。
【図46】積層金属コアを図解する。
【図47A】二段マイクロ変圧器を図解する。
【図47B】二段マイクロ変圧器を図解する。
【図48】様々なバネ方位と異なる螺旋状ピッチを図解する。
【図49】単一螺旋ターンコイルで形成したマルチターンコイルを図解する。
【図50】螺旋状に接合したマルチターンループを図解する。
【図51】三つの異なる半径と三つの分割バネのプロットを示す。
【図52】荷重部材により閉じたコイルを図解する。
【図53】横に接合した単一ターンループを図解する。
【図54A】曲率半径を変えた二つの構造を図解する。
【図54B】曲率半径を変えた二つの構造を図解する
【図55】本発明によるバリキャップの断面を示す。
【図56】バリキャップ静電容量対バネ揚力のグラフを示す。
【図57】個別コンデンサ素子の大きなアレイを有するバリキャップの平面図を示す。
【図58】図57の線A−Aに沿う断面を示す。
【図59】同調型LC回路の透視図を示す。
【図60】図59の同調型LC回路の回路図を示す。
【図61】半ループ対を閉じることによりマルチターンコイルを形成する別の方法を示す。
【図61A】半ループ対を閉じることによりマルチターンコイルを形成する別の方法を示す。

Claims (15)

  1. 立体コイル構造を形成する方法であって、
    固有応力プロファイルを有する弾性材料で、前記弾性材料の層を基板上に堆積し、
    前記弾性材料層をフォトリソグラフィ技術により第一弾性部材と第二弾性部材にパターン形成し、
    前記第一弾性部材の第一自由部分を前記基板から解放し、前記第一弾性部材の第一アンカ部分を前記基板に固定したままにするように、また前記第二弾性部材の第二自由部分を前記基板から解放し、前記第二弾性部材の第二アンカ部分を前記基板に固定したままにするように前記第一弾性部材と前記第二弾性部材の各々の下で前記基板の一部分をアンダカットエッチングし、
    その際に、前記第一弾性部材内の固有応力プロファイルが前記第一自由部分を前記基板から離して偏らせ、また前記第二弾性部材内の固有応力プロファイルが前記第二自由部分を前記基板から離して偏らせ、さらに
    前記第一自由部分を前記第二自由部分に接続してループ巻線を形成することを特徴とする立体コイル構造を形成する方法。
  2. 請求項1に記載の方法であって、
    弾性部材を導電性材料で形成することを特徴とする方法。
  3. 請求項1に記載の方法であって、
    弾性部材を堆積するステップはさらに導電性材料の少なくとも一つの層を堆積し、且つ、固有応力プロファイルを有する弾性材料の層を堆積することを含むことを特徴とする方法。
  4. 請求項1に記載の方法であって、
    第一弾性部材が第二弾性部材よりも短い長さであることを特徴とする方法。
  5. 請求項1に記載の方法であって、
    フォトリソグラフィックによるパターン形成のステップが弾性材料の層を第一弾性部材と第二弾性部材の複数の対にフォトリソグラフによるパターン形成を行い、且つ、第一および第二弾性部材の各対に対して順次ステップを行い、また一対の第一アンカ部分を隣接対の第二アンカ部分に電気的に接続することを特徴とする方法。
  6. 立体コイル構造であって、
    基板、
    第一アンカ部分、ループ巻線および第二アンカ部分を含む弾性部材を備えるもので、前記第一アンカ部分と前記第二アンカ部分は前記基板に固定され、
    ここで、前記弾性部材は第一アンカ部分と第一自由部分を含む第一弾性部材と第二アンカ部分と第二自由部分を含む第二弾性部材とを備え、
    前記第一自由部分と前記第二自由部分は最初は前記基板に固定されるが前記基板から放されて前記基板から分離するようになり、また
    前記第一弾性部材内の固有応力プロファイルが前記第一自由部分を前記基板から離れた偏らせ、同じく、前記第二弾性部材内の固有応力プロファイルが前記第二自由部分を前記基板から離して偏らせ、また
    前記第一自由部分と前記第二自由部分が共に接続されてループ巻線を形成することを特徴とする立体コイル構造。
  7. 請求項6に記載のコイル構造であって、
    弾性部材を導電性材料で形成することを特徴とするコイル構造。
  8. 請求項6に記載のコイル構造であって、
    ループ巻線の内側面と外側面の少なくとも一方の一部分上に形成した導電層を備えることを特徴とするコイル構造。
  9. 請求項6に記載のコイル構造であって、
    第二アンカ部分は第一アンカ部分から接線方向に偏ることを特徴とするコイル構造。
  10. 請求項6に記載のコイル構造であって、
    ループ巻線内部に軸方向に配置された強磁性コアを備えることを特徴とするコイル構造。
  11. 請求項6に記載のコイル構造であって、
    弾性部材は複数の弾性部材を備え、各弾性部材は第一アンカ部分、ループ巻線および第二アンカ部分を含み、前記第一アンカ部分と前記第二アンカ部分は基板に固定され、前記弾性部材はさらに第一アンカ部分と第一自由部分を含む第一弾性部材と第二アンカ部分と第二自由部分を含む第二弾性部材とを備えるもので、前記第一自由部分と前記第二自由部分は最初は前記基板に固定されるが前記基板から放れて前記基板から分離するようになり、また前記第一弾性部材内の固有応力プロファイルは前記第一自由部分を前記基板から離して偏らせ、同じく前記第二弾性部材内の固有応力プロファイルは前記第二自由部分を前記基板から離して偏らせ、また前記第一自由部分と前記第二自由部分は共に接続されてループ巻線を形成し、
    前記弾性部材のループ巻線は互いに隣接して軸方向に配置され、また複数の弾性部材のうちの一つの前記第一アンカ部分が前記複数の弾性部材のうちの隣接の一つの第二アンカ部分に接続されることを特徴とするコイル構造。
  12. 請求項11に記載のコイル構造であって、
    ループ巻線内部に軸方向に配置された強磁性コアを備えることを特徴とするコイル構造。
  13. 請求項11に記載のコイル構造であって、
    複数の弾性部材が基板に実質的に平行な軸に並ぶことを特徴とするコイル構造。
  14. 請求項13に記載のコイル構造であって、
    前記軸が直線であることを特徴とするコイル構造。
  15. 請求項13に記載のコイル構造であって、
    前記軸がループ形であり、トロイダル形状コイル構造を形成することを特徴とするコイル構造。
JP2002511345A 2000-06-09 2001-05-10 フォトグラフィックパターン形成による立体コイル構造及びその製造方法 Expired - Fee Related JP4612988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/591,262 US6392524B1 (en) 2000-06-09 2000-06-09 Photolithographically-patterned out-of-plane coil structures and method of making
PCT/US2001/015008 WO2001097235A1 (en) 2000-06-09 2001-05-10 Photolithographically-patterned out-of-plane coil structures

Publications (3)

Publication Number Publication Date
JP2004503929A true JP2004503929A (ja) 2004-02-05
JP2004503929A5 JP2004503929A5 (ja) 2008-06-26
JP4612988B2 JP4612988B2 (ja) 2011-01-12

Family

ID=24365776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002511345A Expired - Fee Related JP4612988B2 (ja) 2000-06-09 2001-05-10 フォトグラフィックパターン形成による立体コイル構造及びその製造方法

Country Status (9)

Country Link
US (3) US6392524B1 (ja)
EP (1) EP1309976B1 (ja)
JP (1) JP4612988B2 (ja)
AT (1) ATE479996T1 (ja)
AU (1) AU2001259684A1 (ja)
DE (1) DE60142973D1 (ja)
MY (1) MY128579A (ja)
TW (1) TW561519B (ja)
WO (1) WO2001097235A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006102938A (ja) * 2004-10-07 2006-04-20 Palo Alto Research Center Inc 自動リリース型スプリング構造及び関連する方法
JP2009135326A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2017140384A (ja) * 2016-02-09 2017-08-17 パロ アルト リサーチ センター インコーポレイテッド 神経回路の調節のための集中型磁気刺激

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396677B1 (en) * 2000-05-17 2002-05-28 Xerox Corporation Photolithographically-patterned variable capacitor structures and method of making
US6856225B1 (en) * 2000-05-17 2005-02-15 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6595787B2 (en) * 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6655964B2 (en) * 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
CA2445464C (en) * 2001-05-23 2008-08-05 The Board Of Trustees Of The University Of Illinois Raised on-chip inductor and method of manufacturing same
CA2702143C (en) 2001-06-05 2014-02-18 Mikro Systems, Inc. Methods for manufacturing three-dimensional devices and devices created thereby
US7785098B1 (en) 2001-06-05 2010-08-31 Mikro Systems, Inc. Systems for large area micro mechanical systems
US7141812B2 (en) * 2002-06-05 2006-11-28 Mikro Systems, Inc. Devices, methods, and systems involving castings
DE10159415B4 (de) * 2001-12-04 2012-10-04 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung einer Mikrospule und Mikrospule
US6677659B2 (en) * 2001-12-05 2004-01-13 Industrial Technologies Research Institute Method for fabricating 3-dimensional solenoid and device fabricated
US6614093B2 (en) * 2001-12-11 2003-09-02 Lsi Logic Corporation Integrated inductor in semiconductor manufacturing
KR100517496B1 (ko) * 2002-01-04 2005-09-28 삼성전자주식회사 스텝-업 구조를 갖는 외팔보 및 그 제조방법
US6866255B2 (en) * 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US7011530B2 (en) * 2002-05-24 2006-03-14 Sitaraman Suresh K Multi-axis compliance spring
US6621141B1 (en) * 2002-07-22 2003-09-16 Palo Alto Research Center Incorporated Out-of-plane microcoil with ground-plane structure
US20040070479A1 (en) * 2002-10-10 2004-04-15 Yutaka Doi Via-less electronic structures and methods
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US6916181B2 (en) * 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
KR100470708B1 (ko) * 2003-05-22 2005-03-10 삼성전자주식회사 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기
US6869290B2 (en) 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US7015584B2 (en) * 2003-07-08 2006-03-21 Xerox Corporation High force metal plated spring structure
US6844214B1 (en) 2003-08-21 2005-01-18 Xerox, Corporation Microelectromechanical system based sensors, sensor arrays, sensing systems, sensing methods and methods of fabrication
US6973722B2 (en) * 2003-11-17 2005-12-13 Palo Alto Research Center Incorporated Release height adjustment of stressy metal devices by annealing before and after release
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US7009484B2 (en) * 2003-12-15 2006-03-07 Artesyn Technologies, Inc. Magnetic assembly
US7347698B2 (en) 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
TWI309094B (en) 2004-03-19 2009-04-21 Neoconix Inc Electrical connector in a flexible host and method for fabricating the same
US7294525B2 (en) * 2005-05-25 2007-11-13 Intel Corporation High performance integrated inductor
US7229908B1 (en) 2004-06-04 2007-06-12 National Semiconductor Corporation System and method for manufacturing an out of plane integrated circuit inductor
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
US7372348B2 (en) * 2004-08-20 2008-05-13 Palo Alto Research Center Incorporated Stressed material and shape memory material MEMS devices and methods for manufacturing
US7230440B2 (en) 2004-10-21 2007-06-12 Palo Alto Research Center Incorporated Curved spring structure with elongated section located under cantilevered section
US8330485B2 (en) * 2004-10-21 2012-12-11 Palo Alto Research Center Incorporated Curved spring structure with downturned tip
US7771803B2 (en) * 2004-10-27 2010-08-10 Palo Alto Research Center Incorporated Oblique parts or surfaces
US7326857B2 (en) * 2004-11-18 2008-02-05 International Business Machines Corporation Method and structure for creating printed circuit boards with stepped thickness
US7283029B2 (en) * 2004-12-08 2007-10-16 Purdue Research Foundation 3-D transformer for high-frequency applications
US8134548B2 (en) 2005-06-30 2012-03-13 Micron Technology, Inc. DC-DC converter switching transistor current measurement technique
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
US7550855B2 (en) * 2005-12-02 2009-06-23 Palo Alto Research Center Incorporated Vertically spaced plural microsprings
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7426117B2 (en) * 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
US20070145523A1 (en) * 2005-12-28 2007-06-28 Palo Alto Research Center Incorporated Integrateable capacitors and microcoils and methods of making thereof
US7517769B2 (en) * 2005-12-28 2009-04-14 Palo Alto Research Center Incorporated Integrateable capacitors and microcoils and methods of making thereof
US7713388B2 (en) * 2006-02-27 2010-05-11 Palo Alto Research Center Incorporated Out-of-plane spring structures on a substrate
US7486002B2 (en) * 2006-03-20 2009-02-03 The United States Of America As Represented By The Secretary Of The Army Lateral piezoelectric driven highly tunable micro-electromechanical system (MEMS) inductor
JP5200338B2 (ja) * 2006-06-15 2013-06-05 ソニー株式会社 Rfidタグおよび商品
JP2008060510A (ja) * 2006-09-04 2008-03-13 Alps Electric Co Ltd 半導体チップ搭載回路の製造方法および実装回路
US7530278B2 (en) * 2006-11-02 2009-05-12 Rivatek, Inc. Fluid flow blender and methods
US7936240B2 (en) * 2007-08-16 2011-05-03 Simon Fraser University Lithographically controlled curvature for MEMS devices and antennas
WO2009057102A2 (en) * 2007-10-30 2009-05-07 N-Trig Ltd. Laminated digitizer sensor
EP2058867A3 (en) 2007-11-12 2009-07-22 Multi-Holding AG Junction box for a photovoltaic solar panel
US7927905B2 (en) * 2007-12-21 2011-04-19 Palo Alto Research Center Incorporated Method of producing microsprings having nanowire tip structures
USD599233S1 (en) * 2008-11-10 2009-09-01 Gmc-1 Prosys Limited Coil coupling
US8079134B2 (en) * 2008-08-01 2011-12-20 International Business Machines Corporation Method of enhancing on-chip inductance structure utilizing silicon through via technology
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
EP2362822A2 (en) 2008-09-26 2011-09-07 Mikro Systems Inc. Systems, devices, and/or methods for manufacturing castings
JP5462732B2 (ja) * 2010-06-29 2014-04-02 モレックス インコーポレイテド シート状コネクタ、及びその製造方法
US8519534B2 (en) 2010-09-22 2013-08-27 Palo Alto Research Center Incorporated Microsprings partially embedded in a laminate structure and methods for producing same
US8441808B2 (en) 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts
US8716991B1 (en) * 2011-02-28 2014-05-06 Volterra Semiconductor Corporation Switching power converters including air core coupled inductors
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US8813824B2 (en) 2011-12-06 2014-08-26 Mikro Systems, Inc. Systems, devices, and/or methods for producing holes
US8525353B2 (en) 2011-12-19 2013-09-03 Palo Alto Research Center Incorporated Microspring structures adapted for target device cooling
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9338915B1 (en) 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
US10109410B2 (en) * 2017-01-17 2018-10-23 Palo Alto Research Center Incorporated Out of plane structures and methods for making out of plane structures
US9955575B1 (en) 2017-07-17 2018-04-24 Palo Alto Research Center Incorporated Out of plane structures and methods for making out of plane structures
US11141585B2 (en) 2018-12-28 2021-10-12 Palo Alto Research Center Incorporated Non-invasive neural interface
WO2023244714A1 (en) * 2022-06-17 2023-12-21 Standard Biotools Canada Inc. Rf coil resonator systems and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865451A (ja) * 1971-12-17 1973-09-08
JP2000150251A (ja) * 1998-09-12 2000-05-30 Lucent Technol Inc 受動自己組立てインダクタを有する物品
JP2002329631A (ja) * 2001-02-09 2002-11-15 Xerox Corp 平面外構造を形成する方法
JP2002329632A (ja) * 2001-02-09 2002-11-15 Xerox Corp 平面外コイル構造を形成する方法、平面外コイル構造および平面外構造を有するデバイス
JP2002343664A (ja) * 2001-02-09 2002-11-29 Xerox Corp 平面外構造を形成する方法、平面外構造および平面外構造を有するデバイス
JP2003533897A (ja) * 2000-05-17 2003-11-11 ゼロックス・コーポレーション フォトリソグラフィックパターン形成による立体コイル構造と製造方法
JP2004512671A (ja) * 2000-05-17 2004-04-22 ゼロックス コーポレイション フォトリソグラフィ・パターン形成による可変コンデンサとその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799119A (en) * 1986-09-10 1989-01-17 International Business Machines Corporation Flexible circuit magnetic core winding for a core member
CA2062710C (en) * 1991-05-31 1996-05-14 Nobuo Shiga Transformer for monolithic microwave integrated circuit
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
FR2705492B1 (fr) 1993-05-13 1995-06-30 Gec Alsthom T & D Sa Condensateur à haute stabilité thermique.
US5446616A (en) 1994-03-28 1995-08-29 Litton Systems, Inc. Electrode structure and method for anodically-bonded capacitive sensors
US5470790A (en) 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US6245444B1 (en) 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
US5944537A (en) 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
KR100530871B1 (ko) * 1998-08-14 2006-06-16 이해영 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기
US6147582A (en) * 1999-03-04 2000-11-14 Raytheon Company Substrate supported three-dimensional micro-coil
US6229684B1 (en) 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865451A (ja) * 1971-12-17 1973-09-08
JP2000150251A (ja) * 1998-09-12 2000-05-30 Lucent Technol Inc 受動自己組立てインダクタを有する物品
JP2003533897A (ja) * 2000-05-17 2003-11-11 ゼロックス・コーポレーション フォトリソグラフィックパターン形成による立体コイル構造と製造方法
JP2004512671A (ja) * 2000-05-17 2004-04-22 ゼロックス コーポレイション フォトリソグラフィ・パターン形成による可変コンデンサとその製造方法
JP2002329631A (ja) * 2001-02-09 2002-11-15 Xerox Corp 平面外構造を形成する方法
JP2002329632A (ja) * 2001-02-09 2002-11-15 Xerox Corp 平面外コイル構造を形成する方法、平面外コイル構造および平面外構造を有するデバイス
JP2002343664A (ja) * 2001-02-09 2002-11-29 Xerox Corp 平面外構造を形成する方法、平面外構造および平面外構造を有するデバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006102938A (ja) * 2004-10-07 2006-04-20 Palo Alto Research Center Inc 自動リリース型スプリング構造及び関連する方法
JP2009135326A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
JP2017140384A (ja) * 2016-02-09 2017-08-17 パロ アルト リサーチ センター インコーポレイテッド 神経回路の調節のための集中型磁気刺激

Also Published As

Publication number Publication date
TW561519B (en) 2003-11-11
EP1309976B1 (en) 2010-09-01
MY128579A (en) 2007-02-28
US6392524B1 (en) 2002-05-21
DE60142973D1 (de) 2010-10-14
JP4612988B2 (ja) 2011-01-12
US6582989B2 (en) 2003-06-24
EP1309976A4 (en) 2007-08-15
WO2001097235A1 (en) 2001-12-20
US20020125980A1 (en) 2002-09-12
US20020187662A1 (en) 2002-12-12
US6646533B2 (en) 2003-11-11
ATE479996T1 (de) 2010-09-15
AU2001259684A1 (en) 2001-12-24
EP1309976A1 (en) 2003-05-14

Similar Documents

Publication Publication Date Title
JP4612988B2 (ja) フォトグラフィックパターン形成による立体コイル構造及びその製造方法
JP4980539B2 (ja) フォトリソグラフィ・パターン形成による可変コンデンサとその製造方法
JP4813739B2 (ja) フォトリソグラフィックパターン形成による立体コイル構造
EP1231617A1 (en) Out-of-plane micro-device structures
EP1231182B1 (en) Method for manufacturing out-of-plane micro-device structures
US6621141B1 (en) Out-of-plane microcoil with ground-plane structure
US6914785B1 (en) Variable electronic circuit component
US20090180235A1 (en) Variable electric circuit component

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4612988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees