KR100470708B1 - 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기 - Google Patents

금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기 Download PDF

Info

Publication number
KR100470708B1
KR100470708B1 KR10-2003-0032651A KR20030032651A KR100470708B1 KR 100470708 B1 KR100470708 B1 KR 100470708B1 KR 20030032651 A KR20030032651 A KR 20030032651A KR 100470708 B1 KR100470708 B1 KR 100470708B1
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
electrode layer
predetermined
piezoelectric
Prior art date
Application number
KR10-2003-0032651A
Other languages
English (en)
Other versions
KR20040100348A (ko
Inventor
김종석
좌성훈
송인상
홍영택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0032651A priority Critical patent/KR100470708B1/ko
Publication of KR20040100348A publication Critical patent/KR20040100348A/ko
Application granted granted Critical
Publication of KR100470708B1 publication Critical patent/KR100470708B1/ko

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezo-electric or electrostrictive material
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/02133Means for compensation or elimination of undesirable effects of stress
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezo-electric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezo-electric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezo-electric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezo-electric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Abstract

금속막의 내부응력을 이용한 박막 벌크 음향 공진기 제조방법 및 그에 의한 공진기가 개시된다. 본 발명에 따른 제조방법은, 반도체기판 상면에 희생층을 적층하는 단계, 신호라인 및 하부전극층 사이의 전기적인 접촉을 위해 소정영역을 제거하는 단계, 희생층 상면에 금속막을 증착하고 패터닝을 수행하여 하부전극층을 형성하는 단계, 하부전극층의 상면에 압전물질을 증착하고 패터닝을 수행하여 압전층을 형성하는 단계, 및 압전층의 상면에 금속막을 증착하고 패터닝을 수행하여 상부전극층을 형성하는 단계를 포함하고, 상부 및 하부전극용 금속막의 증착시에 소정의 상방향 응력이 발생하도록 증착압력 및 증착파워(power) 중 적어도 어느 하나를 조정하는 것을 특징으로 한다. 본 발명에 따르면 지지대 또는 받침대가 필요없으므로 이를 제조하기 위한 공정이 간단하다.

Description

금속막의 내부응력을 이용한 박막 벌크 음향 공진기 제조방법 및 그에 의한 공진기{A manufacturing method of Film bulk acoustic resonator using interior stress of metalic film and a resonator thereof}
본 발명은 음향 공진기 제조방법 및 그에 의한 공진기에 관한 것으로서, 특히, 금속막의 내부응력을 이용한 박막 벌크 음향 공진기(Film Bulk Acoustic Resonator: FBAR) 제조방법 및 그에 의한 공진기에 관한 것이다.
최근 무선이동통신기술은 눈부시게 발전하고 있다. 이러한 이동통신기술은 한정된 주파수 대역에서 효율적으로 정보를 전달할 수 있는 다양한 고주파(RF : Radio Frequency)부품들이 요구된다. 특히, RF 부품들 중 필터는 이동통신기술에 사용되는 핵심 부품 중 하나로서, 무수히 많은 공중파 중에 이용자가 필요로 하는 신호를 선택하거나 전송하고자 하는 신호를 필터링하여 줌으로서 고품질의 통신을 가능하게 한다.
현재 무선통신용 RF 필터로 가장 많이 사용되고 있는 것이 유전체 필터와 표면탄성파(Surface Acoustic wave: SAW) 필터이다. 유전체 필터는 높은 유전율, 저삽입 손실, 높은 온도에서의 안정성, 내진동 및 내충격에 강한 장점을 가지고 있다. 그러나 유전체 필터는 최근의 기술 발전 동향인 소형화 및 MMIC(Monolithic Microwave IC)화에는 한계성을 가지고 있다. 또한, SAW 필터는 유전체 필터에 비해 소형이면서 신호처리가 용이하고 회로가 단순하며, 반도체 공정을 이용함으로써 대량생산이 가능한 장점을 가지고 있다. 또한, SAW 필터는 유전체 필터에 비해 통과 대역 내의 사이드 리젝션(Side Rejection)이 높아 고품위의 정보를 주고받을 수 있는 장점이 있다. 그러나 SAW 필터 공정에는 자외선(UV)을 사용하여 노광을 하는 공정이 포함되므로 IDT(InterDigital Transducer) 선폭이 0.5㎛ 정도가 한계라는 단점을 가지고 있다. 따라서 SAW필터를 이용하여 초고주파(5㎓ 이상) 대역을 커버하는 것은 불가능하다는 문제점이 있으며, 근본적으로 반도체기판에서 이루어지는 MMIC구조와 단일 칩 상에서 구성되기에 불가능하다는 문제점이 있다.
위와 같은 한계 및 문제점들을 극복하기 위하여 기존 반도체(Si, GaAs)기판에 다른 능동소자들과 함께 집적되어 주파수 제어회로를 완전히 MMIC화 할 수 있는 FBAR 필터가 제안되었다.
FBAR는 박막(Thin Film)소자로 저가격, 소형이면서 고품질(High Q)계수의 특성을 구비하므로 각종 주파수대역(9백㎒∼10㎓)의 무선통신기기, 군용 레이더 등에 사용 가능하다. 또한, 유전체 필터 및 집중 정수(LC) 필터보다 수백 분의 1 크기로 소형화가 가능하고, SAW 필터보다 삽입손실이 매우 작다는 특성을 가지고 있다. 따라서 FBAR는 안정성이 높고 고품질계수를 요구하는 MMIC에 적용될 수 있다.
FBAR 필터는 반도체 기판인 실리콘(Si)이나 갈륨비소(GaAs)에 압전유전체 물질인 산화아연(ZnO), 질화알루미늄(AlN)을 RF 스퍼터링 방법으로 직접 증착해 압전 특성으로 인한 공진을 유발한다. 이러한 FBAR는 양 전극 사이에 압전막을 증착해 벌크 음향 파(Bulk Acoustic Wave)를 유발시켜 공진을 발생시킨다.
도 1 내지 도 3은 종래 FBAR들의 구조를 나타낸 도면이다.
도 1은 종래 멤브레인형(Bulk micro machining 형) FBAR의 구조를 나타낸 도면으로, 멤브레인형 FBAR는 반도체기판(11) 위에 실리콘산화막(SiO2:12)을 증착하고, 반도체기판(11) 반대면을 이방성 에칭(Isotropic Etching)하여 형성된 캐버티(Cavity: 16)를 통해 멤브레인층(12)을 형성한다. 그리고 실리콘산화막(12) 상부로 하부전극층(13)을 형성하고, 이 하부전극층(13) 상부로 압전물질(14)을 RF 마그네트론 스퍼터링(Magnetron Sputtering)방법으로 증착하여 압전층(14)을 형성하며, 압전층(14) 상부로 상부전극층(15)을 형성하고 있다. 도면번호 17은 공진구조물을 나타낸다.
위와 같은 멤브레인형 FBAR는 캐버티(16)에 의해 반도체기판(11)의 유전손실이 적으며, 전력손실이 적다는 장점을 가지고 있다. 하지만, 멤브레인형 FBAR는 반도체기판의 방향성에 의하여 소자가 차지하는 면적이 크며, 후속 패키징 공정시 구조적 안정성이 낮아 파손에 의한 수율 저하의 문제점을 내포하고 있다. 따라서, 최근에는 멤브레인형 FBAR의 문제점을 극복하고 소자 제조공정을 단순화하기 위해 에어 갭(Air Gap)형 FBAR와 브래그 리플렉터(Bragg Reflector)형 FBAR가 등장했다.
도 2는 브래그 리플렉터형 FBAR의 구조를 나타낸 도면이다. 브래그 리플렉터형 FBAR는 소정의 부재들(22,23,24)로 구성된 음향반사기(28)를 반도체기판(21) 위에 적층하고, 음향반사기(28) 상부로 공진구조물(29)을 적층하는 구조로 제조되고 있다. 이와 같은 브래그 리플렉터형 FBAR는 반도체기판(21) 위에 음향 임피던스(Acoustic Impedance) 차가 큰 물질을 격층으로 증착, 브래그 반사를 유발시켜 음파에너지가 상/하전극층(25, 27) 사이에서 공진되도록 한다. 도면번호 26은 압전층을 나타낸다.
따라서 브래그 리플렉터형 FBAR는 구조가 견고하고, 제조시간이 절약되고 외부 충격에 강하다는 장점을 갖는다. 그러나 브래그 리플렉터형 FBAR는 전반사를 이루기 위한 층간 두께 조절이 쉽지 않으며, 반사층(28) 형성에 따른 제조비용이 상승하는 문제점이 있다.
도 3은 에어 갭형(surface micro machining 형) FBAR의 구조를 나타낸 도면이다. 에어 갭형 FBAR는 마이크로머시닝(Micromachining)기술을 이용, 반도체기판(31) 표면에 희생(Sacrificial)층을 통해 에어 갭(36)을 형성하는 것으로, 멤브레인층(32)을 형성한다. 도면번호 32는 산화실리콘막, 33은 하부전극층, 34는 압전층, 35는 상부전극층 그리고 36은 공진구조물을 나타낸다.
에어 갭형 FBAR는 도 1의 멤브레인층의 형성을 위한 기판 반대면 에칭시에 소요되는 긴 공정시간과 유해가스로 인한 위험성을 줄일 수 있으며, 반도체기판 유전체 손실이 적고, 면적이 작다는 장점이 있다. 그러나 에어 갭형 FBAR는 희생층 식각시 구조물이 장시간 노출되어 후속 공정에서 쉽게 파손이 될 수 있어 수율을 떨어뜨리는 원인이 되며, 제조 공정이 복잡하다는 문제점이 있었다.
본 발명은 상기와 같은 문제점들을 해결하기 위해 안출된 것으로, 본 발명의 목적은 상/하부전극층의 증착시에 외력을 가하고, 그에 따라 상방향 응력을 발생케 하여 별도의 지지대 또는 받침대 없이도 상/하부전극층 및 압전층이 반도체기판으로부터 이격되도록 할 수 있는 박막 벌크 음향 공진기의 제조방법 및 그에 의한 공진기를 제공하는 데 있다.
본 발명의 또 다른 목적은 하부전극층의 소정 영역에 주름(wrinkle)을 형성하여 적은 외력에 따른 적은 상방향 응력에 의해서도 압전공진구조물이 소정높이 이상 반도체기판으로부터 이격될 수 있는 박막 벌크 음향 공진기의 제조방법 및 그에 의한 공진기를 제공하는 데 있다.
상기 기술적 과제를 해결하기 위해서, 본 발명은 반도체기판 상면에 희생층을 적층하는 단계, 상기 반도체기판의 신호라인 및 하부전극층 사이의 전기적인 접촉을 위해 상기 희생층의 소정영역을 제거하는 단계, 상기 소정영역이 제거된 상기 희생층 상면에 하부전극용 금속막을 증착하고, 상기 희생층의 형태에 기초한 패터닝을 수행하여 상기 하부전극층을 형성하는 단계, 상기 하부전극층의 상면에 압전물질을 증착하고, 상기 하부전극층의 형태에 기초한 패터닝을 수행하여 압전층을 형성하는 단계, 및 상기 압전층의 상면에 상부전극용 금속막을 증착하고, 상기 압전층의 형태에 기초한 패터닝을 수행하여 상부전극층을 형성하는 단계를 포함하고, 상기 상부전극용 금속막 및 상기 하부전극용 금속막의 증착시에 소정의 상방향 응력이 발생하도록 증착압력 및 증착파워(power) 중 적어도 어느 하나를 조정하는 것을 특징으로 하는 박막 벌크 음향 공진기 제조방법을 제공한다.
상기 제조방법은, 상기 희생층에서 제거된 상기 소정영역 및 상기 압전층이 적층될 영역 사이를 패터닝하여 소정의 주름을 형성하는 단계를 더 포함할 수 있다.
형성된 상기 소정의 주름은, 단면이 톱니형태 및/또는 연속된 반구형태인 것이 바람직하다.
상기 제조방법은, 상기 상부전극층의 상기 압전층에 대응되는 부위에서 소정의 휨방지 요홈이 형성되도록 하기 위해, 상기 하부전극층을 패터닝하여 상기 휨방지 요홈을 인입형성하는 단계를 더 포함할 수 있다.
또한 상기 기술적 과제를 해결하기 위해서, 본 발명은 반도체기판, 소정영역은 상기 반도체기판의 신호라인과 전기적으로 접촉되고 타 영역은 상기 반도체기판과 소정 높이로 이격되도록 형상되는 하부전극층, 상기 하부전극층의 타 영역 상면에 상기 하부전극층의 형태에 기초하여 형성된 압전층 및 상기 압전층 상면에 상기 압전층의 형태에 기초하여 형성된 상부전극층을 포함하고, 상기 상부전극층 및 상기 하부전극층의 증착시에 상방향 응력이 발생되도록 하기 위해 증착압력 및 증착파워 중 적어도 어느 하나를 조정하는 것을 특징으로 하는 박막 벌크 음향 공진기를 제공한다.
본 발명에 따르면 지지대 또는 받침대가 필요없으므로 이를 제조하기 위한 공정이 간단하다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
도 4a 내지 도 4f는 본 발명의 일실시예에 따른 FBAR의 제조공정을 순차적으로 나타낸 도면이다.
다만 설명의 편의를 위하여, 하기의 공정을 기초로 하여 상/하부전극층(120,140) 및 압전층(130)이 구비되어 형성된 구조물을 압전공진구조물(150)이라 칭하고, 압전공진구조물(150)을 횡축으로 3개의 영역, 즉 전도영역 A, 공진영역 C, 및 지지영역 B로 나누어 설명을 개시한다. 전도영역 A은 압전공진구조물(150)이 반도체기판(100)의 신호라인(미도시)과 전기적으로 접촉하도록 하는 영역이다. 공진영역 C에는 상/하부전극층(120,140) 및 압전층(130)이 적층된다. 그리고 공진영역 C에서는 상/하부전극층(120,140)에 전기적 신호가 인가되는 경우 상/하전극층(120,140)사이의 압전층(130)에서 압전현상을 발생시키고 그에 따라 일정한 주파수대역에서 공진현상이 발생되도록 한다. 그리고 지지영역 B는 전도영역 A 및 공진영역 C를 연결하고 공진영역 C가 반도체기판(100)으로부터 소정거리 이격되도록 지지하는 영역이다.
먼저 도 4a의 공정에서는 반도체기판(100) 상면에 희생층(110)을 증착한다. 반도체기판(100)은 통상의 실리콘 웨이퍼를 사용할 수 있으며, 그 외에 유리기판(Glass), 실리카(Fused silica), 쿼츠(Quartz), 세라믹, 고저항 실리콘기판(HRS)이 사용될 수 있다. 희생층(110)의 두께는 하기에서 언급될 에어 갭의 두께와 관계되므로 이를 고려하여 결정한다.
도 4b의 공정에서는 반도체기판(100)에 증착된 희생층(110)에서 전도영역 A를 포토리소그래피(photolithography) 공정에 의해 제거한다. 이러한 과정은 반도체기판(100)의 신호라인(미도시)과 하기에서 설명될 하부전극층(120)의 전기적인 접촉을 위해서 수행하는 것이다. 그리고 마찬가지로 포토리소그래피 공정을 통해 지지영역 B에 소정의 주름(wrinkle)을 형성시킨다. 소정의 주름은 다양한 형태로 형성될 수 있으나 도면에 도시된 바와 같이 연속된 반구형으로 형성되는 것이 바람직하다. 본 명세서에서는 패터닝 과정으로 포토리소그래피 공정을 예로 들었으나 본 발명은 반드시 이에 한정되지 않는다.
도 4c의 공정에서는 하부전극층(120)을 형성하기 위해 하부전극용 금속막을 희생층(110)의 전 영역(A,B, 및 C 영역)에 걸쳐 증착시키고, 희생층(110)의 형태에 따라 패터닝을 수행한다. 그리고 하부전극용 금속막의 증착시에 증착압력 및 증착파워(power) 등과 같은 외력이 소정의 크기만큼 증가되도록 조정한다. 증착압력 및 증착파워 등의 외력이 증가되도록 조정하는 이유는 하부전극용 금속막에서 외력에 반발하여 상방향으로 응력(stress)이 발생되도록 하기 위함이다. 하부전극용 금속막의 전도영역 A은 도 4b의 공정을 통해 반도체기판(100)의 신호라인(미도시)과 직접 접촉되어 전기적으로 도통된다. 하부전극용 금속막에 사용되는 물질로는 통상의 도전물질이 사용되며, 바람직하게는 알루미늄(Al), 텅스텐(W), 금(Au), 백금(Pt), 니켈(Ni), 티탄(Ti), 크롬(Cr), 팔라듐(Pd) 및 몰리브덴(mo) 중 하나의 금속이 선택될 수 있다. 증착 방식으로는 RF 마그네트론 스퍼터링(RF Magnetron Sputtering) 방식 및 에버포레이션(Evaporation) 방식을 예로 들 수 있다.
도 4d의 공정에서는 하부전극층(120) 상면의 공진영역 C에 압전물질을 증착시키고 패터닝하여 압전층(130)을 형성한다. 압전층(130)에서는 전기적 신호가 인가되면 이를 음향파 형태의 기계적 에너지로 변환시키는 압전현상이 발생된다. 통상적으로 압전층(130)을 형성하는 압전물질로는 질화 알루미늄(AlN), 산화아연(ZnO) 중 하나의 물질이 사용되나, 반드시 이에 한정하지 않는다. 상기 압전층(130)의 증착방법으로는 RF 마그네트론 스퍼터링 방식을 사용하는 것이 바람직하다.
도 4e의 공정에서는 상부전극층(140)을 형성하기 위해 압전층(130) 상부에 상부전극용 금속막을 증착하고 패터닝을 수행한다. 상부전극층(140)에 증착되는 금속막의 종류 및 금속막의 증착방법은 상기에서 설명된 하부전극층(120)에 증착되는 금속막의 종류 및 금속막의 증착방법과 동일하게 수행될 수 있으나, 반드시 이에 한정하지 않는다. 또한 하부전극층의 형성시와 마찬가지로, 상부전극용 금속막의 증착시에도 증착압력 및 증착파워 등과 같은 외력이 소정의 크기만큼 증가되도록 조정한다.
도 4f의 공정에서는 희생층(110)을 식각(etching)하여 제거하고, 반도체기판(100)과 압전공진구조물(150) 사이에 에어 갭을 형성시키는 단계이다. 그에 따라 압전층(130)으로부터의 음향파가 반도체기판(100)에 의한 영향을 받지 않도록 된다. 희생층(110)의 식각에는 습식에칭(wet etching)방식 또는 건식에칭(dry etching)방식 등이 사용될 수 있다.
이상과 같은 공정을 통해 도 4f와 같은 압전공진구조물(150)이 형성되며, 이를 살펴보면 전도영역 A에서의 압전공진구조물(150)은 반도체기판(100)의 신호라인(미도시)과 전기적으로 접촉되고, 소정의 외력에 반발하여 발생된 상방향 응력은 지지영역 B, 및 공진영역 C를 상방향으로 휘게 하고, 이를 통해 압전공진구조물(150)의 공진영역 C는 반도체기판(100)으로부터 소정거리 이격되도록 된다.
도 5는 본 발명에 따른 제조공정에 의해 형성된 FBAR에 대한 또 다른 실시예를 도시한 도면이다. 특히 도 5에서의 FBAR가 도 4a 내지 도 4f에 의해 형성된 FBAR와 상이한 점은 지지영역 B의 주름 형태가 톱니형태를 이루고 있다는 점이다.
도 4f 및 도 5와 같은 소정 형태의 주름을 형성하는 이유는 다음과 같다. 본 발명에 따르면 상/하부전극층(220,240) 및 압전층(230)이 구비된 압전공진구조물(250)이 반도체기판(200)으로부터 소정거리 이격되도록 하기 위해서는 상/하부전극층(220,240)의 증착시에 증착압력 및 증착파워가 증가되도록 조정한다. 이는 증착압력 및 증착파워와 응력은 관계가 있기 때문이다. 이와 같은 상/하부전극층(220,240)의 증착시에 증착압력 및 증착파워를 조정한 경우, 이로 인한 응력때문에 압전공진구조물(250)의 성능이 저하될 수 있다. 따라서 박막의 내부 응력이 작아도 공진영역 C가 반도체기판(200)으로부터 소정거리 이격되도록 하는 방법이 필요하며, 그 방법 중 하나가 지지영역 B에 소정형태의 주름을 형성시키는 방법이다. 이에 의하면 적은 증착압력 및 증착파워에 의해서도 공진영역 C가 반도체기판(200)으로부터 이격되는 높이는 증가시킬 수 있다.
도 6은 본 발명에 따른 FBAR의 평면도이고, 도 7a, 도 7b, 및 도 7c는 각각 도 6에서의 S 영역의 단면도로서, 휨방지 요홈의 단면에 대한 실시예들을 예시하고 있다.
도 6은 도 4c의 공정에서, 즉 하부전극층(320)에 대해서 패터닝을 수행하는 과정에서, 공진영역 C에서 소정의 휨방지 요홈(360)의 형성과정을 부가하여 수행한 경우의 평면도를 도시하고 있다. 일단 도 4c과정에서 하부전극층(320)에서 압전층(330)에 대응되는 부위에 소정의 휨방지 요홈(360)이 형성된 경우, 도 4d 및 도 4e의 공정에서는 상부전극층(340) 및 압전층(330)이 각각 압전층(330) 및 하부전극층(320)에 기초하여 패터닝되므로 결국 상부전극층(340)의 상면에는 하부전극층(320)의 휨방지 요홈과 동일한 형태의 휨방지 요홈이 구비된다.
여기서 소정의 휨방지 요홈을 형성하는 이유는, 도 4c의 과정에서 상부전극용 금속막 및 하부전극용 금속막에 증착압력 및 증착파워가 증가되도록 조정했을 경우, 지지영역 B 뿐만 아니라 공진영역 C 자체까지 상방향 응력에 의해 상방향으로 휠 수 있다. 이 경우 공진영역 C 자체의 상방향 휨은 압전공진구조물의 성능을 저하시키므로 이러한 공진영역 C 자체의 휨을 방지하기 위해서 휨방지 요홈을 형성하도록 한 것이다.
휨방지 요홈의 단면은 다양하게 패터닝될 수 있으며 도 7a에서는 사각형태, 도 7b에서는 역삼각형태, 그리고 도 7c에서는 원형태를 이루고 있다. 다만 본 발명은 예시된 단면형태에 한정하지 않는다. 도면번호 300a, 300b, 300c은 반도체기판, 320a,320b, 320c는 하부전극층, 330a,330b,330c은 압전층, 340a,340b, 340c는 상부전극층,그리고 360a, 360b, 360c은 휨방지 요홈을 각각 나타내고 있다.
이상과 같은 본 발명에 따른 제조방법 및 그에 따른 공진기는 하부전극층의 증착시에 외력을 가하고, 그에 따라 상방향 응력을 발생케 하여 상/하부전극층 및 압전층이 반도체기판으로부터 충분히 이격되도록 할 수 있으며, 하부전극층의 소정 영역에 주름을 형성하여 적은 외력에 따른 적은 응력발생에 의해서 압전공진구조물을 소정높이 이상 이격되도록 할 수 있다.
따라서 종래의 공진기에서 압전층을 기판으로부터 이격되도록 하기 위해 요구되는 지지대 또는 받침대가 필요없으므로 이를 제조하기 위한 공정이 비교적 간단하다는 장점이 있다. 또한 제조공정이 간단함에도 불구하고, 기존의 FBAR와 같이 압전층 부근이 공기층으로 쌓여 있다는 장점을 동시에 구비할 수 있다. 그리고 하부 기판 식각 공정이 없으므로 CMOS 공정과 병행이 가능하다.
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하고 있으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 종래 멤브레인형 FBAR의 단면도,
도 2는 종래 브래그 리플렉터형 FBAR의 단면도,
도 3은 종래 에어 갭형 FBAR의 단면도,
도 4a 내지 도 4f는 각각 본 발명의 일실시예에 따른 FBAR의 제조공정을 순차적으로 도시한 도면,
도 5는 본 발명의 또 다른 실시예에 따른 FBAR의 단면도,
도 6은 본 발명에 따른 FBAR의 평면도, 및
도 7a 내지 도 7c는 도 6의 영역 S를 부분확대한 각각의 실시예에 따른 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100:반도체기판 110:희생층
120:하부전극층 130:압전층
140:상부전극층 150:압전공진구조물
A:전도영역 B:지지영역 C:공진영역
360,360a,360b,360c:휨방지 요홈

Claims (9)

  1. 반도체기판 상면에 희생층을 적층하는 단계;
    상기 반도체기판의 신호라인 및 하부전극층 사이의 전기적인 접촉을 위해 상기 희생층의 소정영역을 제거하는 단계;
    상기 소정영역이 제거된 상기 희생층 상면에 하부전극용 금속막을 증착하고, 상기 희생층의 형태에 기초한 패터닝을 수행하여 상기 하부전극층을 형성하는 단계;
    상기 하부전극층의 상면에 압전물질을 증착하고, 상기 하부전극층의 형태에 기초한 패터닝을 수행하여 압전층을 형성하는 단계; 및,
    상기 압전층의 상면에 상부전극용 금속막을 증착하고, 상기 압전층의 형태에 기초한 패터닝을 수행하여 상부전극층을 형성하는 단계;를 포함하고,
    상기 상부전극용 금속막 및 상기 하부전극용 금속막의 증착시에 소정의 상방향 응력이 발생하도록 증착압력 및 증착파워(power) 중 적어도 어느 하나를 조정하는 것을 특징으로 하는 박막 벌크 음향 공진기 제조방법.
  2. 제 1항에 있어서,
    상기 희생층에서 제거된 상기 소정영역 및 상기 압전층이 적층될 영역 사이를 패터닝하여 소정의 주름을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 박막 벌크 음향 공진기 제조방법.
  3. 제 2항에 있어서,
    상기 소정의 주름의 단면은, 톱니형태 및/또는 연속된 반구형태인 것을 특징으로 하는 박막 벌크 음향 공진기 제조방법.
  4. 제 1항에 있어서,
    상기 상부전극층의 상기 압전층에 대응되는 부위에서 소정의 휨방지 요홈이 형성되도록 하기 위해, 상기 하부전극층을 패터닝하여 상기 휨방지 요홈을 인입형성하는 단계;를 더 포함하는 것을 특징으로 하는 박막 벌크 음향 공진기 제조방법.
  5. 반도체기판;
    소정영역은 상기 반도체기판의 신호라인과 전기적으로 접촉되고 타 영역은 상기 반도체기판과 소정 높이로 이격되도록 형상된 하부전극층;
    상기 하부전극층의 타 영역 상면에 상기 하부전극층의 형태에 기초하여 형성된 압전층; 및
    상기 압전층 상면에 상기 압전층의 형태에 기초하여 형성된 상부전극층;을 포함하고,
    상기 상부전극층 및 상기 하부전극층의 증착형성시에 소정의 상방향 응력이 발생되도록 하기 위해 증착압력 및 증착파워 중 적어도 어느 하나를 조정하는 것을 특징으로 하는 박막 벌크 음향 공진기.
  6. 제 5항에 있어서,
    상기 하부전극층에서, 상기 소정영역 및 상기 압전층이 적층될 영역 사이에는, 소정의 주름이 구비되는 것을 특징으로 하는 박막 벌크 음향 공진기.
  7. 제 6항에 있어서,
    상기 소정의 주름의 단면은, 톱니형태 및/또는 연속된 반구형태인 것을 특징으로 하는 박막 벌크 음향 공진기.
  8. 제 5항에 있어서,
    상기 상부전극층의 상기 압전층에 대응되는 부위에서 인입형성된 소정의 휨방지 요홈이 구비되는 것을 특징으로 하는 박막 벌크 음향 공진기.
  9. 제 5항에 있어서,
    상기 하부전극층의 상기 압전층에 대응되는 부위에서 인입형성된 소정의 휨방지 요홈이 구비되는 것을 특징으로 하는 박막 벌크 음향 공진기.
KR10-2003-0032651A 2003-05-22 2003-05-22 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기 KR100470708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0032651A KR100470708B1 (ko) 2003-05-22 2003-05-22 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2003-0032651A KR100470708B1 (ko) 2003-05-22 2003-05-22 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기
EP04252122A EP1480335B1 (en) 2003-05-22 2004-04-08 Method of manufacturing film bulk acoustic resonator using internal stress of metallic film and resonator manufactured thereby
DE602004023997T DE602004023997D1 (de) 2003-05-22 2004-04-08 Herstellungsverfahren für akustischen Volumenwellen Resonator unter Verwendung der inneren mechanischen Spannung einer Metallschicht und damit hergestellter Resonator
US10/838,326 US7671427B2 (en) 2003-05-22 2004-05-05 Method of manufacturing film bulk acoustic resonator using internal stress of metallic film and resonator manufactured thereby
JP2004153486A JP3985965B2 (ja) 2003-05-22 2004-05-24 金属膜の内部応力を用いた薄膜バルク音響共振器の製造方法および共振器
US12/684,454 US7939356B2 (en) 2003-05-22 2010-01-08 Method of manufacturing film bulk acoustic resonator using internal stress of metallic film and resonator manufactured thereby

Publications (2)

Publication Number Publication Date
KR20040100348A KR20040100348A (ko) 2004-12-02
KR100470708B1 true KR100470708B1 (ko) 2005-03-10

Family

ID=33095674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0032651A KR100470708B1 (ko) 2003-05-22 2003-05-22 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기

Country Status (5)

Country Link
US (2) US7671427B2 (ko)
EP (1) EP1480335B1 (ko)
JP (1) JP3985965B2 (ko)
KR (1) KR100470708B1 (ko)
DE (1) DE602004023997D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080437B1 (ko) 2019-04-29 2020-02-21 씨제이대한통운 (주) 지하벽체 시공용 프레임 및 이를 이용한 지하구조물 시공방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
US7687833B2 (en) * 2006-05-31 2010-03-30 Stmicroelectronics S.A. Component containing a baw filter
JP4853523B2 (ja) * 2006-12-25 2012-01-11 株式会社村田製作所 圧電薄膜共振子
US8536059B2 (en) * 2007-02-20 2013-09-17 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of MEMS
EP2129619A2 (en) * 2007-04-04 2009-12-09 Qualcomm Mems Technologies, Inc. Eliminate release etch attack by interface modification in sacrificial layers
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
CA2694044C (en) 2007-07-25 2017-02-28 Qualcomm Mems Technologies, Inc. Mems display devices and methods of fabricating the same
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US8023191B2 (en) * 2008-05-07 2011-09-20 Qualcomm Mems Technologies, Inc. Printable static interferometric images
US7994877B1 (en) * 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US9871007B2 (en) 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
US10944372B2 (en) 2018-08-20 2021-03-09 David Woolsey Acoustic resonator
KR102212376B1 (ko) * 2018-12-13 2021-02-04 (주)와이솔 압전 박막 공진기

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114340B2 (ja) 1987-01-19 1995-12-06 株式会社東芝 圧電薄膜共振子
JPS63187713A (en) 1987-01-29 1988-08-03 Toshiba Corp Integrated piezoelectric thin film function element
US5552655A (en) * 1994-05-04 1996-09-03 Trw Inc. Low frequency mechanical resonator
JPH0878735A (ja) 1994-09-01 1996-03-22 Matsushita Electric Ind Co Ltd 強誘電体薄膜装置
JP3514207B2 (ja) 2000-03-15 2004-03-31 株式会社村田製作所 強誘電体薄膜素子ならびにセンサ、および強誘電体薄膜素子の製造方法
US6709776B2 (en) * 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6392524B1 (en) * 2000-06-09 2002-05-21 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6515558B1 (en) * 2000-11-06 2003-02-04 Nokia Mobile Phones Ltd Thin-film bulk acoustic resonator with enhanced power handling capacity
US6521100B2 (en) * 2001-02-02 2003-02-18 Nokia Mobile Phones Ltd Method of producing a piezoelectric thin film and bulk acoustic wave resonator fabricated according to the method
US6936837B2 (en) * 2001-05-11 2005-08-30 Ube Industries, Ltd. Film bulk acoustic resonator
JP2003017964A (ja) 2001-07-04 2003-01-17 Hitachi Ltd 弾性波素子の製造方法
US6794737B2 (en) * 2001-10-12 2004-09-21 Xerox Corporation Spring structure with stress-balancing layer
US6909221B2 (en) * 2002-08-01 2005-06-21 Georgia Tech Research Corporation Piezoelectric on semiconductor-on-insulator microelectromechanical resonators
KR100599083B1 (ko) * 2003-04-22 2006-07-12 삼성전자주식회사 캔틸레버 형태의 압전 박막 공진 소자 및 그 제조방법
US7492241B2 (en) * 2005-06-02 2009-02-17 The Regents Of The University Of California Contour-mode piezoelectric micromechanical resonators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080437B1 (ko) 2019-04-29 2020-02-21 씨제이대한통운 (주) 지하벽체 시공용 프레임 및 이를 이용한 지하구조물 시공방법

Also Published As

Publication number Publication date
EP1480335A2 (en) 2004-11-24
JP2005033774A (ja) 2005-02-03
EP1480335B1 (en) 2009-11-11
US20100132174A1 (en) 2010-06-03
DE602004023997D1 (de) 2009-12-24
JP3985965B2 (ja) 2007-10-03
US7939356B2 (en) 2011-05-10
US7671427B2 (en) 2010-03-02
EP1480335A3 (en) 2004-12-01
US20050001274A1 (en) 2005-01-06
KR20040100348A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
KR100470708B1 (ko) 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기
KR100622955B1 (ko) 박막 벌크 음향 공진기 및 그 제조방법
KR100631216B1 (ko) 에어갭형 박막벌크음향공진기 및 그 제조방법
KR100622398B1 (ko) 필름 벌크 음향 공진기 및 그 제조 방법
US8704616B2 (en) Contour-mode piezoelectric micromechanical resonators
JP3867231B2 (ja) 薄膜共振器及びその製造方法
KR100555762B1 (ko) 에어갭형 박막 벌크 음향 공진기 및 그 제조방법, 이를이용한 필터 및 듀플렉서
KR20050034052A (ko) 박막 벌크 음향 공진기 및 그 제조방법
US10784838B2 (en) Air-gap type film bulk acoustic resonator and method of manufacturing the same
KR20040091407A (ko) 기판으로부터 부양된 에어갭을 갖는 박막 벌크 음향공진기 및 그 제조방법
KR100698287B1 (ko) 박막벌크음향공진기 및 그 제조 방법
KR102338022B1 (ko) 에어갭형 fbar
KR102418744B1 (ko) 에어갭형 fbar 및 이의 제조방법
KR20220055718A (ko) 에어갭형 fbar
JP5340876B2 (ja) 弾性波デバイス、フィルタ、通信モジュール、通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 16