JP2965981B1 - フリップチップボンディングの最適化条件検出方法 - Google Patents

フリップチップボンディングの最適化条件検出方法

Info

Publication number
JP2965981B1
JP2965981B1 JP10276943A JP27694398A JP2965981B1 JP 2965981 B1 JP2965981 B1 JP 2965981B1 JP 10276943 A JP10276943 A JP 10276943A JP 27694398 A JP27694398 A JP 27694398A JP 2965981 B1 JP2965981 B1 JP 2965981B1
Authority
JP
Japan
Prior art keywords
semiconductor chip
temperature
pressure
reaches
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10276943A
Other languages
English (en)
Other versions
JP2000114310A (ja
Inventor
義男 岡田
孝祥 片平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MOTOROORA KK
Original Assignee
MOTOROORA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MOTOROORA KK filed Critical MOTOROORA KK
Priority to JP10276943A priority Critical patent/JP2965981B1/ja
Priority to US09/384,934 priority patent/US6096575A/en
Application granted granted Critical
Publication of JP2965981B1 publication Critical patent/JP2965981B1/ja
Publication of JP2000114310A publication Critical patent/JP2000114310A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y10T436/170769—N-Nitroso containing [e.g., nitrosamine, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y10T436/171538—Urea or blood urea nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【要約】 【課題】 接合材を用いたフリップチップボンディング
の際の最適な圧力及び加熱温度を容易に検出することが
できるフリップチップボンディングの最適化条件検出方
法を提供する。 【解決手段】 半導体チップのバンプと基板のパッドと
の間の異方性導電膜等の接合材を介した接触抵抗が第１
設定値以下に達するまで半導体チップを基板に押圧する
ように半導体チップへの圧力を第１所定速度で上昇さ
せ、半導体チップの温度が設定温度以上に達するまで半
導体チップの加熱温度を第２所定速度で上昇させ、接触
抵抗が第１設定値以下に達しかつ半導体チップ温度が設
定温度以上に達した場合には半導体チップへの圧力及び
半導体チップの加熱温度を一定に維持し、その状態で所
定時間だけ経過した後、半導体チップへの圧力及び半導
体チップの加熱温度を各々減少させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異方性導電膜等の
接合材を用いたフリップチップボンディングの最適化条
件検出方法に関する。
【０００２】
【従来の技術】フリップチップボンディングは、半導体
チップの基板上への実装のために半導体チップのバンプ
を基板のパッドに直接接着させる技術である。フリップ
チップボンディングにおいては、通常、基板のパッドに
対して半導体チップのバンプを位置合わせし、その後、
半導体チップのバンプを基板のパッドに押圧及び加熱し
て溶融させ、これにより半導体チップのバンプを基板の
パッドに接着させることが行なわれる。
【０００３】また、フリップチップボンディングの際に
異方性導電膜を用いる方法が実用化されつつある。異方
性導電膜はＡＣＦ(Anisotropic Conductive Film)と呼
ばれ、導電粒子を含むエポキシ等の樹脂からなる接合材
である。異方性導電膜を用いたフリップチップボンディ
ングにおいては、基板の半導体チップとの接着面に異方
性導電膜が付着され、基板のパッドに対して半導体チッ
プのバンプを位置合わせし、その後、半導体チップのバ
ンプを基板のパッドに対して押圧してバンプとパッドと
の間の電気的接触を確保し、そして、異方性導電膜を加
熱して硬化させて半導体チップのバンプを基板のパッド
に固着させる。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
異方性導電膜等の接合材を用いたフリップチップボンデ
ィングにおいては、半導体チップのバンプを基板のパッ
ドに対して押圧する際の圧力が不足すると、バンプとパ
ッドとの間の十分な電気的接触が得られず、逆に圧力が
過剰であると、基板の破損を招くことがある。また、加
熱が不足したり過剰であると、圧力を解放した後の十分
な残留応力を維持した状態で樹脂が硬化されない。この
ように接合材を用いたフリップチップボンディングにお
いて最適な圧力及び加熱を与えることが難しいという問
題点があった。
【０００５】そこで、本発明の目的は、接合材を用いた
フリップチップボンディングの際の最適な圧力及び加熱
温度を容易に検出することができるフリップチップボン
ディングの最適化条件検出方法を提供することである。
【０００６】
【課題を解決するための手段】本発明のフリップチップ
ボンディングの最適化条件検出方法は、半導体チップと
基板との間に接合材を挿入してフリップチップボンディ
ング処理を行なうための最適化条件検出方法であって、
半導体チップの複数のバンプのうちの少なくとも１のバ
ンプとそのバンプに対応する基板のパッドとの間の接合
材を介した接触抵抗が第１設定値以下に達するまで半導
体チップを基板に押圧するように半導体チップへの圧力
を第１所定速度で上昇させる第１行程と、接触抵抗が第
１設定値以下に達すると、半導体チップへの圧力を一定
に維持して半導体チップの温度が設定温度以上に達する
まで半導体チップの加熱温度を第２所定速度で上昇させ
る第２行程と、半導体チップ温度が設定温度以上に達し
た場合には半導体チップへの圧力及び半導体チップの加
熱温度を一定に維持し、その状態で所定時間だけ経過し
た後、半導体チップの加熱温度を各々減少させる第３行
程と、を備えたことを特徴としている。
【０００７】また、本発明のフリップチップボンディン
グの最適化条件検出方法は、半導体チップと基板との間
に接合材を挿入してフリップチップボンディング処理を
行なうための最適化条件検出方法であって、半導体チッ
プの温度が設定温度以上に達するまで半導体チップの加
熱温度を第２所定速度で上昇させる第３行程と、半導体
チップの温度が設定温度以上に達すると、半導体チップ
の複数のバンプのうちの少なくとも１のバンプとそのバ
ンプに対応する基板のパッドとの間の接合材を介した接
触抵抗が第１設定値以下に達するまで半導体チップを基
板に押圧するように半導体チップへの圧力を第１所定速
度で上昇させる第１行程と、接触抵抗が第１設定値以下
に達した場合には半導体チップへの圧力及び半導体チッ
プの加熱温度を一定に維持し、その状態で所定時間だけ
経過した後、半導体チップの加熱温度を減少させる第２
行程と、を備えたことを特徴としている。
【０００８】更に、本発明のフリップチップボンディン
グの最適化条件検出方法は、半導体チップと基板との間
に接合材を挿入してフリップチップボンディング処理を
行なうための最適化条件検出方法であって、半導体チッ
プの複数のバンプのうちの少なくとも１のバンプとその
バンプに対応する基板のパッドとの間の接合材を介した
接触抵抗が第１設定値以下に達するまで半導体チップを
基板に押圧するように半導体チップへの圧力を第１所定
速度で上昇させ、同時に半導体チップの温度が設定温度
以上に達するまで半導体チップの加熱温度を第２所定速
度で上昇させる第１行程と、接触抵抗が第１設定値以下
に達しかつ半導体チップ温度が設定温度以上に達した場
合には半導体チップへの圧力及び半導体チップの加熱温
度を一定に維持し、その状態で所定時間だけ経過した
後、半導体チップの加熱温度を減少させる第２行程と、
を備えたこと特徴としている。
【０００９】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は本発明による最適化条
件検出方法を適用したフリップチップボンディング試験
装置で使用される熱圧着試験機を示している。この熱圧
着試験機においては、基台１上にテーブル形状の圧着ス
テージ２が固定され、圧着ステージ２上面には後述する
基板１１が裁置される。また圧着ステージ２の上方には
圧着ツール３が位置している。圧着ツール３はツールガ
イド部４の先端部に備えられ、後述する半導体チップ１
２を吸着保持する。また、圧着ツール３はツールガイド
部４を介して荷重発生部５のシリンダ５ａと接続され、
シリンダ５ａに連動して上下方向に移動可能にされてい
る。荷重発生部５は基台１に固定されたフレーム６によ
って支持され、圧着ツール３を介して半導体チップ１２
及び基板１１に圧力を掛けるように動作する。
【００１０】圧着ツール３には、図１には図示していな
いが、半導体チップ１２を介して異方性導電膜を加熱す
る加熱装置２１、荷重発生部５から半導体チップ１２及
び基板１１への加圧をその加圧によって生じる歪みによ
る抵抗値の変化として検出する圧力センサ２２及び半導
体チップ１２の温度を検出する温度センサ２３が内蔵さ
れている。
【００１１】荷重発生部５、加熱装置２１、圧力センサ
２２及び温度センサ２３は図２に示すように、制御部７
に接続されている。制御部７は、例えば、マイクロコン
ピュータからなり、後述するように荷重発生部５の荷重
制御及び加熱装置の加熱制御を行ない、また温度センサ
による検出温度から異方性導電膜の温度を推定する。半
導体チップ１２のバンプ面には図３に示すように、複数
のバンプ１３ａ〜１３ｒが形成されている。この実施例
では１８個のバンプ１３ａ〜１３ｒが半導体チップ１２
のバンプ面外周部に設けられている。半導体チップ１２
においてバンプ１３ａと１３ｂと１３ｃとの間、バンプ
１３ｄと１３ｅとの間、バンプ１３ｆと１３ｇとの間、
バンプ１３ｈと１３ｉとの間、バンプ１３ｊと１３ｋと
１３ｌとの間、バンプ１３ｍと１３ｎとの間、バンプ１
３ｏと１３ｐとの間、及びバンプ１３ｑと１３ｒとの間
各々は個別に電気的に導通状態とされている。
【００１２】基板１１のパターン面には図４に示すよう
に、半導体チップ１２のバンプ１３ａ〜１３ｒの位置に
対応してパッド１５ａ〜１５ｒが形成されている。パッ
ド１５ａ〜１５ｄ，１５ｊ〜１５ｌ及び１５ｒ各々から
はコネクタ挿入部１６にパターン１７が延びている。コ
ネクタ挿入部１６は端子Ａ，Ｂ１，Ｂ２，Ｃ，Ｄ，Ｊ，
Ｋ１，Ｋ２，Ｌ，Ｒを有し、図示しないコネクタに挿入
接続されるように形成されている。パッド１５ｅと１５
ｆとの間、１５ｇと１５ｈとの間、パッド１５ｉと１５
ｍとの間、１５ｎと１５ｏとの間、及び１５ｐと１５ｑ
との間各々はパターン１８によって接続されている。
【００１３】基板１１のパッド１５ａ〜１５ｒと半導体
チップ１２のバンプ１３ａ〜１３ｒとは同一アルファベ
ットのもの同士で図５にパッド１５ａ，１５ｊ及びバン
プ１３ａ，１３ｊの部分だけを示すように、異方性導電
膜１９を間に挟んで電気的に接触するように荷重発生部
５によって加圧される。異方性導電膜１９は導電粒子２
０を含むエポキシ等の樹脂からなる。
【００１４】制御部７は基板１１と図２に示すように、
電気的に配線接続され、３つの独立した測定回路３１〜
３３を形成している。測定回路３１は抵抗３４〜３７及
びバッテリ３８からなる。抵抗３４はバンプ１３ｂとパ
ッド１５ｂとの間の異方性導電膜１９を介した接触抵抗
であり、この接触抵抗３４の抵抗値が測定回路３１では
測定される。抵抗３５はバンプ１３ａとパッド１５ａと
の間の異方性導電膜１９を介した接触抵抗であり、抵抗
３６はバンプ１３ｃとパッド１５ｃとの間の異方性導電
膜１９を介した接触抵抗である。これら抵抗３４〜３６
の一端はバンプ１３ａ〜１３ｃであるので上記のように
共通接続されている。抵抗３４の他端はパッド１５ｂで
あり、端子Ｂ１を介して制御部７に接続され、また端子
Ｂ２を介してバッテリ３８の負端子に接続されている。
抵抗３５の他端はパッド１５ａであり、端子Ａを介して
制御部７に接続され、抵抗３６の他端はパッド１５ｃで
あり、端子Ｃを介して抵抗３７の一端に接続されてい
る。バッテリ３８の正端子と抵抗３７の他端とは接続さ
れている。抵抗３７は上記の接触抵抗３４〜３６に比べ
て十分に大なる電流検出用抵抗（例えば、２０Ω）であ
り、この抵抗３７の両端電圧は制御部７に供給される。
【００１５】測定回路３２は抵抗３９〜４２及びバッテ
リ４３からなる。抵抗３９はバンプ１３ｋとパッド１５
ｋとの間の異方性導電膜１９を介した接触抵抗であり、
この接触抵抗３９の抵抗値が測定回路３２では測定され
る。抵抗４０はバンプ１３ｊとパッド１５ｊとの間の異
方性導電膜１９を介した接触抵抗であり、抵抗４１はバ
ンプ１３ｌとパッド１５ｌとの間の異方性導電膜１９を
介した接触抵抗である。抵抗４２は上記の接触抵抗３９
〜４１に比べて十分に大なる電流検出用抵抗である。測
定回路３２の接続構成は測定回路３１と同様である。
【００１６】測定回路３３は抵抗４４〜４７及びバッテ
リ４８からなる。抵抗４４は端子Ｄから端子Ｒまでディ
ジーチェーン接続されたバンプ１３ｄ〜１３ｉ及び１３
ｍ〜１３ｒとパッド１５ｄ〜１５ｉ及び１５ｍ〜１５ｒ
との間の異方性導電膜１９を介した各接触抵抗の合計抵
抗（ディジーチェーン抵抗）である。測定回路３３はこ
のディジーチェーン抵抗の抵抗値を検出するものであ
る。抵抗４５，４６は配線抵抗である。抵抗４７は上記
の抵抗４４〜４６に比べて十分に大なる電流検出用抵抗
（例えば、１ｋΩ）である。測定回路３２の接続構成は
測定回路３１又は３２と同様である。
【００１７】基板１１はパッド面に異方性導電膜１９を
付着した状態で圧着ステージ２上に固定され、圧着ツー
ル３の先端に吸着保持された半導体チップ１２のバンプ
１３ａ〜１３ｒが基板１１のパッド１５ａ〜１５ｒに向
かって降下される。その際、半導体チップ１２のバンプ
１３ａ〜１３ｒと基板１１のパッド１５ａ〜１５ｒとの
位置合わせが行なわれ、そしてバンプ１３ａ〜１３ｒと
パッド１５ａ〜１５ｒとは異方性導電膜１９を介して接
触される。
【００１８】制御部７は、バンプ１３ａ〜１３ｒとパッ
ド１５ａ〜１５ｒとは異方性導電膜１９を介して接触す
ると、最適化試験動作を開始し、先ず、荷重発生部５を
駆動して半導体チップ１２に加える圧力を第１所定速度
で上昇させる（ステップＳ１）。圧力センサ２２から得
られる圧力を観測することにより荷重発生部５による加
圧上昇を第１所定速度に制御することが行なわれる。こ
れにより圧着ツール３と圧着ステージ２との間において
バンプ１３ａ〜１３ｒとパッド１５ａ〜１５ｒとが異方
性導電膜１９を挟んで押圧される。ステップＳ１の実行
後、制御部７は半導体チップ１２のバンプと基板１１の
パッドとの接触抵抗の抵抗値が第１設定値（例えば、１
０ｍΩ）以下であるか否かを判別する（ステップＳ
２）。この接触抵抗とは上記した接触抵抗３４及び３９
のうちの少なくとも一方である。接触抵抗３４の場合に
は端子Ａ，Ｂ１間の電圧から接触抵抗３４の両端間への
印加電圧がＶ34として、また抵抗３７の両端電圧から接
触抵抗３４を流れる電流Ｉ34として検出されるので、接
触抵抗３４の抵抗値はＶ34／Ｉ34である。また、同様
に、接触抵抗３９の場合には端子Ｊ，Ｋ１間の電圧から
接触抵抗３９の両端間への印加電圧がＶ39として、また
抵抗４２の両端電圧から接触抵抗３９を流れる電流Ｉ39
として検出されるので、接触抵抗３９の抵抗値はＶ39／
Ｉ39である。
【００１９】ステップＳ２において接触抵抗の抵抗値が
第１設定値より大きい場合にはステップＳ１に戻って荷
重発生部５を駆動して加圧を一定速度で上昇させる。接
触抵抗の抵抗値が第１設定値以下に低下した場合にはそ
のとき圧力センサ２２から得られる圧力を維持するよう
に荷重発生部５を制御する（ステップＳ３）。次いで、
制御部７はディジーチェーン抵抗４４の抵抗値が第２設
定値（例えば、１０Ω）以下であるか否かを判別する
（ステップＳ４）。端子Ｄ，Ｒ間の電圧からディジーチ
ェーン抵抗４４の両端間への印加電圧がＶ44として、ま
た抵抗４７の両端電圧からディジーチェーン抵抗４４を
流れる電流Ｉ44として検出されるので、ディジーチェー
ン抵抗４４の抵抗値はＶ44／Ｉ44である。ディジーチェ
ーン抵抗４４の抵抗値が第２設定値より大である場合に
はステップＳ３及びＳ４を繰り返す。
【００２０】一方、ディジーチェーン抵抗４４の抵抗値
が第２設定値以下である場合には圧力センサ２２から得
られる圧力に加圧を維持するように荷重発生部５を制御
しつつ加熱装置２１を駆動して半導体チップ１２への加
熱温度を第２所定速度で上昇させる（ステップＳ５）。
温度センサ２３から得られる温度を観測することにより
加熱装置２１による加熱温度を第２所定速度に制御する
ことが行なわれる。加熱装置２１による発熱は圧着ツー
ル３、そして半導体チップ１２を介して異方性導電膜１
９へ伝達されるので、異方性導電膜１９を硬化させるこ
とになる。温度センサ２３から得られる温度が設定温度
に達したか否かを判別する（ステップＳ６）。温度セン
サ２３から得られる温度が設定温度に達していない場合
にはステップＳ５及びＳ６を繰り返す。
【００２１】温度センサ２３から得られる温度が設定温
度に達した場合には、圧力センサ２２から得られる圧力
に加圧及び温度センサ２３から得られる温度を各々維持
するように荷重発生部５及び加熱装置２１を制御し（ス
テップＳ７）、その温度維持開始後、所定時間（例え
ば、２０秒）が経過したか否かを判別する（ステップＳ
８）。所定時間が経過していない場合にはステップＳ７
及びＳ８を繰り返す。温度維持開始後、所定時間が経過
した場合には荷重発生部５及び加熱装置２１を減圧及び
減温制御する（ステップＳ９）。
【００２２】かかる最適化試験動作を第１及び第２設定
値及び設定温度を変えて行なうことにより、基板１１の
変形が最小でかつ十分に低い接触抵抗が得られる最適な
圧力及び温度条件を検出するのである。なお、上記した
実施例においては、半導体チップへ圧力を掛けた後、接
触抵抗の抵抗値が第１設定値以下に達し、ディジーチェ
ーン抵抗の抵抗値が第２設定値以下に達すると、半導体
チップへの圧力を一定に維持して半導体チップへの加熱
を行なうように構成されているが、先ず、半導体チップ
への加熱を行なって半導体チップ温度が設定温度以上と
なった後、半導体チップへ圧力を掛けるようにしても良
い。この場合には、例えば、図６のステップＳ５，Ｓ６
が先に実行され、ステップＳ６でＹＥＳの場合にステッ
プＳ１〜Ｓ４が実行され、ステップＳ４でＹＥＳの場合
にステップＳ７〜Ｓ９が実行される。また、半導体チッ
プへの加熱及び半導体チップへの圧力を同時に開始し、
半導体チップ温度が設定温度以上となり、更に接触抵抗
の抵抗値が第１設定値以下に達し、ディジーチェーン抵
抗の抵抗値が第２設定値以下に達した場合に、半導体チ
ップへの圧力及び半導体チップの加熱温度を一定に維持
し、その状態で所定時間だけ経過した後、半導体チップ
の加熱温度を減少させるようにしても良い。
【００２３】また、上記した実施例においては、接触抵
抗及びディジーチェーン抵抗の両方の抵抗値を検出して
いるが、接触抵抗の抵抗値だけを検出する構成であって
も良い。更に、上記した実施例においては、接合材とし
て異方性導電膜を用いているが、これに限定されない。
接合材は半導体チップと基板との接合させる材料であれ
ば良い。
【００２４】
【発明の効果】以上の如く、本発明のフリップチップボ
ンディングの最適化条件検出方法によれば、半導体チッ
プのバンプと基板のパッドとの間の異方性導電膜等の接
合材を介した接触抵抗が第１設定値以下に達するまで半
導体チップを基板に押圧するように半導体チップへの圧
力を第１所定速度で上昇させ、半導体チップの温度が設
定温度以上に達するまで半導体チップの加熱温度を第２
所定速度で上昇させ、接触抵抗が第１設定値以下に達
し、また半導体チップ温度が設定温度以上に達した場合
には半導体チップへの圧力及び半導体チップの加熱温度
を一定に維持し、その状態で所定時間だけ経過した後、
半導体チップの加熱温度を減少させるので、接合材を用
いたフリップチップボンディングの際に、接触抵抗を十
分に小さくすることが可能な圧力及び加熱温度を容易に
検出することができる。
【図面の簡単な説明】
【図１】フリップチップボンディング試験装置に使用さ
れる熱圧着試験機を示す図である。
【図２】フリップチップボンディング試験装置の電気的
構成を示す図である。
【図３】半導体チップのバンプ面を示す図である。
【図４】基板のパターン面を示す図である。
【図５】フリップチップボンディングによる接着を示す
図である。
【図６】制御部の最適化条件検出動作を示すフローチャ
ート
【符号の説明】
１ 基台 ２ 圧着ステージ ３ 圧着ツール ４ ツールガイド部 ５ 荷重発生部 ７ 制御部 １１ 基板 １２ 半導体チップ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと基板との間に接合材を挿
    入してフリップチップボンディング処理を行なうための
    最適化条件検出方法であって、 前記半導体チップの複数のバンプのうちの少なくとも１
    のバンプとそのバンプに対応する前記基板のパッドとの
    間の前記接合材を介した接触抵抗が第１設定値以下に達
    するまで前記半導体チップを前記基板に押圧するように
    前記半導体チップへの圧力を第１所定速度で上昇させる
    第１行程と、 前記接触抵抗が前記第１設定値以下に達すると、前記半
    導体チップへの圧力を一定に維持して前記半導体チップ
    の温度が設定温度以上に達するまで前記半導体チップの
    加熱温度を第２所定速度で上昇させる第２行程と、 前記半導体チップ温度が前記設定温度以上に達した場合
    には前記半導体チップへの圧力及び前記半導体チップの
    加熱温度を一定に維持し、その状態で所定時間だけ経過
    した後、前記半導体チップの加熱温度を減少させる第３
    行程と、を備えたことを特徴とする最適化条件検出方
    法。
  2. 【請求項２】 半導体チップと基板との間に接合材を挿
    入してフリップチップボンディング処理を行なうための
    最適化条件検出方法であって、 前記半導体チップの温度が設定温度以上に達するまで前
    記半導体チップの加熱温度を第２所定速度で上昇させる
    第３行程と、 前記半導体チップの温度が前記設定温度以上に達する
    と、前記半導体チップの複数のバンプのうちの少なくと
    も１のバンプとそのバンプに対応する前記基板のパッド
    との間の前記接合材を介した接触抵抗が第１設定値以下
    に達するまで前記半導体チップを前記基板に押圧するよ
    うに前記半導体チップへの圧力を第１所定速度で上昇さ
    せる第１行程と、 前記接触抵抗が前記第１設定値以下に達した場合には前
    記半導体チップへの圧力及び前記半導体チップの加熱温
    度を一定に維持し、その状態で所定時間だけ経過した
    後、前記半導体チップの加熱温度を減少させる第２行程
    と、を備えたことを特徴とする最適化条件検出方法。
  3. 【請求項３】 半導体チップと基板との間に接合材を挿
    入してフリップチップボンディング処理を行なうための
    最適化条件検出方法であって、 前記半導体チップの複数のバンプのうちの少なくとも１
    のバンプとそのバンプに対応する前記基板のパッドとの
    間の前記接合材を介した接触抵抗が第１設定値以下に達
    するまで前記半導体チップを前記基板に押圧するように
    前記半導体チップへの圧力を第１所定速度で上昇させ、
    同時に前記半導体チップの温度が設定温度以上に達する
    まで前記半導体チップの加熱温度を第２所定速度で上昇
    させる第１行程と、 前記接触抵抗が前記第１設定値以下に達しかつ前記半導
    体チップ温度が前記設定温度以上に達した場合には前記
    半導体チップへの圧力及び前記半導体チップの加熱温度
    を一定に維持し、その状態で所定時間だけ経過した後、
    前記半導体チップの加熱温度を減少させる第２行程と、
    を備えたことを特徴とする最適化条件検出方法。
  4. 【請求項４】 前記第１行程において前記接触抵抗が前
    記第１設定値以下に達したとき、前記１のバンプ以外の
    複数のバンプ各々と前記１のパッド以外の複数のパッド
    各々との間の前記接合材を介した接触抵抗の合計抵抗値
    が第２設定値以下である場合に前記第２行程に移行する
    ことを特徴とする請求項１ないし３のいずれか１記載の
    最適化条件検出方法。
JP10276943A 1998-09-30 1998-09-30 フリップチップボンディングの最適化条件検出方法 Expired - Fee Related JP2965981B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10276943A JP2965981B1 (ja) 1998-09-30 1998-09-30 フリップチップボンディングの最適化条件検出方法
US09/384,934 US6096575A (en) 1998-09-30 1999-08-26 Optimum condition detection method for flip-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10276943A JP2965981B1 (ja) 1998-09-30 1998-09-30 フリップチップボンディングの最適化条件検出方法

Publications (2)

Publication Number Publication Date
JP2965981B1 true JP2965981B1 (ja) 1999-10-18
JP2000114310A JP2000114310A (ja) 2000-04-21

Family

ID=17576583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10276943A Expired - Fee Related JP2965981B1 (ja) 1998-09-30 1998-09-30 フリップチップボンディングの最適化条件検出方法

Country Status (2)

Country Link
US (1) US6096575A (ja)
JP (1) JP2965981B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2328321B (en) * 1997-08-14 2002-02-13 Pitney Bowes Ltd Sensor package manufacture optimisation
JP2001034187A (ja) * 1999-07-22 2001-02-09 Nec Corp 熱圧着装置および熱圧着方法
TW559963B (en) * 2001-06-08 2003-11-01 Shibaura Mechatronics Corp Pressuring apparatus of electronic device and its method
EP1471575A1 (en) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. Rf chip carrier having inductors provided therein and method of manufacturing the same
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
US20070103412A1 (en) * 2005-11-09 2007-05-10 Pao-Yun Tang Liquid crystal display having a voltage divider with a thermistor
JP4667272B2 (ja) * 2006-03-02 2011-04-06 パナソニック株式会社 部品接合装置及び部品接合方法
JP4974154B2 (ja) * 2007-03-30 2012-07-11 京セラディスプレイ株式会社 基板への集積回路の接続方法
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
DE69535512T2 (de) * 1994-08-12 2008-02-21 Pac Tech-Packaging Technologies Gmbh Flip-chip-verbindung mit nichtleitendem klebmittel

Also Published As

Publication number Publication date
JP2000114310A (ja) 2000-04-21
US6096575A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US6094060A (en) Test head for applying signals in a burn-in test of an integrated circuit
JP2965981B1 (ja) フリップチップボンディングの最適化条件検出方法
US6531026B1 (en) Method for mounting electronic elements
US6911624B2 (en) Component installation, removal, and replacement apparatus and method
JP3886401B2 (ja) 接続構造体の製造方法
US20060081583A1 (en) Method and process of contact to a heat softened solder ball array
US20010000647A1 (en) Circuitry testing substrates
JP3578581B2 (ja) ベアチップの実装構造および実装方法およびそれに用いるインターポーザ
WO2008036786A2 (en) Attachment of an electrical element to an electronic device using a conductive material
US6179198B1 (en) Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
JPH04258195A (ja) 電子素子の除去方法およびその装置
KR100193903B1 (ko) 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치
CN116338409A (zh) 一种批量芯片快速过温测试方法及芯片快速过温测试系统
JP3036249B2 (ja) チップの実装構造および試験方法
WO1998047175A1 (fr) Procede de fabrication de dispositif et composant semiconducteurs
JP4471746B2 (ja) 半導体実装方法
US6156635A (en) Method of correcting solder bumps
JP2002350491A (ja) 半導体回路の検査方法および検査装置
JPWO2003001586A1 (ja) 実装方法および装置
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
US6776859B1 (en) Anisotropic bonding system and method using dynamic feedback
JP2885283B2 (ja) フリップチップ接続用回路素子
JP3467374B2 (ja) 半導体集積回路の検査方法及び半導体集積回路の検査装置
JPH0933608A (ja) 半導体試験用テストカード
JP2691201B2 (ja) 圧着機及び圧着方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees