JPWO2003001586A1 - 実装方法および装置 - Google Patents
実装方法および装置 Download PDFInfo
- Publication number
- JPWO2003001586A1 JPWO2003001586A1 JP2003507883A JP2003507883A JPWO2003001586A1 JP WO2003001586 A1 JPWO2003001586 A1 JP WO2003001586A1 JP 2003507883 A JP2003507883 A JP 2003507883A JP 2003507883 A JP2003507883 A JP 2003507883A JP WO2003001586 A1 JPWO2003001586 A1 JP WO2003001586A1
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- pressure
- conductive particles
- adhesive
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装において、両被接合物の仮圧着を、接着剤中で導電粒子が実質的に流動しない低温でかつ、本圧着以上の加圧力で行い、しかる後に、本圧着を行うことを特徴とする実装方法、および実装装置。バンプがファインピッチ化される場合、それに伴ってバンプ面積が縮小される場合にあっても、バンプ上に望ましい個数以上の導電粒子を捕獲でき、ショートやノイズ等の不都合を発生させることなく、所望の電気的接合を達成できる。
Description
技 術 分 野
本発明は、少なくとも一方がバンプを有する被接合物同士を（たとえば、チップと基板とを）導電粒子を含有する異方導電性接着剤を介して接合する実装方法および装置に関する。
背 景 技 術
少なくとも一方がバンプを有する被接合物同士を加熱接合する実装方法はよく知られている。代表的な方法の一つに、導電粒子を含有する異方導電性接着剤（異方導電性フィルムや異方導電性ペースト）を介して接合する工法が知られている。この工法は、導電粒子を含有する異方導電性接着剤を被接合物間に介在させ、加熱、加圧により、導電粒子をバンプ間やバンプと電極間に挟み込んで電気的接続を確保するとともに、その周囲に存在する接着剤成分を固めて外部に対する電気絶縁性、シール性を確保する接合方法である。
従来、この工法は、たとえば、基板の上に導電粒子を含有する異方導電性フィルムを貼り付けたり異方導電性ペーストを塗布した後、たとえば面積が５０００μｍ２のバンプを２５０個有するチップにおいて、チップを低温（たとえば、６０℃）、低加圧力（たとえば、１５ＭＰａ）で仮圧着して仮接合し、次工程で、高温（たとえば、２２０℃）、高圧力（たとえば、９５ＭＰａ）で本圧着して本接合するようにしている。本圧着後に基板の電極とチップのバンプの間に挟み込まれた導電粒子によってこの間の電気的接続が確保される。
この電気的接続の状態を所望の状態に保つためには、たとえば、バンプ面積が５０００μｍ２のバンプ上に捕獲される粒子径が６μｍの導電粒子の数として、１バンプあたり約５個以上が必要である。図７は、上記のように基板の電極とチップのバンプを異方導電性接着剤を介して接合した場合における、接続された基板とチップ間の、−４０℃〜１００℃の冷熱サイクルを１０００サイクル繰り返した後の抵抗上昇値（Ω）と、１バンプあたりの捕獲導電粒子数との関係を示している。図７に示すように、捕獲導電粒子数を１バンプあたり約５個以上とすることにより、たとえば使用条件や環境条件が繰り返し変動しても、抵抗上昇の少ない安定した接合状態が得られることが判る。
ところが、上記のような従来の実装方法では、とくに最近のバンプのファインピッチ化、それに伴うバンプ面積の縮小化の要求への対応が難しくなってきた。すなわち、従来のバンプは、小さいものでも約５０００μｍ２程度の面積を有していたが、たとえばより高精細の液晶装置に用いられるチップや基板のバンプとして、ファインピッチ化のために約３０００μｍ２程度の面積のバンプ、およびその接合が求められるようになってきた。このような小面積のバンプの場合、１バンプあたりの捕獲導電粒子数を５個以上確保することが難しくなってきた。
この理由は、たとえば図８に示すように、本圧着の際に、チップ１０１と基板１０２の間に介在された接着剤成分１０３が高温に加熱され、その状態で、チップ１０１のバンプ１０４と基板１０２の電極１０５間に圧力が加えられその間に導電粒子１０６が挟み込まれて捕獲されるが、接着剤成分１０３が高温に加熱されることによりその粘度が大きく低下しているので、加圧に伴い接着剤成分１０３がバンプ１０４と電極１０５間から周囲に向かって流動し、それに伴って導電粒子１０６もバンプ１０４と電極１０５間から逃げてしまい、結果的にバンプ１０４上に捕獲される導電粒子１０６の数を多く確保できないことにある。１バンプあたりの捕獲導電粒子数を５個以上確保できないと、前述の如く、電気的な接続状態が不安定になるおそれが生じる。
この問題に対し、異方導電性接着剤中の導電粒子数を増やすことも考えられる。すなわち、上記のような従来方法で接合する場合の、バンプ面積（単位：μｍ２）と１バンプあたりの捕獲導電粒子数との関係は、異方導電性接着剤中の導電粒子数（単位：万個／ｍｍ３）に関して、たとえば図９に示すようになる。図９には、異方導電性接着剤中の導電粒子数として１００万個／ｍｍ３と１５０万個／ｍｍ３の場合が示されており、バンプ面積に対する、１バンプあたりの捕獲導電粒子数が、平均値と、該平均値に対し標準偏差σに関して±３σまでの特性として表されている。通常、異方導電性接着剤中の導電粒子数としては、１００万個／ｍｍ３程度のものが使用されているので、面積が約５０００μｍ２程度のバンプの場合、−３σの特性を呈した場合でも、バンプ上に５個以上の捕獲導電粒子を確保することが可能である。しかし、バンプ面積が約３０００μｍ２程度になると、−３σの特性を呈した場合、バンプ上に５個以上の捕獲導電粒子を確保することは困難になる。これに対し、異方導電性接着剤中の導電粒子数を１５０万個／ｍｍ３まで増やせば、バンプ面積が約３０００μｍ２程度に小さくなっても、バンプ上に５個以上の捕獲導電粒子を確保することが可能となる。
しかしながら、バンプのファインピッチ化に伴うバンプ面積の縮小化に対応するために、単純に異方導電性接着剤中の導電粒子数を増加させるだけでは、ショートやノイズの問題が新たに発生するおそれがある。すなわち、異方導電性接着剤中の導電粒子数を増加させると、バンプ上に残る導電粒子数を増やすことはできるものの、接着剤成分の流動に伴って周囲に逃げる導電粒子数も増え、接合部周囲における電気的接合に使用されない導電粒子の密度も高くなるので、とくにバンプ間の寸法が小さくなるファインピッチ化に伴って、ショートのおそれが生じる。また、とくに高周波領域では、接合部において周囲からのノイズを拾ってしまうおそれも生じる。
発 明 の 開 示
そこで本発明の目的は、バンプ面積が縮小される場合にあっても、バンプ上に望ましい個数以上の導電粒子を捕獲できるようにし、ショートやノイズ等の不都合を発生させることなく、所望の電気的接合を達成できる実装方法および装置を提供することにある。
上記目的を達成するために、本発明に係る実装方法は、少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装方法において、両被接合物の仮圧着を、接着剤中で導電粒子が実質的に流動しない低温でかつ、本圧着以上の加圧力で行い、しかる後に、本圧着を行うことを特徴とする方法からなる。
この実装方法においては、仮圧着後、圧力を解除することなく本圧着に移行することも可能であり、これによって、接合工程の簡素化、時間短縮が可能となる。すなわち、従来方法では、仮圧着時には、一方の被接合物を他方の被接合物上に実質的に置くだけのごく小さな圧力しか加えられず、仮圧着後に一旦圧力を解除して、次工程である本圧着に移行するようにしていたが、本発明に係る実装方法では、仮圧着時に本圧着以上の高い圧力が加えられるから、そのまま圧力を解除することなく本圧着に移行することが可能となる。
また、本発明に係る実装方法において、上記接着剤中で導電粒子が実質的に流動しない低温として、９０℃よりも低い温度、たとえば６０℃程度の温度を採用できる。また、本圧着以上の加圧力として、バンプ圧力にて４０ＭＰａ以上の加圧力を採用できる。この４０ＭＰａ以上の加圧力は、従来の仮圧着時の加圧力に比べはるかに高い加圧力であり、接着剤の温度が低く接着剤の粘度が高いときにも、導電粒子を流動させないようにバンプ上に挟み込むための十分に高い加圧力である。さらに、仮圧着時の被接合物の移動速度としては、０．１ｍｍ／ｓ〜１０ｍｍ／ｓの範囲内に設定することが好ましい。
また、本発明に係る実装方法においては、仮圧着時に本圧着以上の高い圧力が加えられるから、本圧着時には、仮圧着時に加えられていた圧力を低減して加圧するか、あるいは、接着剤の硬化作用によって仮圧着時に加えられていた圧力のうち本圧着に必要な力を維持できる場合には、外部からの圧力を実質的に加えず本圧着することも可能となる。後者の場合、たとえば、異方導電性接着剤の接着剤成分に収縮性接着剤を使用し、本圧着時には実質的に加圧しないようにすることができる。この接着剤成分としては、たとえば、加熱により硬化し、かつ、収縮する熱硬化性接着剤、または、紫外線照射により硬化し、かつ、収縮する紫外線硬化型接着剤を使用するができる。
本発明に係る実装装置は、少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装装置であって、少なくとも、接着剤中で導電粒子が実質的に流動しない低温で、かつ、バンプ圧力にて４０ＭＰａ以上の加圧力で両被接合物を仮圧着する仮圧着手段を有することを特徴とするものからなる。
この実装装置においては、仮圧着後に本圧着を行う本圧着手段として、実質的に加圧手段を持たず昇温手段のみ、または紫外線照射手段のみを有するものに構成することもできる。
上記のような本発明に係る実装方法および装置においては、仮圧着工程において、接着剤中で導電粒子が実質的に流動しない低温で、つまり、低温で粘度が高いためバンプ上に存在していた導電粒子はバンプ上から逃げにくくなり、バンプ上に多量に捕獲された状態で、加圧される。そして、このときの加圧力が、本圧着以上の高い加圧力とされるので、バンプ上に残された導電粒子は確実に接合部に挟み込まれ、所定の電気的接合に供される。したがって、異方導電性接着剤中における導電粒子数をとくに増加させないでも、つまり、従来方法と同等の導電粒子数でありながら、バンプのファインピッチ化に伴いバンプ面積が小さくなっても、所定個数以上（たとえば、５個以上）の導電粒子を各バンプ上に捕獲することが可能になる。その結果、面積の小さなバンプを使用する場合にあっても、容易にバンプ上に望ましい個数以上の導電粒子を捕獲できるようになり、異方導電性接着剤中の導電粒子数は増加させなくてもよいためショートやノイズ等の不都合を発生させることなく、所望の電気的接合を確実に達成することができる。
また、仮圧着後圧力を解除することなく本圧着に移行することが可能になり、実装工程全体の簡素化、時間短縮をはかることも可能となる。
発明を実施するための最良の形態
以下に、本発明の望ましい実施の形態について、図面を参照して説明する。
図１は、本発明の一実施態様に係る実装装置１を示している。図１においては、被接合物として、一方はチップ２で他方は基板３である場合を例示している。チップ２上には多数のバンプ４（図１には２つのバンプ４を示してある）が設けられており、基板３には対応するパッド５が設けられている。これらチップ２と基板３が異方導電性接着剤を介して接合され、異方導電性接着剤中に含有された導電粒子がバンプ４とパッド５の間に挟み込まれて捕獲され、この間の電気的接続が確保される。
ここで、チップとは、たとえば、ＩＣチップ、半導体チップ、光素子、表面実装部品、ウエハーなど、種類や大きさに関係なく、基板と接合させる側の全てのものをいう。バンプとは、たとえば、ハンダバンプ、スタッドバンプなど基板に設けられたパッドと接合する全てのものをいう。また、基板とは、たとえば、樹脂基板、ガラス基板、フィルム基板、チップ、ウエハーなど、種類や大きさに関係なく、チップと接合される側の全てのものを指す。パッドとは、たとえば、電気配線を伴った電極、電気配線につながっていないダミー電極など、チップに設けられたバンプと接合する全てのものをいう。
本実施態様では、基板３を保持するステージ６とチップ２を保持するツール７が設けられている。ステージ６はＸ、Ｙ方向（水平方向）および／または回転方向（θ方向）に位置調整できるようになっており、ツール７はＺ方向（上下方向）またはＺ方向と回転方向（θ方向）に位置調整できるようになっている。本実施態様では、このツール７は、加熱手段を内蔵しており、かつ、チップ２を基板３に対し、バンプ圧力にて４０ＭＰａ以上の圧力で加圧できるようになっている。また、上下の被接合物の位置ずれ量を検出し、それに基づいて所望の位置精度範囲内に調整できるようにするために、ステージ６とツール７の間には、上下の被接合物側に付された認識マークを読み取る手段としての認識手段８が、進退可能に設けられている。この認識手段８も、Ｘ、Ｙ方向（場合によっては、さらにＺ方向に）位置調整できるようになっている。
なお、上記のようなステージ、ツール、認識手段は、一般には、平行移動および／または回転自在に装着されるが、必要に応じて、それらと昇降とを組み合わせた態様に装着してもよい。また、認識手段は、ＣＣＤカメラ、赤外線カメラ、Ｘ線カメラ、適当なセンサー等、認識マークを認識できる全ての手段を含む概念である。
このように構成された実装装置１を用いて、本発明に係る実装方法は次のように実施される。
まず、図２、図３に示すように、導電粒子９を含有する異方導電性接着剤１０が、チップ２側または基板３側あるいは両側に設けられる。異方導電性接着剤１０は、異方導電性フィルムや異方導電性ペーストからなり、図２は、チップ２側に異方導電性フィルム１０ａを貼り付けた場合を、図３は、チップ２側に異方導電性ペースト１０ｂを塗布した場合を、それぞれ示している。
上記状態から、ツール７が下降され、チップ２と基板３間に圧力が加えられ、バンプ４とパッド５が接合される。まず、仮圧着されるが、このとき、異方導電性接着剤１０中で導電粒子９が実質的に流動しない低温、たとえば９０℃よりも低い温度で、望ましくは７０℃程度の温度で、かつ、次の本圧着工程における加圧力以上の高い加圧力、たとえばバンプ圧力にて４０ＭＰａ以上の加圧力で、望ましくは５９ＭＰａ以上の加圧力（＝３０ｇｆ／５０００μｍ２以上の加圧力）で加圧される。
上記異方導電性接着剤１０の温度と粘度との関係は、たとえば図４に示すようになっている。図４に示す例では、９０℃よりも低い温度では比較的高い粘度を示し、９０℃〜１１０℃近傍で最低粘度を示し、それ以上高温になると再び粘度が上昇してある温度以上で硬化を開始する。前述の図８に示したような従来の仮圧着時の状態は、９０℃〜１１０℃近傍の温度でごく低加圧力で行われたときの状態を示したものである。本発明では、たとえば７０℃程度の温度で、つまり、導電粒子９が流動しにくい（実質的に流動しない）低温で加圧され、しかも、その加圧力として、従来の仮圧着時の加圧力よりもはるかに高い圧力（本圧着以上の加圧力）が付与される。したがって、たとえば図５に示すように、バンプ４とパッド５間に存在していた導電粒子９はきわめて逃げにくい状態で加圧されることになり、多量の導電粒子９がバンプ４上に残されたままバンプ４とパッド５間に挟み込まれて捕獲されることになる。
この接合時の導電粒子の挙動について、より具体的かつ詳細に考察してみる。異方導電性接着剤として、たとえば異方導電性フィルムには、接着剤層中に均一に導電粒子が拡散された通常の異方導電性フィルムと、下層部分にのみ導電粒子が集中的に拡散されたダブレイヤータイプの異方導電性フィルムとの２種類がある。従来の、高温高圧で接合する本圧着方法においては、ダブレイヤータイプの異方導電性フィルムの場合には、下層部分まで流動してしまい、捕獲できる粒子の数は減少する。また、通常の異方導電性フィルムの場合には、流動により、均一な粒子拡散状態にバラツキが生じたり、高温下での接着剤層中の生成ガスによる気泡により、その部分での粒子数が減少し、捕獲できる粒子数が減少してしまう。しかし、本発明のように、仮圧着時に低温高圧で押し込むと、流動が抑えられ、かつ、気泡も発生しないため、初期に均一に拡散された粒子数をそのまま捕獲することができ、粒子数減少の問題を解決することができる。
また、仮圧着時に、ゆっくりと被接合物を移動させるよりも、０．１ｍｍ／ｓ以上の速度で移動させることにより、粒子が移動する前に押さえ込むことが可能となる。特にダブレイヤータイプの異方導電性フィルムの場合に、被接合物の移動速度が低すぎると、その被接合物の温度が下層部分にまで伝わってしまい、粒子を流動させてしまうことになる。また、気泡の発生により、粒子が押しのけられてしまうおそれも生じる。そのため、仮圧着時の被接合物の移動速度を所定速度以上とし、流動や気泡が発生する前に押し込んでしまい、粒子を逃がすことなく捕獲するのである。ただし、被接合物の移動速度が高すぎると、衝撃で下層部分まで動いてしまうため、最適な速度範囲がある。この速度範囲としては、０．１ｍｍ／ｓ〜１０ｍｍ／ｓの範囲が最適である。
上記のような条件により、たとえば１バンプ４の面積が３０００μｍ２程度と小さくされても、異方導電性接着剤１０中の導電粒子９の数が従来と同等の１００万個／ｍｍ３のままで、十分に５個以上の導電粒子９を捕獲することが可能になり、この間の良好な電気的接続が確保される。また、異方導電性接着剤１０中の導電粒子９の数を増やす必要がないから、ショートやノイズ発生のおそれもない。
条件によって多少ばらつきはあるものの、異方導電性接着剤１０中の導電粒子数が１００万個／ｍｍ３の場合の、上記仮圧着時の加圧力と、面積３０００μｍ２のバンプ４上に捕獲される導電粒子数との関係は、おおよそ図６に示すようになった。すなわち、−３σの特性でみても、５個以上の導電粒子９を捕獲することが可能である。
上記のような仮圧着後に、たとえば昇温して、本圧着が行われる。昇温により、異方導電性接着剤１０の接着剤成分の粘度は一旦低下し、流動しやすくなるが、このときには既にバンプ４上に望ましい数の導電粒子９が捕獲されており、所望の電気接合状態が確保されたまま、さらなる昇温によって硬化が開始される。
また、従来方法では、本圧着が導電粒子捕獲機能を担っていたが、本発明では仮圧着で既に所望の状態で導電粒子が捕獲されることになるので、仮圧着に引続き、圧力を解除することなくそのまま本圧着に移行することが可能となる。ただし、仮圧着で本圧着よりも高い圧力を加えていた場合には、本庄着への移行に伴い加圧力を所定の圧力まで弱めることになる。
また、この本圧着では、積極的に圧力を加えることなく、仮圧着で加えた圧力の一部を残存させる形態にて、必要な加圧力を維持するようにすることもできる。たとえば、異方導電性接着剤の接着剤成分に収縮性接着剤を使用し、本圧着時には外部から実質的に機械的な圧力を加えない方法である。このとき、接着剤成分として、加熱により硬化し、かつ、収縮するものや、紫外線照射により硬化し、かつ、収縮するものを使用することができる。したがってこの場合には、本圧着手段として、実質的に加圧手段を持たず、昇温手段のみ、または紫外線照射手段のみを有するものに構成することも可能である。
このように、本発明に係る実装方法および装置においては、ファインピッチ化に伴う面積の小さなバンプを使用する場合にあっても、容易にバンプ上に望ましい個数以上の導電粒子を捕獲できるようになり、異方導電性接着剤中の導電粒子数は増加させなくてもよいためショートやノイズ等の不都合を発生させることなく、所望の電気的接合を確実に達成することができる。また、仮圧着後圧力を解除することなく本圧着に移行することが可能になり、実装工程全体の簡素化、時間短縮をはかることもできる。
産業上の利用可能性
本発明に係る実装方法および装置は、導電粒子を含有する異方導電性接着剤を介して被接合物同士を接合するあらゆる実装に適用できる。とくに本発明は、バンプがファインピッチ化される場合、面積の小さなバンプを使用する場合に有効である。また本発明は、実装工程全体の簡素化、時間短縮を目指す場合にも有用である。
【図面の簡単な説明】
図１は、本発明の一実施態様に係る実装方法の実施に用いる実装装置の概略構成図である。
図２は、チップ上に異方導電性接着剤（異方導電性フィルム）を付与した状態の一例を示す概略断面図である。
図３は、チップ上に異方導電性接着剤（異方導電性ペースト）を付与した状態の一例を示す概略断面図である。
図４は、異方導電性接着剤の温度と粘度との関係図である。
図５は、本発明の一実施態様に係る実装方法における仮圧着時の導電粒子捕獲の様子を示す概略断面図である。
図６は、本発明に係る実装方法における仮圧着時の加圧力とバンプ上捕獲導電粒子数との関係図である。
図７は、バンプ上捕獲導電粒子数と繰り返しサイクル後の抵抗上昇値との関係図である。
図８は、従来の実装方法における仮圧着時の導電粒子捕獲の様子を示す概略断面図である。
図９は、従来の実装方法におけるバンプ面積とバンプ上捕獲導電粒子数との関係図である。
〔符号の説明〕
１ 実装装置
２ 一方の被接合物としてのチップ
３ 他方の被接合物としての基板
４ バンプ
５ パッド
６ ステージ
７ ツール
８ 認識手段
９ 導電粒子
１０ 異方導電性接着剤
１０ａ 異方導電性接着剤としての異方導電性フィルム
１０ｂ 異方導電性接着剤としての異方導電性ペースト
本発明は、少なくとも一方がバンプを有する被接合物同士を（たとえば、チップと基板とを）導電粒子を含有する異方導電性接着剤を介して接合する実装方法および装置に関する。
背 景 技 術
少なくとも一方がバンプを有する被接合物同士を加熱接合する実装方法はよく知られている。代表的な方法の一つに、導電粒子を含有する異方導電性接着剤（異方導電性フィルムや異方導電性ペースト）を介して接合する工法が知られている。この工法は、導電粒子を含有する異方導電性接着剤を被接合物間に介在させ、加熱、加圧により、導電粒子をバンプ間やバンプと電極間に挟み込んで電気的接続を確保するとともに、その周囲に存在する接着剤成分を固めて外部に対する電気絶縁性、シール性を確保する接合方法である。
従来、この工法は、たとえば、基板の上に導電粒子を含有する異方導電性フィルムを貼り付けたり異方導電性ペーストを塗布した後、たとえば面積が５０００μｍ２のバンプを２５０個有するチップにおいて、チップを低温（たとえば、６０℃）、低加圧力（たとえば、１５ＭＰａ）で仮圧着して仮接合し、次工程で、高温（たとえば、２２０℃）、高圧力（たとえば、９５ＭＰａ）で本圧着して本接合するようにしている。本圧着後に基板の電極とチップのバンプの間に挟み込まれた導電粒子によってこの間の電気的接続が確保される。
この電気的接続の状態を所望の状態に保つためには、たとえば、バンプ面積が５０００μｍ２のバンプ上に捕獲される粒子径が６μｍの導電粒子の数として、１バンプあたり約５個以上が必要である。図７は、上記のように基板の電極とチップのバンプを異方導電性接着剤を介して接合した場合における、接続された基板とチップ間の、−４０℃〜１００℃の冷熱サイクルを１０００サイクル繰り返した後の抵抗上昇値（Ω）と、１バンプあたりの捕獲導電粒子数との関係を示している。図７に示すように、捕獲導電粒子数を１バンプあたり約５個以上とすることにより、たとえば使用条件や環境条件が繰り返し変動しても、抵抗上昇の少ない安定した接合状態が得られることが判る。
ところが、上記のような従来の実装方法では、とくに最近のバンプのファインピッチ化、それに伴うバンプ面積の縮小化の要求への対応が難しくなってきた。すなわち、従来のバンプは、小さいものでも約５０００μｍ２程度の面積を有していたが、たとえばより高精細の液晶装置に用いられるチップや基板のバンプとして、ファインピッチ化のために約３０００μｍ２程度の面積のバンプ、およびその接合が求められるようになってきた。このような小面積のバンプの場合、１バンプあたりの捕獲導電粒子数を５個以上確保することが難しくなってきた。
この理由は、たとえば図８に示すように、本圧着の際に、チップ１０１と基板１０２の間に介在された接着剤成分１０３が高温に加熱され、その状態で、チップ１０１のバンプ１０４と基板１０２の電極１０５間に圧力が加えられその間に導電粒子１０６が挟み込まれて捕獲されるが、接着剤成分１０３が高温に加熱されることによりその粘度が大きく低下しているので、加圧に伴い接着剤成分１０３がバンプ１０４と電極１０５間から周囲に向かって流動し、それに伴って導電粒子１０６もバンプ１０４と電極１０５間から逃げてしまい、結果的にバンプ１０４上に捕獲される導電粒子１０６の数を多く確保できないことにある。１バンプあたりの捕獲導電粒子数を５個以上確保できないと、前述の如く、電気的な接続状態が不安定になるおそれが生じる。
この問題に対し、異方導電性接着剤中の導電粒子数を増やすことも考えられる。すなわち、上記のような従来方法で接合する場合の、バンプ面積（単位：μｍ２）と１バンプあたりの捕獲導電粒子数との関係は、異方導電性接着剤中の導電粒子数（単位：万個／ｍｍ３）に関して、たとえば図９に示すようになる。図９には、異方導電性接着剤中の導電粒子数として１００万個／ｍｍ３と１５０万個／ｍｍ３の場合が示されており、バンプ面積に対する、１バンプあたりの捕獲導電粒子数が、平均値と、該平均値に対し標準偏差σに関して±３σまでの特性として表されている。通常、異方導電性接着剤中の導電粒子数としては、１００万個／ｍｍ３程度のものが使用されているので、面積が約５０００μｍ２程度のバンプの場合、−３σの特性を呈した場合でも、バンプ上に５個以上の捕獲導電粒子を確保することが可能である。しかし、バンプ面積が約３０００μｍ２程度になると、−３σの特性を呈した場合、バンプ上に５個以上の捕獲導電粒子を確保することは困難になる。これに対し、異方導電性接着剤中の導電粒子数を１５０万個／ｍｍ３まで増やせば、バンプ面積が約３０００μｍ２程度に小さくなっても、バンプ上に５個以上の捕獲導電粒子を確保することが可能となる。
しかしながら、バンプのファインピッチ化に伴うバンプ面積の縮小化に対応するために、単純に異方導電性接着剤中の導電粒子数を増加させるだけでは、ショートやノイズの問題が新たに発生するおそれがある。すなわち、異方導電性接着剤中の導電粒子数を増加させると、バンプ上に残る導電粒子数を増やすことはできるものの、接着剤成分の流動に伴って周囲に逃げる導電粒子数も増え、接合部周囲における電気的接合に使用されない導電粒子の密度も高くなるので、とくにバンプ間の寸法が小さくなるファインピッチ化に伴って、ショートのおそれが生じる。また、とくに高周波領域では、接合部において周囲からのノイズを拾ってしまうおそれも生じる。
発 明 の 開 示
そこで本発明の目的は、バンプ面積が縮小される場合にあっても、バンプ上に望ましい個数以上の導電粒子を捕獲できるようにし、ショートやノイズ等の不都合を発生させることなく、所望の電気的接合を達成できる実装方法および装置を提供することにある。
上記目的を達成するために、本発明に係る実装方法は、少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装方法において、両被接合物の仮圧着を、接着剤中で導電粒子が実質的に流動しない低温でかつ、本圧着以上の加圧力で行い、しかる後に、本圧着を行うことを特徴とする方法からなる。
この実装方法においては、仮圧着後、圧力を解除することなく本圧着に移行することも可能であり、これによって、接合工程の簡素化、時間短縮が可能となる。すなわち、従来方法では、仮圧着時には、一方の被接合物を他方の被接合物上に実質的に置くだけのごく小さな圧力しか加えられず、仮圧着後に一旦圧力を解除して、次工程である本圧着に移行するようにしていたが、本発明に係る実装方法では、仮圧着時に本圧着以上の高い圧力が加えられるから、そのまま圧力を解除することなく本圧着に移行することが可能となる。
また、本発明に係る実装方法において、上記接着剤中で導電粒子が実質的に流動しない低温として、９０℃よりも低い温度、たとえば６０℃程度の温度を採用できる。また、本圧着以上の加圧力として、バンプ圧力にて４０ＭＰａ以上の加圧力を採用できる。この４０ＭＰａ以上の加圧力は、従来の仮圧着時の加圧力に比べはるかに高い加圧力であり、接着剤の温度が低く接着剤の粘度が高いときにも、導電粒子を流動させないようにバンプ上に挟み込むための十分に高い加圧力である。さらに、仮圧着時の被接合物の移動速度としては、０．１ｍｍ／ｓ〜１０ｍｍ／ｓの範囲内に設定することが好ましい。
また、本発明に係る実装方法においては、仮圧着時に本圧着以上の高い圧力が加えられるから、本圧着時には、仮圧着時に加えられていた圧力を低減して加圧するか、あるいは、接着剤の硬化作用によって仮圧着時に加えられていた圧力のうち本圧着に必要な力を維持できる場合には、外部からの圧力を実質的に加えず本圧着することも可能となる。後者の場合、たとえば、異方導電性接着剤の接着剤成分に収縮性接着剤を使用し、本圧着時には実質的に加圧しないようにすることができる。この接着剤成分としては、たとえば、加熱により硬化し、かつ、収縮する熱硬化性接着剤、または、紫外線照射により硬化し、かつ、収縮する紫外線硬化型接着剤を使用するができる。
本発明に係る実装装置は、少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装装置であって、少なくとも、接着剤中で導電粒子が実質的に流動しない低温で、かつ、バンプ圧力にて４０ＭＰａ以上の加圧力で両被接合物を仮圧着する仮圧着手段を有することを特徴とするものからなる。
この実装装置においては、仮圧着後に本圧着を行う本圧着手段として、実質的に加圧手段を持たず昇温手段のみ、または紫外線照射手段のみを有するものに構成することもできる。
上記のような本発明に係る実装方法および装置においては、仮圧着工程において、接着剤中で導電粒子が実質的に流動しない低温で、つまり、低温で粘度が高いためバンプ上に存在していた導電粒子はバンプ上から逃げにくくなり、バンプ上に多量に捕獲された状態で、加圧される。そして、このときの加圧力が、本圧着以上の高い加圧力とされるので、バンプ上に残された導電粒子は確実に接合部に挟み込まれ、所定の電気的接合に供される。したがって、異方導電性接着剤中における導電粒子数をとくに増加させないでも、つまり、従来方法と同等の導電粒子数でありながら、バンプのファインピッチ化に伴いバンプ面積が小さくなっても、所定個数以上（たとえば、５個以上）の導電粒子を各バンプ上に捕獲することが可能になる。その結果、面積の小さなバンプを使用する場合にあっても、容易にバンプ上に望ましい個数以上の導電粒子を捕獲できるようになり、異方導電性接着剤中の導電粒子数は増加させなくてもよいためショートやノイズ等の不都合を発生させることなく、所望の電気的接合を確実に達成することができる。
また、仮圧着後圧力を解除することなく本圧着に移行することが可能になり、実装工程全体の簡素化、時間短縮をはかることも可能となる。
発明を実施するための最良の形態
以下に、本発明の望ましい実施の形態について、図面を参照して説明する。
図１は、本発明の一実施態様に係る実装装置１を示している。図１においては、被接合物として、一方はチップ２で他方は基板３である場合を例示している。チップ２上には多数のバンプ４（図１には２つのバンプ４を示してある）が設けられており、基板３には対応するパッド５が設けられている。これらチップ２と基板３が異方導電性接着剤を介して接合され、異方導電性接着剤中に含有された導電粒子がバンプ４とパッド５の間に挟み込まれて捕獲され、この間の電気的接続が確保される。
ここで、チップとは、たとえば、ＩＣチップ、半導体チップ、光素子、表面実装部品、ウエハーなど、種類や大きさに関係なく、基板と接合させる側の全てのものをいう。バンプとは、たとえば、ハンダバンプ、スタッドバンプなど基板に設けられたパッドと接合する全てのものをいう。また、基板とは、たとえば、樹脂基板、ガラス基板、フィルム基板、チップ、ウエハーなど、種類や大きさに関係なく、チップと接合される側の全てのものを指す。パッドとは、たとえば、電気配線を伴った電極、電気配線につながっていないダミー電極など、チップに設けられたバンプと接合する全てのものをいう。
本実施態様では、基板３を保持するステージ６とチップ２を保持するツール７が設けられている。ステージ６はＸ、Ｙ方向（水平方向）および／または回転方向（θ方向）に位置調整できるようになっており、ツール７はＺ方向（上下方向）またはＺ方向と回転方向（θ方向）に位置調整できるようになっている。本実施態様では、このツール７は、加熱手段を内蔵しており、かつ、チップ２を基板３に対し、バンプ圧力にて４０ＭＰａ以上の圧力で加圧できるようになっている。また、上下の被接合物の位置ずれ量を検出し、それに基づいて所望の位置精度範囲内に調整できるようにするために、ステージ６とツール７の間には、上下の被接合物側に付された認識マークを読み取る手段としての認識手段８が、進退可能に設けられている。この認識手段８も、Ｘ、Ｙ方向（場合によっては、さらにＺ方向に）位置調整できるようになっている。
なお、上記のようなステージ、ツール、認識手段は、一般には、平行移動および／または回転自在に装着されるが、必要に応じて、それらと昇降とを組み合わせた態様に装着してもよい。また、認識手段は、ＣＣＤカメラ、赤外線カメラ、Ｘ線カメラ、適当なセンサー等、認識マークを認識できる全ての手段を含む概念である。
このように構成された実装装置１を用いて、本発明に係る実装方法は次のように実施される。
まず、図２、図３に示すように、導電粒子９を含有する異方導電性接着剤１０が、チップ２側または基板３側あるいは両側に設けられる。異方導電性接着剤１０は、異方導電性フィルムや異方導電性ペーストからなり、図２は、チップ２側に異方導電性フィルム１０ａを貼り付けた場合を、図３は、チップ２側に異方導電性ペースト１０ｂを塗布した場合を、それぞれ示している。
上記状態から、ツール７が下降され、チップ２と基板３間に圧力が加えられ、バンプ４とパッド５が接合される。まず、仮圧着されるが、このとき、異方導電性接着剤１０中で導電粒子９が実質的に流動しない低温、たとえば９０℃よりも低い温度で、望ましくは７０℃程度の温度で、かつ、次の本圧着工程における加圧力以上の高い加圧力、たとえばバンプ圧力にて４０ＭＰａ以上の加圧力で、望ましくは５９ＭＰａ以上の加圧力（＝３０ｇｆ／５０００μｍ２以上の加圧力）で加圧される。
上記異方導電性接着剤１０の温度と粘度との関係は、たとえば図４に示すようになっている。図４に示す例では、９０℃よりも低い温度では比較的高い粘度を示し、９０℃〜１１０℃近傍で最低粘度を示し、それ以上高温になると再び粘度が上昇してある温度以上で硬化を開始する。前述の図８に示したような従来の仮圧着時の状態は、９０℃〜１１０℃近傍の温度でごく低加圧力で行われたときの状態を示したものである。本発明では、たとえば７０℃程度の温度で、つまり、導電粒子９が流動しにくい（実質的に流動しない）低温で加圧され、しかも、その加圧力として、従来の仮圧着時の加圧力よりもはるかに高い圧力（本圧着以上の加圧力）が付与される。したがって、たとえば図５に示すように、バンプ４とパッド５間に存在していた導電粒子９はきわめて逃げにくい状態で加圧されることになり、多量の導電粒子９がバンプ４上に残されたままバンプ４とパッド５間に挟み込まれて捕獲されることになる。
この接合時の導電粒子の挙動について、より具体的かつ詳細に考察してみる。異方導電性接着剤として、たとえば異方導電性フィルムには、接着剤層中に均一に導電粒子が拡散された通常の異方導電性フィルムと、下層部分にのみ導電粒子が集中的に拡散されたダブレイヤータイプの異方導電性フィルムとの２種類がある。従来の、高温高圧で接合する本圧着方法においては、ダブレイヤータイプの異方導電性フィルムの場合には、下層部分まで流動してしまい、捕獲できる粒子の数は減少する。また、通常の異方導電性フィルムの場合には、流動により、均一な粒子拡散状態にバラツキが生じたり、高温下での接着剤層中の生成ガスによる気泡により、その部分での粒子数が減少し、捕獲できる粒子数が減少してしまう。しかし、本発明のように、仮圧着時に低温高圧で押し込むと、流動が抑えられ、かつ、気泡も発生しないため、初期に均一に拡散された粒子数をそのまま捕獲することができ、粒子数減少の問題を解決することができる。
また、仮圧着時に、ゆっくりと被接合物を移動させるよりも、０．１ｍｍ／ｓ以上の速度で移動させることにより、粒子が移動する前に押さえ込むことが可能となる。特にダブレイヤータイプの異方導電性フィルムの場合に、被接合物の移動速度が低すぎると、その被接合物の温度が下層部分にまで伝わってしまい、粒子を流動させてしまうことになる。また、気泡の発生により、粒子が押しのけられてしまうおそれも生じる。そのため、仮圧着時の被接合物の移動速度を所定速度以上とし、流動や気泡が発生する前に押し込んでしまい、粒子を逃がすことなく捕獲するのである。ただし、被接合物の移動速度が高すぎると、衝撃で下層部分まで動いてしまうため、最適な速度範囲がある。この速度範囲としては、０．１ｍｍ／ｓ〜１０ｍｍ／ｓの範囲が最適である。
上記のような条件により、たとえば１バンプ４の面積が３０００μｍ２程度と小さくされても、異方導電性接着剤１０中の導電粒子９の数が従来と同等の１００万個／ｍｍ３のままで、十分に５個以上の導電粒子９を捕獲することが可能になり、この間の良好な電気的接続が確保される。また、異方導電性接着剤１０中の導電粒子９の数を増やす必要がないから、ショートやノイズ発生のおそれもない。
条件によって多少ばらつきはあるものの、異方導電性接着剤１０中の導電粒子数が１００万個／ｍｍ３の場合の、上記仮圧着時の加圧力と、面積３０００μｍ２のバンプ４上に捕獲される導電粒子数との関係は、おおよそ図６に示すようになった。すなわち、−３σの特性でみても、５個以上の導電粒子９を捕獲することが可能である。
上記のような仮圧着後に、たとえば昇温して、本圧着が行われる。昇温により、異方導電性接着剤１０の接着剤成分の粘度は一旦低下し、流動しやすくなるが、このときには既にバンプ４上に望ましい数の導電粒子９が捕獲されており、所望の電気接合状態が確保されたまま、さらなる昇温によって硬化が開始される。
また、従来方法では、本圧着が導電粒子捕獲機能を担っていたが、本発明では仮圧着で既に所望の状態で導電粒子が捕獲されることになるので、仮圧着に引続き、圧力を解除することなくそのまま本圧着に移行することが可能となる。ただし、仮圧着で本圧着よりも高い圧力を加えていた場合には、本庄着への移行に伴い加圧力を所定の圧力まで弱めることになる。
また、この本圧着では、積極的に圧力を加えることなく、仮圧着で加えた圧力の一部を残存させる形態にて、必要な加圧力を維持するようにすることもできる。たとえば、異方導電性接着剤の接着剤成分に収縮性接着剤を使用し、本圧着時には外部から実質的に機械的な圧力を加えない方法である。このとき、接着剤成分として、加熱により硬化し、かつ、収縮するものや、紫外線照射により硬化し、かつ、収縮するものを使用することができる。したがってこの場合には、本圧着手段として、実質的に加圧手段を持たず、昇温手段のみ、または紫外線照射手段のみを有するものに構成することも可能である。
このように、本発明に係る実装方法および装置においては、ファインピッチ化に伴う面積の小さなバンプを使用する場合にあっても、容易にバンプ上に望ましい個数以上の導電粒子を捕獲できるようになり、異方導電性接着剤中の導電粒子数は増加させなくてもよいためショートやノイズ等の不都合を発生させることなく、所望の電気的接合を確実に達成することができる。また、仮圧着後圧力を解除することなく本圧着に移行することが可能になり、実装工程全体の簡素化、時間短縮をはかることもできる。
産業上の利用可能性
本発明に係る実装方法および装置は、導電粒子を含有する異方導電性接着剤を介して被接合物同士を接合するあらゆる実装に適用できる。とくに本発明は、バンプがファインピッチ化される場合、面積の小さなバンプを使用する場合に有効である。また本発明は、実装工程全体の簡素化、時間短縮を目指す場合にも有用である。
【図面の簡単な説明】
図１は、本発明の一実施態様に係る実装方法の実施に用いる実装装置の概略構成図である。
図２は、チップ上に異方導電性接着剤（異方導電性フィルム）を付与した状態の一例を示す概略断面図である。
図３は、チップ上に異方導電性接着剤（異方導電性ペースト）を付与した状態の一例を示す概略断面図である。
図４は、異方導電性接着剤の温度と粘度との関係図である。
図５は、本発明の一実施態様に係る実装方法における仮圧着時の導電粒子捕獲の様子を示す概略断面図である。
図６は、本発明に係る実装方法における仮圧着時の加圧力とバンプ上捕獲導電粒子数との関係図である。
図７は、バンプ上捕獲導電粒子数と繰り返しサイクル後の抵抗上昇値との関係図である。
図８は、従来の実装方法における仮圧着時の導電粒子捕獲の様子を示す概略断面図である。
図９は、従来の実装方法におけるバンプ面積とバンプ上捕獲導電粒子数との関係図である。
〔符号の説明〕
１ 実装装置
２ 一方の被接合物としてのチップ
３ 他方の被接合物としての基板
４ バンプ
５ パッド
６ ステージ
７ ツール
８ 認識手段
９ 導電粒子
１０ 異方導電性接着剤
１０ａ 異方導電性接着剤としての異方導電性フィルム
１０ｂ 異方導電性接着剤としての異方導電性ペースト
Claims (9)
- 少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装方法において、両被接合物の仮圧着を、接着剤中で導電粒子が実質的に流動しない低温でかつ、本圧着以上の加圧力で行い、しかる後に、本圧着を行うことを特徴とする実装方法。
- 仮圧着後、圧力を解除することなく本圧着に移行する、請求項１の実装方法。
- 仮圧着を、バンプ圧力にて４０ＭＰａ以上の加圧力で行う、請求項１の実装方法。
- 仮圧着を、９０℃よりも低い温度で行う、請求項１の実装方法。
- 仮圧着時の被接合物の移動速度を０．１ｍｍ／ｓ〜１０ｍｍ／ｓの範囲内に設定する、請求項１の実装方法。
- 異方導電性接着剤の接着剤成分に収縮性接着剤を使用し、本圧着時には実質的に外部から加圧しない、請求項１の実装方法。
- 接着剤成分として、加熱により硬化し、かつ、収縮するもの、または紫外線照射により硬化し、かつ、収縮するものを使用する、請求項６の実装方法。
- 少なくとも一方がバンプを有する被接合物同士を、導電粒子を含有する異方導電性接着剤を介して接合する実装装置であって、少なくとも、接着剤中で導電粒子が実質的に流動しない低温で、かつ、バンプ圧力にて４０ＭＰａ以上の加圧力で両被接合物を仮圧着する仮圧着手段を有することを特徴とする実装装置。
- 仮圧着後に本圧着を行う本圧着手段が、実質的に加圧手段を持たず、昇温手段のみ、または紫外線照射手段のみを有する、請求項８の実装装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187160 | 2001-06-20 | ||
| JP2001187160 | 2001-06-20 | ||
| PCT/JP2002/006010 WO2003001586A1 (en) | 2001-06-20 | 2002-06-17 | Mounting method and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003001586A1 true JPWO2003001586A1 (ja) | 2004-10-14 |
| JP3966516B2 JP3966516B2 (ja) | 2007-08-29 |
Family
ID=19026493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003507883A Expired - Fee Related JP3966516B2 (ja) | 2001-06-20 | 2002-06-17 | 実装方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3966516B2 (ja) |
| TW (1) | TW563215B (ja) |
| WO (1) | WO2003001586A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5099987B2 (ja) * | 2005-07-25 | 2012-12-19 | 旭化成イーマテリアルズ株式会社 | 回路接続方法および接続構造体 |
| JP4925405B2 (ja) * | 2005-10-03 | 2012-04-25 | 旭化成イーマテリアルズ株式会社 | 接続構造体の製造方法 |
| JP5093482B2 (ja) * | 2007-06-26 | 2012-12-12 | ソニーケミカル＆インフォメーションデバイス株式会社 | 異方性導電材料、接続構造体及びその製造方法 |
| WO2009001605A1 (ja) * | 2007-06-26 | 2008-12-31 | Sony Chemical & Information Device Corporation | 異方性導電材料、接続構造体及びその製造方法 |
| JP5540916B2 (ja) | 2010-06-15 | 2014-07-02 | デクセリアルズ株式会社 | 接続構造体の製造方法 |
| JP5370694B2 (ja) * | 2011-03-11 | 2013-12-18 | デクセリアルズ株式会社 | 接続構造体 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513120A (ja) * | 1991-07-04 | 1993-01-22 | Sharp Corp | 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造 |
| JP2629502B2 (ja) * | 1991-11-20 | 1997-07-09 | 富士通株式会社 | 半導体チップ搭載フィルムの接続方法 |
| JP3241943B2 (ja) * | 1994-09-16 | 2001-12-25 | アルプス電気株式会社 | 回路接続方法 |
| JP3438583B2 (ja) * | 1998-05-08 | 2003-08-18 | 松下電器産業株式会社 | 異方導電性フィルムの接続方法 |
| JP4311862B2 (ja) * | 2000-05-29 | 2009-08-12 | 東レエンジニアリング株式会社 | チップ実装方法 |
-
2002
- 2002-06-17 JP JP2003507883A patent/JP3966516B2/ja not_active Expired - Fee Related
- 2002-06-17 WO PCT/JP2002/006010 patent/WO2003001586A1/ja active Application Filing
- 2002-06-20 TW TW91113470A patent/TW563215B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3966516B2 (ja) | 2007-08-29 |
| WO2003001586A1 (en) | 2003-01-03 |
| TW563215B (en) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3921459B2 (ja) | 電気部品の実装方法及び実装装置 | |
| JP3402267B2 (ja) | 電子素子の実装方法 | |
| US20090045507A1 (en) | Flip chip interconnection | |
| TWI297188B (ja) | ||
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| JP2009141269A (ja) | 電気部品の実装方法及び実装装置 | |
| US6674178B1 (en) | Semiconductor device having dispersed filler between electrodes | |
| JP3966516B2 (ja) | 実装方法および装置 | |
| JP2009141267A (ja) | 電気部品の実装方法及び実装装置 | |
| JP5020629B2 (ja) | 電子部品の接続方法 | |
| TWI269683B (en) | Vertical removal of excess solder from a circuit substrate | |
| JPH1126922A (ja) | チップ実装方法 | |
| KR20140115111A (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JP4274126B2 (ja) | 圧着装置および圧着方法 | |
| JP4129837B2 (ja) | 実装構造体の製造方法 | |
| KR20210052774A (ko) | 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법 | |
| JP2005116596A (ja) | 接合方法 | |
| JP3575384B2 (ja) | 半導体装置の製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3385943B2 (ja) | 金バンプ付電子部品の実装方法 | |
| KR101113438B1 (ko) | 반도체 칩의 실장 방법 | |
| JP2009004462A (ja) | 半導体装置の実装方法 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |