JP2002350491A - 半導体回路の検査方法および検査装置 - Google Patents
半導体回路の検査方法および検査装置Info
- Publication number
- JP2002350491A JP2002350491A JP2001161739A JP2001161739A JP2002350491A JP 2002350491 A JP2002350491 A JP 2002350491A JP 2001161739 A JP2001161739 A JP 2001161739A JP 2001161739 A JP2001161739 A JP 2001161739A JP 2002350491 A JP2002350491 A JP 2002350491A
- Authority
- JP
- Japan
- Prior art keywords
- work
- semiconductor
- circuit
- inspection
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の並列接続された半導体素子からなる回
路における各素子の良否を的確に判別できる半導体回路
の検査方法および検査装置を提供する。 【解決手段】 複数の半導体素子を並列に接続した半導
体回路からなるワーク１の検査方法であって、前記ワー
ク１をサーモグラフィカメラ６で撮影して各半導体素子
の発熱状態を検出し、この発熱状態に基づいて前記ワー
ク１の良否を判別する。この場合、時間をずらせてワー
クの温度を測定し、その温度差に基づいて前記ワークの
良否を判別する。
路における各素子の良否を的確に判別できる半導体回路
の検査方法および検査装置を提供する。 【解決手段】 複数の半導体素子を並列に接続した半導
体回路からなるワーク１の検査方法であって、前記ワー
ク１をサーモグラフィカメラ６で撮影して各半導体素子
の発熱状態を検出し、この発熱状態に基づいて前記ワー
ク１の良否を判別する。この場合、時間をずらせてワー
クの温度を測定し、その温度差に基づいて前記ワークの
良否を判別する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を並列に接続した半導体回路からなるワークの検査方法
および検査装置に関する。
を並列に接続した半導体回路からなるワークの検査方法
および検査装置に関する。
【０００２】
【従来の技術】複数の半導体素子を組込んだ回路基板か
らなる各種半導体装置の生産プロセスにおいて、工場等
の製造ライン上で基板上に半導体回路を組立てた後、製
品出荷あるいは次工程に搬送される前に、半導体回路基
板（ワーク）の機能検査が行われる。
らなる各種半導体装置の生産プロセスにおいて、工場等
の製造ライン上で基板上に半導体回路を組立てた後、製
品出荷あるいは次工程に搬送される前に、半導体回路基
板（ワーク）の機能検査が行われる。
【０００３】この機能検査を行なう場合、従来は、ワー
クに対し素子の動作電流を流して各素子が動作するかど
うかを検査して良否を判別していた。
クに対し素子の動作電流を流して各素子が動作するかど
うかを検査して良否を判別していた。
【０００４】しかしながら、複数の素子が並列に接続さ
れた半導体回路では、１個の素子が例えばオープン破壊
されて断線状態であっても、他の素子に電流が流れて動
作するため、ワークの不良が発見できない。このような
オープン破壊によるワークの不良を検出するために、検
査電流として、１個の素子が破壊されている場合に残り
の各素子に対し、マージンを見込んだ限界値以上の電流
が流れるような大きな電流をワークに入力してオープン
破壊素子の有無を検出する方法も行われていた。
れた半導体回路では、１個の素子が例えばオープン破壊
されて断線状態であっても、他の素子に電流が流れて動
作するため、ワークの不良が発見できない。このような
オープン破壊によるワークの不良を検出するために、検
査電流として、１個の素子が破壊されている場合に残り
の各素子に対し、マージンを見込んだ限界値以上の電流
が流れるような大きな電流をワークに入力してオープン
破壊素子の有無を検出する方法も行われていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな大きな電流をワークに入力して検査を行なうと、不
良素子がある場合に他の正常な素子が全て破壊されてし
まい、製品が無駄になって歩留まりが低下する。このた
め全数検査ができず、ロットごとに一部の検査を行なう
ことになり、検査の信頼性が充分なものとならない。
うな大きな電流をワークに入力して検査を行なうと、不
良素子がある場合に他の正常な素子が全て破壊されてし
まい、製品が無駄になって歩留まりが低下する。このた
め全数検査ができず、ロットごとに一部の検査を行なう
ことになり、検査の信頼性が充分なものとならない。
【０００６】またこの場合、ワーク全体の動作特性の劣
化が判別できたとしても、どの素子が破壊されているか
の判別はできない。
化が判別できたとしても、どの素子が破壊されているか
の判別はできない。
【０００７】これに対処して、多数の微細な検査プロー
ブを備えた測定装置を用いて全ての素子を個々に検査し
ようとすれば、検査装置が複雑で高価なものとなる。さ
らにワークに対して実際の使用状態と同様の負荷電圧電
流をかけるとその電源装置及び負荷装置が高価なものと
なる。
ブを備えた測定装置を用いて全ての素子を個々に検査し
ようとすれば、検査装置が複雑で高価なものとなる。さ
らにワークに対して実際の使用状態と同様の負荷電圧電
流をかけるとその電源装置及び負荷装置が高価なものと
なる。
【０００８】また、素子に軽微な静電破壊が起きている
場合には、素子に電流が流れるため、この場合にも従来
の検査方法では発見できない。
場合には、素子に電流が流れるため、この場合にも従来
の検査方法では発見できない。
【０００９】特に静電破壊が起きている場合には、最初
はほぼ正常に動作するが、使用中に静電破壊素子の機能
低下が進み、回路全体が動作不良を起こす要因となり回
路寿命が短くなる。
はほぼ正常に動作するが、使用中に静電破壊素子の機能
低下が進み、回路全体が動作不良を起こす要因となり回
路寿命が短くなる。
【００１０】本発明は上記従来技術を考慮したものであ
って、複数の並列接続された半導体素子からなる回路に
おける各素子の良否を的確に判別できる半導体回路の検
査方法および検査装置の提供を目的とする。
って、複数の並列接続された半導体素子からなる回路に
おける各素子の良否を的確に判別できる半導体回路の検
査方法および検査装置の提供を目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、複数の半導体素子を並列に接続した半
導体回路からなるワークの検査方法であって、前記ワー
クをサーモグラフィカメラで撮影して各半導体素子の発
熱状態を検出し、この発熱状態に基づいて前記ワークの
良否を判別することを特徴とする半導体回路の検査方法
を提供する。
め、本発明では、複数の半導体素子を並列に接続した半
導体回路からなるワークの検査方法であって、前記ワー
クをサーモグラフィカメラで撮影して各半導体素子の発
熱状態を検出し、この発熱状態に基づいて前記ワークの
良否を判別することを特徴とする半導体回路の検査方法
を提供する。
【００１２】この構成によれば、サーモグラフィカメラ
の撮像データの画像処理により個々の半導体素子の発熱
状態が検出されるため、並列接続された複数の半導体素
子からなる半導体回路での各素子について、オープン破
壊による断線および静電破壊による発熱異常等の個々の
素子の不良が的確に判別できる。
の撮像データの画像処理により個々の半導体素子の発熱
状態が検出されるため、並列接続された複数の半導体素
子からなる半導体回路での各素子について、オープン破
壊による断線および静電破壊による発熱異常等の個々の
素子の不良が的確に判別できる。
【００１３】好ましい構成例では、時間をずらせてワー
クの温度を測定し、その温度差に基づいて前記ワークの
良否を判別することを特徴としている。
クの温度を測定し、その温度差に基づいて前記ワークの
良否を判別することを特徴としている。
【００１４】この構成では、時間をずらせてワークの温
度を測定し、単にワークの温度に基づくのでなく、温度
差による温度の上昇率に基づいて検査することにより、
個々の素子固有の特性のばらつきやワーク全体あるいは
製造ラインにおけるロット間での特性のばらつきに影響
されず、また測定開始時の装置やワークの温度あるいは
周囲温度に影響されず、素子自体の発熱特性に基づいて
良否判断ができ、検査の信頼性が高まる。
度を測定し、単にワークの温度に基づくのでなく、温度
差による温度の上昇率に基づいて検査することにより、
個々の素子固有の特性のばらつきやワーク全体あるいは
製造ラインにおけるロット間での特性のばらつきに影響
されず、また測定開始時の装置やワークの温度あるいは
周囲温度に影響されず、素子自体の発熱特性に基づいて
良否判断ができ、検査の信頼性が高まる。
【００１５】さらに好ましい構成例では、時間をずらせ
て少なくとも２回以上の温度を測定して各素子の発熱特
性を検出し、その発熱特性に基づいて前記ワークの良否
および不良の場合の原因を判別することを特徴としてい
る。
て少なくとも２回以上の温度を測定して各素子の発熱特
性を検出し、その発熱特性に基づいて前記ワークの良否
および不良の場合の原因を判別することを特徴としてい
る。
【００１６】この構成によれば、時間に対する温度変化
状態を検出してその温度プロファイルから特定の不良原
因が判別される。
状態を検出してその温度プロファイルから特定の不良原
因が判別される。
【００１７】好ましい適用例では、前記半導体素子は、
回転機器制御ユニット内に組込まれた電力制御用のパワ
ーデバイスであることを特徴としている。
回転機器制御ユニット内に組込まれた電力制御用のパワ
ーデバイスであることを特徴としている。
【００１８】この適用例によれば、特に発熱が大きくま
た製品化後は樹脂封止されて部品や素子交換ができない
モータや発電機等の回転機器の電力制御用回路基板をワ
ークとして、その製造ラインでＦＥＴその他のダイオー
ド等のパワーデバイスの検査を行なうことにより、安定
した特性で寿命の長い製品が得られダイオードの信頼性
が向上する。
た製品化後は樹脂封止されて部品や素子交換ができない
モータや発電機等の回転機器の電力制御用回路基板をワ
ークとして、その製造ラインでＦＥＴその他のダイオー
ド等のパワーデバイスの検査を行なうことにより、安定
した特性で寿命の長い製品が得られダイオードの信頼性
が向上する。
【００１９】さらに本発明では、上記本発明の検査方法
を実施するための検査装置として、複数の半導体素子を
並列に接続した半導体回路からなるワークの検査装置で
あって、検査すべきワークをセットする装置本体と、使
用状態に対応した負荷をワークに印加するための負荷回
路と、該負荷回路を介して前記ワークに動作電流を流す
ための電源と、前記ワークに駆動信号を印加するための
駆動波形発生回路と、前記装置本体にセットされたワー
クを撮影するためのサーモグラフィカメラと、該サーモ
グラフィカメラに接続された画像処理装置と、検査プロ
グラムを内蔵した制御装置とを備えたことを特徴とする
半導体回路の検査装置を提供する。
を実施するための検査装置として、複数の半導体素子を
並列に接続した半導体回路からなるワークの検査装置で
あって、検査すべきワークをセットする装置本体と、使
用状態に対応した負荷をワークに印加するための負荷回
路と、該負荷回路を介して前記ワークに動作電流を流す
ための電源と、前記ワークに駆動信号を印加するための
駆動波形発生回路と、前記装置本体にセットされたワー
クを撮影するためのサーモグラフィカメラと、該サーモ
グラフィカメラに接続された画像処理装置と、検査プロ
グラムを内蔵した制御装置とを備えたことを特徴とする
半導体回路の検査装置を提供する。
【００２０】この構成によれば、パソコン等の制御装置
に内蔵された検査プログラムにしたがって、ワークを装
置本体にセットした後、所定のシーケンスでワークに駆
動電流を流して動作させ、これをサーモグラフィカメラ
で撮影してその撮像データを画像処理して発熱状態を検
出し、この発熱状態により半導体素子の良否を判別でき
る。
に内蔵された検査プログラムにしたがって、ワークを装
置本体にセットした後、所定のシーケンスでワークに駆
動電流を流して動作させ、これをサーモグラフィカメラ
で撮影してその撮像データを画像処理して発熱状態を検
出し、この発熱状態により半導体素子の良否を判別でき
る。
【００２１】好ましい適用例では、前記半導体素子は、
回転機器制御ユニット内に組込まれた電力制御用のパワ
ーデバイスであることを特徴としている。
回転機器制御ユニット内に組込まれた電力制御用のパワ
ーデバイスであることを特徴としている。
【００２２】この適用例によれば、特に発熱が大きくま
た製品化後は樹脂封止されて部品や素子交換ができない
モータや発電機等の回転機器の電力制御用回路基板をワ
ークとして、その製造ラインでＦＥＴその他のダイオー
ド等のパワーデバイスの検査を行なうことにより、安定
した特性で寿命の長い製品が得られダイオードの信頼性
が向上する。
た製品化後は樹脂封止されて部品や素子交換ができない
モータや発電機等の回転機器の電力制御用回路基板をワ
ークとして、その製造ラインでＦＥＴその他のダイオー
ド等のパワーデバイスの検査を行なうことにより、安定
した特性で寿命の長い製品が得られダイオードの信頼性
が向上する。
【００２３】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図１は、本発明の実施形態に
係る半導体回路検査装置の構成図である。複数の半導体
素子（例えばＦＥＴ）からなる検査対象のワーク（プリ
ント回路基板）１が検査装置本体（不図示）にセットさ
れる。ワーク１に負荷回路２を介して電源３が接続され
る。負荷回路２は、ワーク１に対し実際の使用状態と同
様又はそれ以下の負荷をかけてその動作や特性を検査す
るためのものである。電源３は制御装置４に接続され、
この制御装置４がワーク制御用の電源３をオン／オフ制
御する。制御装置４は、駆動波形発生回路５を介してワ
ーク１に接続される。この駆動波形発生回路５は、検査
する半導体素子をスイッチングさせる駆動信号波形を作
成し、これをワーク１の各ＦＥＴに印加する。
の形態について説明する。図１は、本発明の実施形態に
係る半導体回路検査装置の構成図である。複数の半導体
素子（例えばＦＥＴ）からなる検査対象のワーク（プリ
ント回路基板）１が検査装置本体（不図示）にセットさ
れる。ワーク１に負荷回路２を介して電源３が接続され
る。負荷回路２は、ワーク１に対し実際の使用状態と同
様又はそれ以下の負荷をかけてその動作や特性を検査す
るためのものである。電源３は制御装置４に接続され、
この制御装置４がワーク制御用の電源３をオン／オフ制
御する。制御装置４は、駆動波形発生回路５を介してワ
ーク１に接続される。この駆動波形発生回路５は、検査
する半導体素子をスイッチングさせる駆動信号波形を作
成し、これをワーク１の各ＦＥＴに印加する。
【００２４】装置本体にセットされたワーク１の上方に
はこのワーク１を撮影するサーモグラフィカメラ６が備
わる。サーモグラフィカメラ６は、ワーク１を撮影して
その熱画像データを画像処理装置７に送る。画像処理装
置７は、制御装置４のプログラムあるいは入力指令信号
にしたがって、熱画像データを処理して温度計算等を行
い、これをモニター８に表示する。
はこのワーク１を撮影するサーモグラフィカメラ６が備
わる。サーモグラフィカメラ６は、ワーク１を撮影して
その熱画像データを画像処理装置７に送る。画像処理装
置７は、制御装置４のプログラムあるいは入力指令信号
にしたがって、熱画像データを処理して温度計算等を行
い、これをモニター８に表示する。
【００２５】図２は上記図１の検査装置を用いた半導体
回路検査方法のフローチャートであり、図３はそのタイ
ムチャートである。フローチャートの各ステップの動作
は以下のとおりである。
回路検査方法のフローチャートであり、図３はそのタイ
ムチャートである。フローチャートの各ステップの動作
は以下のとおりである。
【００２６】ステップＳ１：手動または制御装置４（図
１）からのＧＰＩＢ通信ライン等による入力指令により
ワーク制御用の電源３（図１）をオンにする。この時点
またはこれより幾分前から、サーモグラフィカメラ６に
よりワーク１の個々の素子（後述の図６のダイオード１
７やＦＥＴ１８）を撮影し、熱画像データを画像処理装
置７に送る。
１）からのＧＰＩＢ通信ライン等による入力指令により
ワーク制御用の電源３（図１）をオンにする。この時点
またはこれより幾分前から、サーモグラフィカメラ６に
よりワーク１の個々の素子（後述の図６のダイオード１
７やＦＥＴ１８）を撮影し、熱画像データを画像処理装
置７に送る。
【００２７】ステップＳ２：駆動波形発生回路５から各
半導体素子（ＦＥＴ）のスイッチング用の駆動信号をオ
ンにする。このステップＳ２は、図３の時間ｔ０で示す
ように上記ステップＳ１と同時でもよい。これらのステ
ップＳ１，Ｓ２によりワーク１の各ＦＥＴが動作して温
度が上昇する。
半導体素子（ＦＥＴ）のスイッチング用の駆動信号をオ
ンにする。このステップＳ２は、図３の時間ｔ０で示す
ように上記ステップＳ１と同時でもよい。これらのステ
ップＳ１，Ｓ２によりワーク１の各ＦＥＴが動作して温
度が上昇する。
【００２８】ステップＳ３：時間ｔ１において、画像処
理装置７でワーク１の各ＦＥＴの温度Ｔ１を計測する。 ステップＳ４：温度Ｔ１が所定の許容範囲内（正常動作
しているときの温度範囲内）かどうかを判別する。
理装置７でワーク１の各ＦＥＴの温度Ｔ１を計測する。 ステップＳ４：温度Ｔ１が所定の許容範囲内（正常動作
しているときの温度範囲内）かどうかを判別する。
【００２９】ステップＳ５：温度Ｔ１が正常であれば、
時間ｔ２において熱画像データから温度Ｔ２を計測す
る。 ステップＳ６：温度Ｔ２が所定の許容範囲内（正常動作
しているときの温度範囲内）かどうかを判別する。
時間ｔ２において熱画像データから温度Ｔ２を計測す
る。 ステップＳ６：温度Ｔ２が所定の許容範囲内（正常動作
しているときの温度範囲内）かどうかを判別する。
【００３０】ステップＳ７：温度Ｔ２が正常であれば、
時間ｔ３で、駆動波形発生回路５からワーク１に印加さ
れていた駆動信号をオフにする。 ステップＳ８：ステップＳ７に続いて又は図３のように
同時に、電源３をオフにする。これにより検査のための
通電が終了し、図３に示すように、素子温度が低下し始
める。
時間ｔ３で、駆動波形発生回路５からワーク１に印加さ
れていた駆動信号をオフにする。 ステップＳ８：ステップＳ７に続いて又は図３のように
同時に、電源３をオフにする。これにより検査のための
通電が終了し、図３に示すように、素子温度が低下し始
める。
【００３１】ステップＳ９：上記ステップＳ３，Ｓ５で
測定した温度データＴ１，Ｔ２からその温度差ΔＴ（＝
Ｔ１−Ｔ２）を計算する。これにより、時間ｔ１からｔ
２までの温度上昇が計算される。
測定した温度データＴ１，Ｔ２からその温度差ΔＴ（＝
Ｔ１−Ｔ２）を計算する。これにより、時間ｔ１からｔ
２までの温度上昇が計算される。
【００３２】ステップＳ１０：上記ステップＳ９で計算
した温度上昇の値ΔＴが正常な素子の場合の温度上昇の
範囲内かどうかを判別する。このように温度差によって
ワークの良否を判別することにより、Ｔ１のみ又はＴ２
のみで判断する場合に比べ、個々のＦＥＴ固有の特性の
ばらつきやワーク全体あるいはロット間での特性のばら
つきに影響されず、また測定開始時の装置やワークの温
度あるいは周囲温度に影響されず素子自体の発熱特性に
基づいて判断ができ、検査の信頼性が高まる。この場
合、上記ステップＳ４，Ｓ６でのＴ１およびＴ２の判断
基準の範囲によっては、該ステップＳ４，Ｓ６において
Ｔ１およびＴ２が個々に両方とも正常であっても、その
差ΔＴが正常範囲に入らない場合もあるため、Ｔ１，Ｔ
２の判別ステップＳ４，Ｓ６に加えてΔＴの判別ステッ
プＳ１０を設けることが望ましい。ただし、Ｔ１または
Ｔ２の判断基準範囲の設定によっては、ステップＳ４ま
たはＳ６のいずれか一方を省略してもよい。
した温度上昇の値ΔＴが正常な素子の場合の温度上昇の
範囲内かどうかを判別する。このように温度差によって
ワークの良否を判別することにより、Ｔ１のみ又はＴ２
のみで判断する場合に比べ、個々のＦＥＴ固有の特性の
ばらつきやワーク全体あるいはロット間での特性のばら
つきに影響されず、また測定開始時の装置やワークの温
度あるいは周囲温度に影響されず素子自体の発熱特性に
基づいて判断ができ、検査の信頼性が高まる。この場
合、上記ステップＳ４，Ｓ６でのＴ１およびＴ２の判断
基準の範囲によっては、該ステップＳ４，Ｓ６において
Ｔ１およびＴ２が個々に両方とも正常であっても、その
差ΔＴが正常範囲に入らない場合もあるため、Ｔ１，Ｔ
２の判別ステップＳ４，Ｓ６に加えてΔＴの判別ステッ
プＳ１０を設けることが望ましい。ただし、Ｔ１または
Ｔ２の判断基準範囲の設定によっては、ステップＳ４ま
たはＳ６のいずれか一方を省略してもよい。
【００３３】ステップＳ１１：ΔＴが正常値であれば、
モニター画面あるいはその他の表示ランプ等にワークの
検査結果が正常である旨のＯＫ表示を行う。 ステップＳ１２：前記ステップＳ４またはＳ６におい
て、温度Ｔ１またはＴ２が正常範囲に入らなかった場合
に、駆動波形発生回路５をオフにする。
モニター画面あるいはその他の表示ランプ等にワークの
検査結果が正常である旨のＯＫ表示を行う。 ステップＳ１２：前記ステップＳ４またはＳ６におい
て、温度Ｔ１またはＴ２が正常範囲に入らなかった場合
に、駆動波形発生回路５をオフにする。
【００３４】ステップＳ１３：ステップＳ１２に続いて
又は同時に、電源３をオフにする。ワークに異常が発見
されたため、検査を終了するためである。 ステップＳ１４：上記ステップＳ４，Ｓ６，Ｓ１０で、
ワークに異常があると判別されたときに、モニター画面
あるいはその他の表示ランプ等にワークが不良である旨
のＮＧ表示を行う。
又は同時に、電源３をオフにする。ワークに異常が発見
されたため、検査を終了するためである。 ステップＳ１４：上記ステップＳ４，Ｓ６，Ｓ１０で、
ワークに異常があると判別されたときに、モニター画面
あるいはその他の表示ランプ等にワークが不良である旨
のＮＧ表示を行う。
【００３５】図４は、本発明の別の実施形態の説明図で
ある。静電破壊を起している素子については、電流を流
したときの温度変化状態の概略傾向が予め分かってい
る。また、素子の半田接合不良や、半田接合部で発生す
るボイドにより抵抗値が増加している場合の温度変化状
態の概略傾向が予め分かっている。したがって、ワーク
に検査電流を通電して少なくとも３点以上の温度を検出
することにより、温度変化状態を判別し、これを予め分
かっている静電破壊の温度プロファイルあるいはボイド
発生等の場合の温度プロファイルと比較することによ
り、不良を起している素子の検出がその原因とともに検
出される。
ある。静電破壊を起している素子については、電流を流
したときの温度変化状態の概略傾向が予め分かってい
る。また、素子の半田接合不良や、半田接合部で発生す
るボイドにより抵抗値が増加している場合の温度変化状
態の概略傾向が予め分かっている。したがって、ワーク
に検査電流を通電して少なくとも３点以上の温度を検出
することにより、温度変化状態を判別し、これを予め分
かっている静電破壊の温度プロファイルあるいはボイド
発生等の場合の温度プロファイルと比較することによ
り、不良を起している素子の検出がその原因とともに検
出される。
【００３６】例えば、半田接合部にボイドが発生してい
る素子は、正常な素子に比べ、図４に示すように、駆動
信号の通電により上に凸形状の温度プロファイルで温度
上昇変化する傾向がある。したがって、時間をずらせて
３点またはそれ以上の点で温度を測定することにより、
温度プロファイルの概略が計測でき、これに基づいてボ
イドによる接合不良の素子を判別できる。
る素子は、正常な素子に比べ、図４に示すように、駆動
信号の通電により上に凸形状の温度プロファイルで温度
上昇変化する傾向がある。したがって、時間をずらせて
３点またはそれ以上の点で温度を測定することにより、
温度プロファイルの概略が計測でき、これに基づいてボ
イドによる接合不良の素子を判別できる。
【００３７】また、静電破壊により、ＶＧＳ−ＩＶ特性
（ゲートソース間電圧および電流電圧特性）に異常があ
る素子についても、その概略の温度プロファイルが予め
分かっているため、ワークに対し３点またはそれ以上の
点で温度を測定して温度プロファイルを検出することに
より、静電破壊を起している素子を判別できる。
（ゲートソース間電圧および電流電圧特性）に異常があ
る素子についても、その概略の温度プロファイルが予め
分かっているため、ワークに対し３点またはそれ以上の
点で温度を測定して温度プロファイルを検出することに
より、静電破壊を起している素子を判別できる。
【００３８】図５は本発明が適用される電動車両駆動用
のモータ制御ユニットを構成する回路基板の平面図であ
る。アルミニウム基板９上に銅による導体パターン（不
図示）が形成されその上にレジスト１０がコーティング
される。このレジスト１０をパターニングすることによ
りモータ制御回路を構成するダイオード用のランドパタ
ーン１１およびＦＥＴ用のランドパターン１２が形成さ
れる。アルミニウム基板９上の３ヵ所に制御回路の出力
取出端子部１３ａ．１３ｂ，１３ｃが形成され、それぞ
れ２本の出力端子用の孔１４が形成される。アルミニウ
ム基板９の４隅には後述のケース本体に固定するための
取付け孔１５が設けられる。基板上にはさらに、駆動回
路を構成するゲート抵抗１６が備わる。
のモータ制御ユニットを構成する回路基板の平面図であ
る。アルミニウム基板９上に銅による導体パターン（不
図示）が形成されその上にレジスト１０がコーティング
される。このレジスト１０をパターニングすることによ
りモータ制御回路を構成するダイオード用のランドパタ
ーン１１およびＦＥＴ用のランドパターン１２が形成さ
れる。アルミニウム基板９上の３ヵ所に制御回路の出力
取出端子部１３ａ．１３ｂ，１３ｃが形成され、それぞ
れ２本の出力端子用の孔１４が形成される。アルミニウ
ム基板９の４隅には後述のケース本体に固定するための
取付け孔１５が設けられる。基板上にはさらに、駆動回
路を構成するゲート抵抗１６が備わる。
【００３９】図６（Ａ）（Ｂ）は、図５のアルミニウム
基板９のチップ実装状態の平面図および正面図である。
ダイオード用の各ランドパターン１１にダイオード１７
が半田接合され、ＦＥＴ用の各ランドパターン１２にＦ
ＥＴ１８が半田接合される。各ダイオード１７は樹脂１
９でそれぞれ封止される。各ＦＥＴ１８は、コネクタ２
１とともに樹脂２０で封止される。このようなダイオー
ド１７およびＦＥＴ１８を封止する樹脂材料としては、
一般に市販されている線膨張係数１５〜３０×10-6／℃
の液状封止材料を選択して用いることができる（例えば
銅に近似する線膨張係数１５×10 -6／℃やアルミニウム
に近似する線膨張係数２２×10-6／℃等の封止材料が市
販され容易に入手可能である）
基板９のチップ実装状態の平面図および正面図である。
ダイオード用の各ランドパターン１１にダイオード１７
が半田接合され、ＦＥＴ用の各ランドパターン１２にＦ
ＥＴ１８が半田接合される。各ダイオード１７は樹脂１
９でそれぞれ封止される。各ＦＥＴ１８は、コネクタ２
１とともに樹脂２０で封止される。このようなダイオー
ド１７およびＦＥＴ１８を封止する樹脂材料としては、
一般に市販されている線膨張係数１５〜３０×10-6／℃
の液状封止材料を選択して用いることができる（例えば
銅に近似する線膨張係数１５×10 -6／℃やアルミニウム
に近似する線膨張係数２２×10-6／℃等の封止材料が市
販され容易に入手可能である）
【００４０】図７（Ａ）（Ｂ）（Ｃ）は、それぞれ図６
のアルミニウム基板９を組込んだモータ制御ユニットの
平面透視図、正面透視図および側面図である。このモー
タ制御ユニット２２は、アルミニウム基板９等により構
成された駆動制御回路をケース本体２３内に収容したも
のである。このケース本体２３は、アルミニウムまたは
その合金からなる金属材料を押出し成形により形成した
ものである。ケース本体２３は、両端が開放した筒状体
であり、外周面に複数の並列するリブ２４が突出して形
成される。このリブ２４により、ケース本体２３の表面
積が大きくなって放熱性が高まるとともに、ケース本体
２３の剛性や強度が高まる。アルミニウム基板９上に
は、電解コンデンサ２５等の駆動制御回路（図９参照）
を構成する素子が搭載される。２６ａ，２６ｂ，２６ｃ
は、前述の出力端子取出し部１３ａ，１３ｂ，１３ｃ
（図５、図６参照）に接続する端子取出板である。制御
回路の各信号線は電気ケーブル３０およびカプラ２７を
介して車両側のスイッチその他の駆動または制御部品に
接続される。アルミニウム基板９の下面側には、前述の
出力端子用の孔１４（図５、図６参照）を挿通して設け
た出力端子２８が突出する。このようなアルミニウム基
板９およびこれに搭載された電子部品はケース本体２３
内に収容され樹脂（不図示）により封止される。
のアルミニウム基板９を組込んだモータ制御ユニットの
平面透視図、正面透視図および側面図である。このモー
タ制御ユニット２２は、アルミニウム基板９等により構
成された駆動制御回路をケース本体２３内に収容したも
のである。このケース本体２３は、アルミニウムまたは
その合金からなる金属材料を押出し成形により形成した
ものである。ケース本体２３は、両端が開放した筒状体
であり、外周面に複数の並列するリブ２４が突出して形
成される。このリブ２４により、ケース本体２３の表面
積が大きくなって放熱性が高まるとともに、ケース本体
２３の剛性や強度が高まる。アルミニウム基板９上に
は、電解コンデンサ２５等の駆動制御回路（図９参照）
を構成する素子が搭載される。２６ａ，２６ｂ，２６ｃ
は、前述の出力端子取出し部１３ａ，１３ｂ，１３ｃ
（図５、図６参照）に接続する端子取出板である。制御
回路の各信号線は電気ケーブル３０およびカプラ２７を
介して車両側のスイッチその他の駆動または制御部品に
接続される。アルミニウム基板９の下面側には、前述の
出力端子用の孔１４（図５、図６参照）を挿通して設け
た出力端子２８が突出する。このようなアルミニウム基
板９およびこれに搭載された電子部品はケース本体２３
内に収容され樹脂（不図示）により封止される。
【００４１】図８は、上記モータ制御ユニット２２の外
観構成図であり、（Ａ）は平面図、（Ｂ）は正面図、
（Ｃ）は側面図である。前述のように表面にリブ２４が
形成されたケース本体２３の一方の側面から端子取出板
２６ａ，２６ｂ，２６ｃおよびカプラ２７に接続する電
気ケーブル３０が取出される。ケース本体２９内は樹脂
２９で封止される。
観構成図であり、（Ａ）は平面図、（Ｂ）は正面図、
（Ｃ）は側面図である。前述のように表面にリブ２４が
形成されたケース本体２３の一方の側面から端子取出板
２６ａ，２６ｂ，２６ｃおよびカプラ２７に接続する電
気ケーブル３０が取出される。ケース本体２９内は樹脂
２９で封止される。
【００４２】
【発明の効果】以上説明したように、本発明では、サー
モグラフィカメラの撮像データの画像処理により個々の
半導体素子の発熱状態が検出されるため、並列接続され
た複数の半導体素子からなる半導体回路での各素子につ
いて、オープン破壊による断線および静電破壊による発
熱異常等の個々の素子の不良が的確に判別できる。
モグラフィカメラの撮像データの画像処理により個々の
半導体素子の発熱状態が検出されるため、並列接続され
た複数の半導体素子からなる半導体回路での各素子につ
いて、オープン破壊による断線および静電破壊による発
熱異常等の個々の素子の不良が的確に判別できる。
【００４３】この場合、時間をずらせてワークの温度を
測定し、単にワークの温度に基づくのでなく、温度差に
よる温度の上昇率に基づいて検査することにより、個々
の素子固有の特性のばらつきやワーク全体あるいは製造
ラインにおけるロット間での特性のばらつきに影響され
ず、また測定開始時の装置やワークの温度あるいは周囲
温度に影響されず、素子自体の発熱特性に基づいて良否
判断ができ、検査の信頼性が高まる。
測定し、単にワークの温度に基づくのでなく、温度差に
よる温度の上昇率に基づいて検査することにより、個々
の素子固有の特性のばらつきやワーク全体あるいは製造
ラインにおけるロット間での特性のばらつきに影響され
ず、また測定開始時の装置やワークの温度あるいは周囲
温度に影響されず、素子自体の発熱特性に基づいて良否
判断ができ、検査の信頼性が高まる。
【図１】 本発明に係る半導体回路検査装置の構成図。
【図２】 図１の検査装置を用いた検査方法のフローチ
ャート。
ャート。
【図３】 図２のフローチャートのタイムチャート。
【図４】 本発明の別の実施形態の説明図。
【図５】 本発明が適用されるアルミニウム基板の平面
図。
図。
【図６】 図５のアルミニウム基板のチップ実装状態の
平面図。
平面図。
【図７】 図６のアルミニウム基板を組込んだ電動車両
のモータ制御ユニットの構成説明図。
のモータ制御ユニットの構成説明図。
【図８】 図７のモータ制御ユニットの外観構成説明
図。
図。
１：ワーク、２：負荷回路、３：電源、４：制御装置、
５：駆動波形発生回路、６：サーモグラフィカメラ、
７：画像処理装置、８：モニター、９：アルミニウム基
板、１０：レジスト、１１：ダイオード用のランドパタ
ーン、１２：ＦＥＴ用のランドパターン、１３ａ，１３
ｂ，１３ｃ：出力取出端子部、１４：出力端子取付け用
の孔、１５：取付け孔、１６：ゲート抵抗、１７：ダイ
オード、１８：ＦＥＴ、１９，２０：樹脂、２１：コネ
クタ、２２：モータ制御ユニット、２３：ケース本体、
２４：リブ、２５：電解コンデンサ、２６ａ，２６ｂ，
２６ｃ：端子取出板、２７：カプラ、２８：端子、２
９：樹脂、３０：電気ケーブル。
５：駆動波形発生回路、６：サーモグラフィカメラ、
７：画像処理装置、８：モニター、９：アルミニウム基
板、１０：レジスト、１１：ダイオード用のランドパタ
ーン、１２：ＦＥＴ用のランドパターン、１３ａ，１３
ｂ，１３ｃ：出力取出端子部、１４：出力端子取付け用
の孔、１５：取付け孔、１６：ゲート抵抗、１７：ダイ
オード、１８：ＦＥＴ、１９，２０：樹脂、２１：コネ
クタ、２２：モータ制御ユニット、２３：ケース本体、
２４：リブ、２５：電解コンデンサ、２６ａ，２６ｂ，
２６ｃ：端子取出板、２７：カプラ、２８：端子、２
９：樹脂、３０：電気ケーブル。
フロントページの続き Ｆターム(参考） 2G003 AA00 AB16 AB18 AC03 AC09 AD06 AH00 AH05 2G040 AA05 AB08 BA18 BA27 CA02 CA12 CA23 DA06 EC03 GC01 HA02 HA07 HA11 2G132 AA00 AB01 AC03 AD15 AE16 AE18 AL00 AL11 AL12 AL26
Claims (6)
- 【請求項１】複数の半導体素子を並列に接続した半導体
回路からなるワークの検査方法であって、 前記ワークをサーモグラフィカメラで撮影して各半導体
素子の発熱状態を検出し、この発熱状態に基づいて前記
ワークの良否を判別することを特徴とする半導体回路の
検査方法。 - 【請求項２】時間をずらせてワークの温度を測定し、そ
の温度差に基づいて前記ワークの良否を判別することを
特徴とする請求項１に記載の半導体回路の検査方法。 - 【請求項３】時間をずらせて少なくとも２回以上の温度
を測定して各素子の発熱特性を検出し、その発熱特性に
基づいて前記ワークの良否および不良の場合の原因を判
別することを特徴とする請求項２に記載の半導体回路の
検査方法。 - 【請求項４】前記半導体素子は、回転機器制御ユニット
内に組込まれた電力制御用のパワーデバイスであること
を特徴とする請求項３に記載の半導体回路の検査方法。 - 【請求項５】複数の半導体素子を並列に接続した半導体
回路からなるワークの検査装置であって、 検査すべきワークをセットする装置本体と、使用状態に
対応した負荷をワークに印加するための負荷回路と、該
負荷回路を介して前記ワークに動作電流を流すための電
源と、前記ワークに駆動信号を印加するための駆動波形
発生回路と、前記装置本体にセットされたワークを撮影
するためのサーモグラフィカメラと、該サーモグラフィ
カメラに接続された画像処理装置と、検査プログラムを
内蔵した制御装置とを備えたことを特徴とする半導体回
路の検査装置。 - 【請求項６】前記半導体素子は、回転機器制御ユニット
内に組込まれた電力制御用のパワーデバイスであること
を特徴とする請求項５に記載の半導体回路の検査装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161739A JP2002350491A (ja) | 2001-05-30 | 2001-05-30 | 半導体回路の検査方法および検査装置 |
| US10/063,869 US6809532B2 (en) | 2001-05-30 | 2002-05-21 | Inspection method and inspection apparatus for semiconductor circuit |
| CN 02140112 CN1242273C (zh) | 2001-05-30 | 2002-05-28 | 半导体电路的检测方法和检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161739A JP2002350491A (ja) | 2001-05-30 | 2001-05-30 | 半導体回路の検査方法および検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002350491A true JP2002350491A (ja) | 2002-12-04 |
Family
ID=19004970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161739A Pending JP2002350491A (ja) | 2001-05-30 | 2001-05-30 | 半導体回路の検査方法および検査装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6809532B2 (ja) |
| JP (1) | JP2002350491A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013031900A1 (ja) * | 2011-08-31 | 2013-03-07 | シャープ株式会社 | 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 |
| JP2014130062A (ja) * | 2012-12-28 | 2014-07-10 | Eikichi Oshita | 鉄筋画像生成方法と装置、鉄筋腐食性状診断方法と装置、鉄筋画像生成用のプログラム及び当該プログラムを記録する記録媒体 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3756168B2 (ja) * | 2004-03-19 | 2006-03-15 | 株式会社ソニー・コンピュータエンタテインメント | 回路の発熱制御方法、装置およびシステム |
| US8228067B2 (en) * | 2006-11-02 | 2012-07-24 | Production Resource Group, Llc | Load bank |
| FR2946770B1 (fr) * | 2009-06-11 | 2011-06-24 | Peugeot Citroen Automobiles Sa | Procede d?evaluation de la robustesse de dispositif electrique et electronique. |
| US9500599B2 (en) * | 2014-01-23 | 2016-11-22 | Samsung Electronics Co., Ltd. | Surface inspection apparatus for semiconductor chips |
| CN105158678A (zh) * | 2015-10-23 | 2015-12-16 | 湖北三江航天万峰科技发展有限公司 | 一种印制电路板短路故障点快速检测装置 |
| KR20190041678A (ko) * | 2017-10-13 | 2019-04-23 | 삼성전자주식회사 | 반도체 칩 검사 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440566A (en) * | 1991-09-23 | 1995-08-08 | Southwest Research Institute | Fault detection and diagnosis for printed circuit boards |
-
2001
- 2001-05-30 JP JP2001161739A patent/JP2002350491A/ja active Pending
-
2002
- 2002-05-21 US US10/063,869 patent/US6809532B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013031900A1 (ja) * | 2011-08-31 | 2013-03-07 | シャープ株式会社 | 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 |
| JPWO2013031900A1 (ja) * | 2011-08-31 | 2015-03-23 | シャープ株式会社 | 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 |
| US9239341B2 (en) | 2011-08-31 | 2016-01-19 | Sharp Kabushiki Kaisha | Wiring fault detection method, wiring fault detection apparatus, and method for manufacturing semiconductor substrate |
| JP2014130062A (ja) * | 2012-12-28 | 2014-07-10 | Eikichi Oshita | 鉄筋画像生成方法と装置、鉄筋腐食性状診断方法と装置、鉄筋画像生成用のプログラム及び当該プログラムを記録する記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6809532B2 (en) | 2004-10-26 |
| US20020180467A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962129B2 (ja) | 半導体試験装置 | |
| TWI518318B (zh) | 配線缺陷檢查方法及配線缺陷檢查裝置 | |
| JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
| CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
| JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
| JP2002350491A (ja) | 半導体回路の検査方法および検査装置 | |
| JP5466043B2 (ja) | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 | |
| WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
| US11307223B2 (en) | Inspection device and method of controlling temperature of probe card | |
| JPH11101841A (ja) | 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置 | |
| JP7345320B2 (ja) | 検査装置及びプローブカードの温度調整方法 | |
| TWI516774B (zh) | 絕緣檢測方法及絕緣檢測裝置 | |
| JP2001264381A (ja) | 半導体パッケージの検査用ソケット、半導体パッケージの検査システムおよびその制御方法ならびにその記録媒体 | |
| JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
| JP2000097990A (ja) | 半導体デバイスのバーンイン試験装置 | |
| JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
| JPH09207366A (ja) | サーマルヘッドおよびその製造方法 | |
| JP2000298156A (ja) | 半導体装置の検査方法 | |
| JPH0555327A (ja) | 半導体素子のスクリーニング方法 | |
| JPH1174321A (ja) | プローブ装置 | |
| JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JP4676370B2 (ja) | 接合不良検知装置、並びに、接合不良検知方法 | |
| JPS6339101B2 (ja) | ||
| KR20180020662A (ko) | 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법 | |
| JP3832945B2 (ja) | 半導体装置の製造方法、半導体ウェハおよびその半導体ウェハを用いて行う半導体装置の検査方法、バーンイン装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060405 |