WO2013031900A1 - 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 - Google Patents

配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 Download PDF

Info

Publication number
WO2013031900A1
WO2013031900A1 PCT/JP2012/072021 JP2012072021W WO2013031900A1 WO 2013031900 A1 WO2013031900 A1 WO 2013031900A1 JP 2012072021 W JP2012072021 W JP 2012072021W WO 2013031900 A1 WO2013031900 A1 WO 2013031900A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
defect
value
voltage
semiconductor substrate
Prior art date
Application number
PCT/JP2012/072021
Other languages
English (en)
French (fr)
Inventor
裕史 狩田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/236,992 priority Critical patent/US9239341B2/en
Priority to JP2013531398A priority patent/JP5744212B2/ja
Priority to CN201280039453.4A priority patent/CN103733055B/zh
Publication of WO2013031900A1 publication Critical patent/WO2013031900A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a wiring defect detection method, a wiring defect detection device, and a semiconductor substrate manufacturing method suitable for detecting defects in wiring formed on a semiconductor substrate such as a liquid crystal panel and a solar battery panel.
  • a manufacturing process of a liquid crystal panel is roughly divided into an array (TFT) process, a cell (liquid crystal) process, and a module process.
  • TFT array
  • cell liquid crystal
  • module process array detection is performed after a gate electrode, a semiconductor film, a source / drain electrode, a protective film, and a transparent electrode are formed on a transparent substrate. Presence or absence is detected.
  • a voltage is applied to the leaky defect substrate to generate heat, and the defect position is specified using an image obtained by imaging the surface temperature of the leaky defect substrate with an infrared camera. There is infrared detection.
  • Patent Document 1 relates to infrared detection for detecting a short-circuit defect of a substrate by an infrared image. By using a difference image of the infrared image of the substrate before and after applying a voltage, a heated wire is detected, and the defect position is detected. Can be identified.
  • Patent Document 2 discloses a failure diagnosis method using an infrared camera.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 06-207914 (Publication Date: July 26, 1994)”
  • Japanese Patent Publication Japanese Patent Laid-Open No. 04-348266 (Publication Date: December 3, 1992)”
  • Patent Documents 1 and 2 when the techniques of Patent Documents 1 and 2 are used, in the case of a low heat generation defect in which a sufficient temperature change cannot be obtained, a defective portion (a wiring portion that generates heat) and a background portion (a wiring portion that does not generate heat) and a substrate Even if the difference images of the infrared images in the portion other than the upper wiring portion are compared, there is a possibility that a clear contrast difference does not occur. In this case, when the difference image is binarized, the defective portion and the background portion cannot be sufficiently separated, and it is difficult to specify the defective portion.
  • the present invention has been made in view of the above-described problems, and its purpose is to set a threshold value for a time (number of frames) until a heat generation of a semiconductor substrate (leak defect substrate) and a temperature rise value. It is an object of the present invention to provide a method and apparatus capable of detecting a defective portion on a substrate with high accuracy regardless of the heat generation amount (infrared image intensity) of the portion, and a substrate manufacturing method.
  • the wiring defect detection method is: A voltage application step of applying a predetermined voltage to the wiring formed on the semiconductor substrate; A measuring step of continuously measuring a temperature of at least a part of the region of the semiconductor substrate to which a voltage is applied in the voltage applying step using an infrared camera; A determination step of determining whether a temperature rise value derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value measured in the measurement step is equal to or greater than a threshold value; If it is determined in the determination step that the threshold is greater than or equal to the threshold, it is determined that the wiring formed in the region has a short-circuit defect, and if it is determined that the wiring is less than the threshold, the wiring has a short-circuit defect.
  • a defect determination step for determining that there is no It is characterized by including.
  • the defect since the defect has a low heat generation, the temperature change is insufficient, and it is difficult to determine whether or not the defect is detected by the defect detection method using the difference image of the infrared image.
  • a defect can be detected with high accuracy by making a determination using numerical data such as a temperature rise value without using an infrared image that relies on visual observation. In other words, it is possible to detect a defect due to a short circuit on the semiconductor substrate with high accuracy regardless of the heat generation amount of the defect (intensity of the infrared image).
  • the wiring defect detection apparatus which concerns on this invention, Voltage applying means for applying a predetermined voltage to the wiring formed on the semiconductor substrate; An infrared camera for measuring the temperature of the semiconductor substrate; Measuring means for the infrared camera to continuously measure the temperature of the semiconductor substrate for a certain period of time; Determining whether a temperature rise value is derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value obtained by the measuring means, and determining whether the derived temperature rise value is equal to or greater than a threshold value Means, Defect determining means that determines that the wiring has a short-circuit defect when the determination means determines that the threshold is equal to or greater than the threshold, and determines that the short-circuit defect does not exist when the wiring is determined to be less than the threshold. And The measurement unit, the determination unit, and the defect determination unit are provided in a control unit.
  • the defect since the defect has a low heat generation, the temperature change is insufficient, and it is difficult to determine whether or not the defect is detected by the defect detection method using the difference image of the infrared image.
  • a defect can be detected with high accuracy by making a determination using numerical data such as a temperature rise value without using an infrared image that relies on visual observation.
  • the defect can be detected with high accuracy regardless of the heat generation amount of the defective portion (intensity of the infrared image).
  • a method for manufacturing a semiconductor substrate includes: Forming a semiconductor substrate on which at least one of a gate electrode, a source electrode, and a drain electrode, a wiring connected to the gate electrode, a wiring connected thereto, and a semiconductor film are formed on the substrate; , A voltage application step of applying a predetermined voltage to the wiring formed on the semiconductor substrate; A measuring step of continuously measuring a temperature of at least a part of the region of the semiconductor substrate to which a voltage is applied in the voltage applying step using an infrared camera; A determination step of determining whether a temperature rise value derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value measured in the measurement step is equal to or greater than a threshold value; If it is determined in the determination step that the threshold is greater than or equal to the threshold, it is determined that the wiring formed in the region has a short-circuit defect, and if it is determined that the wiring is less than the threshold, the wiring has a short-circuit defect.
  • the wiring defect detection method and the wiring defect detection apparatus determine whether the defect is low in heat generation due to low heat generation, and is a defect in the defect detection method using the difference image of the infrared image. Even if it is difficult to determine whether or not a defect is detected, it is possible to detect defects on the substrate with high accuracy by using numerical data such as temperature rise values without using infrared images that rely on visual inspection. can do. In other words, the defective portion on the semiconductor substrate can be detected with high accuracy regardless of the amount of heat generated by the defective portion (intensity of the infrared image).
  • FIG. 1 is a block diagram illustrating a configuration of a wiring defect detection device according to an embodiment of the present invention, and a perspective view illustrating a configuration of a mother substrate having a liquid crystal panel. It is a perspective view which shows the structure of the wiring defect detection apparatus which concerns on embodiment of this invention. It is a top view of the liquid crystal panel and probe which concern on embodiment of this invention. It is a flowchart which shows the wiring defect detection method which concerns on embodiment of this invention. It is a schematic diagram which shows the defect of the pixel part which concerns on embodiment of this invention. It is the schematic of the method of producing the background image at the time of calculating the temperature rise threshold value concerning embodiment of this invention. It is a graph which shows the temperature change curve of the defect part which concerns on embodiment of this invention. It is a graph which shows the temperature change curve of the background part which concerns on embodiment of this invention. It is a schematic diagram which shows the short circuit path
  • FIG. 1A is a block diagram showing the configuration of the wiring defect detection device 100 in the present embodiment
  • FIG. 2 is a perspective view of a mother substrate 1 (semiconductor substrate) that is a target for which a wiring defect is detected.
  • FIG. 1A is a block diagram showing the configuration of the wiring defect detection device 100 in the present embodiment
  • FIG. 2 is a perspective view of a mother substrate 1 (semiconductor substrate) that is a target for which a wiring defect is detected.
  • FIG. 1A is a block diagram showing the configuration of the wiring defect detection device 100 in the present embodiment
  • FIG. 2 is a perspective view of a mother substrate 1 (semiconductor substrate) that is a target for which a wiring defect is detected.
  • FIG. 1A is a block diagram showing the configuration of the wiring defect detection device 100 in the present embodiment
  • FIG. 2 is a perspective view of a mother substrate 1 (semiconductor substrate) that is a target for which a wiring defect is detected.
  • the wiring defect detection apparatus 100 can detect defects such as wiring in a plurality of liquid crystal panels 2 (semiconductor substrates) formed on the mother substrate 1 shown in FIG. Therefore, the wiring defect detection apparatus 100 includes a probe 3 for conducting with the liquid crystal panel 2 and a probe moving unit 4 for moving the probe 3 onto each liquid crystal panel 2 as shown in FIG. ing.
  • the wiring defect detection device 100 also includes an infrared camera 5 for acquiring an infrared image, and camera moving means 6 for moving the infrared camera 5 on the liquid crystal panel 2.
  • the wiring defect detection apparatus 100 includes a control unit 7 (measurement unit, determination unit, defect determination unit) that controls the probe movement unit 4 and the camera movement unit 6.
  • a resistance measuring unit 8 for measuring the resistance between the wirings of the liquid crystal panel 2 and a voltage applying unit 9 (voltage applying means) for applying a voltage between the wirings of the liquid crystal panel 2.
  • the resistance measuring unit 8 and the voltage applying unit 9 are controlled by the control unit 7.
  • the control unit 7 is connected to a data storage unit 10 that stores resistance values between the wires and image data.
  • FIG. 2 is a perspective view showing a configuration of the wiring defect detection apparatus 100 in the present embodiment.
  • the wiring defect detection apparatus 100 is configured such that an alignment stage 11 is installed on a base, and the mother substrate 1 can be placed on the alignment stage 11.
  • the alignment stage 11 on which the mother substrate 1 is placed is adjusted in parallel with the XY coordinate axes of the probe moving unit 4 and the camera moving unit 6.
  • an optical camera 12 provided above the alignment stage 11 for confirming the position of the mother substrate 1 is used.
  • the probe moving means 4 is slidably installed on a guide rail 13 a disposed outside the alignment stage 11. Further, guide rails 13b and 13c are also installed on the main body side of the probe moving means 4, and the mount portion 14a is installed so as to be able to move in the XYZ coordinate directions along these guide rails 13. A probe 3 corresponding to the liquid crystal panel 2 is mounted on the mount portion 14a.
  • the camera moving means 6 is slidably installed on a guide rail 13d disposed outside the probe moving means 4. Further, guide rails 13e and 13f are also installed on the main body of the camera moving means 6, and the three mount portions 14b, 14c, and 14d are separately moved along the guide rails 13 in the XYZ coordinate directions. can do.
  • infrared cameras 5 there are two types of infrared cameras 5 provided in the wiring defect detection device 100. One is an infrared camera 5a for macro measurement, and the other is an infrared camera 5b for micro measurement.
  • An infrared camera 5a for macro measurement is mounted on the mount portion 14c of the wiring defect detection apparatus 100, an infrared camera 5b for micro measurement is mounted on the mount portion 14b, and an optical camera 16 is mounted on the mount portion 14d. Has been.
  • the infrared camera 5a for macro measurement is an infrared camera capable of macro measurement with a field of view extended to about 520 ⁇ 405 mm.
  • the infrared camera 5a for macro measurement is configured by combining, for example, four infrared cameras in order to widen the field of view. That is, the field of view per macro measurement infrared camera is approximately 1 ⁇ 4 that of the mother board 1.
  • the infrared camera 5b for micro measurement is an infrared camera capable of micro measurement capable of photographing with high resolution although the field of view is as small as about 32 ⁇ 24 mm.
  • the camera moving means 6 can be equipped with a laser irradiation device for correcting a defective portion by adding a mount portion.
  • the defect can be continuously corrected by irradiating the defect with a laser after specifying the position of the defect.
  • the probe moving means 4 and the camera moving means 6 are installed on separate guide rails 13a and 13d, respectively. Therefore, it is possible to move above the alignment stage 11 in the X coordinate direction without interfering with each other. As a result, the infrared cameras 5 a and 5 b and the optical camera 16 can be moved onto the liquid crystal panel 2 while the probe 3 is in contact with the liquid crystal panel 2.
  • FIG. 3A is a plan view of one liquid crystal panel 2 among the plurality of liquid crystal panels 2 formed on the mother substrate 1.
  • each liquid crystal panel 2 includes a pixel portion 17 in which a TFT is formed at each intersection where the scanning line and the signal line intersect, and a driving circuit that drives the scanning line and the signal line, respectively.
  • a portion 18 is formed.
  • Terminal portions 19 a to 19 d are installed at the edge of the liquid crystal panel 2, and the terminal portions 19 a to 19 d are connected to the wiring of the pixel portion 17 or the drive circuit portion 18.
  • the liquid crystal panel 2 is manufactured by forming a gate electrode, a semiconductor film, a source electrode, a drain electrode, a protective film, and a transparent electrode on a transparent substrate. Below, an example is given and demonstrated about the specific manufacturing method of this liquid crystal panel 2. FIG.
  • a metal film such as a titanium film, an aluminum film, and a titanium film is sequentially formed on the entire transparent substrate by sputtering, and then patterned by photolithography to form a gate wiring, a gate electrode, and a capacitor wiring, for example, 4000 mm. It is formed with a thickness of about.
  • a silicon nitride film or the like is formed on the entire substrate on which the gate wiring, the gate electrode, and the capacitor wiring are formed by, for example, a plasma CVD (Chemical Vapor Deposition) method, and a gate insulating film is formed to a thickness of about 4000 mm. .
  • a plasma CVD Chemical Vapor Deposition
  • an intrinsic amorphous silicon film and an n + amorphous silicon film doped with phosphorus are continuously formed on the entire substrate on which the gate insulating film is formed by plasma CVD. Thereafter, these silicon films are patterned into island shapes on the gate electrode by photolithography to form a semiconductor film in which an intrinsic amorphous silicon layer having a thickness of about 2000 mm and an n + amorphous silicon layer having a thickness of about 500 mm are stacked. .
  • an aluminum film, a titanium film, and the like are formed on the entire substrate on which the semiconductor film is formed by sputtering, and then patterned by photolithography, so that the source wiring, the source electrode, the conductive film, and the drain electrode are thickened. It is formed to about 2000 mm.
  • the n + amorphous silicon layer of the semiconductor film is etched using the source electrode and the drain electrode as a mask, thereby patterning the channel portion to form a TFT.
  • an acrylic photosensitive resin is applied to the entire substrate on which the TFT is formed by spin coating, and the applied photosensitive resin is exposed through a photomask. Thereafter, the exposed photosensitive resin is developed to form an interlayer insulating film having a thickness of about 2 ⁇ m to 3 ⁇ m on the drain electrode. Subsequently, contact holes are formed in the interlayer insulating film for each pixel.
  • an ITO film is formed on the entire substrate on the interlayer insulating film by sputtering, and then patterned by photolithography to form a transparent electrode with a thickness of about 1000 mm.
  • the liquid crystal panel 2 (semiconductor substrate) can be formed as described above.
  • An example of the above manufacturing method can be applied to the mother substrate 1 (semiconductor substrate), and a plurality of (for example, eight in FIG. 1B) liquid crystal panels are formed using a large transparent substrate.
  • the wiring defect inspection method described below is performed, and the defect is detected for those in which the defect is detected. Repair is performed, and if necessary, the wiring defect inspection method is performed again to produce a good product having no defect. If no defect is detected, the product is regarded as good at that time.
  • each liquid crystal panel can be separated from the mother substrate to complete the manufacture as one liquid crystal panel.
  • Defect repair includes, for example, a method of cutting a short-circuit portion by irradiating a laser, but is not limited thereto.
  • FIG. 3B is a plan view of the probe 3 (voltage applying means) for conducting with the terminal portions 19a to 19d installed on the liquid crystal panel 2.
  • the probe 3 has a frame shape substantially the same size as the liquid crystal panel 2 shown in FIG. 3A, and a plurality of probes corresponding to the terminal portions 19a to 19d installed on the liquid crystal panel 2. Needles 21a to 21d are provided.
  • the probe needles 21a to 21d are individually connected to the resistance measuring unit 8 and the voltage applying unit 9 shown in FIG. 1A through switching relays (not shown). Can do. For this reason, the probe 3 can selectively connect a plurality of wirings connected to the terminal portions 19a to 19d, or connect the plurality of wirings together.
  • the probe 3 has a frame shape that is almost the same size as the liquid crystal panel 2. Therefore, when the positions of the terminal portions 19a to 19d and the probe needles 21a to 21d are aligned, the positions can be confirmed using the optical camera 16 from the inside of the frame of the probe 3.
  • the wiring defect detection device 100 includes the probe 3 and the resistance measurement unit 8 connected to the probe 3.
  • the probe 3 is electrically connected to the liquid crystal panel 2 and will be described later. Such a resistance value of each wiring and a resistance value between adjacent wirings can be measured.
  • the wiring defect detection device 100 includes a probe 3, a voltage application unit 9 connected to the probe 3, and an infrared camera 5. Then, the temperature of the liquid crystal panel 2 is measured using the infrared camera 5 before and after applying a voltage between the wirings of the liquid crystal panel 2 via the probe 3 or between the wirings.
  • the liquid crystal panel 2 is imaged with a moving image using the infrared camera 5 before and after applying the voltage.
  • a moving image obtained by imaging is stored in the data storage unit 10.
  • the moving image stored in the data storage unit 10 is subjected to data processing in the control unit 7, and a temperature value for each pixel is calculated. This temperature value is also stored in the data storage unit 10.
  • control unit 7 calculates a difference image from the image before voltage application and the image after voltage application stored in the data storage unit 10, and based on the heat generated by voltage application for each pixel of the imaged data. Calculate the temperature rise value.
  • this “pixel of imaged data” is expressed as “data pixel”.
  • the calculated temperature rise value exceeds a preset temperature rise threshold within a preset time (number of frames) threshold, it is determined that the corresponding data pixel includes a defect. That is, it is specified as a defective part.
  • the preset time (frame number) threshold and the preset temperature rise threshold will be described later.
  • the wiring defect detection device 100 of the present embodiment can perform both resistance inspection and infrared detection with a single device.
  • FIG. 4 is a flowchart of a wiring defect detection method using the wiring defect detection apparatus 100 according to this embodiment.
  • wiring defect detection is sequentially performed on the plurality of liquid crystal panels 2 formed on the mother substrate 1 shown in FIG. 1B by the steps S1 to S21. .
  • the wiring defect detection method of this embodiment is (I) a voltage applying step of applying a predetermined voltage to the wiring formed on the liquid crystal panel 2; (Ii) a measurement step of continuously measuring the temperature of at least a part of the liquid crystal panel 2 to which a voltage is applied in the voltage application step using the infrared camera 5 for a certain period of time; (Iii) a determination step of determining whether or not a temperature rise value derived by subtracting the temperature value of the liquid crystal panel 2 before voltage application from the temperature value measured in the measurement step is equal to or greater than a threshold value; (Iv) If it is determined in the determination step that the threshold is greater than or equal to the threshold, it is determined that the wiring formed in the region has a short-circuit defect, and if it is determined that the wiring is less than the threshold, the wiring A defect determination step for determining that there is no short-circuit defect, including.
  • step S1 the mother substrate 1 is placed on the alignment stage 11 of the wiring defect detection apparatus 100 shown in FIG. 2, and the position of the substrate is adjusted to be parallel to the XY coordinate axes.
  • step S2 the probe 3 is moved by the probe moving means 4 shown in FIG. 2 to the upper part of the liquid crystal panel 2 to be detected on the mother substrate 1 whose position is adjusted in step S1, and the probe needles 21a to 21d are moved to the liquid crystal. It contacts the terminal portions 19a to 19d of the panel 2.
  • step S3 following step S2, corresponding to various defect detection modes, wiring for resistance inspection or between wirings is selected, and the probe needle 21 to be conducted is switched.
  • FIGS. 5A to 5C schematically show the positions of the defective portions 23 (wiring short-circuit portions) generated in the pixel portion 17 as an example.
  • FIG. 5A shows, for example, in a liquid crystal panel in which the wiring X and the wiring Y intersect vertically like the scanning line and the signal line, the defective portion 23 in which the wiring X and the wiring Y are short-circuited at the intersection. Is shown.
  • the probe needle 21 to be conducted is switched to the pair of 21a and 21d or the pair of 21b and 21c shown in FIG. 3, and the resistance value between the wirings is measured one-to-one with respect to the wirings X1 to X10 and the wirings Y1 to Y10.
  • the presence or absence of the defective portion 23 can be specified.
  • FIG. 5B shows a defective portion 23 that is short-circuited between adjacent wiring lines X such as a scanning line and an auxiliary capacitance line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21b and the even number 21d, and measuring the resistance value between the adjacent wires X1 to X10.
  • the wiring with the part 23 can be specified.
  • FIG. 5C shows a defective portion 23 short-circuited between adjacent wirings Y such as a signal line and an auxiliary capacitance line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21a and the even number 21c, and measuring the resistance value between the adjacent wires Y1 to Y10 to thereby detect the defect.
  • the wiring with the portion 23 can be specified.
  • step S4 the probe needle 21 switched in step S3 is conducted, and the resistance value between the selected wirings or wirings is measured and acquired.
  • the acquired resistance value is stored in the data storage unit 10.
  • step S5 the resistance value acquired in step S4 and the resistance value between the wirings of the panel (reference panel) having no defect and stored in advance in the data storage unit 10 are compared.
  • the process proceeds to step S20. If the resistance value acquired in step S4 is the same as the resistance value between the wirings of the panel having no defect or between the wirings, it can be specified that there is no defect in this detection mode.
  • step S5 when the resistance value acquired in step S4 is not the same as the resistance value between the wiring of the panel having no defect stored in advance in the data storage unit 10 or between the wirings, the process proceeds to step S6. If the resistance value acquired in step S4 is not the same as the resistance value between the wirings of the panel having no defects and stored in advance in the data storage unit 10, there is a defect between the wirings or the wirings in this detection mode. It can be identified that there is a possibility. If there is a possibility that a defect exists, it is necessary to perform infrared detection.
  • step S6 it is not always necessary to specify the position by infrared detection. That is, if a resistance inspection is performed for every combination of the wiring X and the wiring Y, the position can be specified, so that infrared detection is not necessary. However, since the number of combinations is enormous, it takes a long time.
  • the total number of combinations is about 2.70 million. If a resistance test is performed for each such combination, the tact time becomes long and the detection processing capability is greatly reduced, which is not realistic. Therefore, the number of resistance inspections can be reduced by combining all the combinations of the wiring X and the wiring Y into several and performing a resistance inspection. For example, if a resistance test is performed between the wiring X grouped together and the wiring Y grouped together, the number of times of resistance testing is only one. However, a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the defect portion 23 by infrared detection.
  • the resistance test between adjacent wires takes a long time because it is a huge number.
  • the number of resistance inspections between adjacent wires X is 1079
  • the number of resistance inspections between adjacent wires Y is 1919.
  • the number of resistance inspections is only one. Times.
  • the number of resistance inspections is only one. Times.
  • a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the defect portion 23 by infrared detection.
  • step S6 voltage application step
  • the voltage value applied to the wiring by infrared detection for the liquid crystal panel 2 is set based on the resistance value stored in the data storage unit 10 in step S4.
  • step S6 voltage application step
  • an applied voltage V (volt) proportional to the square root of the resistance value acquired in step S4 is applied to the liquid crystal panel 2. That is, in step S6, the applied voltage V (volt) is changed to the following formula (1);
  • the resistance value of the short-circuit path including the defect 23 varies greatly depending on the type of substrate or the cause of the short-circuit on the substrate, such as the occurrence location of the defect 23.
  • step S6 of this embodiment per unit time
  • the calorific value of can be made constant.
  • step S7 before applying a voltage based on the voltage value set in step S6 to the liquid crystal panel 2, a moving image of the liquid crystal panel 2 that does not generate heat is read using the infrared camera 5. More specifically, the control unit 7 shown in FIG. 1 measures the temperature of the liquid crystal panel 2 that does not generate heat by using the infrared camera 5, and stores the measured temperature value data in the computer. The data is read into the memory and stored in the data storage unit 10.
  • step S8 voltage application process, measurement process
  • a voltage based on the voltage value set in step S6 is applied to the liquid crystal panel 2.
  • the infrared camera 5 is used to read a moving image of the liquid crystal panel 2 that has generated heat after the voltage is applied.
  • the control unit 7 shown in FIG. 1 measures the temperature value of the liquid crystal panel 2 that is generating heat using the infrared camera 5, and stores the measured temperature value data as image data.
  • the data is read into the computer memory and stored in the data storage unit 10.
  • the adjustment of the applied voltage is performed by the control unit 7 controlling the voltage application unit 9.
  • step S9 determination step
  • the control unit 7 calculates a temperature increase threshold value from the moving image before voltage application read in step S7.
  • a method for calculating the temperature increase threshold in the present embodiment will be described with reference to FIG.
  • the temperature rise threshold value is obtained by integrating the moving images between adjacent frames of the moving image (9 frames) of the liquid crystal panel 2 that is not generating heat before voltage application.
  • a background image signed (not absolute value)
  • the average value and standard deviation of the histogram of this background image the following equation (4);
  • the temperature rise threshold value is increased from Equation (4), so that background noise can be reduced.
  • the temperature rise threshold is calculated by setting n to 4, and the temperature rise threshold is set to about 0.1 ( ⁇ K).
  • n 4 in Equation (4).
  • step S10 the control unit 7 calculates a reference temperature value for each data pixel of the moving image of the liquid crystal panel 2 that has not been heated and is read in step S7 before voltage application.
  • the reference temperature value is a temperature value corresponding to the background image created by the method shown in FIG.
  • step S11 determination step
  • the control unit 7 calculates a temperature increase value for each data pixel of the moving image of the liquid crystal panel 2 that has generated heat since the voltage read in step S8 is applied.
  • the temperature rise value is expressed by the following equation (5):
  • step S12 defect determination step
  • step S13 defect determination step
  • the number of frames after the temperature measurement of the liquid crystal panel 2 is started by the infrared camera 5 is counted.
  • step S14 defect determination step
  • the process proceeds to step S15, and the number of frames at this time is acquired.
  • the process returns to step S12, and whether or not the number of frames after the voltage is applied to the liquid crystal panel 2 again reaches the frame number threshold value. Is determined.
  • step S15 defect determination step
  • the number of frames counted in step S13 is acquired.
  • step S16 it is determined whether or not the number of frames acquired in step S15 is less than a preset frame number threshold.
  • the process proceeds to the next step S17 (defect determination step), and the corresponding data pixel includes a defect. Determined. That is, it is specified as a defective part.
  • step S18 defect determination step
  • the threshold value for the time after the voltage is applied to the liquid crystal panel 2 is set to 3 seconds, and the frame rate is 25 frames / second, the threshold value for the frame number is 75. It becomes a frame.
  • the frame number threshold in this embodiment is set to 75 frames.
  • the present invention is not limited to the threshold value “3 seconds” and the frame number threshold value “75”.
  • the threshold value can be a value that can be obtained by adding the average value of the histogram described above to an integer multiple of the standard deviation.
  • the threshold value is preferably a value that can be obtained by adding the average value of the histogram described above to a standard deviation of 2 to 4 times. If it is less than 2 times, not only defects but also background noise will be over-detected, so it tends to be difficult to separate the defect and the background, and if it exceeds 4 times, the defect will be buried in the background and the defective part will be detected. It tends to be difficult.
  • the predetermined time is 75 frames or more and 250 frames or less. If it is less than 75 frames, it becomes difficult to separate the defect and the background due to insufficient temperature rise of the defective part, and if it exceeds 250 frames, the calculation load increases (processing takes time), and the tact time increases. .
  • FIG. 7 a temperature change curve of a defective portion is shown. From the curve in the figure, it can be seen that the temperature rise threshold value of 0.1 ( ⁇ K) is exceeded when the number of frames is approximately 4 (S14 and S15). Since the frame number threshold in the present embodiment is 75 frames as described above, it can be seen that it is larger than 4 (S16). Therefore, it can be determined that the data pixel includes a defect. That is, it can be identified as a defective part (S17).
  • FIG. 8 where the temperature curve change in the background portion is shown. From the curve in the figure, it can be seen that the curve reaches the frame number threshold without exceeding the temperature rise threshold at any number of frames (S14, S12, and S15). That is, the number of frames in this case is never smaller than the frame number threshold “75” (S16). Therefore, it can be determined that the data pixel does not include a defect. In other words, it can be identified as the background portion (S18).
  • the presence or absence of a defect in each data pixel is determined by the control unit 10.
  • step S19 it is determined whether or not detection has been completed for all data pixels in the liquid crystal panel 2 being detected. If detection has not been completed for all data pixels in the liquid crystal panel 2 being detected, the process returns to step S11, and detection is started for the next data pixel to be detected, and the presence or absence of a defect is determined. The On the other hand, when the detection is completed for all the data pixels in the liquid crystal panel 2 being detected, the process proceeds to the next step S20.
  • step S20 it is determined whether or not the detection is completed in all detection modes in the liquid crystal panel 2 being detected.
  • the process returns to step S3, the connection of the probe 3 is switched so as to correspond to the next detection mode, and the defect detection is repeated. It is. On the contrary, in the liquid crystal panel 2 being detected, when the detection is completed in all the detection modes, the process proceeds to the next step S21.
  • the above-described detection mode indicates a detection method (voltage application method) corresponding to the type of the defect portion 23 as shown in FIG. That is, the detection method corresponding to the short-circuit defect between the wiring X and the wiring Y in FIG. 5A, the detection method corresponding to the short-circuit defect between the wirings X in FIG. 5B, and FIG. These are three detection modes which are detection methods corresponding to short-circuit defects between the wires Y.
  • step S21 it is determined whether or not the defect detection has been completed on all the liquid crystal panels 2 for the mother substrate 1 being detected.
  • the process returns to step S2, the probe is moved to the next liquid crystal panel 2 to be detected, and the defect detection is repeated.
  • the defect detection is completed in all of the liquid crystal panels 2, the wiring defect detection is completed.
  • the wiring defect detection method and the wiring defect detection device are used, whether the defect is low in heat generation due to low heat generation, and is a defect in the defect detection method using the difference image of the infrared image. Even in the case of a defect that is difficult to determine, it is possible to accurately determine the defect 23 on the substrate by using numerical data such as a temperature rise value without using an infrared image that relies on visual observation. Can be detected. In other words, the defect portion 23 on the semiconductor substrate can be detected with high accuracy regardless of the amount of heat generated by the defect portion 23 (infrared image intensity).
  • the apparatus similar to the apparatus in the above embodiment is used, and the applied voltage V (volt) is set as follows so as to differ from the embodiment.
  • step S6 the applied voltage V (volt) proportional to the square root of the resistance value acquired in step S4 is applied to the liquid crystal panel 2.
  • an applied voltage V (volt) proportional to the resistance value acquired in step S4 is applied to the liquid crystal panel 2 (FIG. 1B and FIG. 2).
  • step S6 of the present embodiment the applied voltage V (volt) is expressed by the following equation (6);
  • the current can be made constant by appropriately determining the applied voltage.
  • the resistance value R of the wiring formed on the substrate is expressed by the following equation (8);
  • the calorific value of the wiring i per unit length of the wiring i is expressed by the following formula (10) from the above formulas (2), (7) and (9):
  • FIG. 9 is a diagram for explaining the short-circuit path, and is an example of an electrical wiring diagram of the thin film transistor substrate.
  • scanning lines (wirings) 31 to 35 and signal lines (wirings) 41 to 45 are arranged in a grid pattern on a glass substrate, and thin film transistors and transparent pixel electrodes (not shown) are connected to each intersection.
  • This is a substrate on which 5 ⁇ 5 pixels are formed as a whole.
  • a thin film transistor substrate and a common electrode substrate (not shown) are arranged in parallel and a liquid crystal is sealed between them, which is a liquid crystal panel. Further, as shown in FIG.
  • the leading end portions of the scanning lines 31p to 35p of the scanning line are commonly connected to the thin film transistor substrate by the common line 30 to prevent electrostatic breakdown.
  • the signal lines In the thin film transistor substrate shown in FIG. 9, a short-circuit portion 50 is formed between the scanning line 33 and the signal line 43.
  • the scan line 33 and signal per unit length are considered.
  • the heat generation amount of the line 43 can be made constant.
  • the scanning line 33 and the signal line 43 can be stably recognized from the infrared image by appropriately determining the constant m in advance regardless of the electrical resistance of the short-circuited portion.
  • the short-circuited portion can be specified. If the resistance value at the short-circuited portion is high, the amount of heat generated at the short-circuited portion increases, and therefore the short-circuited portion can be easily identified from the infrared image.
  • control unit 7 may perform the process of calculating the above formula (1) or formula (6) each time.
  • the relationship between the resistance value and the voltage may be stored in advance as a table, and the control unit 7 may refer to this table each time and determine the voltage from the resistance value.
  • the wiring defect detection method and the wiring defect detection apparatus according to the present embodiment can recognize a defect from an infrared image as in the embodiment.
  • the wiring defect detection method includes: A voltage application step of applying a predetermined voltage to the wiring formed on the semiconductor substrate; A measuring step of continuously measuring a temperature of at least a part of the region of the semiconductor substrate to which a voltage is applied in the voltage applying step using an infrared camera; A determination step of determining whether a temperature rise value derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value measured in the measurement step is equal to or greater than a threshold value; If it is determined in the determination step that the threshold is greater than or equal to the threshold, it is determined that the wiring formed in the region has a short-circuit defect, and if it is determined that the wiring is less than the threshold, the wiring has a short-circuit defect.
  • a defect determination step for determining that there is no It is characterized by including.
  • the defect since the defect has a low heat generation, the temperature change is insufficient, and it is difficult to determine whether or not the defect is detected by the defect detection method using the difference image of the infrared image.
  • a defect can be detected with high accuracy by making a determination using numerical data such as a temperature rise value without using an infrared image that relies on visual observation. In other words, it is possible to detect a defect due to a short circuit on the semiconductor substrate with high accuracy regardless of the heat generation amount of the defect (intensity of the infrared image).
  • the wiring defect detection method includes:
  • the threshold used in the determining step is obtained by subtracting the moving image between adjacent frames of the moving image obtained by continuously capturing the semiconductor substrate before applying the voltage using an infrared camera for a certain period of time. It is preferable that the average value is obtained by adding the average value to an integral multiple of the standard deviation using the average value and standard deviation of the histogram of the background image created by performing the averaging.
  • the wiring defect detection method includes: In the voltage application step, it is preferable to measure the resistance value of the wiring and apply a voltage specified based on the measured resistance value to cause the wiring to generate heat.
  • the voltage specified based on the resistance value acquired in advance by the resistance inspection is applied to the semiconductor substrate (leak defect substrate), so that the applied voltage is too high and the wiring includes the short-circuit defect. Will not burn out.
  • the threshold value can be obtained by adding the average value to a value obtained by setting the standard deviation to 2 to 4 times.
  • the optimum temperature rise threshold value can be obtained, and the background noise can be optimally reduced, so that defects can be detected with high accuracy.
  • the predetermined time can be 75 frames or more and 250 frames or less.
  • the background portion and the defect portion on the semiconductor substrate can be optimally separated, and the defect can be detected with high accuracy.
  • the wiring defect detection device is Voltage applying means for applying a predetermined voltage to the wiring formed on the semiconductor substrate; An infrared camera for measuring the temperature of the semiconductor substrate; Measuring means for the infrared camera to continuously measure the temperature of the semiconductor substrate for a certain period of time; Determining whether a temperature rise value is derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value obtained by the measuring means, and determining whether the derived temperature rise value is equal to or greater than a threshold value Means, Defect determining means that determines that the wiring has a short-circuit defect when the determination means determines that the threshold is equal to or greater than the threshold, and determines that the short-circuit defect does not exist when the wiring is determined to be less than the threshold. And The measurement unit, the determination unit, and the defect determination unit are provided in a control unit.
  • the defect since the defect has a low heat generation, the temperature change is insufficient, and it is difficult to determine whether or not the defect is detected by the defect detection method using the difference image of the infrared image.
  • a defect can be detected with high accuracy by making a determination using numerical data such as a temperature rise value without using an infrared image that relies on visual observation.
  • the defect can be detected with high accuracy regardless of the heat generation amount of the defective portion (intensity of the infrared image).
  • a method for manufacturing a semiconductor substrate includes: Forming a semiconductor substrate on which at least one of a gate electrode, a source electrode, and a drain electrode, a wiring connected to the gate electrode, a wiring connected thereto, and a semiconductor film are formed on the substrate; , A voltage application step of applying a predetermined voltage to the wiring formed on the semiconductor substrate; A measuring step of continuously measuring a temperature of at least a part of the region of the semiconductor substrate to which a voltage is applied in the voltage applying step using an infrared camera; A determination step of determining whether a temperature rise value derived by subtracting the temperature value of the semiconductor substrate before applying the voltage from the temperature value measured in the measurement step is equal to or greater than a threshold value; If it is determined in the determination step that the threshold is greater than or equal to the threshold, it is determined that the wiring formed in the region has a short-circuit defect, and if it is determined that the wiring is less than the threshold, the wiring has a short-circuit defect.
  • the present invention can be used for detecting a wiring state of a semiconductor substrate having wiring such as a liquid crystal panel.

Abstract

　本発明の一形態における配線欠陥検出方法は、欠陥部の温度上昇値が、予め設定されているフレーム数閾値内において、温度上昇閾値を越える場合、対応する画素が欠陥であると判定することができる。本発明に係る配線欠陥検出装置は、半導体基板の温度を測定し画像化する温度測定画像化部を備えている。

Description

配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
　本発明は、液晶パネルおよび太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法に関する。
　半導体基板の一例として、例えば、液晶パネルの製造プロセスは、アレイ（ＴＦＴ）工程、セル（液晶）工程、およびモジュール工程に大別される。このうち、アレイ工程においては、透明基板上に、ゲート電極、半導体膜、ソース・ドレイン電極、保護膜、および透明電極が形成された後にアレイ検出が行われ、電極または配線等の配線の短絡の有無が検出される。
　通常、アレイ検出においては、このような欠陥を、配線の端部にプローブを接触させ、配線両端における電気抵抗または隣接する配線間の電気抵抗および電気容量を測定することにより特定している。しかしながら、アレイ検出において、配線部の欠陥の有無を検出できたとしても、その欠陥の位置を特定するのは容易ではなかった。
　例えば、上記の問題を改善し、欠陥の位置を特定する方法として、リーク欠陥基板に電圧を印加させて発熱させ、赤外線カメラによりリーク欠陥基板表面温度を撮像したものを用いて欠陥位置を特定する赤外線検出がある。
　特許文献１は赤外線画像により基板の短絡欠陥を検出する赤外線検出に関するものであり、電圧を印加する前後の基板の赤外線画像の差画像を用いることにより、発熱している配線を検出し、欠陥位置を特定できるようにしている。
　また特許文献２にも、赤外線カメラを用いた故障診断方法が開示されている。
日本国公開特許公報「特開平０６－２０７９１４号公報（公開日：１９９４年７月２６日）」 日本国公開特許公報「特開平０４－３４８２６６号公報（公開日：１９９２年１２月３日）」
　しかしながら、特許文献１および２の技術を用いると、十分な温度変化が得られない低発熱欠陥の場合、欠陥部（発熱している配線部）および背景部（発熱していない配線部、および基板上の配線部以外の部分）における赤外線画像の差画像を比較しても明確なコントラストの差が生じない虞がある。この場合、該差画像の２値化を行ったところで欠陥部と背景部とを十分に分離することができず、欠陥部を特定することが困難である。
　本発明は、上記の課題に鑑みて為されたものであり、その目的は、半導体基板（リーク欠陥基板）の発熱までの時間（フレーム数）および温度上昇値に閾値を設定することにより、欠陥部の発熱量（赤外線画像の強度）に関わらず、基板上の欠陥部を高精度に検出することができる方法および装置、並びに基板の製造方法を提供することにある。
　そこで、上記の課題を解決するために、本発明に係る配線欠陥検出方法は、
　半導体基板に形成された配線に所定の電圧を印加する電圧印加工程と、
　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
を含むことを特徴としている。
　上記の構成によれば、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判断することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判断することによって、欠陥を高精度に検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡に伴う欠陥を高精度に検出することができる。
　また本発明の係る配線欠陥検出装置は、上記の課題を解決するために、
　半導体基板に形成された配線に所定の電圧を印加する電圧印加手段と、
　上記半導体基板の温度を測定する赤外線カメラと、
　上記赤外線カメラが上記半導体基板の温度を一定時間連続して測定する測定手段と、
　上記測定手段によって得られる温度値から、該電圧印加する前の該半導体基板の温度値を差分して温度上昇値を導出し、導出した温度上昇値が閾値以上であるか否かを判断する判断手段と、
　上記判断手段で上記閾値以上であると判断された場合には上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該短絡欠陥は無いと判定する欠陥判定手段とを備えており、
　上記測定手段、上記判断手段、および上記欠陥判定手段を、制御部に設けていることを特徴としている。
　上記の構成によれば、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判断することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判断することによって、欠陥を高精度に検出することができる。言い換えれば、欠陥部の発熱量（赤外線画像の強度）に関わらず、欠陥を高精度に検出することができる。
　また、本発明に係る、半導体基板の製造方法は、
　基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
　上記半導体基板に形成された上記配線に所定の電圧を印加する電圧印加工程と、
　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
を含むことを特徴としている。
　以上のように、本発明に係る配線欠陥検出方法および配線欠陥検出装置により、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判断することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判断することによって、基板上の欠陥部を高精度に検出することができる。言い換えれば、欠陥部の発熱量（赤外線画像の強度）に関わらず、半導体基板上の欠陥部を高精度に検出することができる。
本発明の実施形態に係る配線欠陥検出装置の構成を示すブロック図、および液晶パネルを有するマザー基板の構成を示す斜視図である。 本発明の実施形態に係る配線欠陥検出装置の構成を示す斜視図である。 本発明の実施形態に係る液晶パネルおよびプローブの平面図である。 本発明の実施形態に係る配線欠陥検出方法を示すフローチャートである。 本発明の実施形態に係る画素部の欠陥を示す模式図である。 本発明の実施形態に係る温度上昇閾値を算出する際の背景画像を作成する方法の概略図である。 本発明の実施形態に係る欠陥部の温度変化曲線を示すグラフである。 本発明の実施形態に係る背景部の温度変化曲線を示すグラフである。 本発明の実施形態において用いられる短絡経路を示す模式図である。
　本発明に係る配線欠陥検出装置および配線欠陥検出方法の一実施形態について、図１～図８を参照して説明する。
　（１）配線欠陥検出装置の構成
　図１の（ａ）は、本実施形態における配線欠陥検出装置１００の構成を示すブロック図であり、図１の（ｂ）は、配線欠陥検出装置１００を用いて配線欠陥検出される対象であるマザー基板１（半導体基板）の斜視図である。
　配線欠陥検出装置１００は、図１の（ｂ）に示すマザー基板１上に形成された複数の液晶パネル２（半導体基板）において配線等の欠陥を検出することができる。そのため、配線欠陥検出装置１００は、図１の（ａ）に示すように、液晶パネル２と導通させるためのプローブ３、および、プローブ３を各液晶パネル２上に移動させるプローブ移動手段４を備えている。また配線欠陥検出装置１００は、赤外線画像を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６を備えている。更に配線欠陥検出装置１００は、プローブ移動手段４およびカメラ移動手段６を制御する制御部７（測定手段、判断手段、欠陥判定手段）を備えている。
　上記プローブ３には、液晶パネル２の配線間の抵抗を測定するための抵抗測定部８、および、液晶パネル２の配線間に電圧を印加するための電圧印加部９（電圧印加手段）が接続されている。これら抵抗測定部８および電圧印加部９は、制御部７により制御されている。
　上記制御部７は、配線間の抵抗値および画像データを記憶するデータ記憶部１０に接続されている。
　図２は、本実施形態における配線欠陥検出装置１００の構成を示す斜視図である。配線欠陥検出装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。
　上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、液晶パネル２に対応したプローブ３が搭載されている。
　上記カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。
　本実施形態において、配線欠陥検出装置１００に備えられている赤外線カメラ５は２種類ある。一方は、マクロ測定用の赤外線カメラ５ａであり、もう一方はミクロ測定用の赤外線カメラ５ｂである。
　配線欠陥検出装置１００のマウント部１４ｃにはマクロ測定用の赤外線カメラ５ａが搭載され、マウント部１４ｂにはミクロ測定用の赤外線カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。
　マクロ測定用の赤外線カメラ５ａは、視野が５２０×４０５ｍｍ程度まで広げられたマクロ測定が可能な赤外線カメラである。マクロ測定用の赤外線カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ測定用の赤外線カメラ１台当たりの視野は、マザー基板１の概ね１／４になっている。
　また、ミクロ測定用の赤外線カメラ５ｂは、視野が３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ測定が可能な赤外線カメラである。
　なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。
　プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル２にプローブ３を接触させた状態のまま、赤外線カメラ５ａ、５ｂ、および光学カメラ１６を液晶パネル２上に移動させることができる。
　図３（ａ）は、マザー基板１に形成されている複数の液晶パネル２のうちの１つの液晶パネル２の平面図である。各液晶パネル２には、図３（ａ）に示すように、走査線および信号線が交差する各交点にＴＦＴが形成された画素部１７、および、走査線および信号線をそれぞれ駆動する駆動回路部１８が形成されている。液晶パネル２の縁部には、端子部１９ａ～１９ｄが設置されており、端子部１９ａ～１９ｄは画素部１７または駆動回路部１８の配線と繋がっている。
　なおこの液晶パネル２は、透明基板上に、ゲート電極、半導体膜、ソース電極、ドレイン電極、保護膜、および透明電極が形成されることで作製されている。以下にこの液晶パネル２の具体的な製造方法について一例を挙げて説明する。
　まず、透明基板全体に、スパッタリング法により、例えばチタン膜、アルミニウム膜およびチタン膜等の金属膜を順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート配線、ゲート電極および容量配線を例えば４０００Å程度の厚さで形成する。
　続いて、ゲート配線、ゲート電極および容量配線が形成された基板全体に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜等を成膜し、ゲート絶縁膜を厚さ４０００Å程度に形成する。
　さらに、ゲート絶縁膜が形成された基板全体に、プラズマＣＶＤ法により、真性アモルファスシリコン膜、および、リンがドープされたｎ＋アモルファスシリコン膜を連続して成膜する。その後、これらのシリコン膜をフォトリソグラフィによりゲート電極上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、および厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体膜を形成する。
　そして、上記半導体膜が形成された基板全体に、スパッタリング法により、アルミニウム膜およびチタン膜等を成膜した後に、フォトリソグラフィによりパターニングして、ソース配線、ソース電極、導電膜、ドレイン電極をそれぞれ厚さ２０００Å程度に形成する。
　続いて、ソース電極およびドレイン電極をマスクとして上記半導体膜のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、ＴＦＴを形成する。
　さらに、ＴＦＴが形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光する。その後、上記露光した感光性樹脂を現像することにより、ドレイン電極上に層間絶縁膜を厚さ２μｍ～３μｍ程度に形成する。続いて、層間絶縁膜にコンタクトホールを各画素毎に形成する。
　次に、層間絶縁膜上の基板全体に、スパッタリング法により、ＩＴＯ膜を成膜し、その後、フォトリソグラフィによりパターニングして、透明電極を厚さ１０００Å程度に形成する。
　以上のようにして、液晶パネル２（半導体基板）を形成することができる。
　なお、以上の製造方法の一例は、マザー基板１（半導体基板）に対して適用することができ、大型の透明基板を用いて、複数（例えば図１（ｂ）では８つ）の液晶パネルが形成される領域に上述の各過程を適用してゲート電極などを形成し、透明電極を形成した後に、以下に説明する配線欠陥検査方法を実施して、欠陥が検出されたものについては欠陥の修復を行ない、必要に応じて再度配線欠陥検査方法を実施して欠陥の無い良品を製造し、欠陥が検出されなかったものについてはその時点で良品とする。そして、例えば、その後工程として、各液晶パネルをマザー基板から分離して、１つの液晶パネルとして製造を完了することができる。欠陥修復は、例えばレーザを照射して短絡部分を切断する方法があるがこれに限定されるものではない。
　図３（ｂ）は、液晶パネル２に設置された端子部１９ａ～１９ｄと導通させるためのプローブ３（電圧印加手段）の平面図である。プローブ３は、図３（ａ）に示す液晶パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル２に設置された端子部１９ａ～１９ｄに対応した複数のプローブ針２１ａ～２１ｄを備えている。
　複数のプローブ針２１ａ～２１ｄは、スイッチングリレー（図示なし）を介して、プローブ針２１の一本ずつを個別に図１の（ａ）に示す抵抗測定部８および電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ～１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。
　また、プローブ３は、液晶パネル２とほぼ同じ大きさの枠の形状を成している。そのため、端子部１９ａ～１９ｄと、プローブ針２１ａ～２１ｄとの位置を合わせる際に、プローブ３の枠の内側から光学カメラ１６を用いて該位置を確認することができる。
　上記のように、本実施形態に係る配線欠陥検出装置１００は、プローブ３、および、プローブ３と接続された抵抗測定部８を備えており、プローブ３を液晶パネル２に導通させて、後述するような各配線の抵抗値および隣接する配線間の抵抗値などを測定することができる。
　また、本実施形態に係る配線欠陥検出装置１００は、プローブ３、プローブ３と接続された電圧印加部９、および、赤外線カメラ５を備えている。そして、プローブ３を介して液晶パネル２の配線または配線間に電圧を印加する前後に、赤外線カメラ５を用いて液晶パネル２の温度を測定する。
　具体的には、電圧を印加する前後に赤外線カメラ５を用いて液晶パネル２を動画で撮像する。撮像して得られた動画像は、データ記憶部１０に保存される。
　データ記憶部１０に保存された動画像は、制御部７においてデータ処理され、画素ごとの温度値が算出される。この温度値も、データ記憶部１０に保存される。
　更に制御部７は、データ記憶部１０に保存された電圧印加前の画像と電圧印加後の画像とからその差分画像を算出し、画像化されたデータの画素ごとに、電圧印加による発熱に基づいた温度上昇値を算出する。これより、この「画像化されたデータの画素」を「データ画素」と表現する。算出された温度上昇値が、予め設定された時間（フレーム数）閾値内に、予め設定された温度上昇閾値を越えた場合、対応するデータ画素に欠陥が含まれていると判定する。つまり、欠陥部であると特定する。この予め設定された時間（フレーム数）閾値および予め設定された温度上昇閾値については後述する。
　以下では、このような構成を具備する本実施形態の配線欠陥検出装置１００を用いておこなう欠陥検出について詳述する。
　特に、本実施形態の配線欠陥検出装置１００では、１台の装置により、抵抗検査および赤外線検出を兼用して行うことができる。
　（２）配線欠陥検出方法
　図４は、本実施形態に係る配線欠陥検出装置１００を用いた配線欠陥検出方法のフローチャートである。
　本実施形態の配線欠陥検出方法は、図１の（ｂ）に示すマザー基板１に形成された複数の液晶パネル２について、ステップＳ１～ステップＳ２１のステップにより、順次、配線欠陥検出が実施される。
　本実施形態の配線欠陥検出方法は、
（ｉ）液晶パネル２に形成された配線に所定の電圧を印加する電圧印加工程と、
（ｉｉ）電圧印加工程にて電圧印加した液晶パネル２の少なくとも一部の領域の温度を、赤外線カメラ５を用いて一定時間連続して測定する測定工程と、
（ｉｉｉ）測定工程で測定した温度値から、電圧印加する前の液晶パネル２の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
（ｉｖ）上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
を含む。
　以下、ステップＳ１～ステップＳ２１の各ステップについて説明する。
　ステップＳ１では、図２に示す配線欠陥検出装置１００のアライメントステージ１１にマザー基板１が載置され、ＸＹ座標軸と平行になるように基板の位置が調整される。
　ステップＳ２では、図２に示すプローブ移動手段４によりプローブ３が、ステップＳ１において位置調整がされたマザー基板１の、検出対象となる液晶パネル２の上部に移動され、プローブ針２１ａ～２１ｄが液晶パネル２の端子部１９ａ～１９ｄと接触する。
　ステップＳ３では、ステップＳ２に続けて、各種欠陥の検出モードに対応して、抵抗検査するための配線または配線間が選択され、導通させるプローブ針２１の切り替えが行われる。
　ここで、各種欠陥の検出モードについて、図５（ａ）～（ｃ）を用いて説明する。図５（ａ）～（ｃ）では、一例として、画素部１７に生じる欠陥部２３（配線短絡部）の位置を模式的に示している。
　図５（ａ）は、例えば、走査線および信号線のように、配線Ｘおよび配線Ｙが上下に交差する液晶パネルにおいて、当該交差部分において配線Ｘと配線Ｙとが短絡している欠陥部２３を示している。導通させるプローブ針２１を、図３に示した２１ａと２１ｄとの組または２１ｂと２１ｃとの組に切り替え、配線Ｘ１～Ｘ１０および配線Ｙ１～Ｙ１０に関して１対１で配線間の抵抗値を測定することにより、欠陥部２３の有無を特定することができる。
　図５（ｂ）は、例えば、走査線および補助容量線のような、隣接する配線Ｘの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ｂの奇数番と２１ｄの偶数番との組に切り替えて、配線Ｘ１～Ｘ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定することができる。
　図５（ｃ）は、例えば、信号線および補助容量線のような、隣接する配線Ｙの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ａの奇数番と２１ｃの偶数番との組に切り替えて、配線Ｙ１～Ｙ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定できる。
　ステップＳ４では、ステップＳ３において切り替えられたプローブ針２１を導通して、選択された配線または配線間の抵抗値を測定し、取得する。取得された抵抗値は、データ記憶部１０に記憶される。
　ステップＳ５では、ステップＳ４において取得された抵抗値と、予めデータ記憶部１０に記憶されている、欠陥が無いパネル（基準パネル）の配線または配線間の抵抗値とが比較される。ここでは、ステップＳ４で取得された抵抗値が、予めデータ記憶部１０に記憶されている欠陥が無いパネルの配線または配線間の抵抗値と同一である場合、ステップＳ２０に移行する。ステップＳ４で取得された抵抗値が、欠陥が無いパネルの配線または配線間の抵抗値と同一である場合は、この検出モードにおいて欠陥は無いと特定することができる。
　一方、ステップＳ５において、ステップＳ４で取得された抵抗値が、予めデータ記憶部１０に記憶されている欠陥が無いパネルの配線または配線間の抵抗値と同一でない場合、ステップＳ６に移行する。ステップＳ４で取得された抵抗値が、予めデータ記憶部１０に記憶されている欠陥が無いパネルの配線または配線間の抵抗値と同一でない場合、この検出モードにおいて配線または配線間に欠陥が存在する可能性が有ると特定することができる。欠陥が存在する可能性が有る場合、赤外線検出をおこなう必要がある。
　例えば、図５（ａ）に示すように、配線Ｘおよび配線Ｙが交差する箇所において欠陥部２３が生じる場合は、配線間の抵抗検査により、配線Ｘ４および配線Ｙ４に異常が検出されるので、欠陥部２３の位置まで特定することができる。そのため、図５（ａ）に示す欠陥部２３の場合は、その位置を赤外線検出により特定（ステップＳ６）することを必ずしも要しない。つまり、配線Ｘと配線Ｙのすべての組み合わせ毎に抵抗検査するのであれば、位置特定もできるので、赤外線検出は不要となる。しかし、組み合わせ数は膨大であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、配線Ｘが１０８０本、配線Ｙが１９２０なので、全組み合わせは約２０７万となる。このような組み合わせ毎に抵抗検査をすると、タクトが長時間となり、検出処理能力が大幅に低くなってしまい、現実的ではない。そのため、配線Ｘと配線Ｙのすべての組み合わせをいくつかにまとめて抵抗検査をすることで、抵抗検査回数を削減できる。例えば、一つにまとめた配線Ｘと、一つにまとめた配線Ｙとの間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検出により特定することが必要となる。
　一方、図５（ｂ）または図５（ｃ）のように、隣接する配線間において欠陥部２３が生じる場合は、一対の配線、例えば、配線Ｘ３と配線Ｘ４との間に欠陥部が有ることは特定できる。しかし、その配線の長さ方向においては欠陥部２３の位置は特定できないため、欠陥部２３の位置を赤外線検出により特定することが必要となる。
　隣り合う配線間の抵抗検査は膨大な数であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、隣り合う配線Ｘ間の抵抗検査回数は１０７９、隣り合う配線Ｙ間の抵抗検査回数は１９１９となる。図５（ｂ）の場合のような隣り合う配線Ｘ間の抵抗検査の場合、すべてのＸ奇数番と、すべてのＸ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。図５（ｃ）の場合のような隣り合う配線Ｙ間の抵抗検査の場合、すべてのＹ奇数番と、すべてのＹ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検出により特定することが必要となる。
　そこで、ステップＳ６（電圧印加工程）では、液晶パネル２に対して赤外線検出で配線に印加する電圧値が、ステップＳ４においてデータ記憶部１０に記憶された抵抗値に基づいて設定される。
　具体的には、ステップＳ６（電圧印加工程）では、ステップＳ４において取得した抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を、上記液晶パネル２に印加する。すなわち、ステップＳ６では、印加電圧Ｖ（ボルト）を以下の式（１）；
Figure JPOXMLDOC01-appb-M000001
と設定する。
　ここで、単位時間当たりの発熱量Ｊ（ジュール）は、以下の式（２）；
Figure JPOXMLDOC01-appb-M000002
と表されるから、上記式（１）および（２）より、単位時間当たりの発熱量Ｊは以下の式（３）；
Figure JPOXMLDOC01-appb-M000003
と表される。
　すなわち、式（１）に基づいて、抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を液晶パネル２に印加することにより、単位時間当たりの発熱量を一定にすることができる。
　したがって、基板の種類または基板上における欠陥部２３の発生場所等の短絡原因により、欠陥部２３を含む短絡経路の抵抗値は大きく変動するが、本実施形態のステップＳ６を行えば、単位時間当たりの発熱量を一定にすることができる。
　ステップＳ７（測定工程）では、ステップＳ６にて設定された電圧値に基づく電圧を液晶パネル２に印加する前に、赤外線カメラ５を用いて発熱していない液晶パネル２の動画像を読み込む。詳しく述べると、図１に示されている制御部７が、赤外線カメラ５を用いて発熱していない液晶パネル２の温度を測定し、測定された温度値データを記録している画像データをコンピュータメモリに読み込み、データ記憶部１０に記憶させる。
　ステップＳ８（電圧印加工程、測定工程）では、まずステップＳ６にて設定された電圧値に基づく電圧を液晶パネル２に印加する。そして、赤外線カメラ５を用いて、電圧が印加されてからの発熱している液晶パネル２の動画像を読み込む。詳しく述べると、図１に示されている制御部７が、赤外線カメラ５を用いて発熱している液晶パネル２の温度値を測定し、測定された温度値データを記録している画像データをコンピュータメモリに読み込み、データ記憶部１０に記憶させる。ここで、印加電圧の調整は、制御部７が電圧印加部９を制御して行う。
　ステップＳ９（判断工程）では、制御部７が、ステップＳ７にて読み込まれた電圧印加前の動画像から温度上昇閾値を算出する。ここで、図６を参照しながら、本実施形態における温度上昇閾値の算出方法を説明する。
　上記温度上昇閾値は、図６に示されているように、電圧印加前の発熱していない液晶パネル２の動画像（９フレーム分）の隣接フレーム間において、該動画像を差分して積算平均することにより背景画像（符号付（絶対値ではない））を作成し、この背景画像のヒストグラムの平均値と標準偏差を用いて、以下の式（４）；
Figure JPOXMLDOC01-appb-M000004
と設定される。
　例えば、ｎを大きく設定すると、式（４）から、温度上昇閾値が大きくなるので、背景ノイズを削減することが可能となる。本実施形態おいては、ｎを４に設定して温度上昇閾値を算出しており、温度上昇閾値は約０．１（ΔＫ）と設定される。
　しかしながら、本発明は、式（４）においてｎ＝４に限定されるものではない。
　ステップＳ１０（判断工程）では、制御部７が、ステップＳ７にて読み込まれた電圧印加前の発熱していない液晶パネル２の動画像のデータ画素ごとの基準温度値を算出する。ここで、基準温度値とは、図６に示されている方法により作成された背景画像に対応する温度値のことである。
　ステップＳ１１（判断工程）では、制御部７が、ステップＳ８にて読み込まれた電圧を印加されてからの発熱している液晶パネル２の動画像のデータ画素ごとの温度上昇値を算出する。ここで、温度上昇値は、以下の式（５）；
Figure JPOXMLDOC01-appb-M000005
から算出される。
　ステップＳ１２（欠陥判定工程）では、液晶パネル２に電圧が印加された後の時間、すなわちフレーム数が、フレーム数閾値に達したか否かが判定される。ここで、液晶パネル２に電圧が印加された後のフレーム数が、フレーム数閾値に達したと判定された場合、ステップＳ１５に移行し、このときのフレーム数が取得される。反対に、液晶パネル２に電圧が印加された後のフレーム数が、フレーム数閾値に達していないと判定された場合、次のステップＳ１３に移行し、フレーム数がカウントされる。
　ステップＳ１３（欠陥判定工程）では、電圧が印加された後に赤外線カメラ５により液晶パネル２の温度測定が始まってからのフレーム数がカウントされる。
　ステップＳ１４（欠陥判定工程）では、温度上昇値が予め設定された温度上昇閾値を越えたか否かが判定される。ここで、温度上昇値が温度上昇閾値より大きいと判定された場合、ステップＳ１５に移行し、このときのフレーム数が取得される。反対に、温度上昇値が温度上昇閾値以下であると判定された場合、ステップＳ１２に戻り、再度、液晶パネル２に電圧が印加された後のフレーム数が、フレーム数閾値に達したか否かが判定される。
　ステップＳ１５（欠陥判定工程）では、ステップＳ１３にてカウントされたフレーム数が取得される。
　ステップＳ１６（欠陥判定工程）では、ステップＳ１５にて取得されたフレーム数が、予め設定されたフレーム数閾値未満か否かが判定される。ここで、ステップＳ１５において取得されたフレーム数が、予め設定されたフレーム数閾値未満である場合、次のステップＳ１７（欠陥判定工程）に移行し、対応するデータ画素に欠陥が含まれていると判定される。つまり、欠陥部であると特定される。反対に、ステップＳ１５において取得されたフレーム数が、予め設定されたフレーム数閾値以上である場合、ステップＳ１８（欠陥判定工程）に移行し、対応するデータ画素に欠陥が含まれていないと判定される。つまり、背景部であると特定される。
　なお、フレーム数閾値であるが、例えば、液晶パネル２に電圧が印加された後の時間の閾値が３秒と設定されている場合、フレームレートを２５フレーム／秒とすると、フレーム数閾値は７５フレームとなる。本実施形態におけるフレーム数閾値は、この７５フレームと設定されている。
　しかしながら、本発明は、閾値「３秒」、フレーム数閾値「７５」に限定されるものではない。
　すなわち、閾値は、標準偏差を整数倍したものに上記したヒストグラムの平均値を加算して得ることができる値とすることができる。また、閾値は、標準偏差を２倍以上４倍以下としたものに、上記したヒストグラムの平均値を加算して得ることができる値とすることが好ましい。２倍を下回る場合、欠陥だけでなく背景ノイズも過検出してしまうため、欠陥と背景の分離が困難になる傾向にあり、４倍を超える場合、欠陥が背景に埋もれて欠陥部の検出が困難になる傾向にある。
　また、フレーム数閾値は、２５ｆｐｓの場合、一定時間を７５フレーム以上、２５０フレーム以下とすることが好ましい。７５フレームを下回る場合、欠陥部の温度上昇不足により、欠陥と背景の分離が困難になり、２５０フレームを超えると、計算負荷が大きくなる（処理に時間がかかる）ため、タクトタイムが伸びてしまう。
　ここで、図面を参照しながら、欠陥の有無を、各ステップに沿って説明をする。
　まず、欠陥部の温度変化曲線が示されている図７を参照する。図中の曲線より、温度上昇閾値である０．１（ΔＫ）を越えているのは、フレーム数が略４のときであることか分かる（Ｓ１４およびＳ１５）。本実施形態におけるフレーム数閾値は上述の通りに７５フレームであるので、４よりも大きいことが分かる（Ｓ１６）。したがって、このデータ画素に欠陥が含まれていると判定できる。つまり、欠陥部であると特定できる（Ｓ１７）。
　次に、背景部の温度曲線変化が示されている図８を参照する。図中の曲線より、どのフレーム数においても温度上昇閾値を越えないまま、曲線がフレーム数閾値に達していることが分かる（Ｓ１４、Ｓ１２、およびＳ１５）。つまり、この場合のフレーム数は、フレーム数閾値「７５」より小さくなることはない（Ｓ１６）。したがって、このデータ画素に欠陥が含まれていないと判定できる。つまり、背景部であると特定できる（Ｓ１８）。
　このようにして、各データ画素における欠陥の有無が制御部１０によって判定されている。
　ステップＳ１９では、検出中の液晶パネル２におけるデータ画素の全てにおいて検出が終了しているか否かが判定される。ここで、検出中の液晶パネル２におけるデータ画素の全てにおいて検出が終了していない場合、ステップＳ１１に戻り、次の検出対象となるデータ画素に対して検出が始められ、欠陥の有無が判定される。反対に、検出中の液晶パネル２におけるデータ画素の全てにおいて検出が終了している場合、次のステップＳ２０に移行する。
　ステップＳ２０では、検出中の液晶パネル２において、検出モードの全てにおいて検出が終了しているか否かが判定される。ここで、検出中の液晶パネル２において、検出モードの全てにおいて検出が終了していない場合、ステップＳ３に戻り、次の検出モードに対応するようにプローブ３の接続が切り替えられ、欠陥検出が繰り返される。反対に、検出中の液晶パネル２において、検出モードの全てにおいて検出が終了している場合、次のステップＳ２１に移行する。
　なお、上述の検出モードとは、図５に示したような欠陥部２３の種類に対応した検出の方法（電圧の印加方法）を示している。すなわち、図５（ａ）の配線Ｘと配線Ｙとの短絡欠陥に対応した検出の方法、図５（ｂ）の配線Ｘ間の短絡欠陥に対応した検出の方法、および、図５（ｃ）の配線Ｙ間の短絡欠陥に対応した検出の方法である３つの検出モードである。
　ステップＳ２１では、検出中のマザー基板１について、液晶パネル２の全てにおいて欠陥検出が終了しているか否かが判定される。ここで、液晶パネル２の全てにおいて欠陥検出が終了していない場合、ステップＳ２に戻り、次の検出対象となる液晶パネル２にプローブが移動されて、欠陥検出が繰り返される。反対に、液晶パネル２の全てにおいて欠陥検出が終了している場合、配線欠陥検出は終了となる。
　（３）本実施形態の作用効果
　本実施形態によれば、液晶パネル２に電圧が印加された後に、液晶パネル２におけるデータ画素ごとに時間に対する温度値が測定される。そして、データ画素ごとに予め算出された基準温度値との差分により、データ画素ごとの温度上昇値が算出される。更に、測定する時間（フレーム数）および温度上昇値に閾値を設定することにより、この設定された時間閾値（フレーム数閾値）内において温度上昇閾値を越えたデータ画素には、欠陥が含まれていると判定される。つまり、欠陥部だと特定される。
　また、本実施形態に係る配線欠陥検出方法および配線欠陥検出装置を用いれば、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判定することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判定することによって、基板上の欠陥部２３を高精度に検出することができる。言い換えれば、欠陥部２３の発熱量（赤外線画像の強度）に関わらず、半導体基板上の欠陥部２３を高精度に検出することができる。
（４）変形例
　本変形例では、上記実施形態における装置と同様の装置を用い、印加電圧Ｖ（ボルト）が実施形態と異なるよう、以下のように設定する。
　上述の実施形態では、ステップＳ６において、ステップＳ４において取得した抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を液晶パネル２に印加する。これに対して、本変形例では、ステップＳ４において取得した抵抗値に比例する印加電圧Ｖ（ボルト）を、液晶パネル２（図１の（ｂ）および図２）に印加する。
　具体的には、本実施形態のステップＳ６では、印加電圧Ｖ（ボルト）を以下の式（６）；
Figure JPOXMLDOC01-appb-M000006
と設定する。ここで、電流Ｉ（アンペア）は次の式（７）；
Figure JPOXMLDOC01-appb-M000007
となる。つまり、印加電圧を適切に定めることにより、電流を一定にすることができる。
　ここで、基板に形成された配線の抵抗値Ｒは、次の式（８）；
Figure JPOXMLDOC01-appb-M000008
であり、電気抵抗率ρおよび断面積Ａは、配線の種類および場所によって決まっている定数である。したがって、単位長さ当たりの配線の抵抗値Ｒ／Ｌ＝ρ／Ａも定数となる。すなわち、配線の種類および場所ごとに付与した番号をｉとすると、配線ｉの単位長さ当たりの抵抗値ｒ（ｉ）は、次の式（９）；
Figure JPOXMLDOC01-appb-M000009
と表される。
　したがって、配線ｉの単位長さ当たりの配線ｉの発熱量は、上記式（２）、（７）および（９）より、次の式（１０）；
Figure JPOXMLDOC01-appb-M000010
となる。
　ここで、図９は、短絡経路を説明するための図であり、薄膜トランジスタ基板の電気的配線図の一例である。図９の薄膜トランジスタ基板は、ガラス基板上に走査線（配線）３１～３５と信号線（配線）４１～４５が格子状に配置され、各交点には図示しない薄膜トランジスタおよび透明画素電極が接続された、全体で５×５画素が形成された基板である。この薄膜トランジスタ基板と、図示しない共通電極基板とを平行に配置して、その間に液晶が封入したものが、液晶パネルである。また、薄膜トランジスタ基板には、図９に示すように、走査線の各引き出し線３１ｐ～３５ｐの先端部を共通線３０により共通に接続して静電破壊を防止するようにしている。信号線についても同様である。図９に示す薄膜トランジスタ基板では、走査線３３と信号線４３との間に、短絡箇所５０が形成されている。このような薄膜トランジスタ基板において、短絡経路が引き出し線３３ｐ→走査線３３→短絡箇所５０→信号線４３→引き出し線４３ｐのように分けられた場合を考えると、単位長さ当たりの走査線３３および信号線４３の発熱量を、それぞれ一定にすることができる。
　したがって、短絡箇所の電気抵抗の大小に関わらず、あらかじめ定数ｍを適切に定めておくことにより、赤外線画像により、走査線３３および信号線４３を安定して認識することができる。
　そして、この認識された配線部分を更に解析して、走査線３３と信号線４３とが短絡している部分を特定することにより、短絡箇所を特定することができる。もし、短絡箇所の抵抗値が高い場合、短絡箇所の発熱量が大きくなるため、赤外線画像から短絡箇所を容易に特定することができる。
　また、配線の抵抗値に基づいて電圧を定めるには、制御部７が上記式（１）ないしは式（６）を計算する処理をその都度実行すればよい。あるいは、抵抗値と電圧との関係を予めテーブルにして記憶しておき、制御部７がこのテーブルをその都度参照して、抵抗値から電圧を定めればよい。
　以上のように、本実施形態の配線欠陥検出方法および配線欠陥検出装置によっても、実施形態と同様に、欠陥を赤外線画像により認識することができる。
　なお、本発明は上述した各実施形態に限定されるものではない。当業者は、請求項に示した範囲内において、本発明をいろいろと変更できる。すなわち、請求項に示した範囲内において、適宜変更された技術的手段を組み合わせれば、新たな実施形態が得られる。すなわち、発明の詳細な説明の項においてなされた具体的な実施形態は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
　（本発明の総括）
　本発明に係る配線欠陥検出方法は、
　半導体基板に形成された配線に所定の電圧を印加する電圧印加工程と、
　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
を含むことを特徴としている。
　上記の構成によれば、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判断することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判断することによって、欠陥を高精度に検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡に伴う欠陥を高精度に検出することができる。
　また、本発明に係る配線欠陥検出方法は、上記の構成に加えて、
　上記判断工程において用いられる上記閾値は、上記電圧印加する前の上記半導体基板を赤外線カメラを用いて一定時間連続して撮像して得られる動画像の隣接フレーム間において、該動画像を差分して積算平均することにより作成した背景画像のヒストグラムの平均値および標準偏差を用いて、該標準偏差を整数倍したものに該平均値を加算して得る、ことが好ましい。
　これにより、上記整数を適切に設定することで適切な上記閾値を得ることができ、適切に背景ノイズを削減できるようになるため、欠陥を高精度に検出することができる。
　また、本発明に係る配線欠陥検出方法は、上記の構成に加えて、
　上記電圧印加工程では、上記配線の抵抗値を測定して、測定した抵抗値に基づいて特定された電圧を印加して、該配線を発熱させる、ことが好ましい。
　上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、印加電圧が高すぎて短絡欠陥を含む配線を焼き切ってしまうことがない。
　より具体的には、上記閾値は、上記標準偏差を２倍以上４倍以下としたものに上記平均値を加算して得る、ことができる。
　これにより、上記整数を上記のように設定することで最適な上記温度上昇閾値を得ることができ、最適に背景ノイズを削減できるようになるため、欠陥を高精度に検出することができる。
　また、より具体的には、２５ｆｐｓ（ｆｒａｍｅｓ　ｐｅｒ　ｓｅｃｏｎｄ）の場合、上記一定時間を７５フレーム以上、２５０フレーム以下とすることができる。
　これにより、上記フレーム数閾値を上記のように設定することで、半導体基板上における背景部と欠陥部とを最適に分離することができ、欠陥を高精度に検出することができる。
　また本発明の係る配線欠陥検出装置は、
　半導体基板に形成された配線に所定の電圧を印加する電圧印加手段と、
　上記半導体基板の温度を測定する赤外線カメラと、
　上記赤外線カメラが上記半導体基板の温度を一定時間連続して測定する測定手段と、
　上記測定手段によって得られる温度値から、該電圧印加する前の該半導体基板の温度値を差分して温度上昇値を導出し、導出した温度上昇値が閾値以上であるか否かを判断する判断手段と、
　上記判断手段で上記閾値以上であると判断された場合には上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該短絡欠陥は無いと判定する欠陥判定手段とを備えており、
　上記測定手段、上記判断手段、および上記欠陥判定手段を、制御部に設けていることを特徴としている。
　上記の構成によれば、欠陥が低発熱であるが故に温度変化不足となり、赤外線画像の差分画像を用いた欠陥検出方法にて欠陥であるか否かを判断することが難しい欠陥の場合であっても、目視に頼る赤外線画像を用いずに温度上昇値などの数値データを用いて判断することによって、欠陥を高精度に検出することができる。言い換えれば、欠陥部の発熱量（赤外線画像の強度）に関わらず、欠陥を高精度に検出することができる。
　また、本発明に係る、半導体基板の製造方法は、
　基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
　上記半導体基板に形成された上記配線に所定の電圧を印加する電圧印加工程と、
　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
を含むことを特徴としている。
　本発明は、液晶パネルなどの配線を有する半導体基板の配線状態の検出に用いることができる。
１　　マザー基板（半導体基板）
２　　液晶パネル（半導体基板）
３　　プローブ（電圧印加手段）
４　　プローブ移動手段
５、５ａ、５ｂ　　赤外線カメラ
６　　カメラ移動手段
７　　制御部（測定手段、判断手段、欠陥判定手段）
８　　抵抗測定部
９　　電圧印加部（電圧印加手段）
１０　　データ記憶部
１１　　アライメントステージ
１２、１６　　光学カメラ
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ　　ガイドレール
１４ａ、１４ｂ、１４ｄ、１４ｄ　　マウント部
１７　　画素部
１８　　駆動回路部
１９ａ、１９ｂ、１９ｃ、１９ｄ　　端子部
２１ａ、２１ｂ、２１ｃ、２１ｄ　　プローブ部
２３　　欠陥部（配線短絡部）
３０、４０ａ、４０ｂ　　共通線
３１、３２、３３、３４、３５　　走査線
３１ｐ、３２ｐ、３３ｐ、３４ｐ、３５ｐ　　走査線引出線
４１、４２、４３、４４、４５　　信号線
４１ｐ、４２ｐ、４３ｐ、４４ｐ、４５ｐ　　信号線引出線
５０　　短絡箇所
１００　　配線欠陥検出装置

Claims (7)

  1. 　半導体基板に形成された配線に所定の電圧を印加する電圧印加工程と、
    　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
    　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
    　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
    を含んでいることを特徴とする配線欠陥検出方法。
  2. 　上記判断工程において用いられる上記閾値は、上記電圧印加する前の上記半導体基板を赤外線カメラを用いて一定時間連続して撮像して得られる動画像の隣接フレーム間において、該動画像を差分して積算平均することにより作成した背景画像のヒストグラムの平均値および標準偏差を用いて、該標準偏差を整数倍したものに該平均値を加算して得る、
    ことを特徴とする請求項１に記載の配線欠陥検出方法。
  3. 　上記電圧印加工程では、上記配線の抵抗値を測定して、測定した抵抗値に基づいて特定された電圧を印加して、該配線を発熱させる、
    ことを特徴とする請求項１または２に記載の配線欠陥検出方法。
  4. 　上記閾値は、上記標準偏差を２倍以上４倍以下としたものに上記平均値を加算して得る、ことを特徴とする請求項２に記載の配線欠陥検出方法。
  5. 　２５ｆｐｓの場合、上記一定時間を７５フレーム以上、２５０フレーム以下とする、
    ことを特徴とする請求項１～３の何れかに記載の配線欠陥検出方法。
  6. 　半導体基板に形成された配線に所定の電圧を印加する電圧印加手段と、
    　上記半導体基板の温度を測定する赤外線カメラと、
    　上記赤外線カメラが上記半導体基板の温度を一定時間連続して測定する測定手段と、
    　上記測定手段によって得られる温度値から、該電圧印加する前の該半導体基板の温度値を差分して温度上昇値を導出し、導出した温度上昇値が閾値以上であるか否かを判断する判断手段と、
    　上記判断手段で上記閾値以上であると判断された場合には上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該短絡欠陥は無いと判定する欠陥判定手段とを備えており、
    　上記測定手段、上記判断手段、および上記欠陥判定手段を、制御部に設けていることを特徴とする配線欠陥検出装置。
  7. 　基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
    　上記半導体基板に形成された上記配線に所定の電圧を印加する電圧印加工程と、
    　上記電圧印加工程にて電圧印加した半導体基板の少なくとも一部の領域の温度を、赤外線カメラを用いて一定時間連続して測定する測定工程と、
    　上記測定工程で測定した温度値から、該電圧印加する前の該半導体基板の温度値を差分して導出される温度上昇値が、閾値以上であるか否かを判断する判断工程と、
    　上記判断工程にて閾値以上であると判断された場合には上記領域に形成された上記配線に短絡欠陥があると判定し、該閾値未満であると判断された場合には該配線に短絡欠陥は無いと判定する欠陥判定工程と、
    を含むことを特徴とする、半導体基板の製造方法。
PCT/JP2012/072021 2011-08-31 2012-08-30 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 WO2013031900A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/236,992 US9239341B2 (en) 2011-08-31 2012-08-30 Wiring fault detection method, wiring fault detection apparatus, and method for manufacturing semiconductor substrate
JP2013531398A JP5744212B2 (ja) 2011-08-31 2012-08-30 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
CN201280039453.4A CN103733055B (zh) 2011-08-31 2012-08-30 配线缺陷检测方法和配线缺陷检测装置、以及半导体基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-189647 2011-08-31
JP2011189647 2011-08-31

Publications (1)

Publication Number Publication Date
WO2013031900A1 true WO2013031900A1 (ja) 2013-03-07

Family

ID=47756378

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072021 WO2013031900A1 (ja) 2011-08-31 2012-08-30 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法

Country Status (4)

Country Link
US (1) US9239341B2 (ja)
JP (1) JP5744212B2 (ja)
CN (1) CN103733055B (ja)
WO (1) WO2013031900A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338904A (zh) * 2020-03-03 2020-06-26 上海聪链信息科技有限公司 一种计算板芯片温度异常的侦测方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103293771B (zh) * 2013-06-26 2015-11-25 深圳市华星光电技术有限公司 液晶配向检查机及方法
CN104297612A (zh) * 2014-08-04 2015-01-21 浪潮(北京)电子信息产业有限公司 一种检测引起短路的器件的方法和装置
CN104569722A (zh) * 2014-12-31 2015-04-29 江苏武进汉能光伏有限公司 一种薄膜电池微短路的测试方法
CN108362712B (zh) 2018-03-14 2022-09-30 京东方科技集团股份有限公司 一种基板母板及其检测方法
KR20210022278A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 적외선 카메라를 이용한 불량 부품 검출 장치 및 방법
CN112540471B (zh) * 2020-12-04 2021-11-23 Tcl华星光电技术有限公司 显示面板、点灯测试方法、点灯测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JPH1114576A (ja) * 1997-06-25 1999-01-22 Toshiba Corp 実装基板の劣化診断方法および装置
JP2001337059A (ja) * 2000-05-26 2001-12-07 Toshiba Corp プリント配線板の劣化検出方法および装置
JP2002350491A (ja) * 2001-05-30 2002-12-04 Moric Co Ltd 半導体回路の検査方法および検査装置
JP2003215081A (ja) * 2002-01-24 2003-07-30 Central Glass Co Ltd 板ガラスに形成された導電線の断線検査方法およびその装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961948B2 (ja) 1991-05-27 1999-10-12 日本電気株式会社 情報処理装置の故障診断方式
JP3246704B2 (ja) * 1995-02-27 2002-01-15 シャープ株式会社 配線基板の検査装置
US6714017B2 (en) * 2000-11-30 2004-03-30 Candescent Technologies Corporation Method and system for infrared detection of electrical short defects
CN1242273C (zh) * 2001-05-30 2006-02-15 株式会社萌利克 半导体电路的检测方法和检测装置
WO2003062809A1 (en) * 2002-01-23 2003-07-31 Marena Systems Corporation Infrared thermography for defect detection and analysis
US7474115B1 (en) * 2004-12-28 2009-01-06 Dupont Displays, Inc. Organic electronic device display defect detection
CN101059459A (zh) * 2007-06-05 2007-10-24 北京理工大学 显微热成像方法及其装置
US20100074515A1 (en) * 2008-02-05 2010-03-25 Kla-Tencor Corporation Defect Detection and Response
JP4416827B1 (ja) * 2008-09-10 2010-02-17 シャープ株式会社 評価装置、校正方法、校正プログラム、及び、記録媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JPH1114576A (ja) * 1997-06-25 1999-01-22 Toshiba Corp 実装基板の劣化診断方法および装置
JP2001337059A (ja) * 2000-05-26 2001-12-07 Toshiba Corp プリント配線板の劣化検出方法および装置
JP2002350491A (ja) * 2001-05-30 2002-12-04 Moric Co Ltd 半導体回路の検査方法および検査装置
JP2003215081A (ja) * 2002-01-24 2003-07-30 Central Glass Co Ltd 板ガラスに形成された導電線の断線検査方法およびその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338904A (zh) * 2020-03-03 2020-06-26 上海聪链信息科技有限公司 一种计算板芯片温度异常的侦测方法
CN111338904B (zh) * 2020-03-03 2023-01-31 上海聪链信息科技有限公司 一种计算板芯片温度异常的侦测方法

Also Published As

Publication number Publication date
US20140159759A1 (en) 2014-06-12
US9239341B2 (en) 2016-01-19
JPWO2013031900A1 (ja) 2015-03-23
CN103733055A (zh) 2014-04-16
JP5744212B2 (ja) 2015-07-08
CN103733055B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
JP5744212B2 (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
JP5628410B2 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
TWI518318B (zh) 配線缺陷檢查方法及配線缺陷檢查裝置
WO2013145839A1 (ja) 欠陥検出装置
JP5323906B2 (ja) 配線欠陥検出方法および配線欠陥検出装置
WO2013128738A1 (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
JP5590043B2 (ja) Ｔｆｔ基板検査装置およびｔｆｔ基板検査方法
JP5352066B2 (ja) 電子回路基板の製造装置
JP5832909B2 (ja) 赤外カメラを具備する配線欠陥検出装置、および当該赤外カメラの異常を検知する異常検知方法
JP2013250098A (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに配線基板の製造方法
WO2010018869A1 (ja) 太陽電池の製造方法及び製造装置
JP5007925B2 (ja) Ｔｆｔアレイ検査における電子線走査方法
JP5893436B2 (ja) 画像表示された線領域の先端位置を特定する先端位置特定方法および先端位置特定装置、並びに、短絡欠陥の位置を特定する位置特定方法および位置特定装置
JP2014025902A (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
JP2013108854A (ja) 配線欠陥検査方法および配線欠陥検査装置
KR102070056B1 (ko) 유기전계발광 표시소자의 검사시스템 및 방법
JP2014009965A (ja) 配線欠陥検査装置、配線欠陥検査方法、及び半導体基板の製造方法
JP2010085247A (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
JP2004253631A (ja) 成膜パターン修復装置及び成膜パターン修復方法、並びに電気光学装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12827138

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013531398

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14236992

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12827138

Country of ref document: EP

Kind code of ref document: A1