JP2010085247A - Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置 - Google Patents

Abstract

【課題】信号ライン間に電圧を一定時間印加する電圧印加では、欠陥点の電気的特性を変化させることが困難な欠陥種についても、欠陥点の電気的特性を変化させる。
【解決手段】信号ライン間に電圧を一定時間印加するという従来の手法に代えて、信号ライン間への電圧印加において、印加する電圧の極性を切り替え、欠陥点に流す電流の方向を切り替える手法とすることによって、電流の流れる方向によって電気抵抗に差異を有する電気特性を有する欠陥種であっても、欠陥点の電気的特性を変化させ、欠陥検出性能を向上させる。
【選択図】図１

Description

本発明は、液晶基板等の製造過程等で行われるＴＦＴアレイ検査に関し、特に、ＴＦＴアレイ検査する際のＴＦＴアレイ駆動に関する。

液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程では、製造過程中にＴＦＴアレイ検査工程を含み、このＴＦＴアレイ検査工程において、ＴＦＴアレイの欠陥検査が行われている。

ＴＦＴアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。ＴＦＴアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にＴＦＴ（Thin film transistor）が配設され、このＴＦＴに画素電極が接続される。液晶表示装置は、上記したＴＦＴアレイが設けられた基板と対向基板との間に液晶層を挟むことで構成され、対向基板が備える対向電極と画素電極との間に画素容量が形成される。

このＴＦＴアレイにおいて、走査線（ゲートライン）や信号線（ソースライン）の断線、走査線（ゲートライン）と信号線（ソースライン）の短絡、画素を駆動するＴＦＴの特性不良による画素欠陥等の欠陥検査は、例えば、対向電極を接地し、ゲートラインの全部あるいは一部に、例えば、−１５Ｖ〜＋１５Ｖの直流電圧を所定間隔で印加し、ソースラインの全部あるいは一部に検査信号を印加することによって行っている。（例えば、特許文献１の従来技術。）

ＴＦＴアレイ検査装置は、ＴＦＴアレイに検査用の駆動信号を入力し、そのときの電圧状態を検出することで欠陥検出を行う他に、液晶の表示状態を観察することによって、ＴＦＴアレイの欠陥検出を行うこともできる。液晶の表示状態を観察することによってＴＦＴアレイを検査する場合には、ＴＦＴアレイ基板と対向電極との間に液晶層を挟んだ液晶表示装置の状態で検査する他に、液晶層と対向電極を備えた検査治具をＴＦＴアレイ基板に取り付けることによって、液晶表示装置に至らない半製品の状態で検査することもできる。

ＴＦＴアレイには、その製造プロセス中に様々な欠陥が発生する可能性がある。欠陥の種類として、例えば、ピクセルとソースラインとの間に短絡欠陥（Ｓ−Ｄshort）、ピクセルとゲートラインとの間に短絡欠陥（Ｇ−Ｄshort）、ソースラインとゲートラインとの間に短絡欠陥（Ｓ−Ｇshort）、ピクセルとＴＦＴとの間の断線（Ｄ−open）等がある。また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥と呼ばれるものがある。この隣接欠陥として、例えば、横方向で隣接するピクセル間の欠陥、縦方向で隣接するピクセル間の欠陥、隣接するソースライン間の短絡、隣接するゲートライン間の短絡等が知られている。

ＴＦＴアレイの欠陥を検出する手法として、電子線照射によって得られる二次電子を検出することでピクセルの電位を検出する手法（例えば、特許文献２参照）や、ドレイン信号に流れる電流を検出する手法（例えば、特許文献３参照）が知られている。
特開平５−３０７１９２号公報 特開平１１−２６５６７８号公報 特開２００５−２２１５９８号公報

ＴＦＴ基板に検査信号を印加してＴＦＴ基板に形成されるパネルを駆動させ、各ピクセルの電位を検出器で読み取り、正常状態の電位と欠陥状態の電位とでは電位が異なることに基づいて、この電位変化からＴＦＴアレイの欠陥の有無を検査する際、検査信号を印加する前に電圧を印加することによって、欠陥部分の電気特性を変化させ、欠陥部分の電位変化を大きく強調させることが知られている。

例えば、ゲート（Gate）信号ライン、ソース（Source）信号ライン、共通（Cs）ラインに異なる電圧を一定時間印加すると、各信号ライン間に短絡欠陥がある場合、欠陥点に大きな電流が流れて、欠陥点の電気的特性を大きく変化させることができる。

図７はＴＦＴアレイの欠陥例を説明するための図である。図７（ａ）はゲート信号ラインＧとソース信号ラインＳとの間に短絡欠陥（ショートライン欠陥）がある例を示している。欠陥点Ａにおいて、ゲート信号ライン１４e（Ｇe）とソース信号ライン１５o（Ｓo）とが短絡している。なお、図７において、１１はＴＦＴ、１２はピクセル（画素電極）、１３は付加容量、１４はゲート信号ライン、１５はソース信号ラインを示している。

図８は検査信号とピクセルの電位を示す図である。図８（ａ），（ｂ）はゲート信号Ｇo，Ｇeを示し、図８（ｃ），（ｄ）はソース信号Ｓo，Ｓeを示している。図８（ａ），（ｂ）のゲート信号Ｇo，Ｇeと図８（ｃ），（ｄ）のソース信号Ｓo，Ｓeとの組み合わせによって、ＴＦＴアレイの全ピクセルに正電圧（ここでは１０ｖ）と負電圧（ここでは−１０ｖ）を交互に印加する。

図９（ａ）、（ｂ）はピクセルが正常な状態であるとき、全ピクセルに同電圧（ここでは１０ｖおよび−１０Ｖ）を印加したときに発生するピクセル（ＩＴＯ）の電圧状態を示している。図９（ａ）は全ピクセルに＋１０Ｖを印加する場合を示し、図８（ｅ）中の１−５の期間に対応している。また、図９（ｂ）は全ピクセルに−１０Ｖを印加する場合を示し、図８（ｆ）中の６−１０の期間に対応している。

ＴＦＴ基板上のＴＦＴアレイを図９に示すような一様に駆動する信号パターンによって欠陥検査を行ったときに、例えば、図７（ａ）に示す短絡欠陥（ショートライン欠陥）が存在する場合には、その短絡欠陥の欠陥点Ａが存在するラインに接続されるピクセル（ＩＴＯ）の電圧状態は、本来あるべき電圧状態（例えば、＋１０Ｖあるいは−１０Ｖ）と異なる。

図９（ｃ）、（ｄ）はピクセルが短絡欠陥を含むとき、全ピクセルに同電圧（ここでは１０ｖおよび−１０Ｖ）を印加したときに発生するピクセル（ＩＴＯ）の電圧状態を示している。図９（ｃ）は全ピクセルに＋１０Ｖを印加する場合を示し、図８（ｆ）中の１−５の期間に対応している。また、図９（ｄ）は全ピクセルに−１０Ｖを印加する場合を示し、図８（ｆ）中の６−１０の期間に対応している。

短絡欠陥が存在するラインに接続されるピクセルは、例えば、＋２０Ｖあるいは−１５Ｖを示し、正常ピクセルの場合と異なる電位を示す。この電位差を検出することで、ＴＦＴアレイの欠陥の有無を検出することができる。

ここで、ＴＦＴ基板に検査信号を印加する前に、ゲート信号ライン、ソース信号ライン、共通信号ラインに異なった電圧を一定時間印加することによって、欠陥点の電気的特性を変化させ、欠陥点の電位変化を大きくすることで、欠陥検出を容易とすることが知られている。

例えば、信号ライン間に短絡欠陥がある場合、信号ライン間に電圧を一定時間印加して欠陥点に大電流を流し、これによって欠陥点の電気抵抗といった電気的特性を変化させ、これによって、正常時と欠陥時におけるピクセルの電位差を拡大させ、欠陥検出を容易とする。

しかしながら、本出願人の発明者は、信号ライン間に電圧を一定時間印加する手法では、欠陥点の電気的特性を変化させることが困難な場合があることを見出した。例えば、電流の流れる方向に特異性を有し、電流の流れる方向によって電気抵抗に差異を有するダイオードに類似した電気特性を有する欠陥種があることを見出した。図７（ｂ）は、信号ライン間の欠陥点において流れる電流に方向性がある場合を示している。欠陥点Ｂは、例えば、ゲート信号ラインＧeからソース信号ラインＳoに向かい方向の電気抵抗が低く、ソース信号ラインＳoからゲート信号ラインＧeに向かう方向の電気抵抗が高い場合を示している。

このような抵抗特性を有する欠陥点Ｂに対して、ゲート信号ラインＧeに高い電圧を印加し、ソース信号ラインＳoに低い電圧を印加した場合には、欠陥点Ｂに大電流を流すことができ、電気的特性を変化させることができるが、逆に、ソース信号ラインＳoに高い電圧を印加し、ゲート信号ラインＧeに低い電圧を印加した場合には、欠陥点Ｂに大電流は流れず、電気的特性を変化させることができない。

図１０は、検査信号の前に電圧を一定時間印加する例を示している。図１０（ａ），（ｂ）はゲート信号Ｇo，Ｇeを示し、図１０（ｃ），（ｄ）はソース信号Ｓo，Ｓeを示している。

ゲート信号Ｇo，Ｇeは、検査信号の前段階で電圧（ここでは−３０Ｖ）を一定時間印加し、ソース信号Ｓo，Ｓeは、検査信号の前段階で電圧（ここでは＋３０Ｖ）を一定時間印加する。

図１０（ｅ）はピクセルが正常である場合のピクセルの電位を示し、図１０（ｆ）は欠陥ピクセルに対して電圧印加の処理を行わない場合のピクセルの電位を示し、図１０（ｇ），（ｈ）は欠陥ピクセルに対して電圧印加の処理を行う場合のピクセルの電位を示している。

欠陥の短絡状態が不完全であるとき、欠陥ピクセルに対して電圧印加の処理を行わない場合には、図１０（ｆ）に示すように、検出されるピクセル電位は正常ピクセルと類似した電圧状態となり、欠陥判定に誤りが生じる場合がある。

これに対して、電圧印加の処理を行うことによって欠陥部位の電気的特性を変化させた場合には、図１０（ｇ）に示すように、検出されるピクセル電位は正常ピクセルと異なる電圧状態となり、欠陥判定が可能となる。一方、電圧印加の処理において、電圧の印加方向が逆方向である場合には、図１０（ｈ）に示すように、検出されるピクセル電位は正常ピクセルと類似した電圧状態となり、欠陥判定に誤りが生じる場合がある。

このように欠陥種では、信号ライン間に電圧を一定時間印加するという従来の手法によっては、欠陥点の電気的特性を変化させることが困難な場合があり、欠陥検出を向上させるという効果が得られないという問題が生じる。

そこで、本発明は上記課題を解決して、ＴＦＴアレイ検査において、信号ライン間に電圧を一定時間印加する電圧印加では、欠陥点の電気的特性を変化させることが困難な欠陥種についても、欠陥点の電気的特性を変化させることを目的とする。

より詳細には、ＴＦＴアレイ検査において、電流の流れる方向によって電気抵抗に差異を有する電気特性を有する欠陥種であっても、欠陥点の電気的特性を変化させ、欠陥検出性能を向上させることを目的とする。

本発明は、信号ライン間に電圧を一定時間印加するという従来の手法に代えて、信号ライン間への電圧印加において、印加する電圧の極性を切り替え、欠陥点に流す電流の方向を切り替える手法とすることによって、電流の流れる方向によって電気抵抗に差異を有する電気特性を有する欠陥種であっても、欠陥点の電気的特性を変化させ、欠陥検出性能を向上させる。

本発明は、ＴＦＴアレイの検査において、方法の態様と装置の態様とすることができる。本発明のＴＦＴアレイの検査方法の態様は、ＴＦＴ基板に検査信号を印加し、ピクセルの電位変化からＴＦＴアレイの欠陥を検査するＴＦＴアレイの検査方法であり、検査前電圧印加工程、検査信号印加工程、および欠陥検出工程の工程を順に行う。

検査前電圧印加工程は、検査信号印加工程の前段階の工程であり、アレイを構成する各信号線に対して検査前電圧を印加する。検査信号印加工程は、ＴＦＴ基板に検査信号を印加してピクセルに電圧を印加して、ピクセルを所定の電位状態とする。欠陥検出工程は、ピクセルの電位を検出し、正常ピクセルで検出される電位と比較することによってＴＦＴアレイの欠陥を検出する。

本発明のＴＦＴアレイの検査方法は、検査前電圧印加工程を特徴的に備えるものであり、電圧値が時系列で変化する検査前電圧を生成し、この生成した検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加する。

本発明の検査前電圧印加工程は、電圧値が時系列で変化する検査前電圧として、電圧の極性が時系列で変化する検査前電圧を生成することができる。

この検査前電圧の印加によって、電流の流れる方向によって電気抵抗に差異を有する電気特性を有する欠陥種であっても、両方向から検査前電圧を印加することができ、欠陥点の電気的特性を変化させることができる。

本発明のＴＦＴアレイの検査装置の態様は、ＴＦＴ基板に検査信号を印加し、ピクセルの電位変化からＴＦＴアレイの欠陥を検査するＴＦＴアレイの検査装置であり、ピクセルの電位を検出する検出部と、検査前電圧を生成しＴＦＴ基板に印加する検査前電圧生成部と、検査信号を生成しＴＦＴ基板に印加する検査信号生成部と、検出部が検出する電位に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備える。

本発明の検査前電圧生成部は、電圧値が時系列で変化する検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加する。本発明の検査信号生成部は、検査前電圧生成部によって検査前電圧をＴＦＴ基板に印加した後、検査信号をＴＦＴ基板に印加する。本発明の欠陥検出部は、検査信号の印加時において検出部で検出したピクセルの電位を正常ピクセルの電位と比較することによって、ＴＦＴアレイの欠陥を検出する。

本発明の検査前電圧生成部は、電圧値が時系列で変化する検査前電圧として、電圧の極性が時系列で変化する検査前電圧を生成することができる。

本発明のＴＦＴアレイ検査方法、検査装置は、短絡欠陥に限らず、検査前電圧の印加によって欠陥部位の電気的特性が変化する欠陥種について適用することができる。

また、本発明のＴＦＴアレイ検査方法、検査装置は、ゲート信号ラインとソース信号ライン間に欠陥にかぎらず、ピクセルとソースラインとの間に短絡欠陥（Ｓ−Ｄshort）、ピクセルとゲートラインとの間に短絡欠陥（Ｇ−Ｄshort）、ピクセルとＴＦＴとの間の断線（Ｄ−open）等についても適用することができる。

本発明によれば、ＴＦＴアレイ検査において、信号ライン間に電圧を一定時間印加する電圧印加では、欠陥点の電気的特性を変化させることが困難な欠陥種についても、欠陥点の電気的特性を変化させることができる。

また、本発明によれば、ＴＦＴアレイ検査において、電流の流れる方向によって電気抵抗に差異を有する電気特性を有する欠陥種であっても、欠陥点の電気的特性を変化させ、欠陥検出性能を向上させることができる。

以下、本発明の実施の形態について、図を参照しながら詳細に説明する。

図１は、本発明のＴＦＴアレイ検査装置の概略図である。

ＴＦＴアレイ検査装置１は、検査前電圧を生成する検査前電圧生成部４と、アレイ検査用の検査信号を生成する検査信号生成部５と、検査前電圧生成部４で生成した検査前電圧および検査信号生成部５で生成した検査信号をＴＦＴ基板２０に印加するプローバ１０と、ＴＦＴ基板のピクセルの電位を検出する機構（２、３、７）と、検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部８を備える。

プローバ１０は、プローブピン（図示していない）が設けられたプローバフレームを備える。プローバ１０は、ＴＦＴ基板２０上に載置する等によってプローブピンをＴＦＴ基板２０上に設けた電極に接触させ、この電極を介してＴＦＴアレイに検査前電圧および検査信号を印加する。

ＴＦＴ基板のピクセルの電圧印加状態を検出する機構は種々の構成とすることができる。図１に示す構成は電子線による検出構成であり、ＴＦＴ基板２０上に電子線を照射する電子線源２、照射された電子線によってＴＦＴ基板２０のピクセル（図示していない）から放出される二次電子を検出する二次電子検出器３、二次電子検出器３の検出信号を信号処理してＴＦＴ基板２０のピクセルの電位状態を検出する信号処理部７等を備える。

ＴＦＴ基板のピクセルは、印加された検査信号の電圧に応じた電位状態にある。このピクセルに電子線が照射されると、ピクセルの電位に応じた二次電子を放出される。この二次電子を検出することによって、ＴＦＴ基板のピクセルの電位状態を検出することができる。

欠陥検出部８は、信号処理部７で取得したＴＦＴ基板のピクセルの電位状態に基づいて、正常状態における電位状態と比較することによってＴＦＴアレイの欠陥を検出する。

なお、ここでは、ＴＦＴ基板のピクセルの電位状態を検出する機構（２、３、７）を用いてＴＦＴアレイの欠陥を検出する構成例を示しているが、ＴＦＴ基板が液晶表示装置を構成している場合には、検査信号によって液晶を駆動して、検査信号による表示パターンを表示させ、この表示状態を撮像装置で撮像して取得した撮像画像に画像処理することで欠陥検査を行う他、表示像を目視で観察してもよい。また、ＴＦＴ基板がＴＦＴアレイのみを備える段階の場合には、検査信号を印加する治具に液晶層や対向電極を設けることで一時的に液晶表示装置を構成して、上記のようにして欠陥検査を行っても良い。

検査前電圧生成部４は、ＴＦＴ基板２０上に形成されるＴＦＴアレイに印加する検査前電圧を生成する。この検査前電圧は、欠陥点での電気抵抗等の電気的特性を変えて、この欠陥点の電位変化を大きくする電圧信号である。この検査前電圧は、検出する欠陥種に応じた電圧変化パターンを備える。

電圧変化パターンは、変化する電圧値、電圧の変化周期、電圧を印加する信号ラインの組み合わせ、およびこれらの組み合わせ等とすることができる。

検査信号生成部５は、ＴＦＴ基板２０上に形成されるＴＦＴアレイを駆動する検査信号を生成する。この検査信号は、検出する欠陥種に応じた検査パターンを備える。

走査制御部６は、ＴＦＴ基板２０上のＴＦＴアレイの検査位置を走査するために、ステージ９や電子線源２を制御する。ステージ９は、載置するＴＦＴ基板２０をＸＹ方向に移動し、また、電子線源２はＴＦＴ基板２０に照射する電子線をＸＹ方向に振ることで、電子線の照射位置を走査する。走査位置が検出位置となる。

なお、上記したＴＦＴアレイ検査装置の構成は一例であり、この構成に限られるものではない。

電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってＴＦＴアレイの電気的検査を行う。

本発明の検査前電圧印加は、電圧値が時系列で変化する検査前電圧を生成し、生成した検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加する。

図２は、本発明による検査前電圧印加の動作例を説明するものである。なお、図２では、ソース信号ラインとゲート信号ライン間に短絡欠陥の欠陥点Ｃがある場合を示している。

図２（ａ）は検査前電圧を印加する前の状態を示し、図２（ｂ）はソース信号ラインからゲート信号ラインに向かって検査前電圧を印加した状態を示し、図２（ｃ）はゲート信号からラインソース信号ラインに向かって検査前電圧を印加した状態を示している。

図２（ｂ）において、欠陥点Ｃで電流方向はゲート信号からラインソース信号ラインに向かう電気特性を有しているため、ソース信号ラインからゲート信号ラインに向かって検査前電圧を印加した場合には大電流は流れず、欠陥点Ｃの電気的特性を変えることはできない。

一方、図２（ｃ）において、ゲート信号ラインからソース信号ラインに向かって検査前電圧を印加した場合には大電流が流れ、欠陥点Ｃの電気的特性を変えることができる。

したがって、信号線間に極性を異にする電圧を切り替えて印加することによって、図２（ｂ）に示す検査前電圧の印加と図２（ｃ）に示す検査前電圧の印加とを行うことができる。

上記検査前電圧の両方向の印加動作により、欠陥点Ｃの電気的特性は変化する。図３は欠陥点Ｃの電気的特性の変化状態を説明するための図である。図３（ａ）は、本発明による検査前電圧の両方向の印加を行う前の状態を示している。欠陥点Ｃの電気抵抗は、正常状態よりも低い抵抗値であるが、ある程度の抵抗値を有している。一方、図３（ｂ）は、本発明による検査前電圧の両方向の印加を行った後の状態を示している。欠陥点Ｃの電気抵抗は、検査前電圧を印加する前よりも低い抵抗値となり、短絡欠陥の電気特性を明確に表す状態となる。

図４は、本発明による検査前電圧の印加例を説明するものである。図４において、検査信号の前に、電圧値が時系列で変化する検査前電圧を生成し、この検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加する例を示している。図４（ａ），（ｂ）はゲート信号Ｇo，Ｇeを示し、図４（ｃ），（ｄ）はソース信号Ｓo，Ｓeを示している。

ゲート信号Ｇo，Ｇeは、検査信号の前段階で極性を異にする電圧（ここでは＋３０Ｖと−３０Ｖ）を時系列で変化させて印加し、ソース信号Ｓo，Ｓeは、検査信号の前段階で極性を異にする電圧（ここでは−３０Ｖと＋３０Ｖ）を時系列で変化させて印加する。

ゲート信号Ｇo，Ｇeとソース信号Ｓo，Ｓeとは、互いに逆極性となるように変化させ、ゲート信号ラインとソース信号ラインとの間に６０Ｖの電位差が印加されるようにする。これによって、欠陥点に大電流を流すことができる。図４（ｆ）は共通信号ラインＣｓを示している。ここでは、検査前電圧の印加時に、共通信号ラインＣｓに電圧を印加しないため、任意の電圧とすることができる。

図４（ｆ）はピクセルが正常である場合のピクセルの電位を示し、図４（ｆ）は欠陥ピクセルに対して電圧印加の処理を行わない場合のピクセルの電位を示し、図４（ｈ）は欠陥ピクセルに対して電圧印加の処理を行う場合のピクセルの電位を示している。

欠陥の短絡状態が不完全であるとき、欠陥ピクセルに対して電圧印加の処理を行わない場合には、図４（ｇ）に示すように、検出されるピクセル電位は正常ピクセルと類似した電圧状態となり、欠陥判定に誤りが生じる場合がある。

これに対して、信号線間に極性を異にする検査前電圧を切り替えて印加する処理を行うことによって欠陥部位の電気的特性を変化させた場合には、図４（ｈ）に示すように、検出されるピクセル電位は正常ピクセルと異なる電圧状態となり、欠陥判定が可能となる。

図５、図６は信号線間に極性を異にする検査前電圧を切り替えて印加する処理の有無によりピクセルの電位状態を説明するための図である。なお、図６（ａ），図６（ｂ）はピクセルが正常状態の場合を示している。

図５（ａ），図６（ｃ），図６（ｄ）は、本発明による検査前電圧を切り替えて印加する処理を行わない場合のピクセルの電位状態を示している。この電位状態は、図４（ｇ）の示す電位状態に対応するものである。このときには、ピクセルの電位状態は、ソース信号ラインに印加した電圧１０Ｖあるいは−１０Ｖに近い電圧（１０Ｖ＋Δｖ）あるいは（１０Ｖ−Δｖ）となる。なお、Δｖは欠陥点での短絡欠陥の程度に応じた電気抵抗値によって定まる電圧変動分である。

一方、図５（ｂ），図６（ｅ），図６（ｆ）は、本発明による検査前電圧を切り替えて印加する処理を行った場合のピクセルの電位状態を示している。この電位状態は、図４（ｈ）の示す電位状態に対応するものである。このとき、欠陥点において、ソース信号ラインとゲート処理との間で短絡状態に変化している場合には、ピクセルの電位状態は、ソース信号ラインに印加した電圧２０Ｖあるいは−２０Ｖとなる。

欠陥検査は、正常なピクセルの電位との比較で行うため、本発明による検査前電圧を切り替えて印加する処理によって、図５（ｂ），図６（ｅ），図６（ｆ）に示すようピクセルの電位状態を大きく変えることで欠陥検出の検出精度を向上させることができる。

なお、上記説明では欠陥検出について示しているが、本発明のＴＦＴアレイ検査方法、検査装置は、ゲート信号ラインとソース信号ライン間に欠陥にかぎらず、ピクセルとソースラインとの間に短絡欠陥（Ｓ−Ｄshort）、ピクセルとゲートラインとの間に短絡欠陥（Ｇ−Ｄshort）、ピクセルとＴＦＴとの間の断線（Ｄ−open）等についても適用することができる。

本発明は、液晶製造装置におけるＴＦＴアレイ検査工程の他、有機ＥＬや種々の半導体基板が備えるＴＦＴアレイの欠陥検査に適用することができる。

本発明のＴＦＴアレイ検査装置の概略図である。 本発明による検査前電圧印加の動作例を説明するものである。 欠陥点の電気的特性の変化状態を説明するための図である。 本発明による検査前電圧の印加例を説明するものである。 信号線間に極性を異にする検査前電圧を切り替えて印加する処理の有無によりピクセルの電位状態を説明するための図である。 信号線間に極性を異にする検査前電圧を切り替えて印加する処理の有無によりピクセルの電位状態を説明するための図である。 ＴＦＴアレイの欠陥例を説明するための図である。 検査信号とピクセルの電位を示す図である。 ピクセルの電位状態を説明するための図である。 従来の検査信号の前に電圧を一定時間印加する例を示す図である。

符号の説明

１…ＴＦＴアレイ検査装置、２…電子線源、３…検出器、４…検査前電圧生成部、５…検査信号生成部、６…走査制御部、７…信号処理部、８…欠陥検出部、９…ステージ、１０…プローブ、２０…ＴＦＴ基板、１１…ＴＦＴ、１２…ピクセル（画素電極）、１３…付加容量、１４…ゲート信号ライン、１５…ソース信号ライン、１６…Ｃｓ信号ライン。

Claims (4)

1. ＴＦＴ基板に検査信号を印加し、ピクセルの電位変化からＴＦＴアレイの欠陥を検査するＴＦＴアレイの検査方法であって、
   前記ＴＦＴ基板に検査信号を印加してピクセルに電圧を印加する検査信号印加工程と、
   前記検査信号印加工程の前工程であって、アレイを構成する各信号線に対して検査前電圧を印加する検査前電圧印加工程と、
   ピクセルの電位を検出し、正常ピクセルで検出される電位と比較することによってＴＦＴアレイの欠陥を検出する欠陥検出工程とを備え、
   前記検査前電圧印加工程は、電圧値が時系列で変化する検査前電圧を生成し、当該生成した検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加することを特徴とする、ＴＦＴアレイの検査方法。
2. 検査前電圧印加工程は、電圧の極性が時系列で変化する検査前電圧を生成することを特徴とする、請求項１に記載のＴＦＴアレイの検査方法。
3. ＴＦＴ基板に検査信号を印加し、ピクセルの電位変化からＴＦＴアレイの欠陥を検査するＴＦＴアレイの検査装置であって、
   前記ピクセルの電位を検出する検出部と、
   検査前電圧を生成しＴＦＴ基板に印加する検査前電圧生成部と、
   検査信号を生成しＴＦＴ基板に印加する検査信号生成部と、
   前記検出部が検出する電位に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備え、
   前記検査前電圧生成部は、電圧値が時系列で変化する検査前電圧を少なくとも一つの信号線に印加し、信号線間に極性を異にする電圧を切り替えて印加し、
   前記検査信号生成部は、前記検査前電圧生成部によって検査前電圧をＴＦＴ基板に印加した後、検査信号をＴＦＴ基板に印加し、
   前記欠陥検出部は、検査信号の印加時において前記検出部で検出したピクセルの電位を正常ピクセルの電位と比較することによって、ＴＦＴアレイの欠陥を検出することを特徴とする、ＴＦＴアレイの検査装置。
4. 前記検査前電圧生成部は、電圧の極性が時系列で変化する検査前電圧を生成することを特徴とする、請求項３に記載のＴＦＴアレイの検査装置。