JP2009511898A - 光導電によるトランジスタ・アレイの電気的検査 - Google Patents

Abstract

【構成】基板上のマイクロ電子部品を検査する装置は次のものを備えている。基板上に配設された複数の薄膜トランジスタ上を，一度に１つのトランジスタずつ，光ビームを走査し，複数のトランジスタにおいて，一度に１つのトランジスタずつ，光導電応答を誘導するスキャナと，上記スキャナと同期して，トランジスタの光導電応答によって生じた出力を測定するとともに，複数のトランジスタのうち一度に１つずつについて，光ビームにより誘導された光導電応答を表す光導電応答出力値を生成する電流検出回路と，電子応答出力値を解析し，これにより各トランジスタの特性を明らかにする診断装置。

Description

（同時係属出願の参照）
この出願は，2005年10月11日出願の米国仮特許出願第60／724,875号の利益を主張するものであり，その開示内容の全体を参照によりここに組み入れる。

この発明は，一般的にはフラット・パネル・ディスプレイ（flat panel display）におけるトランジスタ・アレイ等のマイクロ電子部品（microelectronic components）を検査する（testing）システムおよび方法に関する。

フラット・パネル・ディスプレイは，例えば薄膜トランジスタ，キャパシタ，配線等，ディスプレイが規定の性能要件を満たすことを保証するために製造の各段階で検査を行うことが要求される微視的な特徴を有する。

本明細書に記載されたすべての刊行物，および直接的または間接的に引用する刊行物の開示内容は，参照により本明細書に組み入れる。

この発明は，能動部品としての微視的な特徴を有するトランジスタ・アレイやダイオード等の対象物を検査する（testing）ための改善された方法およびシステムを提供するものである。

以下の説明では，次のような用語を使用する。

ＴＦＴは，薄膜トランジスタ（thin film transistor）である。

ソース・ラインまたはデータ・ラインは，１または複数のトランジスタのソース・コンタクトに接続され，これらのトランジスタに電気信号を送る導体線（conductor line）である。

ゲート・ラインまたはアドレス・ラインは，トランジスタのオン／オフ状態，すなわちトランジスタがトランジスタ・データ・ソースからの電気信号を受け取るのに有効（available）（オン状態）か無効（unavailable）（オフ状態）かを制御するトランジスタ・ゲートに接続される導体線である。

ドレイン・ラインまたはコモン・ラインは，画素電極等の電子部品（electronic component）を動作させるトランジスタ・ドレインに接続される導体線である。

Ｖgは，ゲート・ラインに印加され，複数トランジスタのラインのオン／オフ状態を制御する電圧である。

Ｖsdは，ソース・ラインまたはデータ・ラインに印加され，トランジスタの動作を統制する電圧である。Ｖsdは典型的には，各トランジスタに個別に印加される。

ＶoutおよびＩoutは，測定対象となり得る光励起（photo excitation）への電子的応答（それぞれ電圧および電流）である。

ＩＴＯ（インジウム・スズ酸化物）およびＩＺＯ（インジウム亜鉛酸化物）は，従来のフラット・パネル・ディスプレイに使用され，フラット・パネル・ディスプレイ上の画素の動作を統制する透明電極を形成する材料である。

この発明の一実施形態によれば，選択されたトランジスタを光ビームにより励起し，その後，光ビームによる励起によって生じた電気的応答または電気的特性を測定することによって，製造中のディスプレイ・パネル上に形成された薄膜トランジスタ・アレイの電気的な検査が行われる。測定される電気的特性は，トランジスタを構成する半導体材料を例えばレーザ等の光ビームで光励起させた場合に，光導電によって誘導される電流から生じる電圧応答または電流応答等であってもよい。

この発明の一実施形態においては，例えば製造中のフラット・パネル・ディスプレイ上の画素位置を順次走査することにより，製造中のディスプレイ上に形成されたトランジスタに対して光ビームを選択的に照射し，これにより当該選択位置のトランジスタにおいて光導電応答（photoconductive response）を生じさせる。光ビームは，上述の通り適当なレーザで構成してもよいが，これに限らず，その他の適当な光ビーム源を採用することも可能である。このようにして得られる電気信号は，例えば電流または電圧として測定可能である。

少なくとも検査対象のトランジスタ，すなわち光ビームによって励起されるトランジスタは，例えば当該トランジスタのゲート・コンタクトおよびソース・コンタクトに対して一般的に適切な負バイアスを印加することにより，光ビームによる励起に際しオフ状態とする。通常，検査は暗状態で実施され，隣接するトランジスタについても検査中はオフ状態としてもよく，この発明の一実施形態においては実際にオフ状態としている。オフ状態は，例えばゲートおよびソースの短絡バー（shorting bars）においてトランジスタに負電圧バイアスをかけることによってもたらされるため，通常は，漏れ電流以外の電流が生じることはない。

光ビームによって生じた励起は，トランジスタの半導体材料中に光導電の電子正孔対を生成するため，光励起されたトランジスタの電子的応答（例えば，光電流応答）が観測可能となる。トランジスタのチャネル材料の光励起によって生成された光電流信号は，例えば波形と振幅が観測される。この情報は，画素の品質と機能性を判定するための基準データとして用いられる。

この発明の一実施形態によれば，検査対象のトランジスタを囲む複数のトランジスタは，すべてオフ状態に設定されており，電流の流れを回避するために負電位が印加されている。これにより，隣接するトランジスタからの望ましくない電子干渉が軽減されるとともに，光ビームによって所与のトランジスタにて生じた光導電応答の測定が容易となる。

この発明の一実施形態によれば，トランジスタの電気的特性の低下を回避するために，電気信号（すなわち，検査対象のトランジスタをオフ状態にするバイアス）は，トランジスタに対して周期的に印加される。光ビームは，トランジスタがオフ状態のときに励起されるよう，周期的に印加される電気信号の供給と同期して，トランジスタに対して一度に１つずつ与えれる。

当然のことながら，一般的な製造中のフラット・パネル・ディスプレイは，それぞれが検査が必要な多数のトランジスタを有している。トランジスタを光照射することによって光導電による誘導電流（photoconductive induced current）を生成することで，トランジスタのみならず，検査されるトランジスタに関連するキャパシタや電気配線等その他の電子部品について，様々な疑わしい欠陥を判定することが可能となる。検査は，ＩＴＯやＩＺＯ等の電極形成の前後のいずれであってもよいなど，フラット・パネル・ディスプレイ製造中の種々の段階で実施できる。

上述のように，この発明の一実施形態によれば，基板上のマイクロ電子部品（micro-electronic components）を検査する（inspecting）方法およびこの方法を実施するのに適した装置が提供される。この方法は，基板上に配設された多数のマイクロ電子部品に制御信号を印加して，当該マイクロ電子部品を周期的に「オフ」状態に設定し，電子部品を「オフ」状態に設定することと同期して，少なくとも１つの光ビームにより多数の半導体部品を走査し，多数のマイクロ電子部品から選択されたマイクロ電子部品の電子応答を誘導し，この走査中に，少なくとも１つのマイクロ電子部品の電子応答を測定し，これによって電気的特性を検出するものである。光励起ビームのスポット・サイズは通常，画素位置のピッチよりも小さく，トランジスタは基板を暗状態にして一度に１つずつ走査されるため，個々の画素の応答を測定することにより，特定の画素に関連する個々の欠陥または回路における欠陥が判定可能となる。

また，この発明の一実施形態によれば，基板上のマイクロ電子部品を検査する装置が提供される。この装置は，フラット・パネル・ディスプレイ基板上に配設された複数の薄膜トランジスタに対して一度に１つのトランジスタずつ光ビームを走査することによって，複数のトランジスタを，一度に１つのトランジスタずつ光照射し，光導電応答を誘導するスキャナと，このスキャナと同期して動作し，トランジスタの光導電応答によって生じた出力を測定し，複数のトランジスタのうち一度に１つのトランジスタずつについて，光ビームにより誘導された光導電応答を表す光導電応答出力値を生成する電流または電圧検出回路と，電子応答出力値を解析し，これにより各トランジスタの特性を明らかにする診断装置とを備える。

まずは，例えば製造中のフラット・パネル・ディスプレイ上に配設された薄膜トランジスタ12のアレイまたはその他の適当なトランジスタ・アレイを電気的に検査するためのシステム10を概略的に示した図１を参照する。図１は，この発明の一実施例を示しており，レーザとして構成され（レーザ）光ビーム16を出力する光源部（光源ユニット）14は，例えば回転ミラー部（回転ミラー・ユニット）22およびＦθレンズ（F-theta lens）25等の適当な光学素子を備えたスキャナ20と共働して動作することにより，トランジスタ・アレイ基板30上に配設された複数の各トランジスタ12を指定の走査方向32に順次照明する。光ビーム16は，適当な光学素子によって，基板30上に投射もしくは適当に結像される構成であってもよい。走査型レーザ・システムに特有の付加的な光学部品やその他の重要でない詳細については，この発明の主要な教示点が分かり難くならないように，図示していない。図１のシステムは，レーザとして構成されレーザ光ビームを出力する光源と回転ミラーとして構成されたスキャナとを使用するものとして示されているが，これに限らず，その他の適当な光ビーム源およびスキャナ装置を用いてもよい。本説明で用いる通り，レーザ光ビームは任意の適当な光ビームを含むとともに，スキャナ装置は図１のような多角形（ポリゴン・タイプ）の回転スキャナに限らない。

通常，トランジスタ・アレイ基板30は，例えば接地線35を介して接地されており，また，走査方向に交差する指定の方向42にディスプレイ基板30を並進運動（translate）させるステージ40上に位置付けられている。図１に示すように，検査対象のトランジスタ・アレイ基板30は，製造中のものとして描かれており，ゲート・ライン52を相互に接続するゲート短絡バー（gate shorting bars）50，データ・ライン62を相互に接続するデータ短絡バー60，およびドレイン・ライン72を介してトランジスタ・ドレインを相互に接続するドレイン短絡バー70を備えている。ドレイン・ライン72は，例えばキャパシタ（不図示）を介して，トランジスタ12に直接または間接的に接続される構成であってもよい。各ゲート・ライン，信号ラインおよびドレイン・ラインは，フラット・パネル・ディスプレイ等のトランジスタ・アレイの構造（architecture）および基板30の製造段階に応じて，様々な方法で相互に接続することができる。なお，多くのトランジスタ・アレイ構造においては，ドレインは相互接続されない。

図１に示すように，システム10は，信号Ｖgをゲート短絡バー50に出力するゲート信号発生器80，信号Ｖsdをデータ短絡バー60に出力するソース信号発生器82，および基板30上に配設されたトランジスタ12および他の部品が正常であるか欠陥を有するかを示す，ドレイン短絡バー70からの光導電効果（photoconductive effect）による誘導出力を受け取る信号解析装置（signal analyzer）84をさらに備える。同期装置（synchronizer）90は，ゲート信号発生器80，ソース信号発生器82，信号解析装置84，スキャナ20，および矢印42で示す基板30の交差走査方向の並進を統制する並進制御装置（translation controller）83と，動作可能に関連付けられている。

以下でより詳細に示す通り，同期装置90は，基板30上のトランジスタ12から電流が流れる，または漏れるといったことが通常発生しないようにトランジスタ12にバイアスをかけるとき，光ビーム16が各トランジスタ12に順次照射されるように，スキャナ20および並進運動（または運動変換装置）（motion translator）（不図示）の動作に合わせた信号発生器80および82の同期動作を統制する。この発明の一実施形態において，光ビーム16はトランジスタに対して個々に照射されるか，または選択されたトランジスタ群に照射される。当然のことながら，トランジスタ12のバイアスは，トランジスタの電気的特性の低下を回避するために，連続的ではなくオン状態からオフ状態へと周期を成す。

光ビーム16を所与のトランジスタに照射すると，トランジスタに対してバイアスがかけられているにもかかわらず，当該トランジスタは光導電による誘導電流（photoconductive induced current）を生成する。生成された電流は同期装置90によって統制された信号解析装置84によって受け取られる。解析装置84は，光励起されたトランジスタの光導電による誘導電流を解析して，当該トランジスタおよび関連する構成部品の電気的性能が正常であるか欠陥を有するかを判定する。

さらに図２Ａを参照するに，この発明の一実施形態において，例えば製造中のフラット・パネル・ディスプレイ基板上に配設されたトランジスタ・アレイの検査は，上記図１に示すシステムを用いて以下のように進められる。

製造中のフラット・パネル・ディスプレイ等の基板30上に形成されたＴＦＴアレイ等のトランジスタ・アレイ12には，複数のトランジスタ部品の選択されたリード（leads）（典型的には，ゲート・リードおよびソース・リード）に接続される短絡バーが設けられる（オペレーション110）。そして，典型的には電圧として印加される周期的な波形の電気信号が，短絡バー50および60を介して，基板30上に配設されたトランジスタ12のゲート・コンタクトおよび／またはソース・コンタクトに印加される（オペレーション130）。基板30上に配設された複数のトランジスタ12に対して周期的な電気信号が印加されている間に，アレイ状に配置された複数のトランジスタ上を少なくとも１つの光ビーム16が走査される（オペレーション140）。

周期的な電気信号とレーザ光ビームの走査を，以下のように同期させる。すなわち，周期的な負電位がゲート短絡バー50を介してゲート・ライン52に印加されている間は，それに同期した負電位がソース短絡バー60を介してソース・ライン62にも印加される。これにより，トランジスタはオフ状態となるため，基板30上で電流が流れることはない，もしくは殆どない。トランジスタ12を周期的にオフさせることは，１つのトランジスタ12から次のトランジスタ12へのレーザ光ビームの走査と同期して行われる（オペレーション150，160）。レーザ光ビームをトランジスタに照射すると，トランジスタの半導体材料に対する光照射の光導電効果に起因する測定可能な電気的応答が誘導される。一般的には，測定された電気的応答が選択されたトランジスタに関連付けられるように，基板30を暗状態に保ちつつ検査が行われる。この発明の一実施形態において，この電気的応答は，電流または電圧のいずれかとして，短絡バーで測定される（オペレーション170）。画素の性能を特徴付ける画素情報は，光導電による誘導電流の測定により生成され（オペレーション180），そして，レポートが生成される。

負電位を周期的に印加する動作は，レーザが検査対象の基板30上における最終のトランジスタに到達するまで，トランジスタからトランジスタへ光ビーム16を走査することと同期して継続するが（オペレーション190），所与の基板30に対するこの検査方法は，ブロック200で概略的に示すように，最終のトランジスタにおいて終了する。

次に図２Ｂを参照して，光ビーム16の光導電による誘導電流に対して測定された電気的応答が解析されるオペレーション180は，以下のサブオペレーションを含む。なお，本明細書に記載の解析は通常，コンピュータを使用して自動的に行われる。

上述のように，検査対象の所与のトランジスタに照射された光ビーム16によって誘導された電流は，増幅され，そして１２ビットで１０ＭＨｚ等の高周波でＡＤ変換器に送られ，アナログ電流信号がデジタル信号に変換される（オペレーション210）。増幅された電流信号は，例えば図９を参照して以下に説明する回路から与えられる。検査対象のトランジスタに対応する増幅された電流信号の供給タイミング，ならびにＡＤ変換器と下流側の回路の動作は，電流の解析を検査対象の所与のトランジスタと対応付けることができるように，上記走査と同期させられる。

その後，デジタル信号をフィルタリングしてノイズを除去し（オペレーション220），同様の基板上に適切に形成された光励起トランジスタに関連する信号に対応する入力基準信号から減算する（オペレーション230）。この基準信号は，実際の基板パネル上において正常であることが既知のトランジスタから得られるか，または例えばアルゴリズム的解析によって合成的に得られるものであってもよい。基準信号から検査信号を減算した結果は，所定の閾値と比較され（オペレーション240），検査対象のトランジスタおよび／またはそれに関連する所与の画素のマイクロ電子部品が適切に形成されているか否かが判定される。

この発明の一実施形態によれば，検査信号の形状が基準信号と比較され，測定信号と基準信号との間の差の絶対値が時間積分され，閾値と比較される。上記の差は，２つの信号が同期した時点で，両信号の値を単純に減算することにより算出してもよい。この差（または，最大の差等の別の特性パラメータ）が所定の閾値よりも大きい場合は，検査対象のトランジスタに関連する画素が欠陥を有する疑いがある。

欠陥は，様々な種類の欠陥に対応する，またはそのような欠陥を表す例えば基準信号等のプロファイルとの比較によって特性を明らかにすることもできる。欠陥プロファイルは，異なるタイプの欠陥を有する画素のトランジスタが光励起された場合の電子応答をアルゴリズム的に分析することによって，経験的に生成してもよい。検査対象のトランジスタ（test transistors）からの誘導電流は，検査信号（test signal）が最も類似する基準プロファイルを決定するために，これらのプロファイルの一つまたは複数のものと比較される。一般的に，異なるパネル構造上の正常な（欠陥がない）画素は，異なるパネル構造で使用されるトランジスタ，キャパシタおよびその他のマイクロ電子部品の構造上の多様性に起因して，それぞれ独自の基準信号を有している。

検査対象のトランジスタに関連する電気信号がいずれのプロファイルとも類似しない場合は，未知の欠陥を示すものとして分類してもよい。

トランジスタの欠陥，導体線（ライン）の短絡欠陥および開放欠陥，検査対象のトランジスタに関連する画素キャパシタの欠陥，および他のタイプの欠陥等を含む様々な欠陥のプロファイルを生成するため，図１〜図２Ｂのシステムと方法を用いて，例えば準備段階で実証的な検査を実施してもよい。

この発明の一実施形態によれば，光照射された検査対象のトランジスタから出力される電流プロファイルは，絶対差の合計等の従来の距離関数（distance function）を用いて，様々なプロファイルと比較される。検査対象のトランジスタの電流プロファイルの距離関数が正常なトランジスタに対応する閾値を超える場合，そのトランジスタまたはそれに関連する画素は，欠陥を有するものとみなされ，さらなる分類が必要となる。検査対象のトランジスタからの信号が欠陥プロファイルの一つについての距離閾値に近くかつそれを下回るものであることが分かった場合，そのトランジスタに関連する画素は，上記プロファイルが表す欠陥を有するものとみなされる。また，信号が２つ以上のプロファイルについての距離閾値に近くかつそれを下回るものであることが分かった場合，その信号が対応する画素は，その信号が最も近いプロファイルが表す欠陥を有するものとみなされる。

欠陥画素の識別（同定）に際しては，例えば検証（verification）または欠陥の分類を目的として，さらなる検査が望まれる。この発明の一実施形態によれば，例えば，イスラエルのヤフネ（Yavne）にあるオルボテック社（Orbotech Ltd,）が提供するＰｏｉｎｔｅｒ（登録商標）ＡＯＩシステム，またはその他の適切な高分解能顕微鏡等の自動光学検査／検証システム上で，さらなる検証および分類が行われる。検証と分類は，手作業でも，自動装置を用いて行ってもよい。欠陥の分類結果は通常，プロセス制御および改良のプログラムの一部として用いられる。

次に，この発明の実施例に従って構成および適合されたシステムの構造および動作のさらなる詳細を説明する。

ここで図１を再度参照するに，図示した光学系において，光ビーム源14は，パネル30上に集束される光ビーム16を出力するレーザまたはその他の適当な光源であってもよい。光ビームのスポット・サイズは通常，パネル30上に形成される画素の最小予測寸法またはピッチよりも小さくなる。光ビーム16の波長と出力は，パネル30上のトランジスタ12が光照射された場合に十分な量の電荷キャリアを生成して測定可能な電流が発生するように，十分に強力なものを選択する。本発明者らは，トランジスタ12の光励起を損傷なく促進するのに，１５ｍＷの赤色レーザ・ダイオードが適していることを発見した。このようなダイオードは，例えば東芝等の様々な製造業者から市販品を容易に入手可能である。光出力は，連続であっても，または，例えば電気光学スイッチによってパルス化されたパルス・レーザ等のようにパルス化されたものであってもよい。光出力をパルス化する場合，走査をするときに，光パルスが適切な時点に，すなわち，トランジスタが「オフ」状態となっているときに検査対象の各トランジスタに確実に到達するように注意しなければならない。なお，発光ダイオード，ＨｅＮｅレーザ，および緑色レーザ（倍周波数Ｎｄ：ＹＡＧ）等を含むその他の適当な光源も適している。

適当なスキャナ20としては，回転ポリゴン・スキャナ，音響光学偏向器，および本権利譲受人により2006年６月22日に出願された同時係属の米国特許出願第11／472,325号，発明の名称「傾斜装置（Tilting Device）」に記載したタイプのファスト・ステアリング・ミラー（fast steering mirrors），さらには，その他の適当なガルボ機構（galvo mechanism），とりわけ共振（共鳴）ミラースキャナ等が挙げられる。

集束（集光）用の光学素子に関しては，典型的なフラット・パネル・ディスプレイ上に形成された画素のサイズ（１００×３００μｍ程度）に依存して，上述した検査対象の個々の半導体装置を励起する光スポットの直径は通常，数十μｍ程度である。適当な走査レンズは通常，Ｆθ光学素子を含んでおり，様々な光学部品業者が在庫として保有または注文生産する市販品を入手可能である。

上述の実施形態は，特に，従来のアクティブ・マトリクス型ＬＣＤ（ＡＭＬＣＤ）を参照して説明したが，例えば薄膜トランジスタのアレイを含む任意の基板等，感光電子部品（light sensitive electronics）のアレイを含むその他の適当な電子装置，例えば，限定するわけではないが，ＯＬＥＤ（有機発光ダイオード（organic light emitting diode））装置についても，本明細書に記載のシステムと方法を用いて検査を行うことができる。

トランジスタ・アレイに加えて，本明細書に記載のシステムと方法を用いて検査を行うことができる代表的なアレイ・タイプの部品としては，トランジスタに関連するその他の電子部品が挙げられる。例えば，典型的なＡＭＬＣＤパネルは，各表示画素に少なくとも１つのトランジスタと少なくとも１つのキャパシタを有する。また，ＡＭＬＣＤパネルは，製造の様々な段階で検査を行ってもよい。例えば，トランジスタの形成と相互接続の後でかつＩＴＯ電極またはＩＺＯ電極の追加前に検査を行ってもよい。これらに代えて，電極の形成後に，本明細書に記載のシステムと方法を用いてパネルの検査を行ってもよい。トランジスタは，光を照射されて光導電による誘導電流を生成するが，この誘導電流（または誘導電流の電圧）を時間的に測定した結果を用いて，トランジスタまたはトランジスタに関連するその他のマイクロ電子部品の機能性を特徴付けることもできる。

この発明の一実施形態によれば，トランジスタのアクティブ・マトリクスが形成された後の「最終段階前（pre-final）」に，本明細書に記載のシステムと方法を用いて光導電による誘導電流の検査が行われる。生産のこの段階において，検査対象のパネルのすべての行と列は依然として相互接続されており，図１の符号50，60で示す適当な短絡バーにより短絡されている。そして，少なくとも１つの光ビームがＦＰＤパネル上の個々のトランジスタを走査する。検査対象のアレイ状のトランジスタは，暗黒の中に置かれ，すべてがオフ状態となるようにバイアスをかけることで，逆方向漏れ電流（reverse-leakage current）のみが存在する。特定のＴＦＴのチャネルを光照射すると，光照射したトランジスタで自由電荷キャリアが発生するが，これは，関連するソース短絡バーとゲート短絡バーの間の電流サージとして検出される。この電流は，共通ドレイン70において，例えば電流または電圧として測定される。

次に，この発明の一実施形態に従って検査される典型的な単一のｎ形ＴＦＴを概略的に示した図３Ａを参照する。ＦＰＤパネルは画素の平行アレイと考えることができるため，検査されるＴＦＴは，実効インピーダンスのアレイＺの一部である。相互接続された画素群をオフ設定するとともに検査環境を暗状態（暗黒検査環境（dark test environment））に保つことにより，本明細書に詳述したように各個別の画素に位置するプローブを用いてＶoutを個別に測定する必要はない。図３Ａは，ＡＭＬＣＤパネルに用いられる画素電極の形成後においてＴＦＴアレイのトランジスタの検査に使用する各入出力を正しく評価するのに役立つ。図３Ｂは，ＡＭＬＣＤパネルに用いられる画素電極の形成前においてＴＦＴアレイのトランジスタの検査に使用する各入出力を正しく評価するのに役立つ。図３Ａおよび図３Ｂの両方において，画素に対応するトランジスタは，ゲート光ビームによって照射される。また，図３Ａおよび図３Ｂに示すように，電圧または電流のいずれを測定してもよい。すなわち，それは測定用に選択した測定装置の機能に依る。

この発明の一実施形態において，フラット・パネル・ディスプレイ上のトランジスタ・アレイにおいて選択されたトランジスタのみ，または他すべての領域から電気的に絶縁された対応する領域におけるトランジスタのみがいつでも光を照射され，他方，トランジスタ・アレイのその他すべてのトランジスタまたは対応する少なくとも同じ領域の他方のトランジスタは，暗状態に保たれる。選択されたトランジスタの光照射は，例えば図１において示すように光ビームを走査することによって実現される。

図４Ａは，電極を形成済みのＴＦＴ画素アレイにおいて，検査対象のｎ形トランジスタを統制する入力信号の同期したタイミング関係の一例（図１のＶsdおよびＶg），および光導電効果を誘導するための（例えば，図１の光ビーム16による）検査トランジスタへの光照射を概略的に示すタイミング図（Ａ），（Ｂ），（Ｃ）を集約したものである。

この実施形態は，図３Ａに示すような検査回路に入力する信号を示したものであるが，図示した時間間隔Ｉ，II，III，IVおよびＶおよびVIは，それぞれ以下のフェーズに対応する。

フェーズＩ：Ｖsd＝Ｖg＝０。光照射なし。コモンに応答はなし。

フェーズII：ＶsdとＶgが正電圧バイアスをとるため，ＴＦＴは「オン」状態となる。光照射なし。電流（暗電流）は現れるが，一実施形態においては，この暗電流の測定を行わない。

フェーズIII：（フェーズＩと同じ）

フェーズIV：ＶsdとＶgが負電圧バイアスをとるため，ＴＦＴは深く「オフ」状態となる。光照射なし。漏れ電流を除いてコモンに応答はなし。

フェーズＶ：ＶsdとＶgが負電圧バイアスをとるため，ＴＦＴは深く「オフ」状態となる。ＴＦＴには，例えばレーザが供給する光パルスが照射される。正常な欠陥がないトランジスタにおいては，光導電による誘導電流応答をコモンで測定可能である。

フェーズVI：（フェーズIVと同じ）

次に，この発明の一実施形態に係る，電極を未形成のトランジスタ・アレイにおける検査対象のトランジスタを統制する入力信号，光導電効果を誘導するためのトランジスタへの光照射，およびにトランジスタに光を照射した結果生じる出力信号の同期したタイミング関係を概略的に示すタイミング図を集約した図４Ｂを参照する。

この実施形態は，図３Ｂに示した回路の検査に対応するものであるが，トランジスタは事実上，ＭＯＳ（金属酸化物半導体（metallic oxide semiconductor））キャパシタとして動作し，アドレス短絡バーおよびデータ短絡バーのみがバイアス可能である。バイアスの選択は，適当な信号Ｖgの印加によって，例えば図４Ｂに示すように，相互接続されたすべてのＭＯＳキャパシタが深い空乏状態（depletion state）となるように行われる。集束した光ビームによって特定のＭＯＳキャパシタを照射すると，光照射されたＭＯＳキャパシタは，図４Ｂに示すように，即座に反転（逆転）モード（inversion mode）に移行する。

この過程により，光照射を行うと，多数の自由電荷キャリアが生成されて，光照射されたＭＯＳキャパシタのゲート−ソース間の空間電荷分布が変化する。この状況における電流または電圧の測定は，図３Ｂのアレイに示すコモン・ゲートとデータ・ライン間で行われる。信号応答の振幅と形状（波形）に基づいて，ソース／ドレイン間，ソース／ゲート間，およびドレイン／ゲート間等において起こり得る短絡（short）を特定（固定）することが可能であるが，これらの箇所には限定されない。

この発明の一実施形態によれば，相互接続された１または複数のトランジスタ・アレイを含むパネル上で単一の光ビームが走査されるが，これに限らない。フラットパネルを製造する基板パネルのパネル・サイズが大きくなると，当然のことながら，様々な検査を行うための製造時の時間的制約を考慮すれば，基板パネル上の異なる場所を複数の光ビームで同時に走査することにより，費用対効果がより高くなる可能性がある。

図５〜図８は，検査対象のトランジスタに影響を及ぼす可能性があるＴＦＴアレイにおけるすべてのトランジスタを無効化する（neutralize）ために，図１の基板30のＴＦＴアレイの短絡バーにバイアスをかける種々方法を示すものである。上述の通り，ＴＦＴをオフ状態とすれば，「オン」状態のＴＦＴに関連する暗電流に起因するノイズを除去可能となり，ＴＦＴアレイの他のトランジスタからの影響を受けることなく，アレイ内の所与のトランジスタに光を照射することによって生じる電流の測定が容易となる。

当然のことながら，図１に示すトランジスタの特定の短絡バー構成は，説明の容易化のみを意図したものであって，単なる一例に過ぎない。図５は，片側短絡バー（one-sided shorting bars）を有する「ストレージ・オン・コモン（storage on common）」タイプのフラット・パネル・ディスプレイ装置における短絡バーへのバイアスの印加を示すものである。図６は，セグメント化短絡バー（segmented shorting bars）を有する「ストレージ・オン・コモン」タイプのフラット・パネル・ディスプレイ装置における短絡バーへのバイアスの印加を示すものであり，ここでは各短絡バーがすべての列（rows）を連続的に接続するのではなく，選択された列のみを相互接続する。図７は，片側短絡バーを有する「ゲート」タイプのフラット・パネル・ディスプレイ装置における短絡バーへのバイアスの印加を示すものである。図８は，セグメント化短絡バーを有する「ストレージ・オン・ゲート」タイプのフラット・パネル・ディスプレイ装置における短絡バーへのバイアスの印加を示すものである。図５〜図８のすべてに示すように，Ｖgバイアス710は，Ｖゲート短絡バー730，750，760，770，780および790（図１の短絡バー50に対応）に印加され，Ｖsdバイアス720は，Ｖソース短絡バー740，800，810，820，830および840（図１の短絡バー60に対応）に印加される。図４Ａ〜図４Ｂのそれぞれにおけるタイミング図は，各ＶgおよびＶsd短絡バーに対するバイアス印加のタイミングにおける同期と，例えば図１のレーザ14が供給する光パルスのタイミングを示している。

トランジスタには，バイアスの極性変更が完了してから光を照射する。したがって，図４Ａ〜図４Ｂに示すように，ＶgおよびＶsdの電圧ドロップ（降下）は，光照射よりわずかに先に起こる。この発明の一実施形態において，バイアスの極性変更に対してパルスが遅延する時間間隔は通常，５０〜２００μｓｅｃ程度である。パルス・レーザ・ビームを用いる場合，バイアスの極性変更に続くトランジスタの光照射の時間遅延は，レーザ・パルスのパルス幅の大きさとほぼ同程度である。

次に，この発明の一実施形態に従って構成されかつ動作する，「ストレージ・オン・ゲート」タイプのフラット・パネル装置のＴＦＴに光を照射した際に，図１のシステムで生成された光導電効果による誘導出力電流を検出するのに適した電流検出回路1110の簡略化した電子回路図である図９を参照する。回路1110は，例えば図２Ｂの診断方法におけるドレイン電流入力を測定する。図示した実施形態において，測定結果は短絡バー1120から得られる。

いくつかの応用において，典型的なディスプレイ・パネル上に配設されたアレイ状の大量のトランジスタは，「オフ」状態であるにもかかわらず，大きな漏れ電流を発生しうるため，この発明の実施形態にしたがって誘導される光導電効果による電流が分かり難くなる。この発明の一実施形態によれば，図１０に示すようにセグメント間に規定された中断点（stops）1215を有するセグメント化短絡バー1210は，より大きなアレイにおけるＴＦＴのサブグループを駆動するよう適合されたものである。セグメント化短絡バーは，例えば図５〜図８に示すように，従来の短絡バーと代替的に，または付加的に使用してもよい。

セグメント化短絡バー1210は，比較的少数のゲート・ラインまたはソース・ライン，例えば，セグメント化短絡バー当たりわずか数百本のゲート・ラインまたはソース・ラインを相互接続する（図１０には，これよりもはるかに少ないゲート・ラインとソース・ラインのみを示す）。各セグメント化短絡バー1210をそれぞれ駆動するリード（leads）1230には，物理的または論理的なマルチプレクサ1220が動作可能に接続されている。マルチプレクサ1220は，ＴＦＴアレイにある通常数百万個のトランジスタの部分集合を選択する。このように，例えば図９を参照して上述したような電流検出回路または電圧検出回路は，実質的に百万個以下のトランジスタの部分集合に属する単一のＴＦＴにおいて誘導された電流を測定する。

上記に替えて，図１１に示すように，例えば図９に示すオシロスコープ等の電気信号検出回路は，図１の短絡バー50，60および70に対応するセグメント化短絡バー1320によって相互接続されたＴＦＴアレイ12がその上に形成された基板30（図１）と関連付けることもできる。また，例えばセグメント化短絡バー1320に沿って摺動することにより検査対象のＴＦＴサブグループ12との電気的接触を得るホイールやブラシ（導電性ホイールを示してあるが，他の構成も考慮することができる）として，摺動電極1310または接点を構成してもよい。摺動電極1310は通常，導電性材料で構成されており，十分にデリケートなので，基板に沿って摺動する際には基板表面を損傷しないように細心の注意が必要となる。上記に替えて，摺動電極1310はゲート・ライン，ソース・ラインまたはコモン・ラインに直接接触しており，任意の時点に接触が望まれるラインの数に相当する幅を有するように構成される。

なお，本明細書に記載の発明は，ｎ形トランジスタに限ったものではなく，単に一例として本明細書中に記載したに過ぎない。

次に，上述したシステムと方法を用いて検査可能な複数の異なる欠陥を示す図１２を参照する。上述したシステムと方法は，ゲート・ラインの断線（break）1401，データ・ラインの断線1402，データ・ラインとゲート・ラインの短絡（short）1403，短絡バスの断線1404，パッドと短絡バスの短絡1405，ドレインとゲートの短絡1406，ソースとゲートの短絡1407，ドレインとソースの短絡1408，ストレージ・キャパシタＣｓの短絡1409，ＴＦＴの接続不良（poor connection）1410，画素電極とデータ・ラインの短絡1411，画素電極とゲート・ラインの短絡1412，画素電極間の短絡1413，ストレージ・キャパシタの変動1414等に限らず，図示した回路中における多様な欠陥の検出，そして好ましくはそれらの識別に適している。これらの欠陥は，ＩＴＯやＩＺＯ電極等の電極の形成前または形成後のいずれにおいて検出してもよい。また，これらの各欠陥は，光導電による誘導電流に対して特徴的に異なる応答をする。

この発明の一実施形態によれば，上記システムは，本明細書に記載の装置，方法，特徴および機能性の一部または全部に従ってプログラムされた１もしくは複数のコンピュータまたは他のプログラム可能な装置を含む構成であってもよい。また，その代替もしくは追加として，この発明の装置は，マシーンが実行した場合に，本明細書に記載の装置，方法，特徴および機能性の一部または全部の実装（実現，実施，実行）（implementation）を含む命令のプログラムを包含，記憶ないしは具現するマシーン・リーダブル・メモリを含む構成であってもよい。さらに，その代替もしくは追加として，この発明の装置は，本明細書に記載の装置，方法，特徴および機能性の一部または全部を実装するとともに，本明細書に記載の発明の実施形態に係る方法の一部または全部の実行および／またはシステムの一部または全部の実装を行うコンピュータが読み取り可能なコンピュータ・プログラムを含む構成であってもよい。

当然のことながら，この発明のソフトウェア・コンポーネントは，もし望むならば，ＲＯＭ（読み出し専用メモリ）形式に実装してもよい。また，ソフトウェア・コンポーネントは通常，もし望むならば，従来の技術によりハードウェアに実装してもよい。また，個別の実施形態に即して説明したこの発明の特徴は，単一の実施形態に組み合わせて供することができる。一方，単一の実施形態に即して簡潔に説明したこの発明の特徴は，個別または任意の適当なサブコンビネーションの形態で供することができる。

この発明の実施形態を以下の図面に示す。

この発明の一実施形態に従って構成されかつ動作する，光導電効果に基づくディスプレイ・パネル・アレイまたは他のトランジスタ・アレイの検査を行うシステムを示す簡略化した図である。 図１のシステムの動作方法を示す簡略化したフローチャートである。 図２Ａの方法におけるオペレーション180の実行を示す簡略化したフローチャートである。 光導電効果に基づく最終段階前のＴＦＴアレイの検査を行う回路を示す簡略化した回路図である。 光導電効果に基づくＩＴＯ段階前のＴＦＴアレイの検査を行う回路を示す簡略化した回路図である。 この発明の一実施形態に係る最終段階前のＴＦＴアレイの検査を行う入力信号の簡略化したタイミング図である。 この発明の一実施形態に係るＩＴＯ段階前のＴＦＴアレイの検査を行う入出力信号の簡略化したタイミング図である。 片側短絡バーを有する「ストレージ・オン・コモン」タイプのフラット・パネル・ディスプレイ装置における，アレイまたはその領域中のすべてのトランジスタをオフするための短絡バーを用いた構造の簡略化した電子回路図である。 セグメント化短絡バーを有する「ストレージ・オン・コモン」タイプのフラット・パネル・ディスプレイ装置における，アレイまたはその領域中のすべてのトランジスタをオフするための短絡バーを用いた構造の簡略化した電子回路図である。 片側短絡バーを有する「ストレージ・オン・ゲート」タイプのフラット・パネル・ディスプレイ装置における，アレイまたはその領域中のすべてのトランジスタをオフするための短絡バーを用いた構造の簡略化した電子回路図である。 セグメント化短絡バーを有する「ストレージ・オン・ゲート」タイプのフラット・パネル・ディスプレイ装置における，アレイまたはその領域中のすべてのトランジスタをオフするための短絡バーを用いた構造の簡略化した電子回路図である。 図１のシステムによって生成された光導電効果による誘導電流を検出する電流検出回路の簡略化した電子回路図である。 この発明の一実施形態に係る，短絡バーがセグメント化された検査対象のＴＦＴアレイの簡略化した電子回路図である。 この発明の一実施形態に係る，摺動接点を用いた検査対象のＴＦＴアレイを示す簡略化した図である。 この発明の一実施形態に係る装置および方法を用いて検査される回路を示す簡略化した回路図であって，回路上の様々な種類の欠陥を示している。

Claims (29)

1. 基板上のマイクロ電子部品を検査する方法において，
   基板上に配設された多数のマイクロ電子部品に制御信号を印加して，該多数のマイクロ電子部品を周期的にオフ状態に設定し，
   制御信号の前記印加と同期して，少なくとも１つの光ビームにより該多数のマイクロ電子部品を走査し，該多数のマイクロ電子部品から選択された少なくとも１つのマイクロ電子部品に光照射による電子応答を誘導し，
   前記走査中に，少なくとも１つのマイクロ電子部品の電子応答を測定して，電気的特性を検出する，
   ことを含む方法。
2. 該多数のマイクロ電子部品の前記走査は，該光ビームで照射された少なくとも１つの選択された該部品を除く該多数のマイクロ電子部品を暗状態に保ちつつ行われる，請求項１に記載の方法。
3. 少なくとも１つの該光ビームは，該多数のマイクロ電子部品上に投射される，請求項１に記載の方法。
4. 該マイクロ電子部品は，トランジスタ，キャパシタおよびダイオードのうちの少なくとも１つを含む，請求項１に記載の方法。
5. 該マイクロ電子部品はアレイ状に配置されている，前記請求項のいずれかに記載の方法。
6. 前記走査は，少なくとも１つのレーザ光ビームにより走査する，前記請求項のいずれかに記載の方法。
7. 前記走査中に，該レーザ光ビームをパルス化することをさらに含む，請求項５に記載の方法。
8. 少なくとも１つのパルス・レーザによる前記走査は，個々のパルスが該多数のマイクロ電子部品のうちから選択されたマイクロ電子部品に順次到達するようなタイミングで，少なくとも１つのレーザ・ビーム・パルス列を生成することを含む，請求項７に記載の方法。
9. 少なくとも１つの該レーザ・ビーム・パルス列は，各々が，該多数のマイクロ電子部品のうちから選択された電気的に絶縁されたマイクロ電子部品群に順次到達する複数のパルス列を含む，請求項８に記載の方法。
10. 該レーザ光ビームは，空間的に単一のマイクロ電子部品に相当するスポットを形成するように集束される，前記請求項のいずれかに記載の方法。
11. 該単一のマイクロ電子部品は，ディスプレイ画素の回路を含む，請求項１０に記載の方法。
12. 該電子応答は，単一のマイクロ電子部品から放出される電流を含む，前記請求項のいずれかに記載の方法。
13. 該電子応答は，単一のマイクロ電子部品に関連する電圧を含む，前記請求項のいずれかに記載の方法。
14. 該制御信号は，該多数のマイクロ電子部品に対して同時に印加される，前記請求項のいずれかに記載の方法。
15. 多数のマイクロ電子部品の該電子応答は，同時に測定される，前記請求項のいずれかに記載の方法。
16. 少なくとも１つのマイクロ電子部品について測定された電子応答を基準応答と比較し，これにより少なくとも１つの該マイクロ電子部品に欠陥があるか否かを判定することをさらに含む，前記請求項のいずれかに記載の方法。
17. 少なくとも１つの該光ビームは，対応する複数の光源により供給された複数の光ビームを含む，前記請求項のいずれかに記載の方法。
18. 該基板は，電極製造段階前のフラット・パネル・ディスプレイのトランジスタ・アレイを含む，前記請求項のいずれかに記載の方法。
19. 該基板は，最終生産段階前のフラット・パネル・ディスプレイのトランジスタ・アレイを含む，前記請求項のいずれかに記載の方法。
20. 基板上のマイクロ電子部品を検査する装置において，
    フラット・パネル・ディスプレイ基板上に配設された複数の薄膜トランジスタに対して一度に１つのトランジスタずつ光ビームを走査し，該複数のトランジスタにおいて一度に１つのトランジスタずつ光導電応答を誘導させるように動作するスキャナと，
    前記スキャナと同期して，トランジスタの該光導電応答によって誘導された出力を測定するとともに，該複数のトランジスタのうち一度に１つのトランジスタずつについて，該光ビームにより誘導された光導電応答を表す光導電応答出力値を生成する電流検出回路と，
    該電子応答出力値を解析し，これにより前記各トランジスタの特性を明らかにする診断装置と，
    を備える装置。
21. 該ディスプレイ・パネルにおける電流の漏れを周期的に回避するために，前記スキャナと同期して，選択されたトランジスタに電気信号を供給する少なくとも１つの信号発生装置をさらに備える，請求項２０に記載の装置。
22. 少なくとも１つの前記信号発生装置は，データ信号に対する複数のトランジスタの応答を無効化するために，ゲート・ラインを介して該複数のトランジスタに印加される第１電気信号を生成する第１信号発生装置を含む，請求項２１に記載の装置。
23. 該第１電気信号は電圧信号を含む，請求項２２に記載の装置。
24. 少なくとも１つの前記信号発生装置は，該第１電気信号と同期して，データ・ラインを介して該複数のトランジスタに印加される第２電気信号を生成する第２信号発生装置を含み，さらなる励起が起こらない場合に，該第２電気信号の印加によって，電流が該複数のトランジスタを正常に流れなくなるようになる，請求項２２に記載の装置。
25. 該第２電気信号は電圧信号を含む，請求項２４に記載の装置。
26. 該フラット・パネル・ディスプレイ基板は，少なくとも１つの短絡バーを含み，該装置が，光導電効果によって誘導される電流の測定中における電流の漏れを防止するために，少なくとも１つの短絡バーにバイアスをかけるバイアス部をさらに備える，請求項２０に記載の装置。
27. 前記バイアス部は第１および第２信号発生装置を備える，請求項２６に記載の装置。
28. 該少なくとも１つの短絡バーはセグメント化され，これにより該トランジスタのサブセットがアレイ内に構成され，検出された電流が，該トランジスタの１つのサブセットのみを流れる電流を表すものである，請求項２６に記載の装置。
29. 前記電流検出回路は，該トランジスタ上を摺動する摺動接点をさらに備え，前記摺動接点に接触するトランジスタ上においてのみ電流を検出するように構成された，請求項２６に記載の装置。