KR20080068644A

KR20080068644A - 트랜지스터 어레이의 광전도 기반 전기 테스트

Info

Publication number: KR20080068644A
Application number: KR1020087007273A
Authority: KR
Inventors: 일리아 레이저슨; 아브라함 그로서; 라아난 아딘; 라파엘 벤-톨리아; 아리에 글레이저
Original assignee: 오르보테크 엘티디.
Priority date: 2005-10-11
Filing date: 2006-10-15
Publication date: 2008-07-23
Also published as: TW200717682A; WO2007043051A3; JP2009511898A; WO2007043051A2; CN101501516B; CN101501516A; US20080224724A1; US7795887B2

Abstract

기판상의 미세 전자 소자를 테스트하는 장치에 있어서, 상기 장치는:

복수의 박막 트랜지스터에서 한번에 하나의 트랜지스터씩, 광 전도 응답을 유도하기 위해, 평판 디스플레이 기판에 배치된 복수의 박막 트랜지스터에 대해, 한번에 하나의 트랜지스터씩, 광선을 스캔하는 스캐너와; 트랜지스터와 관계된 광 전도 응답에 의해 유도된 출력을 측정하고 광 전도 응답 출력 값을 발생하기 위해, 상기 스캐너와 동기화되어 동작하는 전류 감지 회로로서, 상기 광 전도 응답 출력 값이, 상기 복수의 트랜지스터 중에서 한번에 하나의 트랜지스터에 대해, 상기 광선에 의해 유도된 광 전도 응답을 나타내는 것이 특징인 상기 전류 감지 회로; 그리고 전자 응답 출력 값을 분석하고, 이에 따라 상기 트랜지스터를 각각 특성화하는 진단 장치를 포함한다.

Description

트랜지스터 어레이의 광전도 기반 전기 테스트{Photoconductive Based Electrical Testing OF Transistor Arrarys}

본 발명은 평판 디스플레이 내의 트랜지스터 어레이와 같은 마이크로 전자 소자를 테스트하는 시스템 및 방법에 관한 것이다.

평판 디스플레이는 박막 트랜지스터, 커패시터, 배선 등과 같은 미세 구조물을 포함하며, 이는 디스플레이가 특정한 성능 요건을 만족시키도록 하기 위해, 다양한 제조 단계에서 테스트를 필요로 한다.

이 명세서에 언급된 모든 공개 문헌 및 여기에 직간접적으로 언급된 공개 문헌의 내용이 참조문헌으로 포함된다.

본 발명은, 트랜지스터 어레이나 다이오드와 같은 능동 미세 소자를 테스트하기 위한 개선된 방법 및 시스템을 제공하는 것을 목적으로 한다.

이하의 상세한 설명에서 사용될 용어는 다음과 같다.

TFT는 박막 트랜지스터(Thin Film Transistor)이다.

소스 라인이나 데이터 라인은 하나 이상의 트랜지스터에 전기 신호를 제공하는, 하나 이상의 트랜지스터의 소스 콘택트에 연결된 전도체 라인이다.

게이트 라인이나 어드레스 라인은 트랜지스터 게이트에 연결된 전도체 라인이며, 트랜지스터의 온/오프 상태를 제어하는, 즉 트랜지스터 데이터 소스로부터 전기 신호를 수신가능한지(온 상태) 또는 수신가능하지 않은지(오프 상태)를 제어한다.

드레인 라인이나 공통 라인은, 픽셀 내 전극과 같은 전기 컴포넌트(또는 소자)를 작동시키는 트랜지스터 드레인에 연결된 전도체 라인이다.

Vg는 복수의 트랜지스터의 라인의 온/오프 상태를 제어하기 위한 게이트 라인에 인가되는 전압이다.

Vsd는 트랜지스터의 동작을 제어하는 소스 또는 데이터 라인에 인가되는 전압이다. 일반적으로 Vsd는 트랜지스터에 개별적으로 인가된다.

Vout 및 Iout은 측정된 광여기(photoexcitation)에 대한 전자 응답(전압 및 전류 각각)이다.

ITO(indium tin oxide) 및 IZO(idium zinc oxide)는 평판 디스플레이 상의 픽셀의 동작을 제어하는 투명 전극을 형성하는 일반적인 평판 디스플레이에 사용되는 물질이다.

본 발명의 실시예에 따르면, 제조중인 디스플레이 패널 상에 형성된 박막 트랜지스터 어레이가 광선(light beam, 또는 빔)을 사용하여 선택된 트랜지스터를 여기시킨 후, 전기 응답이나 광선에 의한 여기 상태에서 비롯된 특성을 측정함으로써 전기적으로 테스트 된다. 측정된 저기 특성은 예를 들면, 광 여기(이는 트랜지스터가 형성되는 반도체 물질의 광선(예, 레이저)에 의해 제공됨)에 기인하여 광 전도적으로 유도된 전류에 의해 초래된 전압 또는 전류 응답일 수 있다.

본 발명의 일 실시예에서, 예를 들면, 제조 중인 디스플레이 상의 픽셀 위치를 연속적으로 스캐닝함으로써, 제조중인 평판 디스플레이 상에 형성된 선택된 트랜지스터에 광선을 인가하여, 선택된 위치에 있는 트랜지스터의 광 전도 응답을 유도한다. 설명한 바와 같이, 광선이 적합한 레이저에 의해 제공될 수 있다. 그러나 광선에 대한 다른 적합한 소스가 사용될 수도 있다. 결과적인 전기 신호가 예를 들면 전류나 전압으로 측정될 수 있다.

테스트 될 트랜지스터, 즉, 광선(light beam)에 의해 여기 될(excited) 트랜지스터가, 빔에 의해 여기 될 때(예를 들면, 테스트 될 트랜지스터의 게이트 및 소스에 적합한 네거티브 바이어스가 인가됨으로써 여기 될 때), 오프 상태에 존재한다. 테스트는 전형적으로 어두운 상태에서 수행되고, 인접한 트랜지스터가 존재하며, 본 발명의 실시예에서는, 테스트 중에 오프 상태에 놓인다. 오프 상태는, 예를 들면 이러한 트랜지스터가 게이트 및 소스 쇼팅 바(shorting bar)에서 네거티브 전압 바이어스가 되게 하여, 보통 누설 전류 이외에 전류가 흐르지 않도록 함으로써 유도된다.

광선에 의해 유도된 여기(Excitiation) 상태가 트랜지스터의 반도체 물질 내 광전도 전자 홀 쌍을 발생시키며, 결과적으로 광-여기된 트랜지스터의 전자 응답(예, 광전류)을 감시하는 것이 가능해진다. 트랜지스터 내 채널 물질의 광-여기에 의해 생성된 광전류 신호가, 예를 들면 형태 및 양적으로 감시된다. 이러한 정보는 픽셀의 질 및 기능을 결정하는 기준 데이터로 사용된다.

본 발명의 실시예에 따르면, 테스트 될 트랜지스터를 둘러싸는 복수의 트랜지스터가 모두 오프(off) 상태에 배치되고, 전류의 흐름을 방지하는 네거티브 전기 전위를 가지도록 한다. 이는 인접한 트랜지스터로부터 불필요한 전기 간섭을 줄이고, 광선에 의해 주어진 트랜지스터에 유도된 광전도 응답의 측정을 용이하게 한다.

본 발명의 일 실시예에서, 전기 신호(즉, 오프 상태에서 테스트 될 트랜지스터에 인가되는 바이어스)가 주기적으로 트랜지스터에 인가되어, 트랜지스터의 전기 특성의 저하를 방지한다. 트랜지스터가 오프 상태에 놓일 때, 광선이 트랜지스터를 여기 시키도록, 광선이 한번에, 주기적으로 인가된 전기 신호의 공급과 동시에, 트랜지스터에 공급된다.

전형적으로 제조중인 평판 디스플레이는 각각이 테스트 될 필요가 있는 수많은 트랜지스터를 포함한다. 트랜지스터를 조명함으로써 광 전도적으로 유도된 전류의 발생이 트랜지스터뿐 아니라 테스트 된 트랜지스터와 관련된 커패시터 및 전기 배선과 같은 다른 전기 컴포넌트의 다양한 예상 결함을 검출할 수 있게 한다. 평판 디스플레이의 제조 중에 여러 단계에서 테스트가 수행될 수 있으며, 이러한 단계가 ITO 및 IZO 전극과 같은 전극을 형성하기 전에 또는 후에 이어진다.

따라서, 기판상에 마이크로 전자 소자를 검사하는 방법 및 이러한 방법을 수행하는 적합한 장치가 본 발명의 실시예에 따라 제공된다. 이 방법은 "오프" 상태에 마이크로 전자 소자를 주기적으로 배치하기 위해, 기판상에 배치된 다양한 마이크로미세 소자로 제어 신호를 인가하는 단계와; 다양한 마이크로 미세 소자 중에 선택된 마이크로미세 소자로부터 전자 응답을 유도하도록, 하나 이상의 광선으로 여러 반도체 소자를 스캐닝하는 단계로서, 스캐닝 단계는 소자를 "오프" 상태에 배치하는 것에 동기화되는 것이 특징인 스캐닝 단계와; 그리고, 스캐닝 단계 중에, 하나 이상의 마이크로 전자 소자로부터 전자 응답을 측정함으로써 전기 특성을 검출하는 단계를 포함한다. 전형적으로, 광 여기 빔의 스폿 사이즈가 픽셀 위치의 피치(pitch)보다 작으며, 기판이 어두운 상태에서, 트랜지스터가 한번에 하나씩 스캐닝 되어, 특정 픽셀과 관련된 개별적인 결함 또는 회로를 결정할 수 있도록, 개개의 픽셀의 응답이 측정될 수 있다.

또한, 본 발명의 실시예에 따라, 기판상의 마이크로 전기 소자를 테스트하는 장치가 제공된다. 이 장치는, 평판 디스플레이 기판상에 배치된 복수의 박막 트랜지스터 상으로, 한번에 하나의 트랜지스터씩, 광선을 스캔하여, 복수의 트랜지스터를 한번에 하나의 트랜지스터씩 조명하도록 동작하는 스캐너와; 그리고 스캐너와 동시에, 트랜지스터와 관련된 광 전도 응답에 의해 유도된 출력을 측정하고 광 전도 응답 출력 값을 발생하도록 동작하는 광 전도 응답인 전류 또는 전압 감지 회로로서, 상기 광 전도 응답 출력 값은, 복수의 트랜지스터 중에 한번에 하나에 대해, 광선에 의해 유도된 광 전도 응답을 나타내는 것이 특징인 전류 또는 전압 감지 회로와; 그리고 전자 응답 출력 값을 분석하고, 이에 따라 트랜지스터 각각을 특성화하는 진단 장치를 포함한다.

본 발명의 실시예가 다음의 도면에 도시된다.

도 1은 본 발명의 실시예에 따라 구성 및 동작 되는, 디스플레이 패널 어레이 또는 다른 트랜지스터 어레이의 광 전도 효과-기반 테스트를 위한 시스템을 간략하게 나타내는 도면이다.

도 2A는 도 1에 도시된 시스템의 동작 방법을 나타내는 간략한 흐름도이다.

도 2B는 도 2A에 도시된 방법의 단계(180)의 구현을 나타내는 간략한 흐름도이다.

도 3A는 프리-파이널(pre-final) 스테이지 TFT의 광 전도 효과-기반 테스트를 위한 회로를 나타내는 개략도이다.

도 3B는 프리-ITO 스테이지 TFT 어레이의 광 전도 효과-기반 테스트를 위한 회로를 나타내는 개략도이다.

도 4A는 본 발명의 실시예에 따른 프리-파이널 스테이지 TFT를 테스트하기 위한 입력 신호의 타이밍 도를 간략히 나타낸다.

도 4B는 본 발명에 따른 프리-ITO 스테이지 TFT 어레이의 입력 및 출력 신호 테스트의 타이밍 도를 간략히 나타낸다.

도 5는 일측 쇼팅 바(one-side shorting bar)를 가지는 "스토리지-온 커먼(storage-on common)-형 평판 디스플레이 장치 내의 어레이 또는 영역의 모든 트랜지스터를 턴 오프하기 위해, 쇼팅 바를 사용하는 구조를 나타내는 전자 회로도이다.

도 6은 분할된 쇼팅 바를 가지는 "스토리지-온 커먼"-형 평판 디스플레이 장치의 어레이 또는 영역 내 모든 트랜지스터를 턴 오프하기 위해 쇼팅 바를 사용하 는 구조를 나타내는 전자 회로도이다.

도 7은 일측 쇼팅 바를 가지는 "스토리지-온 게이트"-형 평판 디스플레이 장치의 어레이 또는 영역 내 모든 트랜지스터를 턴 오프하는 쇼팅 바를 사용하는 구조를 나타내는 전자 회로도이다.

도 8은 분할된 쇼팅 바를 가지는 "스토리지-온 게이트"-형 평판 디스플레이 장치의 어레이 또는 영역 내 모든 트랜지스터를 턴 오프하는 쇼팅 바를 사용하는 구조를 나타내는 전자 회로도이다.

도 9는 도 1에 도시된 시스템에 의해 발생된 광 전도 효과 유도 전류를 감지하는 전류 감지 회로를 나타내는 전자 회로도이다.

도 10은 쇼팅 바가 분리된 본 발명의 실시예에 따라 테스트 될 TFT 어레이를 나타내는 전기 회로도이다.

도 11은 슬라이딩 콘택트가 사용된 본 발명의 실시예에 따라 TFT 어레이를 나타내는 도면이다.

도 12는 회로 상의 서로 다른 종류의 결함을 나타내는, 본 발명의 실시예에 따른 장치 및 방법을 사용하여 테스트 된 회로를 도시하는 개략도이다.

이하에서, 첨부된 도면 및 실시예와 함께 본 발명을 상세히 설명한다.

도 1을 참조하면, 박막 트랜지스터(12)의 어레이에 대한 전기 테스트를 수행하기 위한 시스템(10)을 도시한다. 예를 들어, 박막 트랜지스터(12)는 제조 중인 평판 디스플레이 상에 배치된다. 도 1은 광선(16, 레이저 빔)을 출력하는 레이저로 구성된 광원 유닛(14)이 스캐너(20)와 함께 동작하는 본 발명의 일 실시예를 나타낸다. 예를 들면, 스캐너(20)는 회전 미러 유닛(22)과, F-세타 렌즈(25)와 같은 적합한 광학 소자를 포함하며, F-세타 렌즈는 "32"로 지시된 스캔 방향으로 트랜지스터 어레이 기판(30)에 배치된 복수의 트랜지스터(12)를 각각 차례로 조명한다. 광선(16, light beanm)이 투영(또는 투사)될 수 있으며, 그렇지 않으면 적합한 광학 장치에 의해 기판(30) 상에 비춰 진다. 추가적인 광학 소자 및 다른 세부 사항들, 즉 전형적인 스캐닝 레이저 시스템은, 본 발명의 주요 제시 포인트를 흐리는 것을 피하기 위해, 도시되지 않는다. 도 1에 도시된 시스템이 레이저 빔을 출력하는 레이저로 구성된 광원을 사용하며, 회전 미러로 구성된 스캐너를 사용하는 것으로 도시되나, 다른 적합한 광선 소스나 스캐너 장치가 사용될 수도 있다. 이 상세한 설명에 사용된 바와 같이, 레이저 빔에 대한 참조 문헌은 적합한 광선에 대한 문헌은 어느 것이나 포함하며, 스캐너 장치에 대한 문헌이 도 1에 도시된 바와 같은 회전하는 다각형 스캐너에 대한 것으로 제한되는 것은 아니다.

트랜지스터 어레이 기판(30)이 예를 들면 접지 라인(35)을 거쳐 접지되며, "42"로 표시된 교차 스캔 방향으로 디스플레이 기판(30)을 전환하는 스테이지(40) 상에 위치한다. 도 1에 도시된 바와 같이, 테스트 될 트랜지스터 어레이 기판(30)이 제조 중인 것으로 도시되며, 게이트 라인(52)을 연결하는 게이트 쇼팅 바(50)와, 데이터 라인(62)을 연결하는 데이터 쇼팅 바(60) 및 드레인 라인(72)을 거쳐 트랜지스터 드레인을 연결하는 드레인 쇼팅 바(70)가 제공된다. 드레인 라인(72)이 트랜지스터(12)에 직접 연결되거나, 예를 들면, 커패시터(도시되지 않음)를 거쳐 트랜지스터(12)에 간접적으로 연결된다. 개개의 게이트 라인, 신호 라인 및 드레인 라인이 평판 디스플레이와 같은 트랜지스터 어레이 구조, 및 기판(30)의 제조 스테이지의 함수(function)로 다양한 방식으로 연결될 수 있다. 많은 트랜지스터 어레이 구조에서 드레인이 연결되지 않는 것에 주의한다.

도 1에 도시된 바와 같이, 시스템(10)에 추가로, 게이트 쇼팅 바(50)에 신호(Vg)를 출력하는 게이트 신호 발생기(80)와, 신호 쇼팅 바(60)에 신호(Vsd)를 출력하는 소스 신호 발생기(82), 그리고 드레인 쇼팅 바(70)로부터 광 전도 효과 유도 출력을 입력받는 신호 분석기(84)가 제공된다. 광 전도 효과 유도 출력은 기판(30)상에 배치된 결함 없는 트랜지스터 및 다른 구성요소를 나타내거나, 기판상의 결함을 나타낸다. 동기화 장치(synchronizer, 90)가 게이트 신호 발생기(80)와, 소스 신호 발생기(82), 신호 분석기(84), 스캐너(30) 및, 화살표(42)로 표시된 기판(30)의 교차 스캔 전환을 제어하는 전환 제어기(83)에 연관되어 동작한다.

이하에서 더 상세히 설명될 바와 같이, 동기화 장치(90)가 스캐너(20) 및 모션 전환기(도시되지 않음)의 동작과 함께 신호 발생기(80, 82)의 동기 동작을 제어하여, 기판(30)상의 트랜지스터(12)로부터 전류 흐름 또는 누설 전류가 생기지 않도록, 트랜지스터(12)가 바이어스될 때, 광선(16)이 각각의 트랜지스터(12)로 차례로 인가되도록 한다. 본 발명의 실시예에서, 광선(16)이 트랜지스터에 개별적으로 인가되며, 선택적으로는 선택된 트랜지스터 그룹에 인가된다. 트랜지스터(12)에 대한 바이어스는 지속되는 것이 아니라, 트랜지스터의 전기 특성 손상을 방지하기 위해, 온 상태에서 오프 상태로 주기화 된다.

신호 분석기(84)에 입력되거나 동기화 장치(90)에 의해 제어되는, 트랜지스터로 인가되는 바이어스에도 불구하고, 광선(16)이 지정된 트랜지스터에 인가될 때, 트랜지스터가 광 전도 유도 전류를 발생한다. 분석기(84)가 광-여기된 트랜지스터와 관련된 광 전도 유도 전류를 분석하여, 트랜지스터와 관련 소자의 전기 성능이 정상인지 아니면 결함이 있는지 여부를 결정한다.

도 2A를 참조하면, 본 발명의 실시예에서, 기판, 예를 들면 도 1에 도시된 바와 같은 시스템을 이용하는, 제조중인 평판 디스플레이 기판상에 배치된 트랜지스터 어레이를 테스트하는 것은 다음과 같다.

트랜지스터(12) 어레이, 예를 들면, 제조 중인 평판 디스플레이와 같은 기판(30) 상에 형성된 TFT 어레이에, 복수의 트랜지스터 컴포넌트의 선택된 리드(일반적으로는 게이트 및 소스 리드)에 연결된 (동작 110) 쇼팅 바가 제공된다. 일반적으로 전압 전위로 인가되며, 주기적인 파형을 가지는 전기 신호가 쇼팅 바(50, 60)를 통해 기판(30) 상에 배치된 트랜지스터(12)의 게이트 및/또는 소스 콘택트에 인가된다(동작 130). 주기적인 전기 신호가, 기판(30) 상에 배치된 복수의 트랜지스터(12)에 인가되는 동안에, 하나 이상의 광선(16)이, 어레이에 정렬된, 복수의 트랜지스터 상으로 스캔 된다(동작 140).

주기적인 전기 신호 및 레이저 빔의 스캐닝이 다음과 같은 방식으로 동기화된다. 게이트 라인(52)에 게이트 쇼팅 바(50)를 통해 주기적인 네거티브 전압 전위가 인가되는 동안, 동기화된 네거티브 전압 전위가, 소스 쇼팅 바(60)를 통해 소스 라인(62)에도 인가된다. 이는 트랜지스터를 오프 상태가 되게 하고, 이로써 기 판(30) 상에 전류 흐름이 없거나, 거의 없게 된다. 트랜지스터(120의 주기적인 턴 오프 동작이 하나의 트랜지스터(12)로부터 다음 트랜지스터(12)로 이어지는 레이저 빔의 스캔 동작과 동기화된다(동작 150 및 160). 레이저 빔을 트랜지스터에 인가하는 것은 빛에 대한 트랜지스터 반도체 물질을 노출의 광 전도 효과에 기인하여, 측정 가능한 전기 응답을 유도한다. 일반적으로, 어두운 상태에 기판(30)을 유지한 채 테스트가 수행되며, 이로써 측정된 전기 응답이 선택된 트랜지스터에 상관될 수 있다. 본 발명의 일 실시예에서, 이러한 전기 응답이 전류 또는 전압으로 쇼팅 바에서 측정된다(동작 170). 광 전도적으로 유도된 전류의 측정을 이용하여 픽셀의 성능을 특성화하는 픽셀 정보가 발생하고(동작 180), 리포트가 생성된다.

레이저가 테스트 될 기판(30)상의 최종 트랜지스터에 도달할 때까지, 트랜지스터에서 트랜지스터로 광선(16)을 스캐닝하는 동작에 동기화되어, 네거티브 전위를 주기적으로 인가하는 동작이 이어지고, 이 시점에서, 지정된 기판(30)에 대한 테스트 방법이 종료되며, 이는 블록(200)에 개략적으로 표현된다.

다시 도 2B를 참조하면, 광선(16)에 의해 광 전도적으로 유도된 전류에 대한 측정된 응답이 분석되는 동작(180)이 다음의 하위 동작(sub-operation)을 포함한다. 일반적으로 컴퓨터가 이하에 기술될, 자동화 방식으로 분석을 수행하는 데 사용됨을 주의한다.

위에 기술한 바와 같이, 지정된 테스트 트랜지스터에 충돌된 광선(16)에 의해 유도된 전류가 증폭되어, 고 주파수(예, 12bit에서 10MHz)에서 A-D 변환기로 제공된다. 여기에서, 아날로그 전류 신호가 디지털 신호로 변환된다(동작 210). 증폭 된 전류 신호가, 예를 들면, 도 9를 참조하여 이하에 기술된 회로에 의해 제공된다. 테스트 트랜지스터에 대응하는 증폭된 전류 신호의 공급 타이밍 및 A-D 동작, 그리고 다운 스트림 회로가 스캐닝 동작과 동기화되어, 전류의 분석이 지정된 테스트 트랜지스터에 의해 확인될 수 있다.

이어서, 디지털 신호가 여과되어(filtering) 잡음이 제거되고(동작 220) 그리고, 유사한 기판상에 형성된 광-여기된 트랜지스터에 연관된 신호에 대응하는 입력 기준 신호에서 삭제된다(동작 230). 기준 신호가 실제 기판 패널에서 우량(good)인 것으로 알려진 트랜지스터로부터의 신호이거나, 또는 예를 들면, 알고리즘 분석에 의해 인위적으로 얻어진다. 기준 신호로부터 테스트 신호를 제거한 결과가, 사전 지정된 문턱 값과 비교되고(동작 240), 비교 결과는 테스트 트랜지스터 및/또는 테스트 트랜지스터와 관련된 지정된 픽셀 내 마이크로 전자 소자가 정상적으로 형성되었는지 아닌지 여부를 나타낸다.

본 발명의 실시예에 따르면, 테스트 신호의 형태가 기준 신호와 비교되고, 측정된 신호와 기준 신호 사이의 차(difference)에 대한 절대값이 시간에 대해 적분되며, 문턱값과 비교된다. 이러한 차(difference)는, 서로 동기화된, 두 개의 신호의 신호 값을 뺄셈함으로써 간단히 계산될 수 있다. 차(또는 선택적인 다른 특정 변수(예, 최대 차)가 지정된 문턱 값보다 크면, 테스트 트랜지스터와 관계된 픽셀이 결함으로 가지는 것으로 판단된다.

예를 들면, 다른 유형의 결함에 대응하거나 이를 나타내는 기준 신호와 같은 프로파일과 비교함으로써 결함이 특성화될 수 있다. 결함 프로파일은, 서로 다른 유형의 결함을 가지는 픽셀 내 트랜지스터가 광-여기될 때, 전기 응답을 경험적으로 진단하여, 알고리즘 적으로 생성된다. 테스트 신호가 가장 유사한 기준 프로파일을 결정하도록, 테스트 트랜지스터로부터 유도된 전류가 하나 이상의 이러한 프로파일과 비교된다. 일반적으로, 서로 다른 패널 구조상의 비-결함 픽셀은, 다른 패널 구조에 이용되는 트랜지스터, 커패시터 및 다른 마이크로-전자 소자의 구조 상의 변화에 기인하여, 자신의 특성 기준 신호를 가진다.

테스트 트랜지스터에 관한 전자 신호가 프로파일 중 어느 것과도 유사하지 않은 경우에, 전자 신호는 알려지지 않은 결함을 나타내는 것으로 분류된다.

예를 들어, 셋-업 스테이지에서, 트랜지스터 내의 결함, 전도체 라인 내의 단락 및 개방 결함, 테스트 트랜지스터와 관계된 픽셀 커패시터 내의 결함 및 다른 유형의 결함을 포함하는 다양한 결함에 대한 프로파일을 발생하기 위해, 도 1-2B의 시스템 및 방법을 이용하여, 경험적 테스트가 수행될 수 있다.

본 발명의 실시예에 따르면, 조명될 테스트 트랜지스터로부터 출력된 전류 프로파일이, 절대차의 합과 같은 일반적인 거리 함수를 이용하여 다양한 프로파일과 비교된다. 테스트 트랜지스터의 전류 프로파일로부터의 거리 함수가 비-결함 트랜지스터에 대응하는 문턱 값을 초과하는 경우에, 트랜지스터 또는 테스트 트랜지스터와 연관된 픽셀이 결함인 것으로 여겨지며, 추가 분류가 요구된다. 테스트 트랜지스터로부터의 신호가, 결함 프로파일 중 하나에 대해 문턱 값과 인접하나 그 이하인 것으로 밝혀지면, 테스트 트랜지스터에 관계된 픽셀이 이 프로파일에 의해 대표되는 결함을 가진다. 신호가 하나 이상의 프로파일에 대한 문턱 거리 값과 인 접하나 그 이하인 것으로 밝혀지면, 신호가 대응하는 픽셀이 신호가 가장 가까운 프로파이에 의해 대표되는 결함을 가진다.

결함 픽셀의 식별시, 예를 들면 검증 목적의 추가 검사 및 결함 분류가 필요할 수 있다. 본 발명의 실시예에 따르면, 예를 들면, 이스라엘 야브네에 위치한 오보텍 사에서 상용화된 Pointer^TM AOI 시스템과 같은 자동화된 광학 검사 및/또는 검증 시스템 또는 적합한 고 해상도 현미경에 의해, 추가 검증 및 분류 동작이 수행된다. 검증 및 분류 동작이 또한, 사람에 의하거나 자동화된 장치를 이용하여 수행될 수도 있다. 결함 분류의 결과가 일반적으로, 프로세스 제어 및 개선을 위한 프로그램의 일부로 사용된다.

본 발명의 실시예에 따라 구성되며 동작하는 시스템에 대한 추가적인 구조 및 동작 세부 사항이 이하에 제공된다.

다시 도 1을 참조하면, 도시된 광학 시스템에서, 광원(14)이 레이저이거나, 패널(30) 상에 집중된 빔(16)을 출력하는 다른 적합한 광원일 수 있다. 빔 스폿 사이즈(beam spot size)는 일반적으로, 패널(30) 상에 형성될 픽셀의 최소 기대 크기 또는 피치(pitch)보다 작다. 패널(30) 상의 트랜지스터(12)가 조명될 때, 측정가능한 전류를 생성하도록, 빔(16)의 파장 및 출력 전력이, 많은 양의 전하 캐리어를 발생하는 데 충분할 만한 전력으로 선택된다. 발명자는, 트랜지스터의 손상 없이, 15mW의 빨강 레이저 다이오드가 트랜지스터(12)의 광 여기를 촉진하는 데 적합하다는 것을 발견하였다. 이러한 다이오드는, 예를 들면 도시바를 포함하는 다양한 제 조사에 의해 이미 상요되고 있다. 광 출력이 지속적일 수 있으며, 예를 들면 전자-광 스위치에 의해 펄스화 된 펄스화 레이저와 같이 펄스화 될 수도 있다. 광 출력이 펄스화 된 경우에, 스캐닝시, 광 펄스가 적합한 시점- 즉, 트랜지스터가 오프 상태에 있을 때 - 테스트 될 각각의 트랜지스터로 전달되도록 주의하여야 한다. 다른 적합한 광원(발광 다이오드, HeNe 레이저 및 초록 레이저(주파수 더블 Nd:YAG) 포함)가 적합할 수도 있다.

적합한 스캐너(20)는, 본 발명의 출원인의 미국 특허출원 제11/472,325호(2006. 6. 22 출원, 제목 "Tilting Device")에 도시되며 기술된, 회전형 다각형 스캐너, 음향-광학 전향기(deflector), 및 고속 조종 미러(fast steering mirrors)를 포함하며, 마찬가지로 다른 적합한 갈보(galvo) 메커니즘 및 공진 미러 스캐너를 포함한다.

초점 광학의 면에서, 일반적인 평판 디스플레이에서 발견되는 픽셀의 크기(대략 100 x 300 마이크론)에 의해, 위에 도시되고 설명된 테스트를 위한 개별적인 반도체 장치를 자극하기 위한 광 스폿의 지름이 대략 수십 마이크론 단위에 속한다. 적합한 스캔-렌즈는 일반적으로 F-세타 광학 소자를 포함하고, 스탁(stock) 소자나, 주문을 위해 만들어진 소자로서, 다양한 광학 장치 제조업자에 의해 상용화되어 있다.

실시예가 일반적인 활성 매트릭스 LCD(AMLCD)에 관하여 기술되어 있으나, 예를 들면 OLED(organic light emitting diode) 장치의 제한 없이, 박막 트랜지스터 어레이를 포함하는 기판과 같은, 광 감지 전자 소자 어레이를 포함하는 전자 장치 가 이 명세서에 기술된 시스템 및 방법을 이용하여 테스트 될 수 있다.

트랜지스터 어레이에 더하여, 이 명세서에 기술된 시스템 및 방법을 이용하여 테스트 될, 일반적인 어레이-형 컴포넌트(또는 소자)가 트랜지스터와 관계된 다른 전자 컴포넌트를 포함한다. 따라서, 예를 들면, 전형적인 AMLCD 패널이 디스플레이의 각각의 픽셀에 대해 하나 이상의 트랜지스터를 포함하고, 마찬가지로 픽셀마다 하나 이상의 커패시터를 포함한다. AMLCD 패널이, 제조시 다양한 스테이지에서 테스트 될 수 있다. 예를 들어, 트랜지스터의 형성 및 배선 후에, ITO 또는 IZO 전극의 부가 전에, 테스트가 수행된다. 선택적으로, 전극의 형성 후에 이 명세서에 기술된 시스템 및 방법을 사용하여 패널이 테스트 될 수 있다. 광 전도 유도 전류를 발생하기 위해, 트랜지스터가 조명되나, 시간에 대한 유도 전류(또는 유도 전류의 전압)의 측정이, 트랜지스터 또는 이와 관련된 다른 마이크로 전자 소자의 기능을 특성화하는 데 사용될 수 있다.

본 발명의 실시예에 따르면, 트랜지스터의 활성 매트릭스가 형성된 후에, 이 명세서에 기술된 시스템 및 방법이 "프리-파이널" 스테이지에서 광-전도성 유도 전류를 테스트하기 위해 사용된다. 이러한 생산 스테이지 중에, 테스트 될 패널의 모든 행과 열이 배선되고, 이에 따라, 도 1에 참조부호 "50 및 60"으로 각각 표시된 적합한 쇼팅 바에 의해 단락된다. 하나 이상의 광선이 FPD 패널 상의 각각의 트랜지스터를 스캔한다. 테스트 될 어레이 내의 트랜지스터가 어두운 상태에 배치되고, 모두가 스위치 오프 되도록 바이어스되어, 역 누설 전류만이 존재한다. 특정 TFT의 채널을 조명하는 것은 조명된 트랜지스터 내의 자유 전하 캐리어를 생성하고, 이는 관련 소스 및 게이트 쇼팅 바 사이의 전류 서지(surge)로 감지된다. 전류는 예를 들면, 공통(common) 드레인(70)에서의 전류 또는 전압으로 측정된다.

본 발명의 실시예에 따라 테스트 된 전형적인 단일 n-형 TFT를 나타내는 도 3A를 참조하면, 테스트 된 TFT가 유효 임피던스의 어레이(Z)의 일부이다. 왜냐하면, FPD 패널이 픽셀의 평행 어레이로 간주되기 때문이다. 배선된 픽셀 그룹을 턴 오프 하고, 어두운 테스트 환경을 유지함으로써, Vout이 이하에 상세히 설명될 바와 같은 개개의 개별적인 픽셀에 위치한 탐침(probe)에 의해 개별적으로 측정될 필요는 없다. 도 3A는, AMLCD 패널에 사용되는 픽셀 전극의 형성 후에, TFT 어레이의 트랜지스터를 테스트하는데 사용되는 개별적인 입력 및 출력을 평가하는 데 유용하다. 도 3B는 AMLCD 패널에 사용되는 픽셀 전극의 형성 전에, TFT 어레이의 트랜지스터를 테스트하는데 사용되는 개별적인 입력 및 출력을 평가하는 데 유용하다. 도 3A 및 도 3B 모두에서, 게이트 광선이 픽셀에 연관된 트랜지스터를 조명한다. 도 3A 및 도 3B에 도시된 바와 같이, 전압 또는 전류가 측정될 수 있으며, 즉, 측정을 위해 선택된 측정 장치에 대한 함수로 측정될 수 있다.

본 발명의 실시예에서, 평판 디스플레이 상의 트랜지스터 어레이 내의 또는 모든 잔여 영역으로부터 전기적으로 차단된 영역 내의 선택된 트랜지스터만이 지정된 시간에서 조명된다. 동시에, 트랜지스터 어레이나 이와 동일한 영역 내의 다른 모든 트랜지스터는 어두운 상태로 유지된다. 예를 들어, 도 1에 도시된 바와 같이 광선을 스캐닝함으로써, 선택된 트랜지스터가 조명된다.

도 4A는 전극이 형성되는 TFT 픽셀 어레이 내에 n-형 테스트 트랜지스터를 조절하는 입력 신호 (예로써 도 1의 Vsd 및 Vg) 및 광 전도 효과를 유도하기 위해 (예를 들면, 도 1에 도시된 광선(16)에 의한) 테스트 트랜지스터의 조명 동작의 동기화된 시간 관계를 나타내는 타이밍 도 (A), (B), (C)의 집합이다.

이 실시예에서, 도 3A에 도시된 회로와 같은 테스트 회로로 입력되는 신호가 표현되며, 도면에 도시된 바와 같은 시간 구간(I, II, III, IV, V, VI)이 다음과 같다:

위상 I: Vsd=Vg=0 빛이 없음. 커먼(common)에 응답 없음

위상 II: Vsd 및 Vg가 포지티브 전압 바이어스를 입력받음. 이는 TFT를 "온" 상태로 만듬. 빛이 제공되지 않음. 전류(암 전류)가 존재하나, 실시예에서, 이러한 암 전류(dark current)는 측정되지 않음.

위상 III: (위상 I과 동일)

위상 IV: Vsd와 Vg가 네거티브 전압 바이어스를 입력받음. 이러한 바이어스는 TFT를 "오프" 상태로 배치함. 빛이 제공되지 않음. 커먼에 누설 전류 외에, 응답 없음.

위상 V: Vsd 및 Vg가 네거티브 전압 바이어스를 입력받음. 이러한 바이어스는 TFT를 "오프" 상태로 만듬. TFT가 광 펄스에 의해 조명되며, 이는 예를 들어 레이저에서 제공됨. 정상적인 비-결함 트랜지스터에서, 광 전도 유도 전류 응답이 커먼에서 측정됨.

위상 VI: (위상 IV와 동일)

도 4B는 전극이 아직 형성되지 않은 트랜지스터 어레이 내에 테스트 트랜지 스터를 조절하는 입력 신호와, 광 전도 효과를 유도하기 위한 트랜지스터의 조명 동작 및, 트랜지스터의 조명 결과인 출력 신호의 동기화된 시간 관계를 나타내는 타이밍 도의 집합이다.

이 실시예에서, 이는 도 3B에 도시된 바와 같은 회로의 테스트에 대응하며, 트랜지스터가 MOS(metallic oxide semiconductor) 커패시터로 효과적으로 동작하며, 어드레스 및 데이터 쇼팅 바만이 바이어스된다. 바이어스가 선택되어, 모든 연결된 MOS-커패시터가 (가령, 도 4B에 도시된 바와 같이) 적합한 신호(Vg)의 인가에 의해 딥 디플리션 상태(deep depletion state)가 된다. 초점이 맞춰진 광선으로 특정한 MOS-커패시터를 조명하면, 조명된 MOS-커패시터가, 도 4B에 도시된 바와 같이, 전환 모드로 빠르게 전환된다.

이러한 프로세스가, 조명시에, 다량의 자유 전하 캐리어를 생성이 조명된 MOS-커패시터의 게이트-소스 공간 전하 분포의 변경하는 결과를 동반한다. 이러한 상황에서 전류 흐름 또는 전압의 측정이 도 3B의 어레이에 도시된 공통 게이트 및 데이터 라인 사이에서 수행된다. 신호 응답의 양 및 형태에 기반하여, 소스/드레인, 소스/게이트, 드레인/게이트 단락과 같은 단락(short)을 식별하는 것이 가능하나, 이에 한정되는 것은 아니다.

본 발명의 실시예에 따르면, 단일 광선이 하나 이상의 배선된 트랜지스터 어레이를 포함하는 패널에 대해 스캔 된다. 그러나, 반드시 그래야 하는 것은 아니다. 평판을 제조하기 위한 기판 패널의 패널 사이즈가 커짐에 따라, 제조 공정 중에, 다양한 테스트를 수행하는 데 상당한 시간적 제약이 있으며, 기판 패널의 서로 다른 위치를 동시에 스캔하는 다수의 빔을 제공하는 것이 비용면에서 더 효율적일 수 있다.

도 5-8은 도 1의 TFT 어레이(30)의 쇼팅 바를 바이어스 하여, 테스트 될 트랜지스터에 영향을 미치는 TFT 어레이 내의 모든 트랜지스터를 중성화하는 다양한 방법을 나타낸다. 위에 설명한 바와 같이, TFT를 오프 상태로 만드는 것은, "온" 상태에 있는 TFT와 관련된 암 전류로부터 생성되는 잡음을 제거하며, 이에 따라 어레이 내의 다른 트랜지스터로부터의 영향 없이, TFT 어레이 내에 지정된 트랜지스터를 조명함으로써, 유도되는 전류의 측정을 용이하게 한다.

도 1에 도시된 특정한 트랜지스터-쇼팅 바 구성은 단지 도시할 목적이며, 일 예로써 도시된 것이다. 도 5는 일측 쇼팅 바(one-side shorting bar)를 가지는, "스토리지 온 커먼" 형의 평판 디스플레이 장치 내 쇼팅 바의 바이어스 인가를 나타낸다. 도 6은 각각의 쇼팅 바가 모든 행이 아니라 선택된 행(row)에만 지속적으로 연결되는 분리된 쇼팅 바를 가지는 "스토리지 온 커먼" 형의 평판 디스플레이 장치내 쇼팅 바의 바이어스 인가를 나타낸다. 도 7은 일측 쇼팅 바를 가지는 "게이트" 형 평판 디스플레이 장치 내의 쇼팅 바의 바이어스 인가를 나타낸다. 도 8은 분리된 쇼팅 바를 가지는 "스토리지 온 게이트" 형 평판 디스플레이 내 쇼팅 바의 바이어스 인가를 나타낸다. 도 5-8 모두에 도시된 바와 같다. Vg 바이어스(710)가 V-게이트 쇼팅 바(730, 750, 760,770, 780, 790, 도 1의 쇼팅 바(50)에 대응함)에 인가된다. 반면, Vsd 바이어스(720)는 V-소스 쇼팅 바(740, 800, 810, 820, 830, 840, 도 1의 쇼팅 바(60)에 대응함)에 인가된다. 도 4A-4B 각각에 도시된 타이밍 또는, 도 1의 레이저(14)에 의해 제공된 광 펄스의 타이밍과 마찬가지로, Vg 및 Vsd 쇼팅 바 각각으로 바이어스를 인가하는 타이밍의 동기화를 나타낸다.

바이어스의 극성에 대한 변호가 완전히 이루어진 후에만, 트랜지스터가 조명된다. 따라서, 도 4A-4B에 도시된 바와 같이, Vg 및 Vsd의 전압 강하가 조명에 조금 앞서게 된다. 본 발명의 실시예에서, 바이어스 인가(biasing)의 극성 변화에 관해 펄스가 지연되는 시간 구간은 약 50-200 마이크로 초이다. 펄스화 된 레이저 빔이 사용되는 경우에, 바이어스의 극성 변화에 뒤이은 트랜지스터의 조명을 위한 시간 지연이 레이저 펄스의 펄스 폭에 대한 크기와 거의 유사하다.

본 발명의 실시예에 따라, 구성되고 동작하는 전류 감지 회로(1110)의 회로도를 나타내는 도 9를 참조하면, 이 실시예는 "스토리지 온 게이트" 형 평판 장치 내에 TFT의 조명시, 도 1에 도시된 시스템에서 발생하는 광 전도 효과-유도 출력 전류를 감지하는 데 적합하다. 회로(1110)는 예를 들면, 도 2B의 진단 방법에서 드레인 전류 입력을 측정한다. 도시된 실시예에서, 측정은 쇼팅 바(1120)로부터 수행된다.

일부 실시예에서, 본 발명의 실시예에 따라 유도된 광 전도 효과 전류를 감추도록, 트랜지스터가 "오프 상태" 임에도, 전형적인 디스플레이 패널 상에 배치된 어레이 내의 많은 양의 트랜지스터가 그럼에도 역시 충분한 누설 전류를 생성한다. 본 발명의 실시에에 따르면, 도 10에 도시된 바와 같이, 세그먼트 사이에 정의된 스탑(stop, 1215)을 가지는 분리된 쇼팅 바(1210)가 더 큰 어레이 내의 TFT 버스 그룹을 활성화하도록 이용된다. 분리된 쇼팅 바가, 예를 들면 도 5-8에 도시된 바 와 같이, 일반적인 쇼팅 바를 대신하거나 이에 부가적으로 사용될 수 있다.

분리된 쇼팅 바(1210)는 상대적으로 적은 수의 게이트 라인이나 소스 라인, 예를 들면 분리된 쇼팅 바마다, (훨씬 더 작은 수의 게이트 및 쇼트 라인이 도 10에 도시되었으나) 수백 개의 게이트 라인이나 쇼트 라인을 연결한다. 물리적 또는 논리적 다중화기(1220)가 각각의 분리된 쇼팅 바(1210)를 개벽적으로 활성화하는 리드(1230)에 동작가능하게 연결된다. 다중화기(1220)는 TFT 어레이 내에 존재하는 수백만개의 트랜지스터 서브 셋을 선택한다. 위에서, 도 9에 도시되고 이에 대해 설명한 바와 같은 전류 또는 전압 감지 회로가, 예를 들면, 백만 개의 트랜지스터보다 실질적으로 더 적은 수의 트랜지스터로 구성된 서브 셋 중에서 단일 TFT에 유도된 전류를 측정한다.

선택적으로는 도 11에 도시된 바와 같이, 도 9에 도시된 오실로스코프와 같은 전기 신호 감지 회로가, 도 1에 도시된 쇼팅 바(50, 60, 70)에 대응하는 분리된 쇼팅 바(1320)에 의해 연결되며 그 상부에 형성된 TFT 어레이(12)를 가지는 기판(30, 도 1)과 연결된다. 슬라이딩 전극(1310) 또는 콘택트가, 예를 들면, 휠(wheel)이나 브러쉬(다른 구성이 예상될 수도 있으나, 전도성 휠이 도시됨)로 구성될 수 있다. 이는 테스트 될 TFT 서브 그룹(12)과 전기적 콘택트를 형성하기 위해, 분리된 쇼팅 바(1320)를 따라 슬라이딩 된다. 슬라이딩 전극(1310)이 일반적으로 전도성 물질로 형성되고, 기판 표면을 슬라이딩함에 따라 그 표면에 손상을 주지 않을 만큼 충분히 부드럽다. 선택적으로, 슬라이딩 전극(1310)이 게이트, 소스 또는 커먼 라인에 직접 연결되며, 지정된 시간에 연결되는 것이 요구되는 복수의 라인에 대응하는 폭을 가진다.

이 명세서에 도시되고 설명된 발명은 n-형 트랜지스터로 한정되는 것은 아니며, 이는 일 예로써 설명된 것이다.

도 12를 참조하면, 위에 설명 및 표현된 시스템 및 방법을 사용하여 테스트 될 수 있는 여러 서로 다른 결함을 나타낸다. 따라서, 이 명세서에 설명 및 표현된 시스템 및 방법은, 도시된 회로 내의 다음과 같은 결함 유형의 일부 또는 전부에 제한되는 것이 아니며, 넓은 범위의 결함을 검출 및 구별하기에 적합하다. 결함 유형은, 게이트 라인 내의 파손(1401), 데이터 라인의 파손(1402), 데이터 라인과 게이트 사이의 단락(1403), 쇼팅 버스 내의 파손(1404), 패드와 쇼팅 버스(1405) 사이의 단락, 드레인-게이트 단락(1406), 소스-게이트 단락(1407), 드레인-소스 단락(1408), 저장 커패시터(Cs)의 단락(1409), 불량 TFT 연결(1410), 픽셀-전극-데이터 라인 단락(1411), 픽셀-전극-게이트 라인 단락(1412), 픽셀 전극 사이의 단락(1413), 저장 커패시터 변경(1414) 등이다. 이러한 결함은, ITO 또는 IZO 전극과 같은 전극을 형성하기 전 또는 후에 검출될 수 있다. 이러한 결함 각각은 광 전도 유도 전류에 대한 특성화된 서로 다른 응답을 발생한다.

본 발명의 실시예에 따르면, 시스템은 하나 이상의 컴퓨터 또는 다른 프로그램 가능한 장치일 수 있으며, 이는 이 명세서에 기술된 장치, 방법, 구조 및 기능의 일부 또는 전부에 따라 프로그램된다. 선택적으로 또는 추가적으로, 본 발명의 장치는 기계에 의해 판독가능하며, 명령어로 구성된 프로그램을 포함, 저장 또는 구현한다. 명령어는 기계에 의해 수행될 때, 동작을 포함한다. 선택적으로 또는 추 가적으로, 본 발명의 장치는, 이 명세서에 기술된 바와 같이, 이 명세서에 기술된 장치, 방법, 구조 및 기능의 일부 또는 전부를 구현하며, 본 발명의 실시예에 따른 방법의 일부 또는 전부를 수행하고, 시스템의 전부 또는 일부를 구현하는 컴퓨터에 의해 판독 가능하다.

본 발명의 소프트웨어 컴포넌트는, 필요한 경우에, ROM(read only memory) 형태로 구현된다. 소프트웨어 컴포넌트는 일반적으로, 필요한 경우에 통상의 기술을 이용하여 하드웨어 형태로 구현될 수 있다. 별개의 실시예의 내용으로 기술된 본 발명의 특징은 하나의 실시예로 조합하여 제공될 수 있다. 역으로, 하나의 실시예의 내용으로 간략히 기술된 본 발명의 특징이 적합한 하부 조합(subcombination)으로 또는 분리되어 제공될 수 있다.

Claims

기판상의 마이크로 전자 소자를 검사하는 방법에 있어서,

복수의 마이크로 전자 소자들을 주기적으로 오프 상태가 되도록, 기판상에 배치된 복수의 마이크로 전자 소자들로 제어 신호를 인가하는 단계와;

복수의 마이크로 전자 소자들을 조명하고, 이로써 상기 복수의 마이크로 전자 소자들 중 선택된 하나 이상의 마이크로 전자 소자로부터 전자 응답을 유도하도록, 하나 이상의 광선으로 상기 복수의 마이크로 전자 소자들을 스캔하는 단계로서, 스캔 동작이 제어 신호를 인가하는 동작과 동기화되는 것이 특징인 상기 스캔하는 단계; 그리고

상기 스캔하는 단계 중에, 전기 특성을 검출하도록, 하나 이상의 마이크로 전자 소자로부터 전기 응답을 측정하는 단계

를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항에 있어서,

상기 복수의 마이크로 전자 소자를 스캔하는 단계는, 광선에 의해 조명되는 하나 이상의 선택된 마이크로 전자 소자를 제외한, 복수의 마이크로 전자 소자를 어두운 상태로 유지하며, 수행되는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항에 있어서,

상기 하나 이상의 광선이 상기 복수의 마이크로 전자 소자에 투영되는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항에 있어서,

상기 복수의 마이크로 전자 소자는, 트랜지스터, 커패시터 및 다이오드 중 하나 이상을 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

상기 복수의 마이크로 전자 소자는 어레이 내에 정렬되는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 스캔하는 단계는 하나 이상의 레이저 빔을 사용하여 스캔하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 5 항에 있어서,

상기 스캔하는 단계 중에, 상기 레이저 빔을 펄스화 하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 7 항에 있어서,

상기 하나 이상의 펄스화된 레이저 빔을 사용하여 스캔하는 단계는, 개개의 펄스가 복수의 마이크로 전자 소자들 중에 선택된 마이크로 전자 소자로 차례로 전달되도록, 하나 이상의 일련의 레이저 빔 펄스를 발생하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 8 항에 있어서,

상기 하나 이상의 일련의 레이저 빔 펄스는, 상기 복수의 마이크로 전자 소자들 중에 선택된 전기적으로 절연된 마이크로 전자 소자 그룹으로 차례로 전달되는 복수의 일련의 펄스를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 레이저 빔은, 단일 마이크로 전자 소자에 공간적으로 대응하는 스폿을 형성하도록 초점이 맞춰지는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 10 항에 있어서,

상기 단일 마이크로 전자 소자는 디스플레이 픽셀 내의 회로를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,

상기 전자 응답이 단일 마이크로 전자 소자로부터 방출된 전류를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 12 항 중 어느 한 항에 있어서,

상기 전자 응답이 단일 마이크로 전자 소자에 관계된 전압인 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,

상기 제어 신호가 상기 복수의 마이크로 전자 소자들로 동시에 인가되는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 14 항 중 어느 한 항에 있어서,

복수의 마이크로 전자 소자들로부터의 상기 전자 응답이 동시에 측정되는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 15 항 중 어느 한 항에 있어서,

기준 응답에 대해 하나 이상의 마이크로 전자 소자로부터 측정된 전자 응답을 비교하는 단계; 그리고

상기 비교 결과로부터, 하나 이상의 마이크로 전자 소자 중 하나 이상의 전 자 소자가 결함이 있는지 여부를 결정하는 단계

를 더 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 16 항 중 어느 한 항에 있어서,

상기 하나 이상의 광선이, 대응하는 복수의 광원에 의해 제공되는 복수의 광선을 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 17 항 중 어느 한 항에 있어서,

상기 기판이 프리-전극 제작 스테이지 평판 디스플레이 트랜지스터 어레이(pre-electrode manufacturing stage flat panel display transistor array)를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
제 1 항 내지 제 18 항 중 어느 한 항에 있어서,

상기 기판이 프리-파이널 제조 스테이지 평판 디스플레이 트랜지스터 어레이(pre-final production stage flat panel display transistor array)를 포함하는 것을 특징으로 하는 마이크로 전자 소자 검사 방법.
기판상의 미세 전자 소자를 테스트하는 장치에 있어서, 상기 장치는:

복수의 박막 트랜지스터에서 한번에 하나의 트랜지스터씩, 광 전도 응답을 유도하기 위해, 평판 디스플레이 기판에 배치된 복수의 박막 트랜지스터에 대해, 한번에 하나의 트랜지스터씩, 광선을 스캔하는 스캐너와;

트랜지스터와 관계된 광 전도 응답에 의해 유도된 출력을 측정하고 광 전도 응답 출력 값을 발생하기 위해 상기 스캐너와 동기화되어 동작하는 전류 감지 회로로서, 상기 광 전도 응답 출력 값이, 상기 복수의 트랜지스터 중에서 한번에 하나의 트랜지스터에 대해, 상기 광선에 의해 유도된 광 전도 응답을 나타내는 것이 특징인 상기 전류 감지 회로; 그리고

상기 전자 응답 출력 값을 분석하고, 이에 따라 상기 트랜지스터를 각각 특성화하는 진단 장치

를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 20 항에 있어서,

디스플레이 패널에 흐르는 누설 전류를 주기적으로 방지하도록, 상기 스캐너와 동기화되어 선택된 트랜지스터로 전기 신호를 제공하는 하나 이상의 신호 발생기를 더 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 21 항에 있어서,

상기 하나 이상의 신호 발생기는, 복수의 트랜지스터가 데이터 신호에 응답하지 않도록, 복수의 트랜지스터에, 게이트 라인을 통해 인가되는 제 1 전기 신호를 발생하는 제 1 전기 신호 발생기를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 22 항에 있어서,

상기 제 1 전기 신호는 전압 신호를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 22 항에 있어서,

상기 하나 이상의 신호 발생기는, 상기 제 1 전기 신호와 동기화되어, 복수의 트랜지스터에 데이터 라인을 통해 인가되는 제 2 전기 신호를 발생하여, 추가적인 여기(excitation) 없이, 상기 제 2 전기 신호 인가시, 전류가 복수의 트랜지스터를 통해 흐르지 않도록 하는, 제 2 전기 신호 발생기를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 24 항에 있어서,

상기 제 2 전기 신호가 전압 신호를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 20 항에 있어서,

상기 평판 디스플레이 기판이 하나 이상의 쇼팅 바를 포함하며, 상기 마이크로 전자 소자 테스트 장치는,

광 전도 효과에 의해 유도된 전류를 측정하는 중에, 누설 전류를 방지하기 위해, 하나 이상의 쇼팅 바에 바이어스를 인가하는 바이어스 유닛을 더 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 26 항에 있어서,

상기 바이어스 유닛이 제 1 및 제 2 신호 발생기를 포함하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 26 항에 있어서,

상기 하나 이상의 쇼팅 바가 분리되고, 이로써 어레이 내의 트랜지스터의 서브 셋(subset)을 형성하여, 감지된 전류가 트랜지스터의 서브 셋을 하나만 통과하여 흐르는 전류를 나타내도록 하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.
제 26 항에 있어서,

상기 전류 감지 회로가 트랜지스터에 대해 슬라이딩하는 슬라이딩 콘택트를 포함하며, 이로써 상기 전류 감지 회로가 상기 슬라이딩 콘택트와 접촉하는 트랜지스터에 대해서만 전류를 감지하도록 동작하게 하는 것을 특징으로 하는 마이크로 전자 소자 테스트 장치.