CN115132600A - 电子装置的制作方法 - Google Patents

电子装置的制作方法 Download PDF

Info

Publication number
CN115132600A
CN115132600A CN202110331205.8A CN202110331205A CN115132600A CN 115132600 A CN115132600 A CN 115132600A CN 202110331205 A CN202110331205 A CN 202110331205A CN 115132600 A CN115132600 A CN 115132600A
Authority
CN
China
Prior art keywords
test
substrate
line
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110331205.8A
Other languages
English (en)
Inventor
林俊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202110331205.8A priority Critical patent/CN115132600A/zh
Priority to US17/680,313 priority patent/US20220367529A1/en
Priority to TW111109894A priority patent/TWI809765B/zh
Publication of CN115132600A publication Critical patent/CN115132600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明提供了一种电子装置的制作方法，其包括以下步骤：提供基板，其包括非丢弃部分以及邻近于非丢弃部分的丢弃部分。形成第一测试导线延伸通过非丢弃部分和丢弃部分。对准目标线切割基板，其中目标线对齐非丢弃部分和丢弃部分之间的边界。对第一测试导线进行第一导电测试。当第一导电测试的结果是短路时，判定基板处于偏离目标切割状态，或者当第一导电测试的结果是断路时，判定基板处于目标切割状态。

Description

电子装置的制作方法
技术领域
本揭露涉及一种电子装置的制作方法，且特别有关于一种能够在制作过程中检测切割及研磨的结果的电子装置的制作方法。
背景技术
现今常见的电子装置具有拼接显示面板(tiling display panel)，以通过拼接显示面板提供信息给用户。拼接显示面板包括互相连接的多个单独的显示面板，而这些单独的显示面板具有无边框(borderless)的设计，以减少相邻的显示面板之间的缝隙。因此，在这些单独的显示面板的制作过程中需进行切割(scribe/break，SB)以及研磨(grinding)步骤来移除边框。此外，在显示面板经切割及研磨之后，还需检测其结果是否符合规格。在现有的方法中，是由人员通过光学显微镜(optical microscope，OM)来确认结果是否符合规格，所以执行该检测相对耗时，并增加了人员失误的机率。
发明内容
本揭露的一个实施例提供了一种电子装置的制作方法，其包括以下步骤。提供基板，其中基板包括非丢弃部分以及邻近于非丢弃部分的丢弃部分。形成第一测试导线延伸通过非丢弃部分和丢弃部分。对准目标线切割基板，其中目标线对齐非丢弃部分和丢弃部分之间的边界。对第一测试导线进行第一导电测试。当第一导电测试的结果是短路时，判定基板处于偏离目标切割状态，或者当第一导电测试的结果是断路时，判定基板处于目标切割状态。
附图说明
图1所示为本揭露的第一实施例中未经切割和研磨的电子装置的基板的上视示意图。
图2所示为本揭露的第一实施例中经切割的电子装置的基板的上视示意图。
图3所示为本揭露的第一实施例中经研磨的电子装置的基板的上视示意图。
图4所示为本揭露的第一实施例的电子装置的制作方法的步骤流程图。
图5所示为本揭露的第二实施例中未经切割和研磨的电子装置的基板的上视示意图。
图6所示为本揭露的第三实施例中经切割和研磨的电子装置的一部分的基板的示意图。
图7所示为本揭露的第四实施例中未经切割和研磨的电子装置的基板的上视示意图。
图8所示为本揭露的第五实施例中经切割和研磨的电子装置的一部分的基板的示意图。
图9所示为本揭露的第六实施例中未经切割和研磨的电子装置的基板的上视示意图。
图10所示为本揭露的第六实施例中经切割和研磨的电子装置的基板的上视示意图。
附图标记说明：10～电子装置；100～基板；1001-1004、1011、1013、1221-1224～边缘；100F、100R～表面；100S1-100S3～侧面；1021-1024、1041-1044～目标线；1061-1066、1341-1346～规格线；1081、1083、1085、1087、1141、1143、1145、1147～测试导线；1101-1103、1161-1163、1261-1263、1301-1303～导线；1121-1122、1181-1182、1281-1282、1321-1322～测试垫；1201-1204、1241-1242、1361-1363～线段；AA～显示区；BD～边界；DP～丢弃部分；NDP～非丢弃部分；OLB～外引脚接合部分；PA～周边区；S100-S116～步骤；X、Y、Z～方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及图式的简洁，本揭露中的多张图式只绘出电子装置的一部分，且图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
本揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，「含有」与「包括」等词为开放式词语，因此其应被解释为「含有但不限定为…」之意。
应了解到，当元件或膜层被称为在另一个元件或膜层「上」、「设置」在另一个元件或膜层「上」或「连接到」另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为「直接」在另一个元件或膜层「上」、「直接设置」在另一个元件或膜层「上」或「直接连接到」另一个元件或膜层时，两者之间不存在有插入的元件或膜层。此外，不同元件之间的设置关系可依图式的内容来解释。
电连接可以是直接连接或是间接连接。两元件电连接可以是直接接触以传输电信号，两者之间未有其他元件。两元件电连接可以通过两者之间的元件中介桥接以传输电信号。电连接亦可称为耦接。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
本揭露的电子装置可包括显示设备、天线装置、触控显示设备(touch display)、曲面显示设备(curved display)或非矩形显示设备(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、其它合适的显示介质或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light-emittingdiode，OLED)、无机发光二极管(inorganic light-emitting diode，LED)、次毫米发光二极管(mini-light-emitting diode，mini LED)、微发光二极管(micro-light-emittingdiode，micro-LED)、量子点(quantum dots，QDs)发光二极管(可例如为QLED、QDLED)、其他适合的材料或上述的任意排列组合，但不以此为限。显示设备可例如包括拼接显示设备，但不以此为限。本揭露的概念或原理也可应用在非自发光式的液晶显示器(liquid crystaldisplay，LCD)，但不以此为限。
天线装置可例如是液晶天线或其他种类的天线类型，但不以此为限。天线装置可例如包括拼接天线装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等外围系统以支持显示设备、天线装置或拼接装置。下文将以显示设备做为电子装置以说明本揭露内容，但本揭露不以此为限。
以下图式中标出了一方向X、一方向Y和一方向Z。方向Z可垂直于基板100的表面100F，方向X和方向Y可平行于基板100的表面100F。方向Z可垂直于方向X和方向Y，且方向X可垂直于方向Y。以下图式可依据方向X、方向Y和方向Z来描述结构的空间关系。
请参考图1，其所示为本揭露的第一实施例中未经切割和研磨的电子装置的基板的上视示意图。本实施例的电子装置10是以显示设备做为示例，但不以此为限。一般而言，显示设备可包括两个相对的基板以及设置在两基板之间的显示介质层。为了突显本揭露的技术特征并使附图更加浅显易懂，以下本揭露的图式仅绘出其中一个基板，并省略显示介质层及另一个基板。在其它可能的实施态样中，显示设备可包括一个基板以及设置在基板上的显示介质层。
请同时参考图1和图4，其中图4所示为本揭露的第一实施例的电子装置的制作方法的步骤流程图。如图4，首先进行步骤S100，提供一基板，其中基板包括一非丢弃部分以及邻近于非丢弃部分的一丢弃部分。如图1，基板100可例如是显示设备的一阵列基板(arraysubstrate)，且基板100可包括用以控制显示介质层的多个薄膜晶体管以及控制这些薄膜晶体管的信号线及控制电路，但不以此为限。显示介质层可包括以上段落中所叙述的发光元件，本实施例的显示介质层可包括微发光二极管，且发光二极管可设置在基板100上，但不以此为限。然而，为了使附图更加简化，发光二极管、薄膜晶体管、信号线及控制电路并未绘于图式当中。
另在一些实施例中，基板100也可例如是显示设备的一彩色滤光基板(colorfilter substrate)，但不以此为限。此外，基板100的基底层的材料可包括玻璃、石英、蓝宝石、聚合物(如聚亚酰胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET))及/或其他适合的材料，以作为可挠基板或硬质基板，但不以此为限。
基板100可包括一边缘1001、一边缘1002、一边缘1003及一边缘1004，且这些边缘可互相连接以形成一个矩形。在本揭露的方法中，可在基板100的一表面100F上预先设定一目标线1021、一目标线1022、一目标线1023及一目标线1024，这些目标线可做为切割(scribe/break，SB)制程的目标线，且这些目标线可互相连接以形成一个矩形。此外，可在基板100的表面100F上预先设定一目标线1041、一目标线1042、一目标线1043及一目标线1044，这些目标线可做为研磨(grinding)制程的目标线，且这些目标线亦可互相连接以形成一个矩形。
基板100可具有一显示区AA以及围绕显示区AA的一周边区PA。为了实现无边框的设计，研磨制程的目标线1041、目标线1042、目标线1043及目标线1044所形成的矩形区域可对应或大致上对应显示设备的显示区AA。而切割制程的目标线1021、目标线1022、目标线1023及目标线1024则可位在显示设备的周边区PA内，但不以此为限。
如图1，目标线1021可位在边缘1001和目标线1041之间，目标线1022可位在边缘1002和目标线1042之间，目标线1023可位在边缘1003和目标线1043之间，目标线1024可位在边缘1004和目标线1044之间。边缘1001、边缘1003、目标线1021、目标线1023、目标线1041及/或目标线1043可平行于或大致平行于方向Y。另外，边缘1002、边缘1004、目标线1022、目标线1024、目标线1042及/或目标线1044可平行于或大致上平行于方向X。
为了有效控制切割及研磨制程的结果，可基于目标线1021订定一规格线1061及一规格线1062，并基于目标线1041订定一规格线1063。规格线1061可以是切割制程的规格下限(lower specification limit，LSL)，规格线1062可以是切割制程的规格上限(upperspecification limit，USL)，且目标线1021位在规格线1061和规格线1062之间。此外，规格线1063可以是研磨制程的规格上限，且目标线1041位在规格线1062和规格线1063之间。
类似的，目标线1023位在一规格线1064和一规格线1065之间，且目标线1043位在规格线1065和一规格线1066之间。规格线1064可以是切割制程的规格下限，规格线1065可以是切割制程的规格上限，且规格线1066可以是研磨制程的规格上限。
如图1，在方向X上，可将目标线1021以右或目标线1023以左的基板的区域或是将目标线1021和目标线1023之间的基板的区域定义成一非丢弃部分NDP。此外，在方向X上，可将目标线1021以左或目标线1023以右的基板的区域，或是将目标线1021和边缘1001之间的基板的区域，或是将目标线1023和边缘1003之间的基板的区域定义成一丢弃部分DP。换言之，目标线1021或目标线1023可定义成非丢弃部分NDP和丢弃部分DP之间的一边界BD。此外，丢弃部分DP可在切割及研磨制程之后被移除，而非丢弃部分NDP中的至少一部分可在切割及研磨制程之后被保留。
如图4，接着进行步骤S102，形成一第一测试导线延伸通过非丢弃部分和丢弃部分。如图1，测试导线1081及/或测试导线1083(两者亦可称为第一测试导线)可形成在非丢弃部分NDP和丢弃部分DP上，且测试导线1081和测试导线1083可具有同样或类似的结构。在本实施例中，测试导线1081可对应边缘1001(如短边)设置，而测试导线1083可对应边缘1003(如短边)设置，但不以此为限。
测试导线1081或测试导线1083可包括一导线1101(可称为第一导线)、一导线1102(可称为第二导线)、一导线1103(亦可称为第二导线)、一测试垫1121(可称为第一测试垫)及一测试垫1122(亦可称为第一测试垫)，但不以此为限。
导线1101可设置在丢弃部分DP上或周边区PA内，并可沿着非丢弃部分NDP和丢弃部分DP之间的边界BD(即目标线1021或目标线1023)延伸。导线1101的延伸方向可平行于方向Y，但不以此为限。导线1102和导线1103可延伸通过非丢弃部分NDP和丢弃部分DP，导线1102和导线1103的延伸方向可平行于方向X，但不以此为限。因此，至少一部分的导线1102和至少一部分的导线1103的延伸方向是不同于导线1101的延伸方向。再者，导线1101的一端可与导线1102的一端连接，且导线1101的另一端可与导线1103的一端连接。
测试垫1121和测试垫1122可设置在非丢弃部分NDP上或显示区AA内，测试垫1121可与导线1102的另一端连接，而测试垫1122可与导线1103的另一端连接。因此，测试垫1121可通过导线1102电连接到导线1101，而测试垫1122可通过导线1103电连接到导线1101。因此，本揭露的方法可通过测试垫1121和测试垫1122来测量测试导线1081或测试导线1083的导电情况。
导线1101、导线1102、导线1103、测试垫1121及测试垫1122可形成在基板100的表面100F上，但不以此为限。导线1101、导线1102、导线1103、测试垫1121及测试垫1122可包括金属、透明导电材料以及适合的其他种类的导电材料，其中本实施例的导线1101、导线1102及导线1103可包括透明导电材料(如氧化铟锡(indium tin oxide，ITO))，但不以此为限。此外，本揭露的测试导线1081的结构及/或测试导线1083的结构并不以本实施例为限，并可具有其他的变化结构。
如图4，接着进行步骤S104，对准一目标线切割基板，其中目标线对齐非丢弃部分和丢弃部分之间的一边界。在切割制程中，可用目标线做为默认的切割线，并对准切割线来切割基板，然而受限于机台的对位精度，实际上在基板上的切割线可能无法与目标线完全重合。因此，目标线可以是理想上的一切割线。此外，语词“对齐”可代表目标线与边界彼此重合。
如图1，可进行一切割制程并可对准目标线1021及/或目标线1023切割基板100。在切割制程中，可例如用刀轮、雷射等适合的切割工具来切割基板100。由于在切割制程中切割的位置或方向可能会有偏差，因此通常会设定规格上限(如规格线1062或规格线1065)和规格下限(如规格线1061或规格线1064)来提供制程上可以容许的一个范围。
请参考图1及图2，其中图2所示为本揭露的第一实施例中经切割的电子装置的基板的上视示意图。如图2，当切割制程沿方向Y并对应图1的目标线1021和目标线1023切割基板100之后，图1中目标线1021以左的一部分的基板100可被移除，图1中目标线1023以右的一部分的基板100可被移除，测试导线1081及测试导线1083中的导线1101也可随着被移除，并暴露出基板100的一边缘1011及一边缘1013。或者，以图1的测试导线1081为例，当切割制程沿方向Y并在导线1101和规格线1062(切割制程的规格上限)之间的位置切割基板100之后，导线1101与一部分的基板100可一并被移除。
根据上述的情况，如图2，测试导线1081中的测试垫1121和测试垫1122之间的导电路径在切割制程之后会被切断，使得测试垫1121和测试垫1122电隔绝。此外，以上的叙述也可应用在测试导线1083上，不再赘述。
如图4，接着进行步骤S106，对第一测试导线进行一第一导电测试。如图2，可通过测试垫1121和测试垫1122来对测试导线1081或测试导线1083进行第一导电测试。接着，进行图4中的步骤S108，当第一导电测试的结果是短路时，判定基板处于一偏离目标切割状态，或者当第一导电测试的结果是断路时，判定基板处于一目标切割状态。
如图1及图2，当第一导电测试的结果是短路时，测试垫1121和测试垫1122之间的导电路径并未被切断，表示切割制程的切割位置可能落在规格线1061(切割制程的规格下限)和基板100的边缘1001之间的范围内，或者是切割制程并非沿着方向Y进行切割。因此，可判定基板100处于偏离目标切割状态，并可判定此基板为管控品。若基板被判定为管控品，则代表此基板在后续的研磨制程中，需要对切割后暴露出的边缘进行较长的研磨时间，并且在进行研磨制程后再重复进行第一导电测试。
如图2，当第一导电测试的结果是断路时，测试垫1121和测试垫1122之间的导电路径是被切断的，即代表切割制程的切割位置落在导线1101和规格线1062(切割制程的规格上限)之间的范围内，或代表切割制程可能是对应目标线1021切割基板100。因此，可判定基板100处于目标切割状态，并可判定此基板为合格品。
如图4，接着进行步骤S110，形成一第二测试导线在非丢弃部分上。如图1或图2，测试导线1141及/或测试导线1143(两者亦可称为第二测试导线)可形成在非丢弃部分NDP上，且测试导线1141和测试导线1143可具有同样或类似的结构。在本实施例中，测试导线1141可对应边缘1001(如短边)设置，而测试导线1143可对应边缘1003(如短边)设置，但不以此为限。
测试导线1141或测试导线1143可包括一导线1161(可称为第三导线)、一导线1162(可称为第四导线)、一导线1163(亦可称为第四导线)、一测试垫1181(可称为第二测试垫)及一测试垫1182(亦可称为第二测试垫)，但不以此为限。
导线1161可设置在非丢弃部分NDP上或显示区AA内，并可沿着非丢弃部分NDP和丢弃部分DP之间的边界BD(即目标线1021或目标线1023)延伸。导线1161的延伸方向可平行于方向Y，但不以此为限。导线1162和导线1163可设置在非丢弃部分NDP上或显示区AA内，且导线1162和导线1163各自可包括一线段1201和一线段1202，但不以此为限。线段1201的延伸方向可平行于方向X，线段1202的延伸方向可平行于方向Y，且线段1201的一端可与线段1202的一端连接，但不以此为限。因此，至少一部分的导线1162和至少一部分的导线1163的延伸方向是不同于导线1161的延伸方向。
此外，导线1161的一端可与导线1162的一端连接，且导线1161的另一端可与导线1163的一端连接。如图1，导线1161的一端可与导线1162的线段1201的一端连接，且导线1161的另一端可与导线1163的线段1201的一端连接。
测试垫1181和测试垫1182可设置在非丢弃部分NDP上或显示区AA内，测试垫1181可与导线1162的另一端连接，而测试垫1182可与导线1163的另一端连接。如图1或图2，测试垫1181可与导线1162的线段1202的一端连接，且测试垫1182可与导线1163的线段1202的一端连接。因此，测试垫1181可通过导线1162电连接到导线1161，而测试垫1182可通过导线1163电连接到导线1161。因此，本揭露的方法可通过测试垫1181和测试垫1182来测量测试导线1141或测试导线1143的导电情况。
导线1161、导线1162、导线1163、测试垫1181及测试垫1182可形成在基板100的非丢弃部分NDP的相同表面(即表面100F)上，但不以此为限。导线1161、导线1162、导线1163、测试垫1181及测试垫1182可包括金属、透明导电材料以及适合的其他种类的导电材料，其中本实施例的导线1161、导线1162及导线1163可包括透明导电材料(如氧化铟锡(indiumtin oxide，ITO))，但不以此为限。此外，本揭露的测试导线1141的结构及/或测试导线1143的结构并不以本实施例为限，并可具有其他的变化结构。
如图4，接着进行步骤S112，研磨基板经切割后暴露出的一边缘。如图2，可对切割制程后所暴露出的边缘1011及/或边缘1013进行研磨制程。例如，可用任何适合的研磨工具来研磨基板100。考虑到研磨制程中的误差，可设定规格上限(如规格线1063或规格线1066)来提供制程上可以容许的一个范围。
请参考图2及图3，其中图3所示为本揭露的第一实施例中经研磨的电子装置的基板的上视示意图。如图3，当研磨制程将图2中基板100的边缘1011及/或边缘1013研磨至目标线1041及/或目标线1043之后，图2中目标线1041以左的一部分的基板100可被移除，图2中目标线1043以右的一部分的基板100可被移除，一部分的导线1102和一部分的导线1103也可随着被移除，并暴露出基板100的一边缘1221及一边缘1223。在经切割及研磨制程之后，剩余的基板100的非丢弃部分NDP可被保留，且边缘1221及边缘1223大致上可对应显示区AA的边缘，以实现无边框的设计。
另在一些实施例中，图2中基板100的边缘1011及/或边缘1013可被研磨至规格线1063及/或规格线1066。此时，图3中基板100的边缘1221大致上可对齐测试导线1141的导线1161的外侧边缘，或图3中基板100的边缘1223大致上可对齐测试导线1143的导线1161的外侧边缘。
如图4，接着进行步骤S114，对第二测试导线进行一第二导电测试。如图3，可通过测试垫1181和测试垫1182来对测试导线1141或测试导线1143进行第二导电测试。接着，进行图4中的步骤S116，当第二导电测试的结果是断路时，判定基板处于一偏离目标研磨状态，或者当第二导电测试的结果是短路时，判定基板处于一目标研磨状态。
如图3，当第二导电测试的结果是断路时，测试垫1181和测试垫1182之间的导电路径是被切断的。此结果表示研磨制程可能已将基板100的边缘研磨至超过规格线1063或规格线1066，使得导线1161可能已被移除。因此，可判定基板100处于偏离目标研磨状态，并可判定此基板为不合格品。
如图3，当第二导电测试的结果是短路时，测试垫1181和测试垫1182之间的导电路径并未被切断，即代表研磨制程并未将基板100的边缘研磨至超过规格线1063或规格线1066，或代表研磨制程可能是将基板100的边缘研磨至目标线1041或目标线1043。因此，可判定基板100处于目标研磨状态，并可判定此基板为合格品。
另须知悉的是，若基板100在第一导电测试的结果为短路，则在研磨制程后，除了进行第二导电测试外，尚需要重复进行第一导电测试。当第一导电测试结果为短路，而且第二导电测试结果也是短路，仍须判定此基板100为不合格品。因为这代表此基板100的丢弃部分经过切割制程与研磨制程后仍未被移除，导致后续以此基板100进行拼接制程时无法实现无边框的设计。
因此，通过本实施例的电子装置的制作方法，可不需等到显示模块制作完成后再经人员通过光学显微镜(optical microscope，OM)来确认边框或切割及研磨的结果是否符合规格。在本实施例的电子装置的制作方法中，可在制作过程之中通过简易的导电测试即可判断切割或研磨的结果是否符合规格，可大幅缩短检测的时间，并可减少人员失误的机率。
此外，在现有的显示设备中，测试垫通常会设置在周边区PA内，而各种检测可能需等到显示模块制作完成后执行，造成边框宽度无法有效缩减。然而，在本实施例的电子装置的制作方法中，测试垫可设置在显示区AA(例如对应目标线1041、目标线1042、目标线1043及目标线1044所形成的矩形区域)内，使得边框能有效缩减至显示区AA的边缘，以实现无边框的设计。
在本实施例中(如图1)，测试导线1081、测试导线1083、测试导线1141及测试导线1143可在切割制程进行之前形成在基板100上，但不以此为限。在一些实施例中，测试导线1081及测试导线1083可在切割制程进行之前形成在基板100上，而测试导线1141及测试导线1143可在切割制程之后以及在研磨制程进行之前形成在基板100上，但不以此为限。
图4中的电子装置的制作方法所示的步骤可以不是完尽的，可以在任何所示步骤之前、之后或之间执行其它步骤。此外，某些步骤可以不同的顺序被执行。本实施例的电子装置的制作方法可包括步骤S100至步骤S116。在一些实施例中，电子装置的制作方法可包括步骤S100至步骤S108。此外，本实施例的第一导电测试和第二导电测试亦可应用于其他实施例中。
本揭露的电子装置的制作方法并不以上述实施例为限。下文将继续揭示本揭露的其他实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图5，其所示为本揭露的第二实施例中未经切割和研磨的电子装置的基板的上视示意图。本实施例与第一实施例(如图1)不同的地方在于，本实施例的测试导线1081或测试导线1083的测试垫1121和测试垫1122可设置在基板100的周边区PA内的一外引脚接合部分OLB和非丢弃部分NDP上。外引脚接合部分OLB可设置在显示区AA的至少一侧，如图5，外引脚接合部分OLB可在方向Y上设置于显示区AA的两侧，但不以此为限。须知悉的是，外引脚接合部分OLB在后续对边缘1002及/或边缘1004(如长边)进行切割和研磨后可被移除，但不以此为限。
导线1102和导线1103各自可包括一线段1241和一线段1242，但不以此为限。线段1241的延伸方向可平行于方向X，线段1242的延伸方向可平行于方向Y，且线段1241的一端可与线段1242的一端连接，但不以此为限。因此，至少一部分的导线1102和至少一部分的导线1103的延伸方向是不同于导线1101的延伸方向。此外，导线1101的一端可与导线1102的线段1241的一端连接，且导线1101的另一端可与导线1103的线段1241的一端连接。
测试垫1121可与导线1102的线段1242的一端连接，且测试垫1122可与导线1103的线段1242的一端连接。因此，测试垫1121可通过导线1102电连接到导线1101，而测试垫1122可通过导线1103电连接到导线1101。本实施例的其余特征可与第一实施例相同，并可达到与第一实施例相同的功效，不再赘述。
请参考图6，其所示为本揭露的第三实施例中经切割和研磨的电子装置的一部分的基板的示意图。为了突显本实施例的技术特征并使附图更加浅显易懂，图6绘出对应于测试导线1141的一部分的基板100，省略了测试导线1143，也省略了经切割和研磨后的测试导线1081或测试导线1083的残留部分。如图6，基板100(或基板100的非丢弃部分NDP)可包括表面100F(或可称为第一表面)和表面100R(或可称为第二表面)，且表面100F和表面100R可以是基板100在方向Z上彼此相对的两个表面。本实施例与第一实施例(如图1)不同的地方在于，本实施例的导线1161可形成在表面100F上而测试垫1181和测试垫1182可形成在表面100R上。
导线1162的线段1202可沿方向Y延伸至基板100的表面100F的一边缘，而导线1163的线段1202可沿方向Y延伸至基板100的表面100F的另一边缘，但不以此为限。在本实施例中，导线1162和导线1163各自可包括一线段1203和一线段1204，但不以此为限。导线1162的线段1203可形成在基板100(或基板100的非丢弃部分NDP)的一侧面100S1上，导线1163的线段1203可形成在基板100(或基板100的非丢弃部分NDP)的一侧面100S2上，且线段1203可沿着方向Z延伸，但不以此为限。侧面100S1和侧面100S2可以是基板100在方向Y上彼此相对的两个侧面，且侧面100S1和侧面100S2可与表面100F和表面100R连接。
导线1162及导线1163的线段1204可形成在表面100R上，且线段1204可沿着方向Y延伸，但不以此为限。线段1203的一端可与表面100F上的线段1202的一端连接，线段1203的另一端可与表面100R上的线段1204的一端连接，且线段1204的另一端可与测试垫1181或测试垫1182连接。
线段1203、线段1204、测试垫1181和测试垫1182可以是在切割及研磨制程结束后形成，其中线段1203可通过一侧面印刷制程形成在侧面100S1和侧面100S2上，但不以此为限。因此，测试垫1181和测试垫1182可通过侧面印刷制程电连接到表面100F上的导线1161。此外，导线1161、线段1201和线段1202可以是在研磨制程前形成，但不以此为限。本实施例的其余特征可与上述实施例相同，并可达到与上述实施例相同的功效，不再赘述。
请参考图7，其所示为本揭露的第四实施例中未经切割和研磨的电子装置的基板的上视示意图。本实施例与第一实施例(如图1)不同的地方在于，在本实施例中可对边缘1002及/或边缘1004(如长边)进行切割和研磨。在本实施例中，可基于目标线1022(切割制程的目标线)订定一规格线1341及一规格线1342，并基于目标线1042(研磨制程的目标线)订定一规格线1343。规格线1341可以是切割制程的规格下限，规格线1342可以是切割制程的规格上限，且目标线1022位在规格线1341和规格线1342之间。此外，规格线1343可以是研磨制程的规格上限，且目标线1042位在规格线1342和规格线1343之间。
类似的，目标线1024(切割制程的目标线)位在一规格线1344和一规格线1345之间，且目标线1044(研磨制程的目标线)位在规格线1345和一规格线1346之间。规格线1344可以是切割制程的规格下限，规格线1345可以是切割制程的规格上限，且规格线1346可以是研磨制程的规格上限。
如图7，在方向Y上，可将目标线1022以下或目标线1024以上的基板的区域或是将目标线1022和目标线1024之间的基板的区域定义成非丢弃部分NDP。此外，在方向Y上，可将目标线1022以上或目标线1024以下的基板的区域，或是将目标线1022和边缘1002之间的基板的区域，或是将目标线1024和边缘1004之间的基板的区域定义成丢弃部分DP。换言之，目标线1022或目标线1024可定义成非丢弃部分NDP和丢弃部分DP之间的边界BD。
此外，本实施例的第一测试导线可包括至少一测试导线1085及/或至少一测试导线1087，且第二测试导线可包括至少一测试导线1145及/或至少一测试导线1147。如图7，两个测试导线1085及两个测试导线1145可对应边缘1002(如长边)设置，而两个测试导线1087及两个测试导线1147可对应边缘1004(如长边)设置，其中测试导线的数量并不以图7所示为限。
测试导线1085或测试导线1087可包括一导线1261(可称为第一导线)、一导线1262(可称为第二导线)、一导线1263(亦可称为第二导线)、一测试垫1281(可称为第一测试垫)及一测试垫1282(亦可称为第一测试垫)，但不以此为限。
导线1261可设置在丢弃部分DP上或周边区PA内，并可沿着边界BD(即目标线1022或目标线1024)延伸。导线1261的延伸方向可平行于方向X，但不以此为限。导线1262和导线1263可延伸通过非丢弃部分NDP和丢弃部分DP，导线1262和导线1263的延伸方向可平行于方向Y，但不以此为限。再者，导线1261的一端可与导线1262的一端连接，且导线1261的另一端可与导线1263的一端连接。
测试垫1281和测试垫1282可设置在非丢弃部分NDP上或显示区AA内，测试垫1281可与导线1262的另一端连接，而测试垫1282可与导线1263的另一端连接。因此，测试垫1281可通过导线1262电连接到导线1261，而测试垫1282可通过导线1263电连接到导线1261。
以测试导线1085为例，当第一导电测试的结果是短路时，测试垫1281和测试垫1282之间的导电路径并未被切断，表示切割制程的切割位置可能落在规格线1341(切割制程的规格下限)和基板100的边缘1002之间的范围内，或者是切割制程并非沿着方向X进行切割。因此，可判定基板100处于偏离目标切割状态，并可判定此基板为不合格品。
当第一导电测试的结果是断路时，测试垫1281和测试垫1282之间的导电路径是被切断的，即代表切割制程的切割位置落在导线1261和规格线1342(切割制程的规格上限)之间的范围内，或代表切割制程可能是对应目标线1022切割基板100。因此，可判定基板100处于目标切割状态，并可判定此基板为合格品。
在本实施例中，导线1261、导线1262、导线1263、测试垫1281及测试垫1282可形成在基板100的表面100F上，但不以此为限。导线1261、导线1262、导线1263、测试垫1281及测试垫1282可包括金属、透明导电材料以及适合的其他种类的导电材料，其中本实施例的导线1261、导线1262及导线1263可包括透明导电材料(如氧化铟锡)，但不以此为限。此外，本揭露的测试导线1085的结构及/或测试导线1087的结构并不以本实施例为限，并可具有其他的变化结构。
测试导线1145或测试导线1147可包括一导线1301(可称为第三导线)、一导线1302(可称为第四导线)、一导线1303(亦可称为第四导线)、一测试垫1321(可称为第二测试垫)及一测试垫1322(亦可称为第二测试垫)，但不以此为限。
导线1301可设置在非丢弃部分NDP上或显示区AA内，并可沿着边界BD(即目标线1022或目标线1024)延伸。导线1301的延伸方向可平行于方向X，但不以此为限。导线1302和导线1303可设置在非丢弃部分NDP上或显示区AA内，且导线1302和导线1303的延伸方向可平行于方向Y，但不以此为限。因此，至少一部分的导线1302和至少一部分的导线1303的延伸方向是不同于导线1301的延伸方向。再者，导线1301的一端可与导线1302的一端连接，且导线1301的另一端可与导线1303的一端连接。
测试垫1321和测试垫1322可设置在非丢弃部分NDP上或显示区AA内，测试垫1321可与导线1302的另一端连接，而测试垫1322可与导线1303的另一端连接。因此，测试垫1321可通过导线1302电连接到导线1301，而测试垫1622可通过导线1303电连接到导线1301。
当第二导电测试的结果是断路时，测试垫1321和测试垫1322之间的导电路径是被切断的。此结果表示研磨制程可能已将基板100的边缘研磨至超过规格线1343或规格线1346，使得导线1301可能已被移除。因此，可判定基板100处于偏离目标研磨状态，并可判定此基板为不合格品。
当第二导电测试的结果是短路时，测试垫1321和测试垫1322之间的导电路径并未被切断，即代表研磨制程并未将基板100的边缘研磨至超过规格线1343或规格线1346，或代表研磨制程可能是将基板100的边缘研磨至目标线1042或目标线1044。因此，可判定基板100处于目标研磨状态，并可判定此基板为合格品。
在本实施例中，导线1301、导线1302、导线1303、测试垫1321及测试垫1322可形成在基板100的非丢弃部分NDP的相同表面(即表面100F)上，但不以此为限。导线1301、导线1302、导线1303、测试垫1321及测试垫1322可包括金属、透明导电材料以及适合的其他种类的导电材料，其中本实施例的导线1301、导线1302及导线1303可包括透明导电材料(如氧化铟锡)，但不以此为限。此外，本揭露的测试导线1145的结构及/或测试导线1147的结构并不以本实施例为限，并可具有其他的变化结构。本实施例的制作方法中的步骤和其余特征可与第一实施例相同，并可达到与第一实施例相同的功效，不再赘述。
在本实施例中，在方向Y上并位在显示区AA两侧的周边区PA内可设置有多条信号线，因此测试导线1085或测试导线1087的尺寸(如面积)可小于第一实施例中的测试导线1081或测试导线1083的尺寸，或测试导线1145或测试导线1147的尺寸可小于第一实施例中的测试导线1141或测试导线1143的尺寸。举例而言，测试导线1085或测试导线1087的导线1261的长度可小于测试导线1081或测试导线1083的导线1101的长度，或测试导线1145或测试导线1147的导线1301的长度可小于测试导线1141或测试导线1143的导线1161的长度，但不以此为限。
因此，可避免测试导线在周边区PA内占用过多的信号线的设置空间，也可减少测试导线对信号线的电性干扰。另一方面，测试导线1085或测试导线1087的数量可大于测试导线1081或测试导线1083的数量，或测试导线1145或测试导线1147的数量可大于测试导线1141或测试导线1143的数量，以提高基板100在切割及研磨制程后的检测结果的准确率。
请参考图8，其所示为本揭露的第五实施例中经切割和研磨的电子装置的一部分的基板的示意图。为了突显本实施例的技术特征并使附图更加浅显易懂，图8绘出对应于测试导线1145的一部分的基板100，省略了测试导线1147，也省略了经切割和研磨后的测试导线1085或测试导线1087的残留部分。本实施例与第四实施例(如图7)不同的地方在于，本实施例的导线1301可形成在表面100F上而测试垫1321和测试垫1322可形成在表面100R上。
本实施例的导线1302和导线1303可各自包括一线段1361、一线段1362及一线段1363。导线1302和导线1303的线段1361可沿方向Y延伸至基板100的表面100F的一边缘，导线1301的一端可与导线1302的线段1361的一端连接，且导线1301的另一端可与导线1303的线段1361的一端连接。
在导线1302和导线1303中，线段1362可形成在基板100(或基板100的非丢弃部分NDP)的一侧面100S3上，且线段1362可沿着方向Z延伸。以图8为例，侧面100S3可以是基板100经研磨至研磨制程的目标线1042所形成的一侧面，但不以此为限。
在导线1302和导线1303中，线段1363可形成在表面100R上，且线段1363可沿着方向Y延伸，但不以此为限。线段1362的一端可与表面100F上的线段1361的一端连接，线段1362的另一端可与表面100R上的线段1363的一端连接，且线段1363的另一端可与测试垫1321或测试垫1322连接。
线段1362、线段1363、测试垫1321和测试垫1322可以是在切割及研磨制程结束后形成，其中线段1362可通过侧面印刷制程形成在侧面100S3上，但不以此为限。此外，导线1301和线段1361可以是在研磨制程前形成，但不以此为限。本实施例的其余特征可与第四实施例(如图7)相同，并可达到与第一实施例相同的功效，不再赘述。
请参考图9和图10，图9所示为本揭露的第六实施例中未经切割和研磨的电子装置的基板的上视示意图，而图10所示为本揭露的第六实施例中经切割和研磨的电子装置的基板的上视示意图。如图9所示，本实施例可以是由第一实施例(如图1)和第四实施例(如图7)结合而成。本实施例的第一测试导线可包括第一实施例的测试导线1081和测试导线1083以及第四实施例的测试导线1085和测试导线1087，而本实施例的第二测试导线可包括第一实施例的测试导线1141和测试导线1143以及第四实施例的测试导线1145和测试导线1147。
测试导线1081和测试导线1141可对应边缘1001(如短边)设置，测试导线1083和测试导线1143可对应边缘1003(如短边)设置，两个测试导线1085及两个测试导线1145可对应边缘1002(如长边)设置，而两个测试导线1087及两个测试导线1147可对应边缘1004(如长边)设置，但不以此为限。
因此，对于切割及研磨制程，可通过第一实施例中所述的方法对第一测试导线和第二测试导线进行第一导电测试和第二导电测试，来检测基板100的四个边缘的切割及研磨状态。本实施例中经切割和研磨后的基板100可如图10所示，基板100的一边缘1221、一边缘1222、一边缘1223及一边缘1224可对齐或大致上对齐显示设备的显示区AA的边缘，进而实现无边框的设计。本实施例的其余特征可与第一实施例和第四实施例相同，并可达到与第一实施例相同的功效，不再赘述。
综上所述，在本揭露的电子装置的制作方法中，将第一测试导线和第二测试导线设置在基板上，并通过第一测试导线和第二测试导线中的测试垫进行第一导电测试和第二导电测试。相较于现有的检测方法，本揭露的方法可在制作过程之中通过简易的导电测试即可判断切割或研磨的结果是否符合规格，可大幅缩短检测的时间，并可减少人员失误的机率。此外，测试垫可设置在显示区内，使得边框能有效缩减至显示区的边缘，以实现无边框的设计。
以上所述仅为本揭露的实施例而已，并不用于限制本揭露，对于本领域的技术人员来说，本揭露可以有各种更改和变化。凡在本揭露的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本揭露的保护范围之内。

Claims (10)

1.一种电子装置的制作方法，其特征在于，包括：
提供一基板，其中所述基板包括一非丢弃部分以及邻近于所述非丢弃部分的一丢弃部分；
形成一第一测试导线延伸通过所述非丢弃部分和所述丢弃部分；
对准一目标线切割所述基板，其中所述目标线对齐所述非丢弃部分和所述丢弃部分之间的一边界；
对所述第一测试导线进行一第一导电测试；以及
当所述第一导电测试的结果是短路时，判定所述基板处于一偏离目标切割状态，或者当所述第一导电测试的结果是断路时，判定所述基板处于一目标切割状态。
2.如权利要求1所述的电子装置的制作方法，其特征在于，所述第一测试导线包括一第一导线和一第一测试垫，所述第一导线设置在所述丢弃部分上并沿着所述边界延伸，所述第一测试垫设置在所述非丢弃部分上，且所述第一测试垫电连接到所述第一导线。
3.如权利要求2所述的电子装置的制作方法，其特征在于，所述第一测试导线还包括一第二导线延伸通过所述非丢弃部分和所述丢弃部分，所述第一测试垫通过所述第二导线电连接到所述第一导线，且至少一部分的所述第二导线的一延伸方向不同于所述第一导线的一延伸方向。
4.如权利要求1所述的电子装置的制作方法，其特征在于，所述基板包括一显示区和设置在所述显示区的至少一侧的一外引脚接合部分，所述第一测试导线包括一第一导线和一第一测试垫，所述第一导线设置在所述丢弃部分上并沿着所述边界延伸，所述第一测试垫设置在所述外引脚接合部分和所述非丢弃部分上，且所述第一测试垫电连接到所述第一导线。
5.如权利要求1所述的电子装置的制作方法，其特征在于，还包括：
形成一第二测试导线在所述非丢弃部分上；
研磨所述基板经所述切割后暴露出的一边缘；
对所述第二测试导线进行一第二导电测试；以及
当所述第二导电测试的结果是断路时，判定所述基板处于一偏离目标研磨状态，或者当所述第二导电测试的结果是短路时，判定所述基板处于一目标研磨状态。
6.如权利要求5所述的电子装置的制作方法，其特征在于，所述第二测试导线包括一第三导线和一第二测试垫，所述第三导线和所述第二测试垫设置在所述非丢弃部分上，所述第三导线沿着所述边界延伸，且所述第二测试垫电连接到所述第三导线。
7.如权利要求6所述的电子装置的制作方法，其特征在于，所述第二测试导线还包括一第四导线，所述第二测试垫通过所述第四导线电连接到所述第三导线，且至少一部分的所述第四导线的一延伸方向不同于所述第三导线的一延伸方向。
8.如权利要求6所述的电子装置的制作方法，其特征在于，所述第三导线和所述第二测试垫形成在所述非丢弃部分的相同表面上。
9.如权利要求6所述的电子装置的制作方法，其特征在于，所述非丢弃部分包括一第一表面和相对于所述第一表面的一第二表面，所述第三导线形成在所述第一表面上而所述第二测试垫形成在所述第二表面上。
10.如权利要求6所述的电子装置的制作方法，其特征在于，所述第二测试垫通过一侧面印刷制程电连接到所述第三导线。
CN202110331205.8A 2021-03-26 2021-03-26 电子装置的制作方法 Pending CN115132600A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110331205.8A CN115132600A (zh) 2021-03-26 2021-03-26 电子装置的制作方法
US17/680,313 US20220367529A1 (en) 2021-03-26 2022-02-25 Manufacturing method of electronic device
TW111109894A TWI809765B (zh) 2021-03-26 2022-03-17 電子裝置的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110331205.8A CN115132600A (zh) 2021-03-26 2021-03-26 电子装置的制作方法

Publications (1)

Publication Number Publication Date
CN115132600A true CN115132600A (zh) 2022-09-30

Family

ID=83375686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110331205.8A Pending CN115132600A (zh) 2021-03-26 2021-03-26 电子装置的制作方法

Country Status (3)

Country Link
US (1) US20220367529A1 (zh)
CN (1) CN115132600A (zh)
TW (1) TWI809765B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839096B (zh) * 2023-01-31 2024-04-11 友達光電股份有限公司 顯示裝置和拼接式顯示器
TWI835553B (zh) * 2023-02-09 2024-03-11 友達光電股份有限公司 電路基板及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717682A (en) * 2005-10-11 2007-05-01 Orbotech Ltd Method for inspecting microelectronic components on a substrate and apparatus for testing same
KR102196179B1 (ko) * 2013-12-31 2020-12-29 엘지디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
CN107045994B (zh) * 2016-11-11 2019-12-10 上海天马微电子有限公司 阵列基板的检测方法及检测装置、阵列基板及其制作方法
KR102544942B1 (ko) * 2016-12-27 2023-06-16 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
TW202303545A (zh) 2023-01-16
US20220367529A1 (en) 2022-11-17
TWI809765B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN109545828B (zh) 拼接用显示面板及其制造方法
US20220115278A1 (en) Display module with improved electrical test and manufacturing method of the display module
KR101888995B1 (ko) 플렉서블 인쇄 회로 필름을 갖는 oled 디스플레이 디바이스
CN107919067B (zh) 平板显示器
CN109962095B (zh) 无边框显示装置、无边框显示面板及其制造方法
TWI809765B (zh) 電子裝置的製作方法
US7876039B2 (en) Flat panel display having pad electrode
CN100461984C (zh) 电路组装结构
CN111192943A (zh) 电子装置及其制造方法
CN112382207B (zh) 像素阵列基板
CN111736380A (zh) 显示面板及其制造方法
KR20200141933A (ko) 전자 장치 및 타일식 전자 장치
US20240096857A1 (en) Electronic device and manufacturing method thereof
US20240036122A1 (en) Electronic device
CN114373736A (zh) 制造电子装置的方法
CN113284428A (zh) 显示装置
CN109935613B (zh) 显示面板
US20220173000A1 (en) Manufacturing method of package circuit
US20240130040A1 (en) Conductive film and test component
US20230197733A1 (en) Electronic device
CN118315389A (zh) 电子装置及其制造方法
CN116960109A (zh) 检测装置及其制造方法
CN118281032A (zh) 显示装置
TW202346873A (zh) 電子裝置
CN113421908A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination