TWI809765B - 電子裝置的製作方法 - Google Patents

電子裝置的製作方法 Download PDF

Info

Publication number
TWI809765B
TWI809765B TW111109894A TW111109894A TWI809765B TW I809765 B TWI809765 B TW I809765B TW 111109894 A TW111109894 A TW 111109894A TW 111109894 A TW111109894 A TW 111109894A TW I809765 B TWI809765 B TW I809765B
Authority
TW
Taiwan
Prior art keywords
wire
test
substrate
test pad
electronic device
Prior art date
Application number
TW111109894A
Other languages
English (en)
Other versions
TW202303545A (zh
Inventor
林俊賢
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202303545A publication Critical patent/TW202303545A/zh
Application granted granted Critical
Publication of TWI809765B publication Critical patent/TWI809765B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本揭露提供了一種電子裝置的製作方法，其包括以下步驟。提供基板，其包括非丟棄部分以及鄰近於非丟棄部分的丟棄部分。形成第一測試導線延伸通過非丟棄部分和丟棄部分。對準目標線切割基板，其中目標線對齊非丟棄部分和丟棄部分之間的邊界。對第一測試導線進行第一導電測試。當第一導電測試的結果是短路時，判定基板處於偏離目標切割狀態，或者當第一導電測試的結果是斷路時，判定基板處於目標切割狀態。

Description

電子裝置的製作方法
本揭露涉及一種電子裝置的製作方法，且特別係有關於一種能夠在製作過程中檢測切割及研磨的結果的電子裝置的製作方法。
現今常見的電子裝置具有拼接顯示面板(tiling display panel)，以透過拼接顯示面板提供資訊給使用者。拼接顯示面板包括互相連接的複數個單獨的顯示面板，而這些單獨的顯示面板具有無邊框(borderless)的設計，以減少相鄰的顯示面板之間的縫隙。因此，在這些單獨的顯示面板的製作過程中需進行切割(scribe/break，SB)以及研磨(grinding)步驟來移除邊框。此外，在顯示面板經切割及研磨之後，還需檢測其結果是否符合規格。在習知的方法中，是由人員透過光學顯微鏡(optical microscope，OM)來確認結果是否符合規格，所以執行該檢測相對耗時，並增加了人員失誤的機率。
本揭露的一個實施例提供了一種電子裝置的製作方法，其包括以下步驟。提供基板，其中基板包括非丟棄部分以及鄰近於非丟棄部分的丟棄部分。形成第一測試導線延伸通過非丟棄部分和丟棄部分。對準目標線切割基板，其 中目標線對齊非丟棄部分和丟棄部分之間的邊界。對第一測試導線進行第一導電測試。當第一導電測試的結果是短路時，判定基板處於偏離目標切割狀態，或者當第一導電測試的結果是斷路時，判定基板處於目標切割狀態。
10:電子裝置
100:基板
1001-1004,1011,1013,1221-1224:邊緣
100F,100R:表面
100S1-100S3:側面
1021-1024,1041-1044:目標線
1061-1066,1341-1346:規格線
1081,1083,1085,1087,1141,1143,1145,1147:測試導線
1101-1103,1161-1163,1261-1263,1301-1303:導線
1121-1122,1181-1182,1281-1282,1321-1322:測試墊
1201-1204,1241-1242,1361-1363:線段
AA:顯示區
BD:邊界
DP:丟棄部分
NDP:非丟棄部分
OLB:外引腳接合部分
PA:周邊區
S100-S116:步驟
X,Y,Z:方向
圖1所示為本揭露的第一實施例中未經切割和研磨的電子裝置的基板的上視示意圖。
圖2所示為本揭露的第一實施例中經切割的電子裝置的基板的上視示意圖。
圖3所示為本揭露的第一實施例中經研磨的電子裝置的基板的上視示意圖。
圖4所示為本揭露的第一實施例的電子裝置的製作方法的步驟流程圖。
圖5所示為本揭露的第二實施例中未經切割和研磨的電子裝置的基板的上視示意圖。
圖6所示為本揭露的第三實施例中經切割和研磨的電子裝置的一部分的基板的示意圖。
圖7所示為本揭露的第四實施例中未經切割和研磨的電子裝置的基板的上視示意圖。
圖8所示為本揭露的第五實施例中經切割和研磨的電子裝置的一部分的基板的示意圖。
圖9所示為本揭露的第六實施例中未經切割和研磨的電子裝置的基板的上視示意圖。
圖10所示為本揭露的第六實施例中經切割和研磨的電子裝置的基板的上視 示意圖。
通過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及圖式的簡潔，本揭露中的多張圖式只繪出電子裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。
本揭露通篇說明書與後附的申請專利範圍中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為...」之意。
應了解到，當元件或膜層被稱為在另一個元件或膜層「上」、「設置」在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」、「直接設置」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。此外，不同元件之間的設置關係可依圖式的內容來解釋。
電連接可以是直接連接或是間接連接。兩元件電連接可以是直接接 觸以傳輸電訊號，兩者之間未有其他元件。兩元件電連接可以透過兩者之間的元件中介橋接以傳輸電訊號。電連接亦可稱為耦接。
雖然術語第一、第二、第三...可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其他組成元件。請求項中可不使用相同術語，而依照請求項中元件宣告的順序以第一、第二、第三...取代。因此，在下文說明書中，第一組成元件在請求項中可能為第二組成元件。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的技術特徵進行替換、重組、混合以完成其他實施例。
本揭露的電子裝置可包括顯示裝置、天線裝置、觸控顯示裝置(touch display)、曲面顯示裝置(curved display)或非矩形顯示裝置(free shape display)，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。電子裝置可例如包括發光二極體、液晶(liquid crystal)、螢光(fluorescence)、磷光(phosphor)、其它合適的顯示介質或前述之組合，但不以此為限。發光二極體可例如包括有機發光二極體(organic light-emitting diode，OLED)、無機發光二極體(inorganic light-emitting diode，LED)、次毫米發光二極體(mini-light-emitting diode，mini LED)、微發光二極體(micro-light-emitting diode，micro-LED)、量子點(quantum dots，QDs)發光二極體(可例如為QLED、QDLED)、其他適合之材料或上述的任意排列組合，但不以此為限。顯示裝置可例如包括拼接顯示裝置，但不以此為限。本揭露的概念或原理也可應用在非自發光式的液晶顯示器(liquid crystal display，LCD)，但不以此為限。
天線裝置可例如是液晶天線或其他種類的天線類型，但不以此為限。天線裝置可例如包括拼接天線裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。此外，電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統...等週邊系統以支援顯示裝置、天線裝置或拼接裝置。下文將以顯示裝置做為電子裝置以說明本揭露內容，但本揭露不以此為限。
以下圖式中標出了一方向X、一方向Y和一方向Z。方向Z可垂直於基板100的表面100F，方向X和方向Y可平行於基板100的表面100F。方向Z可垂直於方向X和方向Y，且方向X可垂直於方向Y。以下圖式可依據方向X、方向Y和方向Z來描述結構的空間關係。
請參考圖1，其所示為本揭露的第一實施例中未經切割和研磨的電子裝置的基板的上視示意圖。本實施例的電子裝置10是以顯示裝置做為示例，但不以此為限。一般而言，顯示裝置可包括兩個相對的基板以及設置在兩基板之間的顯示介質層。為了突顯本揭露的技術特徵並使附圖更加淺顯易懂，以下本揭露的圖式僅繪出其中一個基板，並省略顯示介質層及另一個基板。在其它可能的實施態樣中，顯示裝置可包括一個基板以及設置在基板上的顯示介質層。
請同時參考圖1和圖4，其中圖4所示為本揭露的第一實施例的電子裝置的製作方法的步驟流程圖。如圖4，首先進行步驟S100，提供一基板，其中基板包括一非丟棄部分以及鄰近於非丟棄部分的一丟棄部分。如圖1，基板100可例如是顯示裝置的一陣列基板(array substrate)，且基板100可包括用以控制顯示介質層的複數個薄膜電晶體以及控制這些薄膜電晶體的訊號線及控制電路，但不以此為限。顯示介質層可包括以上段落中所敘述的發光元件，本實施例的顯示介質層可包括微發光二極體，且發光二極體可設置在基板100上，但不以此為限。然而，為了使附圖更加簡化，發光二極體、薄膜電晶體、訊號線及控制電路並未繪於圖式當中。
另在一些實施例中，基板100也可例如是顯示裝置的一彩色濾光基板(color filter substrate)，但不以此為限。此外，基板100的基底層的材料可包括玻璃、石英、藍寶石、聚合物(如聚亞醯胺(polyimide，PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET))及/或其他適合的材料，以作為可撓基板或硬質基板，但不以此為限。
基板100可包括一邊緣1001、一邊緣1002、一邊緣1003及一邊緣1004，且這些邊緣可互相連接以形成一個矩形。在本揭露的方法中，可在基板100的一表面100F上預先設定一目標線1021、一目標線1022、一目標線1023及一目標線1024，這些目標線可做為切割(scribe/break，SB)製程的目標線，且這些目標線可互相連接以形成一個矩形。此外，可在基板100的表面100F上預先設定一目標線1041、一目標線1042、一目標線1043及一目標線1044，這些目標線可做為研磨(grinding)製程的目標線，且這些目標線亦可互相連接以形成一個矩形。
基板100可具有一顯示區AA以及圍繞顯示區AA的一周邊區PA。為了實現無邊框的設計，研磨製程的目標線1041、目標線1042、目標線1043及目標線1044所形成的矩形區域可對應或大致上對應顯示裝置的顯示區AA。而切割製程的目標線1021、目標線1022、目標線1023及目標線1024則可位在顯示裝置的周邊區PA內，但不以此為限。
如圖1，目標線1021可位在邊緣1001和目標線1041之間，目標線1022可位在邊緣1002和目標線1042之間，目標線1023可位在邊緣1003和目標線1043之間，目標線1024可位在邊緣1004和目標線1044之間。邊緣1001、邊緣1003、目標線1021、目標線1023、目標線1041及/或目標線1043可平行於或大致平行於方向Y。另外，邊緣1002、邊緣1004、目標線1022、目標線1024、目標線1042及/或目標線1044可平行於或大致上平行於方向X。
為了有效控制切割及研磨製程的結果，可基於目標線1021訂定一規格線1061及一規格線1062，並基於目標線1041訂定一規格線1063。規格線1061可以是切割製程的規格下限(lower specification limit，LSL)，規格線1062可以是切割製程的規格上限(upper specification limit，USL)，且目標線1021位在規格線1061和規格線1062之間。此外，規格線1063可以是研磨製程的規格上限，且目標線1041位在規格線1062和規格線1063之間。
類似的，目標線1023位在一規格線1064和一規格線1065之間，且目標線1043位在規格線1065和一規格線1066之間。規格線1064可以是切割製程的 規格下限，規格線1065可以是切割製程的規格上限，且規格線1066可以是研磨製程的規格上限。
如圖1，在方向X上，可將目標線1021以右或目標線1023以左的基板的區域或是將目標線1021和目標線1023之間的基板的區域定義成一非丟棄部分NDP。此外，在方向X上，可將目標線1021以左或目標線1023以右的基板的區域，或是將目標線1021和邊緣1001之間的基板的區域，或是將目標線1023和邊緣1003之間的基板的區域定義成一丟棄部分DP。換言之，目標線1021或目標線1023可定義成非丟棄部分NDP和丟棄部分DP之間的一邊界BD。此外，丟棄部分DP可在切割及研磨製程之後被移除，而非丟棄部分NDP中的至少一部分可在切割及研磨製程之後被保留。
如圖4，接著進行步驟S102，形成一第一測試導線延伸通過非丟棄部分和丟棄部分。如圖1，測試導線1081及/或測試導線1083(兩者亦可稱為第一測試導線)可形成在非丟棄部分NDP和丟棄部分DP上，且測試導線1081和測試導線1083可具有同樣或類似的結構。在本實施例中，測試導線1081可對應邊緣1001(如短邊)設置，而測試導線1083可對應邊緣1003(如短邊)設置，但不以此為限。
測試導線1081或測試導線1083可包括一導線1101(可稱為第一導線)、一導線1102(可稱為第二導線)、一導線1103(亦可稱為第二導線)、一測試墊1121(可稱為第一測試墊)及一測試墊1122(亦可稱為第一測試墊)，但不以此為限。
導線1101可設置在丟棄部分DP上或周邊區PA內，並可沿著非丟棄部分NDP和丟棄部分DP之間的邊界BD(即目標線1021或目標線1023)延伸。導線1101的延伸方向可平行於方向Y，但不以此為限。導線1102和導線1103可延伸通過非丟棄部分NDP和丟棄部分DP，導線1102和導線1103的延伸方向可平行於方向X，但不以此為限。因此，至少一部分的導線1102和至少一部分的導線1103的延伸方向是不同於導線1101的延伸方向。再者，導線1101的一端可與導線1102的一端連接，且導線1101的另一端可與導線1103的一端連接。
測試墊1121和測試墊1122可設置在非丟棄部分NDP上或顯示區AA內，測試墊1121可與導線1102的另一端連接，而測試墊1122可與導線1103的另一端連接。藉此，測試墊1121可透過導線1102電連接到導線1101，而測試墊1122可透過導線1103電連接到導線1101。因此，本揭露的方法可透過測試墊1121和測試墊1122來測量測試導線1081或測試導線1083的導電情況。
導線1101、導線1102、導線1103、測試墊1121及測試墊1122可形成在基板100的表面100F上，但不以此為限。導線1101、導線1102、導線1103、測試墊1121及測試墊1122可包括金屬、透明導電材料以及適合的其他種類的導電材料，其中本實施例的導線1101、導線1102及導線1103可包括透明導電材料(如氧化銦錫(indium tin oxide，ITO))，但不以此為限。此外，本揭露的測試導線1081的結構及/或測試導線1083的結構並不以本實施例為限，並可具有其他的變化結構。
如圖4，接著進行步驟S104，對準一目標線切割基板，其中目標線對 齊非丟棄部分和丟棄部分之間的一邊界。在切割製程中，可用目標線做為預設的切割線，並對準切割線來切割基板，然而受限於機台的對位精度，實際上在基板上的切割線可能無法與目標線完全重合。因此，目標線可以是理想上的一切割線。此外，語詞“對齊”可代表目標線與邊界彼此重合。
如圖1，可進行一切割製程並可對準目標線1021及/或目標線1023切割基板100。在切割製程中，可例如用刀輪、雷射等適合的切割工具來切割基板100。由於在切割製程中切割的位置或方向可能會有偏差，因此通常會設定規格上限(如規格線1062或規格線1065)和規格下限(如規格線1061或規格線1064)來提供製程上可以容許的一個範圍。
請參考圖1及圖2，其中圖2所示為本揭露的第一實施例中經切割的電子裝置的基板的上視示意圖。如圖2，當切割製程沿方向Y並對應圖1的目標線1021和目標線1023切割基板100之後，圖1中目標線1021以左的一部分的基板100可被移除，圖1中目標線1023以右的一部分的基板100可被移除，測試導線1081及測試導線1083中的導線1101也可隨著被移除，並暴露出基板100的一邊緣1011及一邊緣1013。或者，以圖1的測試導線1081為例，當切割製程沿方向Y並在導線1101和規格線1062(切割製程的規格上限)之間的位置切割基板100之後，導線1101與一部分的基板100可一併被移除。
根據上述的情況，如圖2，測試導線1081中的測試墊1121和測試墊1122之間的導電路徑在切割製程之後會被切斷，使得測試墊1121和測試墊1122電隔絕。此外，以上的敘述也可應用在測試導線1083上，不再贅述。
如圖4，接著進行步驟S106，對第一測試導線進行一第一導電測試。如圖2，可透過測試墊1121和測試墊1122來對測試導線1081或測試導線1083進行第一導電測試。接著，進行圖4中的步驟S108，當第一導電測試的結果是短路時，判定基板處於一偏離目標切割狀態，或者當第一導電測試的結果是斷路時，判定基板處於一目標切割狀態。
如圖1及圖2，當第一導電測試的結果是短路時，測試墊1121和測試墊1122之間的導電路徑並未被切斷，表示切割製程的切割位置可能落在規格線1061(切割製程的規格下限)和基板100的邊緣1001之間的範圍內，或者是切割製程並非沿著方向Y進行切割。因此，可判定基板100處於偏離目標切割狀態，並可判定此基板為管控品。若基板被判定為管控品，則代表此基板在後續的研磨製程中，需要對切割後暴露出的邊緣進行較長的研磨時間，並且在進行研磨製程後再重複進行第一導電測試。
如圖2，當第一導電測試的結果是斷路時，測試墊1121和測試墊1122之間的導電路徑是被切斷的，即代表切割製程的切割位置落在導線1101和規格線1062(切割製程的規格上限)之間的範圍內，或代表切割製程可能是對應目標線1021切割基板100。因此，可判定基板100處於目標切割狀態，並可判定此基板為良品。
如圖4，接著進行步驟S110，形成一第二測試導線在非丟棄部分上。如圖1或圖2，測試導線1141及/或測試導線1143(兩者亦可稱為第二測試導線)可形 成在非丟棄部分NDP上，且測試導線1141和測試導線1143可具有同樣或類似的結構。在本實施例中，測試導線1141可對應邊緣1001(如短邊)設置，而測試導線1143可對應邊緣1003(如短邊)設置，但不以此為限。
測試導線1141或測試導線1143可包括一導線1161(可稱為第三導線)、一導線1162(可稱為第四導線)、一導線1163(亦可稱為第四導線)、一測試墊1181(可稱為第二測試墊)及一測試墊1182(亦可稱為第二測試墊)，但不以此為限。
導線1161可設置在非丟棄部分NDP上或顯示區AA內，並可沿著非丟棄部分NDP和丟棄部分DP之間的邊界BD(即目標線1021或目標線1023)延伸。導線1161的延伸方向可平行於方向Y，但不以此為限。導線1162和導線1163可設置在非丟棄部分NDP上或顯示區AA內，且導線1162和導線1163各自可包括一線段1201和一線段1202，但不以此為限。線段1201的延伸方向可平行於方向X，線段1202的延伸方向可平行於方向Y，且線段1201的一端可與線段1202的一端連接，但不以此為限。因此，至少一部分的導線1162和至少一部分的導線1163的延伸方向是不同於導線1161的延伸方向。
此外，導線1161的一端可與導線1162的一端連接，且導線1161的另一端可與導線1163的一端連接。如圖1，導線1161的一端可與導線1162的線段1201的一端連接，且導線1161的另一端可與導線1163的線段1201的一端連接。
測試墊1181和測試墊1182可設置在非丟棄部分NDP上或顯示區AA 內，測試墊1181可與導線1162的另一端連接，而測試墊1182可與導線1163的另一端連接。如圖1或圖2，測試墊1181可與導線1162的線段1202的一端連接，且測試墊1182可與導線1163的線段1202的一端連接。藉此，測試墊1181可透過導線1162電連接到導線1161，而測試墊1182可透過導線1163電連接到導線1161。因此，本揭露的方法可透過測試墊1181和測試墊1182來測量測試導線1141或測試導線1143的導電情況。
導線1161、導線1162、導線1163、測試墊1181及測試墊1182可形成在基板100的非丟棄部分NDP的相同表面(即表面100F)上，但不以此為限。導線1161、導線1162、導線1163、測試墊1181及測試墊1182可包括金屬、透明導電材料以及適合的其他種類的導電材料，其中本實施例的導線1161、導線1162及導線1163可包括透明導電材料(如氧化銦錫(indium tin oxide，ITO))，但不以此為限。此外，本揭露的測試導線1141的結構及/或測試導線1143的結構並不以本實施例為限，並可具有其他的變化結構。
如圖4，接著進行步驟S112，研磨基板經切割後暴露出的一邊緣。如圖2，可對切割製程後所暴露出的邊緣1011及/或邊緣1013進行研磨製程。例如，可用任何適合的研磨工具來研磨基板100。考量到研磨製程中的誤差，可設定規格上限(如規格線1063或規格線1066)來提供製程上可以容許的一個範圍。
請參考圖2及圖3，其中圖3所示為本揭露的第一實施例中經研磨的電子裝置的基板的上視示意圖。如圖3，當研磨製程將圖2中基板100的邊緣1011及/或邊緣1013研磨至目標線1041及/或目標線1043之後，圖2中目標線1041以左的 一部分的基板100可被移除，圖2中目標線1043以右的一部分的基板100可被移除，一部分的導線1102和一部分的導線1103也可隨著被移除，並暴露出基板100的一邊緣1221及一邊緣1223。在經切割及研磨製程之後，剩餘的基板100的非丟棄部分NDP可被保留，且邊緣1221及邊緣1223大致上可對應顯示區AA的邊緣，以實現無邊框的設計。
另在一些實施例中，圖2中基板100的邊緣1011及/或邊緣1013可被研磨至規格線1063及/或規格線1066。此時，圖3中基板100的邊緣1221大致上可對齊測試導線1141的導線1161的外側邊緣，或圖3中基板100的邊緣1223大致上可對齊測試導線1143的導線1161的外側邊緣。
如圖4，接著進行步驟S114，對第二測試導線進行一第二導電測試。如圖3，可透過測試墊1181和測試墊1182來對測試導線1141或測試導線1143進行第二導電測試。接著，進行圖4中的步驟S116，當第二導電測試的結果是斷路時，判定基板處於一偏離目標研磨狀態，或者當第二導電測試的結果是短路時，判定基板處於一目標研磨狀態。
如圖3，當第二導電測試的結果是斷路時，測試墊1181和測試墊1182之間的導電路徑是被切斷的。此結果表示研磨製程可能已將基板100的邊緣研磨至超過規格線1063或規格線1066，使得導線1161可能已被移除。因此，可判定基板100處於偏離目標研磨狀態，並可判定此基板為不良品。
如圖3，當第二導電測試的結果是短路時，測試墊1181和測試墊1182之間的導電路徑並未被切斷，即代表研磨製程並未將基板100的邊緣研磨至超過規格線1063或規格線1066，或代表研磨製程可能是將基板100的邊緣研磨至目標線1041或目標線1043。因此，可判定基板100處於目標研磨狀態，並可判定此基板為良品。
另須知悉的是，若基板100在第一導電測試的結果為短路，則在研磨製程後，除了進行第二導電測試外，尚需要重複進行第一導電測試。當第一導電測試結果為短路，而且第二導電測試結果也是短路，仍須判定此基板100為不良品。因為這代表此基板100的丟棄部分經過切割製程與研磨製程後仍未被移除，導致後續以此基板100進行拼接製程時無法實現無邊框的設計。
因此，透過本實施例的電子裝置的製作方法，可不需等到顯示模組製作完成後再經人員透過光學顯微鏡(optical microscope，OM)來確認邊框或切割及研磨的結果是否符合規格。在本實施例的電子裝置的製作方法中，可在製作過程之中透過簡易的導電測試即可判斷切割或研磨的結果是否符合規格，可大幅縮短檢測的時間，並可減少人員失誤的機率。
此外，在習知的顯示裝置中，測試墊通常會設置在周邊區PA內，而各種檢測可能需等到顯示模組製作完成後執行，造成邊框寬度無法有效縮減。然而，在本實施例的電子裝置的製作方法中，測試墊可設置在顯示區AA(例如對應目標線1041、目標線1042、目標線1043及目標線1044所形成的矩形區域)內，使得邊框能有效縮減至顯示區AA的邊緣，以實現無邊框的設計。
在本實施例中(如圖1)，測試導線1081、測試導線1083、測試導線1141及測試導線1143可在切割製程進行之前形成在基板100上，但不以此為限。在一些實施例中，測試導線1081及測試導線1083可在切割製程進行之前形成在基板100上，而測試導線1141及測試導線1143可在切割製程之後以及在研磨製程進行之前形成在基板100上，但不以此為限。
圖4中的電子裝置的製作方法所示的步驟可以不是完盡的，可以在任何所示步驟之前、之後或之間執行其它步驟。此外，某些步驟可以不同的順序被執行。本實施例的電子裝置的製作方法可包括步驟S100至步驟S116。在一些實施例中，電子裝置的製作方法可包括步驟S100至步驟S108。此外，本實施例的第一導電測試和第二導電測試亦可應用於其他實施例中。
本揭露的電子裝置的製作方法並不以上述實施例為限。下文將繼續揭示本揭露之其他實施例，然而為了簡化說明並突顯各實施例之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。
請參考圖5，其所示為本揭露的第二實施例中未經切割和研磨的電子裝置的基板的上視示意圖。本實施例與第一實施例(如圖1)不同的地方在於，本實施例的測試導線1081或測試導線1083的測試墊1121和測試墊1122可設置在基板100的周邊區PA內的一外引腳接合部分OLB和非丟棄部分NDP上。外引腳接合部分OLB可設置在顯示區AA的至少一側，如圖5，外引腳接合部分OLB可在方向Y上設置於顯示區AA的兩側，但不以此為限。須知悉的是，外引腳接合部分 OLB在後續對邊緣1002及/或邊緣1004(如長邊)進行切割和研磨後可被移除，但不以此為限。
導線1102和導線1103各自可包括一線段1241和一線段1242，但不以此為限。線段1241的延伸方向可平行於方向X，線段1242的延伸方向可平行於方向Y，且線段1241的一端可與線段1242的一端連接，但不以此為限。因此，至少一部分的導線1102和至少一部分的導線1103的延伸方向是不同於導線1101的延伸方向。此外，導線1101的一端可與導線1102的線段1241的一端連接，且導線1101的另一端可與導線1103的線段1241的一端連接。
測試墊1121可與導線1102的線段1242的一端連接，且測試墊1122可與導線1103的線段1242的一端連接。藉此，測試墊1121可透過導線1102電連接到導線1101，而測試墊1122可透過導線1103電連接到導線1101。本實施例的其餘特徵可與第一實施例相同，並可達到與第一實施例相同的功效，不再贅述。
請參考圖6，其所示為本揭露的第三實施例中經切割和研磨的電子裝置的一部分的基板的示意圖。為了突顯本實施例的技術特徵並使附圖更加淺顯易懂，圖6繪出對應於測試導線1141的一部分的基板100，省略了測試導線1143，也省略了經切割和研磨後的測試導線1081或測試導線1083的殘留部分。如圖6，基板100(或基板100的非丟棄部分NDP)可包括表面100F(或可稱為第一表面)和表面100R(或可稱為第二表面)，且表面100F和表面100R可以是基板100在方向Z上彼此相對的兩個表面。本實施例與第一實施例(如圖1)不同的地方在於，本實施例的導線1161可形成在表面100F上而測試墊1181和測試墊1182可形成在表面 100R上。
導線1162的線段1202可沿方向Y延伸至基板100的表面100F的一邊緣，而導線1163的線段1202可沿方向Y延伸至基板100的表面100F的另一邊緣，但不以此為限。在本實施例中，導線1162和導線1163各自可包括一線段1203和一線段1204，但不以此為限。導線1162的線段1203可形成在基板100(或基板100的非丟棄部分NDP)的一側面100S1上，導線1163的線段1203可形成在基板100(或基板100的非丟棄部分NDP)的一側面100S2上，且線段1203可沿著方向Z延伸，但不以此為限。側面100S1和側面100S2可以是基板100在方向Y上彼此相對的兩個側面，且側面100S1和側面100S2可與表面100F和表面100R連接。
導線1162及導線1163的線段1204可形成在表面100R上，且線段1204可沿著方向Y延伸，但不以此為限。線段1203的一端可與表面100F上的線段1202的一端連接，線段1203的另一端可與表面100R上的線段1204的一端連接，且線段1204的另一端可與測試墊1181或測試墊1182連接。
線段1203、線段1204、測試墊1181和測試墊1182可以是在切割及研磨製程結束後形成，其中線段1203可透過一側面印刷製程形成在側面100S1和側面100S2上，但不以此為限。藉此，測試墊1181和測試墊1182可透過側面印刷製程電連接到表面100F上的導線1161。此外，導線1161、線段1201和線段1202可以是在研磨製程前形成，但不以此為限。本實施例的其餘特徵可與上述實施例相同，並可達到與上述實施例相同的功效，不再贅述。
請參考圖7，其所示為本揭露的第四實施例中未經切割和研磨的電子裝置的基板的上視示意圖。本實施例與第一實施例(如圖1)不同的地方在於，在本實施例中可對邊緣1002及/或邊緣1004(如長邊)進行切割和研磨。在本實施例中，可基於目標線1022(切割製程的目標線)訂定一規格線1341及一規格線1342，並基於目標線1042(研磨製程的目標線)訂定一規格線1343。規格線1341可以是切割製程的規格下限，規格線1342可以是切割製程的規格上限，且目標線1022位在規格線1341和規格線1342之間。此外，規格線1343可以是研磨製程的規格上限，且目標線1042位在規格線1342和規格線1343之間。
類似的，目標線1024(切割製程的目標線)位在一規格線1344和一規格線1345之間，且目標線1044(研磨製程的目標線)位在規格線1345和一規格線1346之間。規格線1344可以是切割製程的規格下限，規格線1345可以是切割製程的規格上限，且規格線1346可以是研磨製程的規格上限。
如圖7，在方向Y上，可將目標線1022以下或目標線1024以上的基板的區域或是將目標線1022和目標線1024之間的基板的區域定義成非丟棄部分NDP。此外，在方向Y上，可將目標線1022以上或目標線1024以下的基板的區域，或是將目標線1022和邊緣1002之間的基板的區域，或是將目標線1024和邊緣1004之間的基板的區域定義成丟棄部分DP。換言之，目標線1022或目標線1024可定義成非丟棄部分NDP和丟棄部分DP之間的邊界BD。
此外，本實施例的第一測試導線可包括至少一測試導線1085及/或至少一測試導線1087，且第二測試導線可包括至少一測試導線1145及/或至少一測 試導線1147。如圖7，兩個測試導線1085及兩個測試導線1145可對應邊緣1002(如長邊)設置，而兩個測試導線1087及兩個測試導線1147可對應邊緣1004(如長邊)設置，其中測試導線的數量並不以圖7所示為限。
測試導線1085或測試導線1087可包括一導線1261(可稱為第一導線)、一導線1262(可稱為第二導線)、一導線1263(亦可稱為第二導線)、一測試墊1281(可稱為第一測試墊)及一測試墊1282(亦可稱為第一測試墊)，但不以此為限。
導線1261可設置在丟棄部分DP上或周邊區PA內，並可沿著邊界BD(即目標線1022或目標線1024)延伸。導線1261的延伸方向可平行於方向X，但不以此為限。導線1262和導線1263可延伸通過非丟棄部分NDP和丟棄部分DP，導線1262和導線1263的延伸方向可平行於方向Y，但不以此為限。再者，導線1261的一端可與導線1262的一端連接，且導線1261的另一端可與導線1263的一端連接。
測試墊1281和測試墊1282可設置在非丟棄部分NDP上或顯示區AA內，測試墊1281可與導線1262的另一端連接，而測試墊1282可與導線1263的另一端連接。藉此，測試墊1281可透過導線1262電連接到導線1261，而測試墊1282可透過導線1263電連接到導線1261。
以測試導線1085為例，當第一導電測試的結果是短路時，測試墊1281和測試墊1282之間的導電路徑並未被切斷，表示切割製程的切割位置可能落在 規格線1341(切割製程的規格下限)和基板100的邊緣1002之間的範圍內，或者是切割製程並非沿著方向X進行切割。因此，可判定基板100處於偏離目標切割狀態，並可判定此基板為不良品。
當第一導電測試的結果是斷路時，測試墊1281和測試墊1282之間的導電路徑是被切斷的，即代表切割製程的切割位置落在導線1261和規格線1342(切割製程的規格上限)之間的範圍內，或代表切割製程可能是對應目標線1022切割基板100。因此，可判定基板100處於目標切割狀態，並可判定此基板為良品。
在本實施例中，導線1261、導線1262、導線1263、測試墊1281及測試墊1282可形成在基板100的表面100F上，但不以此為限。導線1261、導線1262、導線1263、測試墊1281及測試墊1282可包括金屬、透明導電材料以及適合的其他種類的導電材料，其中本實施例的導線1261、導線1262及導線1263可包括透明導電材料(如氧化銦錫)，但不以此為限。此外，本揭露的測試導線1085的結構及/或測試導線1087的結構並不以本實施例為限，並可具有其他的變化結構。
測試導線1145或測試導線1147可包括一導線1301(可稱為第三導線)、一導線1302(可稱為第四導線)、一導線1303(亦可稱為第四導線)、一測試墊1321(可稱為第二測試墊)及一測試墊1322(亦可稱為第二測試墊)，但不以此為限。
導線1301可設置在非丟棄部分NDP上或顯示區AA內，並可沿著邊界 BD(即目標線1022或目標線1024)延伸。導線1301的延伸方向可平行於方向X，但不以此為限。導線1302和導線1303可設置在非丟棄部分NDP上或顯示區AA內，且導線1302和導線1303的延伸方向可平行於方向Y，但不以此為限。因此，至少一部分的導線1302和至少一部分的導線1303的延伸方向是不同於導線1301的延伸方向。再者，導線1301的一端可與導線1302的一端連接，且導線1301的另一端可與導線1303的一端連接。
測試墊1321和測試墊1322可設置在非丟棄部分NDP上或顯示區AA內，測試墊1321可與導線1302的另一端連接，而測試墊1322可與導線1303的另一端連接。藉此，測試墊1321可透過導線1302電連接到導線1301，而測試墊1322可透過導線1303電連接到導線1301。
當第二導電測試的結果是斷路時，測試墊1321和測試墊1322之間的導電路徑是被切斷的。此結果表示研磨製程可能已將基板100的邊緣研磨至超過規格線1343或規格線1346，使得導線1301可能已被移除。因此，可判定基板100處於偏離目標研磨狀態，並可判定此基板為不良品。
當第二導電測試的結果是短路時，測試墊1321和測試墊1322之間的導電路徑並未被切斷，即代表研磨製程並未將基板100的邊緣研磨至超過規格線1343或規格線1346，或代表研磨製程可能是將基板100的邊緣研磨至目標線1042或目標線1044。因此，可判定基板100處於目標研磨狀態，並可判定此基板為良品。
在本實施例中，導線1301、導線1302、導線1303、測試墊1321及測試墊1322可形成在基板100的非丟棄部分NDP的相同表面(即表面100F)上，但不以此為限。導線1301、導線1302、導線1303、測試墊1321及測試墊1322可包括金屬、透明導電材料以及適合的其他種類的導電材料，其中本實施例的導線1301、導線1302及導線1303可包括透明導電材料(如氧化銦錫)，但不以此為限。此外，本揭露的測試導線1145的結構及/或測試導線1147的結構並不以本實施例為限，並可具有其他的變化結構。本實施例的製作方法中的步驟和其餘特徵可與第一實施例相同，並可達到與第一實施例相同的功效，不再贅述。
在本實施例中，在方向Y上並位在顯示區AA兩側的周邊區PA內可設置有複數條訊號線，因此測試導線1085或測試導線1087的尺寸(如面積)可小於第一實施例中的測試導線1081或測試導線1083的尺寸，或測試導線1145或測試導線1147的尺寸可小於第一實施例中的測試導線1141或測試導線1143的尺寸。舉例而言，測試導線1085或測試導線1087的導線1261的長度可小於測試導線1081或測試導線1083的導線1101的長度，或測試導線1145或測試導線1147的導線1301的長度可小於測試導線1141或測試導線1143的導線1161的長度，但不以此為限。
藉此，可避免測試導線在周邊區PA內佔用過多的訊號線的設置空間，也可減少測試導線對訊號線的電性干擾。另一方面，測試導線1085或測試導線1087的數量可大於測試導線1081或測試導線1083的數量，或測試導線1145或測試導線1147的數量可大於測試導線1141或測試導線1143的數量，以提高基板100在切割及研磨製程後的檢測結果的準確率。
請參考圖8，其所示為本揭露的第五實施例中經切割和研磨的電子裝置的一部分的基板的示意圖。為了突顯本實施例的技術特徵並使附圖更加淺顯易懂，圖8繪出對應於測試導線1145的一部分的基板100，省略了測試導線1147，也省略了經切割和研磨後的測試導線1085或測試導線1087的殘留部分。本實施例與第四實施例(如圖7)不同的地方在於，本實施例的導線1301可形成在表面100F上而測試墊1321和測試墊1322可形成在表面100R上。
本實施例的導線1302和導線1303可各自包括一線段1361、一線段1362及一線段1363。導線1302和導線1303的線段1361可沿方向Y延伸至基板100的表面100F的一邊緣，導線1301的一端可與導線1302的線段1361的一端連接，且導線1301的另一端可與導線1303的線段1361的一端連接。
在導線1302和導線1303中，線段1362可形成在基板100(或基板100的非丟棄部分NDP)的一側面100S3上，且線段1362可沿著方向Z延伸。以圖8為例，側面100S3可以是基板100經研磨至研磨製程的目標線1042所形成的一側面，但不以此為限。
在導線1302和導線1303中，線段1363可形成在表面100R上，且線段1363可沿著方向Y延伸，但不以此為限。線段1362的一端可與表面100F上的線段1361的一端連接，線段1362的另一端可與表面100R上的線段1363的一端連接，且線段1363的另一端可與測試墊1321或測試墊1322連接。
線段1362、線段1363、測試墊1321和測試墊1322可以是在切割及研磨製程結束後形成，其中線段1362可透過側面印刷製程形成在側面100S3上，但不以此為限。此外，導線1301和線段1361可以是在研磨製程前形成，但不以此為限。本實施例的其餘特徵可與第四實施例(如圖7)相同，並可達到與第一實施例相同的功效，不再贅述。
請參考圖9和圖10，圖9所示為本揭露的第六實施例中未經切割和研磨的電子裝置的基板的上視示意圖，而圖10所示為本揭露的第六實施例中經切割和研磨的電子裝置的基板的上視示意圖。如圖9所示，本實施例可以是由第一實施例(如圖1)和第四實施例(如圖7)結合而成。本實施例的第一測試導線可包括第一實施例的測試導線1081和測試導線1083以及第四實施例的測試導線1085和測試導線1087，而本實施例的第二測試導線可包括第一實施例的測試導線1141和測試導線1143以及第四實施例的測試導線1145和測試導線1147。
測試導線1081和測試導線1141可對應邊緣1001(如短邊)設置，測試導線1083和測試導線1143可對應邊緣1003(如短邊)設置，兩個測試導線1085及兩個測試導線1145可對應邊緣1002(如長邊)設置，而兩個測試導線1087及兩個測試導線1147可對應邊緣1004(如長邊)設置，但不以此為限。
因此，對於切割及研磨製程，可透過第一實施例中所述的方法對第一測試導線和第二測試導線進行第一導電測試和第二導電測試，來檢測基板100的四個邊緣的切割及研磨狀態。本實施例中經切割和研磨後的基板100可如圖10所示，基板100的一邊緣1221、一邊緣1222、一邊緣1223及一邊緣1224可對齊或 大致上對齊顯示裝置的顯示區AA的邊緣，進而實現無邊框的設計。本實施例的其餘特徵可與第一實施例和第四實施例相同，並可達到與第一實施例相同的功效，不再贅述。
綜上所述，在本揭露的電子裝置的製作方法中，將第一測試導線和第二測試導線設置在基板上，並透過第一測試導線和第二測試導線中的測試墊進行第一導電測試和第二導電測試。相較於習知的檢測方法，本揭露的方法可在製作過程之中透過簡易的導電測試即可判斷切割或研磨的結果是否符合規格，可大幅縮短檢測的時間，並可減少人員失誤的機率。此外，測試墊可設置在顯示區內，使得邊框能有效縮減至顯示區的邊緣，以實現無邊框的設計。
以上所述僅為本揭露的實施例而已，並不用於限制本揭露，對於本領域的技術人員來說，本揭露可以有各種更改和變化。凡在本揭露的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本揭露的保護範圍之內。
10:電子裝置
100:基板
1001-1004:邊緣
100F:表面
1021-1024,1041-1044:目標線
1061-1066:規格線
1081,1083,1141,1143:測試導線
1101-1103,1161-1163:導線
1121-1122,1181-1182:測試墊
1201-1202:線段
AA:顯示區
BD:邊界
DP:丟棄部分
NDP:非丟棄部分
PA:周邊區
X,Y,Z:方向

Claims (10)

  1. 一種電子裝置的製作方法，包括：提供一基板，其中所述基板包括一非丟棄部分以及鄰近於所述非丟棄部分的一丟棄部分；形成一第一測試導線延伸通過所述非丟棄部分和所述丟棄部分；對準一目標線切割所述基板，其中所述目標線對齊所述非丟棄部分和所述丟棄部分之間的一邊界；在切割所述基板之後，對所述第一測試導線進行一第一導電測試；以及當所述第一導電測試的結果是短路時，判定所述基板處於一偏離目標切割狀態，或者當所述第一導電測試的結果是斷路時，判定所述基板處於一目標切割狀態。
  2. 如請求項1所述的電子裝置的製作方法，其中所述第一測試導線包括一第一導線和一第一測試墊，所述第一導線設置在所述丟棄部分上並沿著所述邊界延伸，所述第一測試墊設置在所述非丟棄部分上，且所述第一測試墊電連接到所述第一導線。
  3. 如請求項2所述的電子裝置的製作方法，其中所述第一測試導線還包括一第二導線延伸通過所述非丟棄部分和所述丟棄部分，所述第一測試墊透過所述第二導線電連接到所述第一導線，且至少一部分的所述第二導線的一延伸方向不同於所述第一導線的一延伸方向。
  4. 如請求項1所述的電子裝置的製作方法，其中所述基板包括一顯示區和設置在所述顯示區的至少一側的一外引腳接合部分，所述第一測試導線包括一第一導線和一第一測試墊，所述第一導線設置在所述丟棄部分上並沿著所述邊界延伸，所述第一測試墊設置在所述外引腳接合部分和所述非丟棄部分上，且所述第一測試墊電連接到所述第一導線。
  5. 如請求項1所述的電子裝置的製作方法，還包括：形成一第二測試導線在所述非丟棄部分上；研磨所述基板經所述切割後暴露出的一邊緣；對所述第二測試導線進行一第二導電測試；以及當所述第二導電測試的結果是斷路時，判定所述基板處於一偏離目標研磨狀態，或者當所述第二導電測試的結果是短路時，判定所述基板處於一目標研磨狀態。
  6. 如請求項5所述的電子裝置的製作方法，其中所述第二測試導線包括一第三導線和一第二測試墊，所述第三導線和所述第二測試墊設置在所述非丟棄部分上，所述第三導線沿著所述邊界延伸，且所述第二測試墊電連接到所述第三導線。
  7. 如請求項6所述的電子裝置的製作方法，其中所述第二測試導線還包括一第四導線，所述第二測試墊透過所述第四導線電連接到所述第三導線，且至少一部分的所述第四導線的一延伸方向不同於所述第三導線的一延伸 方向。
  8. 如請求項6所述的電子裝置的製作方法，其中所述第三導線和所述第二測試墊形成在所述非丟棄部分的相同表面上。
  9. 如請求項6所述的電子裝置的製作方法，其中所述非丟棄部分包括一第一表面和相對於所述第一表面的一第二表面，所述第三導線形成在所述第一表面上而所述第二測試墊形成在所述第二表面上。
  10. 如請求項6所述的電子裝置的製作方法，其中所述第二測試墊透過一側面印刷製程電連接到所述第三導線。
TW111109894A 2021-03-26 2022-03-17 電子裝置的製作方法 TWI809765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110331205.8A CN115132600A (zh) 2021-03-26 2021-03-26 电子装置的制作方法
CN202110331205.8 2021-03-26

Publications (2)

Publication Number Publication Date
TW202303545A TW202303545A (zh) 2023-01-16
TWI809765B true TWI809765B (zh) 2023-07-21

Family

ID=83375686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109894A TWI809765B (zh) 2021-03-26 2022-03-17 電子裝置的製作方法

Country Status (3)

Country Link
US (1) US20220367529A1 (zh)
CN (1) CN115132600A (zh)
TW (1) TWI809765B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839096B (zh) * 2023-01-31 2024-04-11 友達光電股份有限公司 顯示裝置和拼接式顯示器
TWI835553B (zh) * 2023-02-09 2024-03-11 友達光電股份有限公司 電路基板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717682A (en) * 2005-10-11 2007-05-01 Orbotech Ltd Method for inspecting microelectronic components on a substrate and apparatus for testing same
CN107045994A (zh) * 2016-11-11 2017-08-15 上海天马微电子有限公司 阵列基板的检测方法及检测装置、阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196179B1 (ko) * 2013-12-31 2020-12-29 엘지디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
KR102544942B1 (ko) * 2016-12-27 2023-06-16 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717682A (en) * 2005-10-11 2007-05-01 Orbotech Ltd Method for inspecting microelectronic components on a substrate and apparatus for testing same
CN107045994A (zh) * 2016-11-11 2017-08-15 上海天马微电子有限公司 阵列基板的检测方法及检测装置、阵列基板及其制作方法

Also Published As

Publication number Publication date
US20220367529A1 (en) 2022-11-17
TW202303545A (zh) 2023-01-16
CN115132600A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
TWI809765B (zh) 電子裝置的製作方法
CN111192943B (zh) 电子装置及其制造方法
JP7343288B2 (ja) 電子装置
TWI429984B (zh) 整合觸控螢幕之液晶顯示裝置
TW201944629A (zh) 無邊框顯示裝置、無邊框顯示面板及其製造方法
JP4881030B2 (ja) 表示装置
US10455693B2 (en) Display device comprising remaining portion of inspection line with cut edge
CN100461984C (zh) 电路组装结构
KR20190114767A (ko) 타일형 전자 장치
CN107665636B (zh) 电子设备的制造方法
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
EP2472497B1 (en) Display panel, display device, and method for manufacturing same
KR20230047339A (ko) 배선 필름 및 그를 포함한 표시 장치
US20240138065A1 (en) Electronic apparatus
US20070235888A1 (en) Film type package and display apparatus having the same
TWI823439B (zh) 背光模組及電子裝置
CN112631006A (zh) 显示装置
TW202133131A (zh) 顯示裝置
KR20150078983A (ko) 칩 온 필름 패키지
US20230215782A1 (en) Electronic device
TWI822039B (zh) 電子裝置的製造方法
EP4287255A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220173000A1 (en) Manufacturing method of package circuit
TW202346873A (zh) 電子裝置
CN118315389A (zh) 电子装置及其制造方法