KR102196179B1 - 디스플레이 장치 및 그의 제조방법 - Google Patents

디스플레이 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102196179B1
KR102196179B1 KR1020130168462A KR20130168462A KR102196179B1 KR 102196179 B1 KR102196179 B1 KR 102196179B1 KR 1020130168462 A KR1020130168462 A KR 1020130168462A KR 20130168462 A KR20130168462 A KR 20130168462A KR 102196179 B1 KR102196179 B1 KR 102196179B1
Authority
KR
South Korea
Prior art keywords
test
signal
wiring
line
power
Prior art date
Application number
KR1020130168462A
Other languages
English (en)
Other versions
KR20150078767A (ko
Inventor
김근영
오두환
황순재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168462A priority Critical patent/KR102196179B1/ko
Publication of KR20150078767A publication Critical patent/KR20150078767A/ko
Application granted granted Critical
Publication of KR102196179B1 publication Critical patent/KR102196179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 모기판과; 상기 모기판 상부에 형성되며, 내부에 서로 교차하여 화소를 정의하는 게이트 및 데이터 배선과, 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자와, 상기 게이트 배선 또는 상기 데이터 배선과 연결되는 패드부를 포함하는 다수의 표시패널과; 상기 다수의 표시패널 각각의 패드부에 다수의 신호배선을 통해 연결되는 테스트부를 포함하고, 상기 다수의 신호배선은 인접한 신호배선이 서로 상이한 층에 형성되는 것을 포함하는 디스플레이 장치용 모기판을 제공한다.

Description

디스플레이 장치 및 그의 제조방법{Method of manufacturing a Display devices}
본 발명은 디스플레이 장치 및 그의 제조방법에 관한 것으로, 특히 테스트 배선이 서로 다른 층에 형성되는 디스플레이 장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 유기발광 디스플레이장치(organic light emitting diode: OLED)와 같은 여러 가지 평판 디스플레이장치(flat panel display: FPD)가 활용되고 있다.
이러한 디스플레이장치의 표시패널은 영상이 표시되는 표시영역과, 표시영역을 둘러싸는 비표시영역을 포함하며, 하나의 모기판(mother glass)에 다수 개 형성된다.
이때, 표시패널은 내부에 다수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 교차하며 다수의 화소영역을 정의하며, 각 화소영역은 스위칭 및 구동 박막트랜지스터, 스토리지 캐패시터 그리고 유기발광 다이오드 또는 액정층을 구비한다.
이와 같은 일반적인 모기판은 내부에 형성된 다수의 표시패널의 정상동작 여부를 확인하기 위해 테스트 전극 및 테스트 배선을 구비한다.
이하 도면을 참조하여 일반적인 모기판의 테스트 전극 및 신호 배선을 설명한다.
도 1은 일반적인 모기판의 일부를 도시한 평면도이고, 도 2는 도1 의 Ⅱ-Ⅱ을 따라 도시한 단면도이다.
도시한 바와 같이, 일반적인 모기판(10) 내부의 패널(미도시)의 일측에는 제1 내지 제6 패드전극(25a, 25b, 25c, 27a, 27b, 29a)과, 제1 내지 제6 패드전극(25a, 25b, 25c, 27a, 27b, 29a)에 전기적으로 연결되는 제1 내지 제6 링크배선(15a, 15b, 15c, 17a, 17b, 19a)이 형성된다.
그리고, 모기판(10)에는 패널(14)에 영상을 표시하기 위한 신호를 인가하기 위한 제1 내지 제3 테스트 전원 전극(45a, 45b, 45c)과, 제1 내지 제2 테스트 신호전극(47a, 47b) 및 제1 테스트 공통전극(49a)이 형성된다.
제1 내지 제3 테스트 전원 전극(45a, 45b, 45c)과, 제1 내지 제2 테스트 신호전극(47a, 47b) 및 제1 테스트 공통전극(49a) 각각은 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a)를 통해 제1 내지 제6 패드전극(25a, 25b, 25c, 27a, 27b, 29a)과 전기적으로 연결된다.
이때, 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a)은 제1 내지 제6 신호배선(35a, 35b, 35c, 37a, 37b, 39a)이라 불릴 수 있으며, 인가되는 신호에 따라 분류된다.
한편, 설명의 편의를 위해 제1 내지 제3 테스트 전원 전극(45a, 45b, 45c)과, 제1 내지 제2 테스트 신호전극(47a, 47b) 및 제1 테스트 공통전극(49a)을 테스트 전극(45a, 45b, 45c, 47a, 47b, 49a)이라 한다.
도시하지 않았지만, 제1 내지 제6 패드전극(25a, 25b, 25c, 27a, 27b, 29a)과, 테스트 전극(45a, 45b, 45c, 47a, 47b, 49a)은 패널(14) 외측을 따라 다수 개 형성된다.
그리고, 제1 내지 제6 패드전극(25a, 25b, 25c, 27a, 27b, 29a)은 제1 내지 제6 링크배선(15a, 15b, 15c, 17a, 17b, 19a)을 통해 패널(14) 내부의 게이트 배선(미도시) 또는 데이터 배선(미도시) 및 전원배선(미도시)과 전기적으로 연결된다.
이때, 제1 내지 제3 테스트 전원 전극(45a, 45b, 45c)에는 제1 전원전압이 인가되고, 제1 내지 제2 테스트 신호전극(47a, 47b)에는 데이터 신호 또는 제어신호가 인가되고, 제1 테스트 공통전극(49a)에는 제2 전원전압이 인가된다.
이때, 제1 전원전압으로 전원전압(VDD)이 인가될 수 있으며, 제2 전원전압으로 기저전압(VSS)이 인가될 수 있다.
이에 따라, 모기판(10) 내부에 형성되는 패널(14)은 테스트 전극(45a, 45b, 45c, 47a, 47b, 49a)에 인가되는 신호에 따라 내부의 스위칭 소자(미도시)가 구동된다.
이를 통해 패널(14)의 정상동작유무를 검사할 수 있으며, 이후 정상 동작하는 패널을 절단공정으로 모기판(10)에서 분리한다.
이때, 절단공정은 미세한 크랙(crack)으로 인한 패널의 파손 방지를 위해 그라인딩(grinding) 공정으로 절단한다.
이때, 도 1의 절단선 Ⅱ-Ⅱ을 따라 그라인딩 공정을 진행하며, 그라인딩 공정 시 절단선 Ⅱ-Ⅱ에 위치하는 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a)이 그라인딩 휠(grinding wheel)로 인해 물리적으로 영향을 받는다.
도 2에 도시한 바와 같이, 일반적인 모기판의 절단면은 기판(20) 상부에 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a)이 형성되며, 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a) 상부에는, 제1 절연막(30)이 형성된다.
이와 같은, 일반적인 모기판의 절단면에서는 그라인딩 공정으로 인해 제1 내지 제3 테스트 전원배선(35a, 35b, 35c)과, 제1 내지 제2 테스트 신호배선(37a, 37b) 및 제1 테스트 공통배선(39a) 중 일부가 물리적으로 영향을 받아 단락이 발생한다.
이때, 제1 테스트 전원배선(35a)과 제1 테스트 신호배선(37a)의 단락이 발생하면, 제1 테스트 전원배선(35a) 및 제1 테스트 신호배선(37a)과 전기적으로 연결되는 제1 및 제4 패드전극(25a, 27a)과 제1 및 제4 링크배선(15a, 17a)에 인가되는 신호의 변동이 발생하여, 제1 및 제4 링크배선(15a, 17a)과 전기적으로 연결되는 데이터 배선(미도시) 또는 게이트 배선(미도시)에 신호가 제대로 인가되지 않아 데이터 배선(미도시) 또는 게이트 배선(미도시)이 연결된 화소의 계조가 제대로 표시되지 않는 선 결함(line defect) 또는, 제1 테스트 전원배선(35a)과 제1 테스트 신호배선(37a)의 단락으로 인한 소자의 번트(burnt)가 발생할 수 있다.
그리고, 제3 테스트 전원배선(35c)과 제1 테스트 공통배선(39a)의 단락이 발생하면, 제1 테스트 공통배선(39a)과 전기적으로 연결되는 제6 패드전극(29a)과 제6 링크배선(29a)에 인가되는 기저전압의 변동이 발생하여, 패널(14) 내부의 다수의 화소의 계조가 제대로 표시되지 않는 선 결함(line defect)이 다수 개 발생할 수 있다.
이와 같은, 선 결함 및 번트는 패널(14)에 표시되는 영상이 바르게 표시되지 않는 불량으로 영상을 표시하는 디스플레이 장치에 있어서 큰 문제이다.
본 발명에서는 위와 같이 모기판의 절단공정 중 인접한 신호배선간 단락으로 인해 패널에 표시되는 영상이 바르게 표시되지 않는 불량이 발생하는 문제를 해결하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트 및 데이터 배선과, 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자와, 상기 게이트 배선 또는 상기 데이터 배선과 연결되는 패드부를 포함하고; 상기 패드부로부터 상기 기판의 절단면까지 연장되는 신호배선을 포함하고, 상기 신호배선은 인접한 신호배선이 서로 상이한 층에 형성되는 것을 포함하는 디스플레이 장치를 제공한다.
이때, 상기 신호배선은, 상기 제1 전원전압이 인가되는 제1 내지 제3 신호배선과; 상기 제어신호 또는 데이터 신호가 인가되는 제4 및 제5 신호배선과; 상기 제2 전원전압이 인가되는 제6 신호배선을 포함한다.
그리고, 제1 내지 제3 신호배선을 덮는 제1 절연막과; 상기 제1 절연막 상부로 형성되는 제4 및 제 5 신호배선과; 상기 제4 및 제5 신호배선을 덮는 제2 절연막과; 상기 제2 절연막 상부로 형성되는 제6 신호배선을 포함한다.
그리고, 상기 스위칭 소자와 전기적으로 연결되는 스토리지 캐패시터와; 상기 스위칭 소자 및 상기 스토리지 캐패시터와 연결되는 화소전극을 더 포함한다.
그리고, 상기 스위칭 소자와 연결되는 스토리지 캐패시터 및 구동 박막트랜지스터와; 상기 스토리지 캐패시터 및 상기 구동 박막트랜지스터와 연결되는 전원배선 및 유기발광 다이오드를 더 포함한다.
한편, 본 발명은 모기판 상부에 형성되는 신호배선을 포함하는 테스트 배선부와, 상기 테스트 배선부와 상기 신호배선을 통해 연결되는 패널부를 포함하는 디스플레이 장치 제조방법에 있어서, 상기 모기판 상의 상기 테스트 배선부에 다수의 제1 신호배선을 형성하는 단계와; 상기 다수의 제1 신호배선 상에 절연막을 형성하는 단계와; 상기 다수의 제1 신호배선과 교번되어 절연막 상에 다수의 제2 신호배선을 형성하는 단계와; 상기 제1 및 제2 신호배선을 포함하는 테스트 배선부를 절단하여 상기 모기판에서 상기 패널부을 분리하는 단계를 포함하는 디스플레이 장치 제조방법을 제공한다.
이때, 상기 다수의 제2 신호배선 상에 보호막을 형성하는 단계 및; 상기 보호막 상에 제3 신호배선을 형성하는 단계를 포함한다.
본 발명은 디스플레이 패널 제작 시, 인접한 신호배선을 서로 다른 층에 형성하여 단락발생을 방지하는 효과가 있다.
도 1은 일반적인 모기판의 일부를 도시한 평면도이다.
도 2는 도1 의 Ⅱ-Ⅱ을 따라 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 모기판을 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 모기판의 일부를 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ을 따라 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 디스플레이 장치용 모기판에 대해 자세히 설명한다.
이하 설명하는 신호배선은 테스트 배선, 게이트 및 데이터 배선, 전원배선 및 쇼팅바를 포함하며, 본 발명에서는 설명의 편의를 위해 테스트 배선으로 설명하였다.
도 3은 본 발명의 일 실시예에 따른 모기판을 도시한 평면도이고, 도 4는 본 발명의 일 실시예에 따른 모기판의 일부를 확대 도시한 평면도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 모기판(110)은 대량 생산을 목적으로 내부에 다수의 표시패널(114)과 표시패널(114) 각각에 신호배선(TL)을 통해 전기적으로 연결되는 테스트 부(112)을 포함한다.
그리고, 신호배선(TL)은 표시패널(114) 내부에 다수 개 형성된 패드전극(125a, 125b, 125c, 127a, 127b, 129a)에 전기적으로 연결된다.
한편, 다수의 표시패널(114) 각각은 내부에 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선(GL, DL)과 전원배선(PL)을 구성한다.
이때, 게이트 및 데이터 배선(GL, DL)과 전원배선(PL)은 다수의 패드전극(125a, 125b, 125c, 127a, 127b, 129a)과 전기적으로 연결된다.
그리고, 각 화소영역은 스위칭 박막트랜지스터(Ts)와, 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되는 구동 박막트랜지스터(Td)와, 스토리지 캐패시터(CS)와 구동 박막트랜지스터(Td)의 드레인 전극과 연결되는 유기발광 다이오드(E)를 구성한다.
이때, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)과 연결되고, 소스 전극은 데이터 배선과 연결된다.
그리고, 구동 박막트랜지스터(Td)의 소스 전극과 스토리지 캐패시터(CS)는 전원배선(PL)과 연결된다.
이와 같은 표시패널(114)은 정상동작 여부를 확인하기 위해 신호배선(TL)을 통해 테스트 부(112)와 연결된다.
도 4를 참조하면, 테스트 부(112)는 내부에 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)과, 제1 내지 제2 테스트 신호전극(147a, 147b) 및 제1 테스트 공통전극(149a)을 포함하며, 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)과, 제1 내지 제2 테스트 신호전극(147a, 147b) 및 제1 테스트 공통전극(149a) 각각은 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)을 통해 표시패널(114)의 제1 내지 제6 패드전극(125a, 125b, 125c, 127a, 127b, 129a)과 전기적으로 연결된다.
이때, 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)은 제1 내지 제6 신호배선(135a, 135b, 135c, 137a, 137b, 139a)이라 불릴 수 있으며, 제1 내지 제6 신호배선(135a, 135b, 135c, 137a, 137b, 139a)은 인가되는 신호에 따라 분류된다.그리고, 제1 내지 제6 패드전극(125a, 125b, 125c, 127a, 127b, 129a)은 제1 내지 제6 링크배선(115a, 115b, 115c, 117a, 117b, 119a)을 통해 게이트 및 데이터 배선(GL, DL)과 전기적으로 연결된다.
이때, 테스트 신호는 제1 및 제2 전원전압과 데이터 신호 또는 제어 신호 중 어느 하나 일 수 있으며, 외부의 테스트 전원(미도시)에서 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)과, 제1 내지 제2 테스트 신호전극(147a, 147b) 및 제1 테스트 공통전극(149a)에 인가된다.
예를들어, 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)에는 제1 전원전압이 인가되고, 제1 및 제2 테스트 신호전극(147a, 147b)에는 데이터 신호가 인가되고, 제1 테스트 공통전극(149a)에는 제2 전원전압이 인가될 수 있다.
이때, 제1 전원전압으로는 전원전압(VDD)이 인가될 수 있으며, 제2 전원전압으로는 기저전압(VSS)이 인가될 수 있다.
이와 같이, 테스트부(112)는 외부의 테스트 전원(미도시)을 공급받아 테스트 신호를 스위칭 및 구동박막트랜지스터(Ts, Td)에 신호를 인가하여 표시패널(114)에 테스트 영상을 표시할 수 있다.
즉, 모기판(110) 내부에 형성되는 패널(114)은 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)과, 제1 내지 제2 테스트 신호전극(147a, 147b) 및 제1 테스트 공통전극(149a)에 인가되는 신호에 따라 내부의 스위칭 및 구동 박막트랜지스터(Ts, Td)가 구동되어 표시패널(114)에 영상이 표시된다.
이때, 사용자는 테스트 영상을 확인하여 각 표시패널(114)의 정상 구동여부를 확인할 수 있으며, 정상 구동이 확인된 표시패널(114)은 모기판(110)에서 분리된다.
이때, 표시패널(114)은 절단공정을 통해 모기판(110)에서 분리되는데, 절단공정은 미세한 크랙(crack)으로 인한 표시패널(114)의 파손 방지를 위해 그라인딩(grinding) 공정으로 모기판(110)에서 표시패널(144)이 절단된다.
이때, 표시패널(144)의 비표시영역을 축소시키기 위해 신호배선(TL)이 절단되며 표시패널(144)과 전기적으로 연결된 테스트부(112)를 포함하는 모기판(110)에서 표시패널(144)이 분리된다.
좀 더 상세하게 설명하면, 도 4의 절단선 Ⅴ-Ⅴ을 따라 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)을 가로지르며 그라인딩 공정이 진행되며, 그라인딩 공정 시 절단선 Ⅴ-Ⅴ에 위치하는 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)이 그라인딩 휠(grinding wheel)로 인해 물리적으로 영향을 받는다.
이때, 본 발명에 일 실시예에 따른 모기판(110)의 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a) 중 인접한 배선을 상이한 층에 형성하여 절단공정으로 인한 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a) 간의 단락을 방지할 수 있다.
이하 도면을 참조하여 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)을 설명한다.
도 5는 도 4의 Ⅴ-Ⅴ을 따라 도시한 단면도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 모기판에서 표시패널(도 3의 114)을 절단공정으로 분리한 단면에는 기판(120)에서부터 차례로 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 절연막(130a)과, 제1 및 제2 테스트 신호배선(137a, 137b)과, 제2 절연막(130b)과, 제1 테스트 공통배선(129a)과, 제3 절연막(130c)이 형성된다.
이와 같이 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)이 각각 제1 내지 제3 절연막(130a, 130b, 130c)으로 층이 나뉜 다층구조를 갖도록 형성하면, 인접한 배선의 단락을 방지하는 효과가 있다.
즉, 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)은 그라인딩 공정과 같은 절단공정을 진행하여도 인접한 배선의 단락을 방지할 수 있다.
좀 더 상세하게 설명하면, 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a) 중 일부가 그라인딩 공정으로 인한 물리적으로 영향을 받아도 인접한 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a) 중 나머지는 다른 층에 위치하여 단락발생을 방지할 수 있다.
이때, 제1 내지 제3 테스트 전원전극(145a, 145b, 145c)에는 제1 전원전압이 인가될 수 있고, 제1 내지 제2 테스트 신호전극(147a, 147b)에는 데이터 신호가 인가될 수 있으며, 제1 테스트 공통전극(149a)에는 제2 전원전압이 인가될 수 있다.
예를들어, 제1 전원전압으로는 전원전압(VDD)이 인가될 수 있으며, 제2 전원전압으로는 기저전압(VSS)이 인가될 수 있다.
한편, 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a) 중 제1 및 제2 전원전압이 인가되는 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 테스트 공통배선(139a)은 내부에 인가되는 전압이 크기 때문에 인접한 배선의 단락 발생확률이 크다.
따라서, 제1 및 제2 전원전압이 인가되는 배선 사이에 제어신호 또는 데이터 신호가 인가되는 제1 내지 제2 테스트 신호배선(137a, 137b)을 배치하여 신호배선 간의 단락발생을 방지한다.
이때, 제1 테스트 공통배선(139a)에는 제2 전원전압이 인가되는데, 제1 테스트 공통배선(139a)을 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b)보다 상층 또는 하층에 형성하여 제2 전원전압에 따른 단락 발생을 방지할 수 있는 효과가 있다.
그리고, 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)을 다층구조로 형성함에 따라 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)의 선 결함 및 번트를 방지할 수 있어, 표시패널(도 3의 114)에 표시되는 영상을 바르게 표시할 수 있는 장점이 있다.
그리고, 제1 테스트 공통배선(139a) 상부에 제3 절연막(130c)을 형성하여 기판(120) 상부에 형성되는 제1 내지 제3 테스트 전원배선(135a, 135b, 135c)과, 제1 내지 제2 테스트 신호배선(137a, 137b) 및 제1 테스트 공통배선(139a)을 3개의 절연막으로 보호할 수 있어 외부의 물리적인 자극 또는 전기적인 자극으로부터 절연할 수 있는 효과가 있다.
이하 도면을 참조하여 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법을 설명한다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법을 단계별로 도시한 도면이다.
이때, 본 발명의 일 실시예에 따른 디스플레이 장치의 기판(220) 상부에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(도 4의 GL) 및 데이터 배선(도 4의 DL)이 형성된다.
그리고, 화소영역(P)에는 스위칭 박막 트랜지스터(도 4의 Ts)와 구동 박막 트랜지스터(도 4의 Td)가 형성된다.
이때, 게이트 배선(도 4의 GL) 및 데이터 배선(도 4의 DL)은 스위칭 박막 트랜지스터(Ts)와 연결되고, 구동 박막 트랜지스터(Td)는 스위칭 박막 트랜지스터(Ts)와 연결된다.
이하, 설명하는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 구동 박막 트랜지스터(Td)는 스위칭 박막 트랜지스터(Ts)와 그 구조나 형성하는 방법이 유사하다.
도 6a에 도시한 바와 같이, 기판(220) 상부의 화소영역(P)에는 게이트 전극(230)을 형성하고, 신호배선부(TLS)에는 제1 테스트 배선(240)을 형성한다.
이때, 신호배선부(TLS)는 표시패널(114)과 테스트부(112)를 연결하는 신호배선(도 3의 TL)을 형성하는 영역으로, 제1 테스트 배선(240)은 제1 내지 제3 테스트 전원배선(도 4의 135a, 135b, 135c)에 대응된다.
그 다음 도 6b에 도시한 바와 같이, 게이트 전극(230) 및 제1 테스트 배선(240) 상부로 기판(220) 전면에 게이트절연막(231)을 형성한다.
그리고, 게이트 절연막(231) 상부로, 게이트 전극(230)에 대응하여 순수 비정질 실리콘의 액티브층과 그 상부로 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 구성된 반도체층(232)과, 반도체층(232) 상부로 서로 이격하는 소스 및 드레인 전극(234a 및 234b)을 형성한다.
이때, 신호배선부(TLS)의 제1 테스트 배선(240)에 대응하는 게이트 절연막(231) 상부에는 제2 테스트 배선(244)을 형성한다.
이때, 제2 테스트 배선(244)는 제1 내지 제2 테스트 신호배선(도 4의 137a, 137b)에 대응된다.
한편, 소스 및 드레인 전극(234a 및 234b)과 제2 테스트 배선(244)은, 동일 물질, 동일 공정으로 형성될 수 있으며 도전성을 갖는 금속물질로 형성될 수 있다.
예를 들어, 소스 및 드레인 전극(234a 및 234b)과 제2 테스트 배선(244)은 알루미늄(Al), 알루미늄합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루질 수 있다.
좀 더 상세하게 설명하면, 소스 및 드레인 전극(234a 및 234b)과 제2 테스트 배선(244)은 도전성을 갖는 제1 금속물질층(미도시)을 기판(220) 전면에 증착하고, 패터닝하여 형성될 수 있다.
그 다음 도 6c를 참조하면, 소스 및 드레인 전극(234a 및 234b)과 제2 테스트 배선(244) 상부로 기판(220) 전면에 드레인 전극(234b)의 일부를 노출시키는 콘택홀(CH1)을 갖는 보호막(235)을 형성하고, 보호막(235) 상부에 형성되며, 콘택홀(CH1)을 통해 드레인 전극(234b)과 전기적으로 연결되는 제1 전극(236)을 형성한다.
이때, 제1 전극(236)은 유기발광 다이오드의 애노드 전극의 역할을 하도록 일함수 값이 상대적으로 높은 금속물질로 이루어질 수 있다.
그리고, 신호배선부(TLS) 상부에는 제3 테스트 배선(246)을 형성한다.
이때, 제3 테스트 배선(246)은 제1 테스트 공통배선(139a)에 대응된다.
한편, 제1 전극(236)과 제3 테스트 배선(246)은 동일 물질, 동일 공정으로 형성될 수 있으며 도전성을 갖는 금속물질로 형성될 수 있다.
예를들어, 제1 전극(236) 및 제3 테스트 배선(246)은 투명도전성물질로 이루어질 수 있는데, 예를 들어, ITO, IZO, GZO, IGZO 중 어느 하나로 형성될 수 있다.
좀 더 상세하게 설명하면, 제1 전극(236) 및 제3 테스트 배선(246)은 ITO, IZO, GZO, IGZO 중 어느 하나로 형성되는 투명도전성을 갖는 제2 금속물질층(미도시)을 기판(220) 전면에 증착하고, 패터닝하여 형성될 수 있다.
도시하지 않았지만, 제1 내지 제3 테스트 배선(240 내지 246)의 일측은 표시패널(도 3의 114) 내부의 패드부(미도시)와 연결되며, 제1 내지 제3 테스트 배선(240 내지 246)의 타측은 테스트부(도 3의 112)와 연결되어 테스트부(도 3의 112)에서 인가되는 제어신호 및 데이터 신호를 표시패널(도 3의 114)로 공급한다.
그 다음 도 6d를 참조하면, 기판(220) 전면으로 보호막(235) 상부에 뱅크층(237)이 형성된다.
이때, 뱅크층(237)은 각 화소영역(P)을 둘러싸는 형태로 제1 전극(236)의 테두리와 중첩하도록 형성되어 제1 전극(236)의 중앙부를 노출한다.
그리고, 제1 전극(236) 상부로 뱅크층(237) 일부와 중첩되는 유기 발광층(238)을 형성한다.
그리고, 유기발광층(238) 상부로 기판(220) 전면에 제2 전극(239)을 형성한다.
이때, 제2 전극(215)은 유기발광 다이오드의 캐소드 전극 역할을 하도록 일함수 값이 상대적으로 낮은 금속물질로 이루어질 수 있으며, 가시광에 대하여 투과특성을 갖도록 상대적으로 얇은 두께로 형성된다.
이와 같은 구조를 갖는 본 발명의 디스플레이 장치는, 테스트 부(도 3의 112)와 연결된 제1 내지 제3 테스트 배선(240 내지 246)을 통해 제어신호 및 데이터 신호를 인가 받아 디스플레이 장치를 테스트 할 수 있다.
한편, 본 발명의 일 실시예에 따른 디스플레이 장치는, 모기판(도 3의 110)에서 절단선V-V를 따라 절단되어 완성된다.
도 6e를 참조하면, 절단된 본 발명의 일 실시예에 따른 디스플레이 장치는, 절단선V-V를 따라 테스트부(TL)의 제1 내지 제3 테스트 배선(240 내지 246)의 일부가 절단되어 형성된다.
좀 더 상세하게는 본 발명의 일 실시예에 따른 디스플레이 장치는 미세한 크랙(crack)으로 인한 패널의 파손 방지를 위해 그라인딩(grinding) 공정으로 절단될 수 있다.
이때, 제1 내지 제3 테스트 배선(240 내지 246)은 기판(220) 상부로 각각 게이트 절연막(231) 및 보호막(235) 상부로 각각 다른 층에 형성되어 그라인딩 공정 시, 서로 영향을 미치는 것을 방지할 수 있다.
즉, 제3 테스트 배선(246)을 제1 및 제2 테스트 배선(240, 244) 보다 상층 또는 하층에 형성하고, 제2 테스트 배선(244)을 제1 테스트 배선(240) 보다 상층 또는 하층에 형성하여 절단공정에 따른 단락발생을 방지할 수 있는 효과가 있다.
한편, 제1 테스트 배선(240)은 제1 내지 제3 테스트 전원배선(도 3의 135a, 135b, 135c)에 대응되고, 제2 테스트 배선(244)은 제1 내지 제2 테스트 신호배선(도3의 137a, 137b)에 대응되며, 제3 테스트 배선(246)은 제1 테스트 공통배선(도 3의 139a)에 대응된다.
즉, 제1 내지 제3 테스트 배선(240 내지 246)은 상층과 하층으로 나눠져 있을 뿐 아니라 좌, 우로도 이격하여 형성된다.
따라서, 제1 내지 제3 테스트 배선(240 내지 246)의 선 결함 및 번트를 방지할 수 있어, 표시패널(도 3의 114)에 표시되는 영상이 바르게 표시할 수 있는 장점이 있다.
전술한 제1 내지 제 3 테스트 배선은 신호배선이라 할 수 있으며, 설명의 편의를 위해 테스트 배선이라 하였지만, 신호배선은 테스트 배선, 게이트 및 데이터 배선, 전원배선 및 쇼팅바를 포함한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
120 : 기판 130a : 제1 절연막
130b : 제2 절연막 130c : 제3 절연막
135a : 제1 테스트 전원배선 135b : 제2 테스트 전원배선
135c : 제3 테스트 전원배선 137a : 제1 테스트 신호배선
137b : 제2 테스트 신호배선 139c : 제1 테스트 공통배선

Claims (9)

  1. 기판과;
    상기 기판 상부에 형성되는 게이트 및 데이터 배선과, 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자와, 상기 게이트 배선 또는 상기 데이터 배선과 연결되는 패드부와;
    제1 전원전압이 인가되며 상기 기판 상에 형성되는 제1 내지 제3 테스트 전원배선, 제어신호 또는 데이터 신호가 인가되며 제1 절연막을 개재하여 상기 제1 내지 제3 테스트 전원배선 상에 형성되는 제1 및 제2 테스트 신호배선, 제2 전원전압이 인가되며 제2 절연막을 개재하여 상기 제1 및 제2 테스트 신호배선 상에 형성되는 제1 테스트 공통배선을 포함하며 상기 패드부로부터 상기 기판의 절단면까지 연장되는 신호배선을 포함하고,
    상기 신호배선은 인접한 신호배선이 상기 절단면에서 서로 상이한 층에 형성되며,
    상기 제1 전원전압과 상기 제2 전원전압 각각은 상기 제어 신호 또는 상기 데이터 신호보다 크고,
    상기 제1 테스트 전원배선, 상기 제1 테스트 신호배선, 상기 제2 테스트 전원배선, 상기 제2 테스트 신호배선, 상기 제3 테스트 전원배선, 상기 제1 테스트 공통배선이 순차적으로 서로 인접하여 배열되는 것을 특징으로 하는 디스플레이 장치.

  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 스위칭 소자와 전기적으로 연결되는 스토리지 캐패시터와;
    상기 스위칭 소자 및 상기 스토리지 캐패시터와 연결되는 화소전극을 더 포함하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 스위칭 소자와 연결되는 스토리지 캐패시터 및 구동 박막트랜지스터와;
    상기 스토리지 캐패시터 및 상기 구동 박막트랜지스터와 연결되는 전원배선 및 유기발광 다이오드를 더 포함하는 디스플레이 장치.
  6. 모기판 상부에 형성되는 신호배선을 포함하는 테스트 배선부와, 상기 테스트 배선부와 상기 신호배선을 통해 연결되는 패널부를 포함하는 디스플레이 장치 제조방법에 있어서,
    상기 모기판 상의 상기 테스트 배선부에 제 1 테스트 전원배선, 제 2 테스트 전원배선, 제 3 테스트 전원배선을 포함하는 다수의 제1 신호배선을 형성하는 단계와;
    상기 다수의 제1 신호배선 상에 절연막을 형성하는 단계와;
    상기 다수의 제1 신호배선과 교번되어 절연막 상에 제1 테스트 신호배선과 제2 테스트 신호배선을 포함하는 다수의 제2 신호배선을 형성하는 단계와;
    상기 다수의 제2 신호배선 상에 보호막을 형성하는 단계와;
    상기 보호막 상에 제1 테스트 공통배선을 형성하는 단계와;
    상기 제1 및 제2 신호배선과 상기 제1 테스트 공통배선을 포함하는 테스트 배선부를 절단하여 상기 모기판에서 상기 패널부을 분리하는 단계를 포함하고,
    상기 제 1 테스트 전원배선, 상기 제 2 테스트 전원배선, 상기 제 3 테스트 전원배선 각각에는 제1 전원전압이 인가되며, 상기 제1 테스트 신호배선과 상기 제2 테스트 신호배선에는 제어신호 또는 데이터 신호가 인가되고, 상기 제 1 테스트 공통배선에는 제2 전원전압이 인가되며, 상기 제1 전원전압과 상기 제2 전원전압 각각은 상기 제어신호 또는 상기 데이터 신호보다 크고,
    상기 제1 테스트 전원배선, 상기 제1 테스트 신호배선, 상기 제2 테스트 전원배선, 상기 제2 테스트 신호배선, 상기 제3 테스트 전원배선, 상기 제1 테스트 공통배선이 순차적으로 서로 인접하여 배열되며,
    상기 제1 테스트 전원배선, 상기 제1 테스트 신호배선, 상기 제2 테스트 전원배선, 상기 제2 테스트 신호배선, 상기 제3 테스트 전원배선, 상기 제1 테스트 공통배선은 상기 테스트 배선부의 절단면에서 서로 상이한 층에 형성되는 디스플레이 장치 제조방법.


  7. 삭제
  8. 삭제
  9. 삭제
KR1020130168462A 2013-12-31 2013-12-31 디스플레이 장치 및 그의 제조방법 KR102196179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168462A KR102196179B1 (ko) 2013-12-31 2013-12-31 디스플레이 장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168462A KR102196179B1 (ko) 2013-12-31 2013-12-31 디스플레이 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20150078767A KR20150078767A (ko) 2015-07-08
KR102196179B1 true KR102196179B1 (ko) 2020-12-29

Family

ID=53791243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168462A KR102196179B1 (ko) 2013-12-31 2013-12-31 디스플레이 장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102196179B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463349B1 (ko) * 2015-12-31 2022-11-03 엘지디스플레이 주식회사 표시장치
CN115132600A (zh) * 2021-03-26 2022-09-30 群创光电股份有限公司 电子装置的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099847B (zh) * 2008-07-23 2013-03-13 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
KR101064403B1 (ko) * 2009-10-07 2011-09-14 삼성모바일디스플레이주식회사 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법

Also Published As

Publication number Publication date
KR20150078767A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN108520893B (zh) 柔性显示装置、显示装置及其制备方法
KR101661015B1 (ko) 대면적 유기발광 다이오드 표시장치
EP3886174B1 (en) Organic light emitting diode array substrate, its manufacturing method, and display device
CN105609529A (zh) 窄边框大面积有机发光二极管显示器
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR101631549B1 (ko) 유기발광 표시패널 및 이를 제조하는 방법
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
US9147699B2 (en) Display device with redundant transistor structure
US10320186B2 (en) Display drive chip
KR20170000063A (ko) 표시 장치
KR102315889B1 (ko) 표시 패널
JP2018506075A (ja) アレイ基板及び液晶表示パネル
KR102291362B1 (ko) 유기전계발광표시장치
US8400437B2 (en) Display device
KR102196179B1 (ko) 디스플레이 장치 및 그의 제조방법
KR101710575B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20150001068A (ko) 유기전계발광 표시장치
KR20130091504A (ko) 표시 장치
KR102376590B1 (ko) 유기발광 표시장치
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
KR101432573B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR102243954B1 (ko) 인셀 터치 방식 표시장치 및 이의 제조방법
KR102707629B1 (ko) 표시장치
KR102142478B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant