KR102243954B1 - 인셀 터치 방식 표시장치 및 이의 제조방법 - Google Patents

Abstract

본 발명은 인셀 터치 방식 표시장치 및 이의 제조방법을 개시한다. 개시된 본 발명의 인셀 터치 방식 표시장치는, 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 포함하고, 각 화소영역(P)을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 포함하며, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터 상에 제1 보호층을 사이에 두고 배치된 보조 스토리지 전극 및 터치 배선을 포함하며, 상기 보조 스토리지 전극 및 터치 배선 상에 제2 보호층을 사이에 두고 배치된 공통전극을 포함하고, 상기 공통전극 상에 제3 보호층을 사이에 두고 배치된 화소전극을 포함함으로써, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.

Description

인셀 터치 방식 표시장치 및 이의 제조방법{In-Cell Touch Type Display Device and Method for Manufacturing the same}

본 발명은 인셀 터치 방식 표시장치에 관한 것으로, 보다 상세하게는 화소 영역의 스토리지 커패시턴스를 증가시켜 화면 품의를 개선한 인셀 터치 방식 표시장치 및 이의 제조방법에 관한 것이다.

평판 표시장치(Flat Panel Display Device)의 입력 장치로서 종래에 적용되었던 마우스나 키보드를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린 장치가 적용되고 있다.

상기 평판 표시장치는 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기전계발광표시장치(Organic Electroluminescence Display Device) 등을 포함한다.

상기 터치 스크린 장치는 네비게이션(navigation), 산업용 단말기, 노트북 컴퓨터, 금융 자동화기기, 게임기 등과 같은 모니터; 휴대전화기, MP3, PDA, PMP, PSP, 휴대용 게임기, DMB 수신기, 태블릿 PC 등과 같은 휴대용 단말기 및 냉장고, 전자 레인지, 세탁기 등과 같은 가전제품 등에 적용되고 있으며, 누구나 쉽게 조작할 수 있는 장점으로 인해 적용이 확대되고 있다.

종래 터치 스크린 장치는 평판 표시장치의 표시패널에 부착하는 방식으로 제조되는데, 상기 터치 스크린 장치에 터치가 이루어지면, 터치에 의해 발생하는 신호를 이용하여 터치 좌표를 계산한다.

하지만, 상기와 같이 표시패널에 별도의 터치 스크린 장치를 부착하는 구조는 표시장치의 부피를 크게 하고, 고해상도 표시패널에 적용하기 어려운 단점이 있다.

최근에는 표시패널 내부에 터치 기능을 내장시킨 인셀 터치(In-Cell Touch) 방식 표시장치가 개발되었다.

상기 인셀 터치 방식(In-Cell Touch Type) 표시장치는 표시패널 내부에 터치배선이 추가적으로 형성되기 때문에 고해상도로 갈 수록 화소 영역의 스토리지 커패시턴스(Storage Capacitance)의 확보가 어려운 단점이 있다.

상기와 같이, 화소 영역의 스토리지 커패시턴스가 충분히 확보되지 않으면, 킥백 전압(ΔV)이 커져 화면 품위를 저하시키는 문제가 있다.

본 발명은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 인셀 터치 방식 표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.

또한, 본 발명은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 인셀 터치 방식 표시장치 및 이의 제조방법을 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 인셀 터치 방식 표시장치는, 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 포함하고, 각 화소영역(P)을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 포함하며, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터 상에 제1 보호층을 사이에 두고 배치된 보조 스토리지 전극 및 터치 배선을 포함하며, 상기 보조 스토리지 전극 및 터치 배선 상에 제2 보호층을 사이에 두고 배치된 공통전극을 포함하고, 상기 공통전극 상에 제3 보호층을 사이에 두고 배치된 화소전극을 포함함으로써, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.

또한, 본 발명의 인셀 터치 방식 표시장치 제조방법은, 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 제공하는 단계를 포함하고, 상기 각 화소영역을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 형성하고, 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 박막 트랜지스터가 형성된 기판 상에 제1 보호층과 상기 제1 보호층 상에 보조 스토리지 전극 및 터치 배선을 형성하는 단계를 포함하고, 상기 보조 스토리지 전극 및 터치 배선이 형성된 기판 상에 제2 보호층과 상기 제2 보호층 상에 공통전극을 형성하는 단계를 포함하며, 상기 공통전극이 형성된 기판 상에 제3 보호층과 상기 제3 보호층 상에 상기 화소전극을 형성하는 단계를 포함함으로써, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.

본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.

또한, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 표시장치를 개략적으로 도시한 도면이다.
도 2는 상기 도 1에서 터치 블럭과 터치 배선의 구조를 도시한 도면이다.
도 3은 상기 도 2의 터치블럭에서 A 영역을 확대한 평면도이다.
도 4는 본 발명의 실시예에 따른 인셀 터치 방식 표시장치의 화소 단면도이다.
도 5a 및 도 5b는 본 발명에 따른 인셀 터치 방식 표시장치에 보조 스토리지 전극이 배치된 경우와 배치되지 않은 경우의 화소 커패시턴스의 특성을 비교한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

또한, 본 발명의 실시예는 평판 표시장치에 모두 적용할 수 있다. 여기서는 액정표시장치, 특히 프린지 필드(Fring Field Switching Mode) 액정표시장치인 경우를 중심으로 설명한다.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 표시장치를 개략적으로 도시한 도면이고, 도 2는 상기 도 1에서 터치 블럭과 터치 배선의 구조를 도시한 도면이다.

도 1 및 도 2를 참조하면, 본 발명에 따른 인셀 터치 방식 표시장치(100)는, 화면이 디스플레이되는 액티브영역(160)을 구비한 터치표시패널(110)과, 상기 터치표시패널(110)의 둘레를 따라 배치된 제1 및 제2 게이트 드라이버(120a, 120b), 데이터 드라이버(130) 및 먹스부(140)를 포함한다.

상기 터치표시패널(110)은 표시영역과 대응되는 액티브영역(160)과 표시영역 둘레의 비표시영역으로 구획되고, 상기 비표시영역에 제1 및 제2 게이트 드라이버(120a, 120b), 데이터 드라이버(130) 및 먹스부(140)가 배치된다.

도면에는 도시하지 않았지만, 터치 드라이버를 상기 데이터 드라이버(130)와 함께 하나의 칩(Chip)으로 형성할 수 있다.

상기 터치표시패널(110)은 액정표시패널 내부에 다수의 터치 블럭(TB)을 구현하여, 터치를 감지할 수 있는 인셀 터치 타입으로 형성될 수 있다.

상기 데이터 드라이버(130)는 외부 시스템(미도시)에 배치된 타이밍 컨트롤 IC로부터 입력되는 영상 신호(DATA)를 프레임 단위의 디지털 영상 데이터(R, G, B)로 변환하고, 상기 디지털 영상 데이터(R, G, B)를 아날로그 데이터 전압으로 변환하여 상기 터치표시패널(110)로 공급한다.

상기 제1 및 제2 게이트 드라이버(120a, 120b)는 터치표시패널(110)의 하부기판(미도시) 상에 GIP(gate in pane) 방식으로 형성될 수 있다. 다른 예로서, 게이트 드라이버는 인쇄회로기판(PCB)에 별도의 드라이버 IC가 실장된 방식으로 형성될 수도 있다. 이러한, 게이트 드라이버는 데이터 드라이버(130)로부터의 제어신호에 기초하여 터치표시패널(110)의 픽셀들 각각에 형성된 박막트랜지스터(TFT)를 구동시키기 위한 스캔 신호(게이트 구동 신호)를 생성하여 터치표시패널(110)에 공급한다.

상기 터치표시패널(110)의 액티브영역(160)에는 복수개의 화소영역(P)을 포함하고, 이들 복수개의 화소영역(P) 중 일부를 하나의 블록화하여 터치블럭(TB)으로 구획한다.

따라서, 상기 액티브영역(160)은 다시 복수개의 터치블럭(TB)들로 구분되고, 이들 각 터치블럭(TB)과 대응되도록 공통전극(180)이 형성된다. 이렇게 터치블러(TB) 별로 분리된 공통전극(180) 간에는 이들 공통전극(180)을 통해 터치 시 변화되는 커패시턴스의 로드 변화를 감지하여 센싱회로로 전달하는 터치배선(170)이 상기 공통전극(180) 하부에 배치되어 있다.

또한, 상기 터치블럭(TB) 별로 분리된 공통전극(180)과 상기 터치배선(170)들은 선택적으로 연결되어 있다.

즉, 상기 터치배선(170)은 일례로 어느 하나의 터치블럭(TB), 제 1 터치블럭의 내에 위치하는 공통전극(180)과 터치 콘택부(C) 등을 통해 연결되는 경우 상기 제 1 터치블럭의 공통전극(180) 이외의 타 터치블럭(TB)의 공통전극(180)과는 연결되지 않는다.

상기 터치배선들(170)은 각각의 터치블럭(TB)에 배치된 공통전극(180)과 독립적으로 연결되어 있고, 디스플레이 구간에서는 상기 터치배선(170)을 통하여 각 화소 영역에 공통전압을 공급하고, 비디스플레이 구간에서 터치센싱 신호를 공급하여 터치 여부를 감지한다.

상기 터치배선(170)을 통하여 공급되는 터치센싱 신호는 복수의 클럭신호(CLK)일 수 있고, 사용자가 손가락을 이용하여 표시영역을 터치하게 되면, 상기 터치블럭(TB) 별로 분리 형성된 상기 공통전극(180) 간에는 터치 정전용량이 형성되며, 이때, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 사용자의 터치 위치를 검출할 수 있으며, 검출된 터치 위치에 따른 동작을 실시하게 된다.

이때, 상기 터치 정전용량과 기준 정전용량의 비교를 통해 사용자의 터치가 발생된 부분의 좌표를 인식하게 되며, 터치 발생 부분의 좌표에 나타나는 동작을 실시하게 된다.

따라서, 본 발명의 실시예에 따른 어레이 기판을 포함하는 터치 인셀 타입 액정표시장치(100)는 화상을 표시하는 표시기간에는 상기 공통전극(180)에 공통전압을 공급하여 화상을 표시하고 있으며, 화상을 표시하지 않는 비 표시 기간에는 상기 공통전극(180)은 사용자의 터치 검출을 위한 터치전극으로 이용하고 있다.

도 3은 상기 도 2의 터치블럭에서 A 영역을 확대한 평면도이고, 도 4는 본 발명의 실시예에 따른 인셀 터치 방식 표시장치의 화소 단면도이다.

도 2과 함께 도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 인셀 터치 인셀 방식 액정표시장치는, 어레이 기판(101)에 있어서, 표시영역은 복수개의 게이트 라인(103)과 데이터 라인(230)이 교차 되어 다수의 화소영역(P)을 정의한다.

또한, 상기 다수의 화소영역(P)에서 일부 화소영역들을 하나의 그룹으로 하여 다수의 터치블럭(TB)을 정의한다.

상기 게이트 라인(103)과 데이터 라인(230)의 교차 영역에는 박막 트랜지스터(TFT)가 배치되어 있고, 각 화소영역(P)에는 화소전극(260)과 공통전극(180)이 배치되어 있다.

위에서 언급한 바와 같이, 상기 공통전극(180)은 터치블럭(TB) 단위로 패터닝되어 있어, 하나의 공통전극(180)은 터치블럭(TB) 내에 포함된 다수의 화소영역(P)에 공통으로 사용된다.

또한, 상기 공통전극(180)은 박막 트랜지스터(TFT) 영역에서는 소정의 오픈(OP) 영역을 갖는데, 이는 박막 트랜지스터(TFT)와 공통전극(180) 사이에 형성되는 기생 캐패시턴스를 줄일기 위함이다.

따라서, 상기 공통전극(180)은 하나의 터치블럭(TB) 단위로 분리되어 배치되어 있고, 화소영역(P)의 박막 트랜지스터(TFT) 영역과 대응되는 영역에는 소정의 오픈(OP) 영역을 갖는다.

상기 어레이 기판(101) 상에는 버퍼층(205)이 배치되어 있고, 상기 버퍼층(205) 상에는 채널을 이루는 제1 반도체 영역(213a)과, 상기 제1 반도체 영역(213a) 양측면으로 고농도의 불순물이 도핑된 제2 반도체 영역(213b)으로 구성된 반도체층(213), 상기 반도체층(213) 상에 배치된 게이트 절연막(216), 상기 반도체층(213)과 대응되는 게이트 절연막(216) 상에 배치된 게이트 전극(220), 상기 게이트 전극(220) 상에 배치된 층간 절연막(223), 상기 제2 반도체층(213b) 영역과 제1 콘택홀(225)을 통해 전기적으로 연결된 소스 및 드레인 전극(233, 236)을 포함하는 박막 트랜지스터(TFT)가 배치된다.

도면에서는 탑 게이트 구조의 박막 트랜지스터(TFT)를 도시하였지만, 바텀 게이트 박막 트랜지스터(TFT)로 구현될 수 있다.

상기 박막 트랜지스터(TFT)가 배치된 어레이 기판(101) 상에는 제1 보호층(245)이 배치되어 있고, 상기 제1 보호층(245) 상에는 제2 보호층(281)이 배치되어 있다.

상기 제2 보호층(281) 상에는 상기 데이터 라인(230)과 중첩되도록 터치배선(170)이 배치되어 있고, 상기 박막 트랜지스터(TFT) 영역에는 상기 제2 콘택홀243)을 통해 드레인 전극(236)과 전기적으로 접속되는 보조 스토리지 전극(270)이 배치되어 있다.

따라서, 상기 공통전극(180)은 상기 보조 스토리지 전극(270)과 화소전극(260) 사이에 위치하게 되어, 상기 보조 스토리지 전극(270)과 공통전극(180)의 중첩 영역과 상기 공통전극(180)과 화소전극(260)의 중첩 영역에서 화소영역(P)의 스토리지 커패시턴스가 형성된다.

특히, 본 발명에서는 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT) 영역과 게이트 라인(103) 영역의 일부와 중첩되도록 보조 스토리지 전극(270)을 배치하여, 화소 영역(P)에서의 스토리지 커패시턴스를 증가시킨 효과가 있다.

상기 보조 스토리지 전극(270)은 CAP 영역을 따라 각 화소 영역(P)에서 소정의 전극패턴 형태로 형성되며, 이들은 공통전극(180)과 사이에서 보조 스토리지 커패시턴스를 형성한다.

이로 인하여, 종래 공통전극(180)과 화소전극(260) 사이에서만 형성되던 스토리지 커패시턴스에 상기 보조 스토리지 전극(270)에 의한 보조 스토리지 커패시턴스가 추가되여 화소 영역(P)의 스토리지 커패시턴스가 증가되어 화면 품의를 향상시킨다.

상기 보조 스토리지 전극(270) 상에는 제3 보호층(282)이 배치되어 있고, 상기 상기 3 보호층(282) 상에는 공통전극(180)이 배치되어 있다. 상기 공통전극(180)은 위에서 설명한 바와 같이, 각 터치블럭(TB)과 대응되도록 일체로 형성되어 있지만, 각 화소영역의 박막 트랜지스터(TFT) 영역에서는 소정의 오픈(OP) 영역을 갖는다.

상기 공통전극(180) 상에는 제4 보호층(283)이 배치되어 있고, 상기 제4 보호층(283) 상에는 화소전극(260)이 배치되어 있다. 상기 화소전극(260)은 화소영역(P)에서 복수개의 슬릿바(Slit bar) 형태로 형성되고, 제2 콘택홀(243)을 통해 보조 스토리지 전극(270)과 전기적으로 연결된다.

즉, 본 발명에서는 박막 트랜지스터(TFT)의 드레인 전극(236), 보조 스토리지 전극(270) 및 화소전극(260)이 제2 콘택홀(243) 영역에서 전기적으로 연결되어 있다.

따라서, CAP 영역에서는 상기 화소전극(260)과 보조 스토리지 전극(270)이 동일한 전압을 갖고, 이들은 공통전극(180)과의 사이에서 스토리지 커패시턴스를 형성한다.

결과적으로 보조 스토리지 전극(270)은 상기 화소전극(260)을 확장 형성한 형태가 되어 상기 공통전극(180)과의 중첩 면적이 증가하는 효과를 갖는다.

이와 같이, 본 발명에서는 터치배선(170)을 형성할 때, 박막 트랜지스터(TFT) 영역에 보조 스토리지 전극(270)을 형성하여, 보조 스토리지 전극(270)과 공통전극(180)이 중첩되는 영역 만큼의 스토리지 커패시터 형성 영역을 증가시켰다.

본 발명에 따른 인셀 터치 방식 표시장치 제조방법은 다음과 같다.

먼저, 투명성 절연기판으로 형성된 어레이 기판(101)은 도 2에서 설명한 바와 같이, 다수의 화소영역을 구비한 표시영역과 이의 둘레에 비표시영역이 구획되고, 상기 표시영역에는 다수의 화소영역(P)을 하나의 그룹으로 다수의 터치블럭(TB)을 정의한다.

도면에 도시된 바와 같이, 상기 어레이 기판(101) 상에 무기절연물질 예를 들어 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 형성하여 버퍼층(205)을 형성한다.

상기 버퍼층(205)은 비정질 실리콘을 폴리 실리콘으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 어레이 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(205)은 생략할 수 있다.

다음, 상기 버퍼층(205) 상에는 순수 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화법, 열결정화법, 교번자장 결정화(Alternating Magnetic Field Crystallization : AMFC) 중 어느 하나의 결정화 공정 을 진행함으로써 상기 비정질 실리콘층(미도시)을 폴리실리콘층(미도시)으로 결정화한다.

이후, 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝함으로써 상기 각 화소영역(P)내의 소자영역(TrA)에 각각 순수 폴리실리콘 상태의 반도체층(213)을 형성한다.

하지만, 상기 반도체층(213)은 산화물 반도체층으로 형성될 수 있다. 즉, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.

상기 순수 폴리실리콘의 반도체층(213) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(216)을 형성한다.

다음, 상기 게이트 절연막(216) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합 금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.

이후, 상기 제 1 금속층(미도시)을 마스크 공정을 실시하여 패터닝함으로써 상기 각 반도체층(213)의 중앙부에 대응하여 게이트 전극(220)을 각각 형성하고, 동시에 상기 게이트 절연막(216) 위로 상기 화소영역(P)의 경계에 상기 소자영역(TrA)에 형성된 게이트 전극(220)과 연결되며 일 방향으로 연장하는 게이트 라인(103)을 형성한다.

이때, 도면에 나타내지 않았지만, 비표시영역에는 상기 게이트 라인(103)의 일끝단과 연결된 게이트 링크라인(미도시)을 형성하고, 동시에 패드부에는 상기 게이트 링크라인(미도시)의 일끝단과 연결된 게이트 패드전극(미도시)을 형성한다.

그런 다음, 상기 각 게이트 전극(220)을 블록킹 마스크로 이용하여 상기 어레이 기판(101) 전면에 불순물을 도핑함으로써 상기 반도체층(213) 중 상기 게이트 전극(220) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 반도체영역(213b)을 이루도록 하고, 블록킹됨으로써 상기 불순물의 도핑이 방지된 게이트 전극(220)에 대응하는 부분은 순수 폴리실리콘의 제 1 반도체영역(213a)을 이루도록 한다.

그런 다음, 상기 제 1 및 제 2 반도체영역(213a, 213b)으로 나뉘어진 반도체층(213) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 전면에 층간절연막(223)을 형성 한다.

이후, 상기 층간절연막(223)을 패터닝함으로써 상기 각 반도체층(213)의 제 2 반도체영역(213b)을 각각 노출시키는 제1 콘택홀(225)을 형성한다.

상기 제1 콘택홀(225)이 형성된 어레이 기판(101) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성한다.

이후, 상기 제 2 금속층(미도시)을 패터닝함으로써 상기 제1 콘택홀(225)을 통해 상기 제 2 반도체 영역(213b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(233, 236)을 형성 한다.

동시에 상기 층간절연막(223) 상에는 상기 화소 영역(P)의 경계에 상기 박막 트랜지스터의 소스 전극(233)과 연결되며 상기 게이트 라인(103)과 교차하는 데이터 배선(230)을 형성한다.

또한, 비표시영역에는 상기 층간절연막(223) 위로 상기 데이터 배선(230)과 연결된 데이터 링크라인(미도시)을 형성하고, 패드부에는 상기 층간절연막(223) 위로 상기 데이터 링크라인(미도시)과 연결된 데이터 패드전극(미도시)을 형성한다.

그런 다음, 상기 어레이 기판(101)의 패드부를 제외한 영역에 절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 그 표면이 평탄한 형태를 갖는 제 1 보호층(245)을 형성한다.

그런 다음, 상기 박막 트랜지스터의 드레인 전극(236)과 대응되는 제 1 보호층(245)의 일부를 제거하여, 상기 드레인 전극(236)의 일부가 노출된 제2 콘택홀(243)을 형성한다.

이후, 상기 어레이 기판(101) 상에 제2 보호층(281)을 형성하고, 상기 제2 콘택홀(243) 내에서 상기 드레인 전극(236)이 노출되도록 제2 보호층(281) 일부를 제거한다.

그런 다음, 상기 어레이 기판(101) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 3 금속층(미도시)을 형성한다.

상기 제3 금속층을 마스크 공정으로 패터닝하여 상기 제2 보호층(281) 상에 터치배선(170)을 형성하고, 상기 박막 트랜지스터(TFT)와 게이트 라인(103)의 CAP 영역에는 보조 스토리지 전극(270)을 동시에 형성한다.

상기 보조 스토리지 전극(270)은 제2 콘택홀(243) 영역에서 노출된 상기 드레인 전극(236)과 전기적으로 연결된다.

이와 같이, 본 발명에서는 화소 영역의 스토리지 커패시턴스를 확보하기 위해 보조 스토리지 전극(270)을 형성하지만, 추가적인 공정에 의하지 않고, 종래 터치 배선(170) 형성시 함께 형성하여, 공정이 추가되지 않는 이점이 있다.

상기와 같이, 어레이 기판(101) 상에 터치배선(170)과 보조 스토리지 전극(270)이 형성되면, 제3 보호층(282)을 어레이 기판(101) 상에 형성한다. 이때, 상기 제2 콘택홀(243) 영역에서 상기 보조 스토리지 전극(270)의 일부를 노출시킬 수 있다. 하지만, 이후 형성되는 제4 보호층(283) 형성 후, 일괄적으로 제3 및 제4 보호층(282, 283)을 제거하여 보조 스토리지 전극(270) 일부를 노출시킬 수 있다.

아울러, 상기 터치배선(170)이 형성된 영역에서도 공통전극(180)과 터치배선(170)을 연결하는 콘택부일 경우에는 터치배선(170)의 일부를 노출시킨다. 도 2의 A 영역일 경우에는 터치배선(170)과 공통전극(180)은 전기적으로 연결되지 않는다.

그런 다음, 상기 제3 보호층(282) 상에 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 어레이 기판(101) 전면에 증착하고, 이를 패터닝함으로서 각 터치블럭(TB) 별로 이격하는 형태의 공통전극(180)을 형성 한다.

그런 다음, 상기 어레이 기판(101) 상에 제4 보호층(283)을 형성한 다음, 제2 콘택홀(243) 영역에서 상기 보조 스토리지 전극(270)이 노출되도록 제4 보호층(283)과 제3 보호층(282)의 일부를 제거한다.

이후, 상기 어레이 기판(101)에 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 어레이 기판(101) 전면에 증착하고, 마스크 공정을 진행하여, 각 화소 영역(P)에 화소전극(260)을 형성하여 프린지 필드 액정표시장치에 사용되는 박막 트랜지스터 어레이 기판을 완성한다.

도면에 도시된 바와 같이, 본 발명에서는 박막 트랜지스터와 게이트 라인(103)이 형성된 영역에서 보조 스토리지 전극(270)이 형성되고, 상기 보조 스토리지 전극(270)이 화소전극(260)과 전기적으로 연결되면서 상기 공통전극(180)과 사이에 스토리지 커패시턴스를 형성한다.

따라서, 각 화소 영역(P)은 상기 화소전극(260)과 공통전극(180) 사이에 형성되는 스토리지 커패시턴스와 상기 보조 스토리지 전극(270)과 공통전극(180) 사이에 형성되는 스토리지 커패시턴스가 합해진 스토리지 커패시턴스가 형성되어, 각 화소 영역(P)의 스토리지 커패시턴스를 종래보다 높일 수 있는 효과가 있다.

도 5a 및 도 5b는 본 발명에 따른 인셀 터치 방식 표시장치에 보조 스토리지 전극이 배치된 경우와 배치되지 않은 경우의 화소 커패시턴스의 특성을 비교한 도면이다.

도 5a의 비교예는 종래 기술에서와 같이, 화소전극과 공통전극로만 스토리지 커패시터를 구현하는 예이고, 도 5b는 본 발명에서와 같이, 보조 스토리지 전극을 화소전극과 연결하여, 화소전극, 보조 스토리지 전극 및 공통전극 사이에서 스토리지 커패시터를 구현한 것이다.

도면에서 표시된 Cdc는 데이터 라인과 공통전극 사이의 커패시터이고, Cstg는 화소 영역(P)에서의 스토리지 커패시터이며, Cgd는 게이트 라인과 데이터 라인 사이의 교차 영역에서 형성되는 커패시터이고, Cgc는 게이트 라인과 공통전극 사이의 커패시터, Cgp는 게이트 라인과 화소전극 사이의 커패시터, Cdp는 데이터 라인과 화소전극 사이의 커패시터이다.

이중, 스토리지 커패시터(Cstg)의 커패시턴스 값(Value[fF])을 비교해 보면, 본 발명의 실시예에서의 스토리지 커패시턴스 값이 92.82[fF]인 반면, 비교예의 스토리지 커패시턴스 값은 78.66[fF]인 것을 볼 수 있다.

즉, 본 발명에서와 같이, 터치 배선 형성시 박막 트랜지스터와 게이트 라인 영역에 보조 스토리지 전극을 배치한 경우에 화소 영역(P)의 스토리지 커패시턴스 값이 20%이상 증가하는 것을 볼 수 있다.

이와 같이, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.

또한, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.

100: 인셀 터치 방식 표시장치
160: 액티브영역
110: 터치표시패널
120a: 제1 게이트 드라이버
120b: 제2 게이트 드라이버
130: 데이터 드라이버
140: 먹스부
170: 터치배선
180: 공통전극
270: 보조 스토리지 전극

Claims (14)

1. 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판;
   각 화소영역(P)을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인;
   상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터;
   상기 박막 트랜지스터 상에 제1 보호층을 사이에 두고 배치된 보조 스토리지 전극 및 터치 배선;
   상기 보조 스토리지 전극 및 터치 배선 상에 제2 보호층을 사이에 두고 배치된 공통전극; 및
   상기 공통전극 상에 제3 보호층을 사이에 두고 배치된 화소전극을 포함하고,
   상기 보조 스토리지 전극은 상기 화소전극과 서로 전기적으로 연결되는 인셀 터치 방식 표시장치.
   
2. 제1항에 있어서, 상기 보조 스토리지 전극은 상기 박막 트랜지스터를 덮는 상기 제1 보호층의 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 서로 전기적으로 연결되는 인셀 터치 방식 표시장치.
   
3. 제1항에 있어서, 상기 보조 스토리지 전극은 상기 게이트 라인을 따라 연장되며, 각 화소 영역의 게이트 라인의 일부 및 상기 박막 트랜지스터와 중첩되는 인셀 터치 방식 표시장치.
   
4. 제1항에 있어서, 상기 터치 배선은 상기 데이터 라인과 중첩되는 인셀 터치 방식 표시장치.
   
5. 제1항에 있어서, 상기 공통전극은 상기 화소전극과 상기 보조 스토리지 전극 사이에 위치하는 인셀 터치 방식 표시장치.
   
6. 제5항에 있어서, 상기 화소전극 및 상기 보조 스토리지 전극은 상기 공통전극과 부분적으로 중첩되는 인셀 터치 방식 표시장치.
   
7. 제1항에 있어서, 상기 공통전극은 상기 터치블럭과 대응되고, 상기 터치블럭 단위로 서로 분리된 인셀 터치 방식 표시장치.
   
8. 제1항에 있어서, 상기 보조 스토리지 전극 및 상기 터치 배선은 상기 박막 트랜지스터를 덮는 상기 제1 보호층 상에 배치되고, 서로 동일한 금속 물질로 이루어지는 인셀 터치 방식 표시장치.
   
9. 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 제공하는 단계;
   각 화소영역을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 형성하고, 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계;
   상기 박막 트랜지스터가 형성된 기판 상에 제1 보호층과 상기 제1 보호층 상에 보조 스토리지 전극 및 터치 배선을 형성하는 단계;
   상기 보조 스토리지 전극 및 터치 배선이 형성된 기판 상에 제2 보호층과 상기 제2 보호층 상에 공통전극을 형성하는 단계; 및
   상기 공통전극이 형성된 기판 상에 제3 보호층과 상기 제3 보호층 상에 화소전극을 형성하는 단계를 포함하고,
   상기 보조 스토리지 전극은 상기 화소전극과 서로 전기적으로 연결되는 인셀 터치 방식 표시장치 제조방법.
   
10. 제9항에 있어서, 상기 보조 스토리지 전극 및 터치 배선을 형성하는 단계는,
    상기 제1 보호층에 콘택홀을 형성하여 상기 박막 트랜지스터의 드레인 전극 일부와 상기 보조 스토리지 전극을 전기적으로 연결하는 것을 포함하는 인셀 터치 방식 표시장치 제조방법.
    
11. 제9항에 있어서, 상기 보조 스토리지 전극은 상기 게이트 라인을 따라 연장되며, 각 화소 영역의 게이트 라인의 일부 및 박막 트랜지스터와 중첩되는 인셀 터치 방식 표시장치 제조방법.
    
12. 제9항에 있어서, 상기 공통전극은 상기 화소전극과 상기 보조 스토리지 전극 사이에 위치하고, 상기 화소전극 및 상기 보조 스토리지 전극은 상기 공통전극과 부분적으로 중첩되는 인셀 터치 방식 표시장치 제조방법.
    
13. 제9항에 있어서, 상기 터치 배선은 상기 데이터 라인과 중첩되는 인셀 터치 방식 표시장치 제조방법.
    
14. 제9항에 있어서, 상기 터치 배선과 보조 스토리지 전극 형성 단계는,
    상기 제1 보호층이 형성된 기판 상에 금속물질을 형성한 다음, 마스크 공정에 따라 동시에 형성하는 인셀 터치 방식 표시장치 제조방법.
    
    

Images