KR101432573B1 - 유기전계발광 소자 및 그의 제조방법 - Google Patents

유기전계발광 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101432573B1
KR101432573B1 KR1020070141962A KR20070141962A KR101432573B1 KR 101432573 B1 KR101432573 B1 KR 101432573B1 KR 1020070141962 A KR1020070141962 A KR 1020070141962A KR 20070141962 A KR20070141962 A KR 20070141962A KR 101432573 B1 KR101432573 B1 KR 101432573B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
ground line
thin film
film transistor
Prior art date
Application number
KR1020070141962A
Other languages
English (en)
Other versions
KR20090073892A (ko
Inventor
이석우
강수혁
박수정
안태준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141962A priority Critical patent/KR101432573B1/ko
Publication of KR20090073892A publication Critical patent/KR20090073892A/ko
Application granted granted Critical
Publication of KR101432573B1 publication Critical patent/KR101432573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 유기전계발광 소자 및 그 제조 방법에 관한 것으로서, 최소 저항을 가지는 접지라인이 구비됨과 동시에 제조 시에 최소 수의 마스크가 적용되는 유기전계발광 소자 및 그 제조 방법에 관한 것이다.
이러한 본 발명은, 게이트 라인과 데이터 라인이 서로 교차하여 다수의 화소가 정의된 기판; 상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 연결되도록 기판 상에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 구동 박막 트랜지스터; 상기 각 화소마다 개별 마련되며, 구동 박막 트랜지스터의 소스 전극과 연결된 제 1 전극; 상기 각 화소마다 개별 마련되며, 상기 제 1 전극 상에 형성된 발광층; 상기 발광층 상에 형성된 제 2 전극; 상기 구동 박막 트랜지스터의 드레인 전극과 연결되며, 상기 제 1 전극과 동일한 물질로 동일 층에 형성된 제 1 층을 포함한 복수의 층으로 형성된 접지라인; 에 의해 달성된다.
유기전계발광 소자, 접지라인, 저항, 마스크

Description

유기전계발광 소자 및 그의 제조방법{ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기전계발광 소자 및 그 제조 방법에 관한 것으로서, 최소 저항을 가지는 접지라인이 구비됨과 동시에 제조 시에 최소 수의 마스크가 적용되는 유기전계발광 소자 및 그 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자표시소자의 역할은 매우 중요해지고 있으며, 다양한 전자표시소자가 산업 분야 및 생활에 있어서 널리 이용되고 있다.
이러한 전자표시소자는 주로 텔레비젼이나 컴퓨터 모니터 등으로 사용되고 있으며, 가장 오랜 역사를 갖는 전자표시소자인 음극선관(CRT) 표시장치는 높은 시장 점유율을 차지하고 있으나, 무거운 중량, 큰 부피 및 높은 소비 전력 등과 같은 단점을 많이 가지고 있다.
따라서, 최근에는 반도체 기술의 급속한 발전에 의하여 새로운 전자표시소자로서 유기전계발광 소자, 액정표시소자 등과 같은 평판표시소자가 개발되었으며, 이와 같이 다양한 평판표시소자는 경량, 박형 등과 같은 장점이 있어 소비자들의 많은 관심을 끌고 있다.
최근에는 상기와 같은 경량, 박형 등과 같은 장점에 더하여, 백라이트가 필요하지 않은 장점으로 인해 소비전력 측면에서 유리한 유기전계발광 소자에 대한 연구가 활발히 이루어지고 있다.
이하, 첨부한 도면을 참조하여 종래의 일반적인 유기전계발광 소자에 대하여 설명하면 다음과 같다.
도 1은 종래의 일반적인 유기전계발광 소자의 화소 구조를 나타낸 회로도이다.
도 1에 도시한 바와 같이 종래의 유기전계발광 소자는, 서로 종횡으로 교차하여 다수의 화소를 정의하는 게이트 라인(2) 및 데이터 라인(3)이 형성된다.
상기 각 화소의 게이트 라인(2)과 데이터 라인(3)이 교차하는 영역에는 스위칭 박막 트랜지스터(4)가 형성되며, 상기 스위칭 박막 트랜지스터(4)의 게이트 전극은 게이트 라인(2)에 연결되고 소스 전극은 데이터 라인(3)에 연결된다.
그리고, 각 화소에는 상기 스위칭 박막 트랜지스터(4)의 드레인 전극과 연결되는 구동 박막 트랜지스터(5)가 형성되고, 스토리지 커패시터(Cst)가 마련되며, 상기 구동 박막 트랜지스터(5)와 연결된 유기전계발광 다이오드(9)가 형성된다. 여기서, 상기 구동 박막 트랜지스터(5)의 드레인 전극(도 2의 5c 참조)은 접지라인(7)과 연결된다.
도면에 도시하지는 않았지만, 상기 유기전계발광 다이오드(9)는 상기 구동 박막 트랜지스터(5)의 소스 전극(5b)과 연결된 제 1 전극(6), 상기 제 1 전극(6) 상에 형성된 발광층(미도시) 및 상기 발광층 상에 형성된 제 2 전극(미도시)으로 구성되며, 상기 제 2 전극은 전원라인(Vdd)과 연결된다.
이와 같은 구조를 이루며 각 화소에 형성된 유기전계발광 다이오드(9)는 적색, 녹색, 청색 중 어느 하나의 광을 방출하며, 적색, 녹색, 청색을 방출하는 유기전계발광 다이오드(9)가 하나의 단위를 이루어 화상을 구현하게 된다.
도 2는 종래의 일반적인 유기전계발광 소자의 일부를 도시한 도면으로서, 상기 구동 박막 트랜지스터(5) 및, 유기전계발광 다이오드(9)의 제 1 전극(6) 및, 접지라인(7) 만을 도시하였다.
도 2를 참조하면, 상기 구동 박막 트랜지스터(5)는 액티브층(5d1)과 오믹 콘택층(5d2)으로 이루어진 반도체층(5d)과, 상기 반도체층(5d) 상에 형성된 소스 전극(5b) 및 드레인 전극(5c)과, 소스 전극(5c) 및 드레인 전극(5c) 상에 형성된 게이트 절연막(30)과, 상기 게이트 절연막(30) 상에 형성된 게이트 전극(5a)과, 상기 게이트 전극(5a) 상에 형성된 보호막(40)으로 구성된다. 또한, 상기 보호막(40) 상에는 게이트 절연막(30)과 보호막(40)에 형성된 콘택홀을 통해 상기 구동 박막 트랜지스터(5)의 소스 전극(5b)과 접속되는 제 1 전극(6)이 형성된다. 여기서, 상기 제 1 전극(6)은 상기에 언급한 바와 같이 유기전계발광 다이오드(9)를 이루는 구성요소이다.
그리고, 도 2에 도시된 바와 같이, 상기 보호막(40) 상에는 금속으로 형성된 접지라인(7)이 형성되며, 상기 접지라인(7)은 각 화소마다 서로 연결되도록 형성되어 망(mesh) 구조를 이룸으로써 구동 박막 트랜지스터(5)의 안정적인 구동을 도모 하였다.
한편, 제조 과정에서 마스크 수를 최소화하기 위하여, 상기 접지라인(7)을 제 1 전극(6)과 동시에 인듐 틴 옥사이드(ITO)로 형성하기도 하는데, 이 경우에는 상기 접지라인(7)의 저항이 높아서 접지라인(7)에 전하가 축적되므로 구동 박막 트랜지스터(5)의 소스 전극(5b)과 드레인 전극(5c) 사이의 전위차가 낮아져서 유기전계발광 다이오드(9)에는 원하는 전류보다 낮은 전류가 흐름으로 인해 유기전계발광 다이오드(9)는 원하는 밝기와 상이한 밝기로 발광되어 화면 불량을 일으키게 되는 문제가 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 최소 저항을 가지는 접지라인이 구비됨과 동시에 제조 시에 최소 수의 마스크가 적용되는 유기전계발광 소자 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 유기전계발광 소자는, 게이트 라인과 데이터 라인이 서로 교차하여 다수의 화소가 정의된 기판; 상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 연결되도록 기판 상에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 구동 박막 트랜지스터; 상기 각 화소마다 개별 마련되며, 구동 박막 트랜지스터의 소스 전극과 연결된 제 1 전극; 상기 각 화소마다 개별 마련되며, 상기 제 1 전극 상에 형성된 발광층; 상기 발광층 상에 형성된 제 2 전극; 상기 구동 박막 트랜지스터의 드레인 전극과 연결되며, 상기 제 1 전극과 동일한 물질로 동일 층에 형성된 제 1 층을 포함한 복수의 층으로 형성된 접지라인; 을 포함하여 구성된다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 제조 방법은, 기판을 준비하는 단계; 상기 기판 상에 버퍼층, 반도체 층을 형성하고, 상기 반도체 층의 일부와 오버랩되는 소스 전극, 드레 인 전극을 형성하고, 데이터 라인을 형성하는 단계; 상기 소스 전극, 드레인 전극 및 데이터 라인이 형성된 기판 전체에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 게이트 전극 상에 보호막을 형성하는 단계; 상기 보호막과 게이트 절연막의 일부를 제거하여 상기 드레인 전극의 일부를 외부로 노출하는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀을 통해 소스 전극과 접속되는 제 1 전극 및, 상기 드레인 전극과 접속되는 접지라인의 제 1 층 및, 상기 제 1 층과 오버랩되는 접지라인의 제 2 층을 형성하는 단계; 상기 발광층 상에 제 2 전극을 형성하는 단계; 를 포함하여 이루어진다.
상기와 같은 구성 및 제조 방법을 가지는 유기전계발광 소자는 접지라인의 저항이 최소화되어 접지라인에 전하가 축적되는 양이 최소화되므로 구동 박막 트랜지스터가 정상 구동되므로 유기전계발광 다이오드가 발광하는 빛의 밝기가 원하는 밝기와 가깝게 구동할 수 있는 장점이 있다.
그리고, 상기와 같은 구성 및 제조 방법을 가지는 유기전계발광 소자는 제조 공정 시에 적용되는 마스크 수가 최소화되어, 생산 수율을 높이고 제조 단가를 낮출 수 있는 장점이 있다.
이하, 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 유기전계발광 소자 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 구성에 대하여 설명하면 다음과 같다.
도 3 내지 도 5를 참조하면 본 발명의 바람직한 실시예에 따른 유기전계발광 소자는, 게이트 라인(102)과 데이터 라인(103)이 서로 교차하여 다수의 화소가 정의된 기판(101); 상기 기판(101)의 각 화소의 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에 형성되며, 게이트 전극(104a), 소스 전극(104b), 드레인 전극(104c)을 구비하는 스위칭 박막 트랜지스터(104); 상기 스위칭 박막 트랜지스터(104)와 연결되도록 기판(101) 상에 형성되며, 게이트 전극(105a), 소스 전극(105b), 드레인 전극(105c)을 구비하는 구동 박막 트랜지스터(105); 상기 각 화소마다 개별 마련되며, 구동 박막 트랜지스터(105)의 소스 전극(105b)과 연결된 제 1 전극(106); 상기 각 화소마다 개별 마련되며, 상기 제 1 전극(106) 상에 형성된 발광층(미도시); 상기 발광층 상에 형성된 제 2 전극(미도시); 상기 구동 박막 트랜지스터(105)의 드레인 전극(105c)과 연결되며, 상기 제 1 전극(106)과 동일한 물질로 동일 층에 형성된 제 1 층(107a)을 포함한 복수의 층으로 형성된 접지라인(107); 을 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
도 3과 도 4를 참조하면, 상기 기판(101) 상에는 게이트 라인(102)과 데이터 라인(103)이 서로 종횡으로 교차하도록 형성되어 다수의 화소가 정의된다.
상기 기판(101)의 각 화소에는 게이트 라인(102)과 데이터 라인(103)이 교차 하는 영역에 스위칭 박막 트랜지스터(104)가 형성되고, 상기 스위칭 박막 트랜지스터(104)와 연결된 구동 박막 트랜지스터(105)가 형성된다.
상기 스위칭 박막 트랜지스터(104)는, 액티브층과 오믹 콘택층으로 이루어진 반도체층(104d)과, 상기 반도체층(104d) 상에 형성된 소스전극(104b) 및 드레인 전극(104c)과, 상기 소스전극(104b) 및 드레인 전극(104c) 상에 형성된 게이트 절연막(130)과, 상기 게이트 절연막(130) 상에 형성된 게이트 전극(104a)과, 상기 게이트 전극(104a) 상에 형성된 보호막(140)을 포함하여 구성된다. 이와 같은 스위칭 박막 트랜지스터(104)의 게이트 전극(104a)은 게이트 라인(102)과 연결되며 소스 전극(104b)은 데이터 라인(103)과 연결된다.
도 4에 상세히 도시한 바와 같이 상기 구동 박막 트랜지스터(105)는 액티브층(105d1)과 오믹 콘택층(105d2)로 이루어진 반도체 층(105d)과, 상기 반도체층(105d) 상에 형성된 소스 전극(105b) 및 드레인 전극(105c)과, 상기 소스 전극(105b) 및 드레인 전극(105c) 상에 형성된 게이트 절연막(130)과, 상기 게이트 절연막(130) 상에 형성된 게이트 전극(105a)과, 상기 게이트 전극(105a) 상에 형성된 보호막(140)을 포함하여 구성되며, 상기 게이트 절연막(130)과 보호막(140)에는 상기 소스 전극(105b)을 노출하는 제 1 콘택홀(110a)이 형성된다. 이와 같은 구동 박막 트랜지스터(105)의 게이트 전극(105a)은 상기 스위칭 박막 트랜지스터(104)의 드레인 전극(104c)과 연결되며 소스 전극(105b)은 제 1 전극(106)과 연결되며 드레인 전극(105c)은 접지라인(107)과 연결된다.
상기 구동 박막 트랜지스터(105)의 게이트 전극(105a)과 스위칭 박막 트랜지 스터(104)의 드레인 전극(104c)의 연결을 위해서, 보호막(140)에 제 2 콘택홀(110b)을 형성하여 구동 박막 트랜지스터(105)의 게이트 전극(105a)을 노출하고 게이트 절연막(130)과 보호막(140)에 제 3 콘택홀(110c)을 형성하여 스위칭 박막 트랜지스터(104)의 드레인 전극(104c)을 노출한 후 상기 보호막(140) 상에 제 2 콘택홀(110b) 및 제 3 콘택홀(110c)을 통해 구동 박막 트랜지스터(105)의 게이트 전극(105a)과 접속되고 스위칭 박막 트랜지스터(104)의 드레인 전극(104c)과 접속되는 연결부(111)를 형성한다. 여기서, 상기 연결부(111)는 도 4에 도시된 바와 같이 접지라인(107)의 제 2 층(107b)과 동시에 동일물질로 형성되는데, 상세한 설명은 아래의 접지라인(107)에 대한 설명에서 하기로 한다.
도 4를 참조하면, 상기 제 1 전극(106)은 보호막(140) 상에 형성되며, 상기 제 1 콘택홀(110a)을 통해 구동 박막 트랜지스터(105)의 소스 전극(105b)과 연결된다.
도면에 상세히 도시하지는 않았지만, 상기 제 1 전극(106) 상에는 각 화소마다 개별 형성된 발광층(미도시)이 형성되고, 상기 발광층 상에는 전원라인(Vdd)과 연결되어 공통전극으로 이용되는 제 2 전극(미도시)이 형성됨으로써 유기전계발광 다이오드(109)를 이룬다. 여기서, 상기 제 1 전극(106)은 투명한 도전성 물질로 형성되며, 이로써 유기전계발광 다이오드(109)는 하부 발광(bottom emission) 구조를 이룬다. 상기 투명한 도전성 물질의 일 예로는 인듐 틴 옥사이드(ITO)가 있다.
본 발명을 설명함에 있어서, 상기 유기전계발광 다이오드(109)의 제 1 전극(106)이 투명한 도전성 물질로 이루어짐으로써 하부 발광 구조를 이루는 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 유기전계발광 다이오드(109)는 상부 발광(top emission) 구조를 이루는 등 다양한 예가 가능하다.
도 4와 도 5를 참조하면, 상기 구동 박막 트랜지스터(105)의 드레인 전극(105c)과 연결된 접지라인(107)은, 상기 제 1 전극(106)과 동일한 물질인 투명한 도전성 물질로 동일 층에 형성된 제 1 층(107a)과, 불투명 금속으로 형성된 제 2 층(107b)을 포함하여 구성된다.
상기 기판(101) 상에 정의된 다수의 화소는 세로 한 라인분을 단위로 하여 수직 화소열을 이루며, 이 경우 상기 접지라인(107)은 각 수직 화소열마다 데이터 라인(103)과 소정 간격을 두고 나란하도록 하나씩 형성되어 하기 보조접지라인(도 4의 108 참조)을 통해 해당 수직 화소열 내의 다수의 구동 박막트랜지스터(105)의 드레인 전극(105c) 각각과 연결된다.
상기 접지라인(107)의 제 1 층(107a)은 상기에 언급한 바와 같이 제 1 전극(107a)을 이루는 물질과 동일한 투명한 도전성 물질로 형성되며, 일 예로 인듐 틴 옥사이드(ITO)가 있다. 또한, 상기 접지라인(107)의 제 2 층(107b)은 상기에 언급한 바와 같이 불투명 금속으로 형성되며, 일 예로 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu)가 있다.
그리고, 상기 접지라인(107)의 제 2 층(107b)은 상기에 언급한 바와 같이 상기 구동 박막 트랜지스터(105)의 게이트 전극(105a)과 스위칭 박막 트랜지스터(104)의 드레인 전극(104c)을 연결하는 수단인 연결부(111)와 동일한 물질로 동일층에 형성된다. 즉, 상기 연결부(111) 또한 제 2 전극(107b)을 이루는 물질과 동 일한 물질인 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu) 중 어느 하나로 형성된다.
그리고, 도 4를 참조하면, 상기 기판(101) 상에는 게이트 라인(102)과 소정 간격을 두고 나란하게 형성되어 제 4 콘택홀(110d)을 통해 접지라인(107)과 연결되고 제 5 콘택홀(110e)을 통해 구동 박막 트랜지스터(105)의 드레인 전극(105c)과 연결되는 보조접지라인(108)이 형성되며, 이러한 보조접지라인(108)은 구동 박막 트랜지스터(105)의 게이트 전극(105a) 및 스위칭 박막 트랜지스터(104)의 게이트 전극(105a)과 동일층에 동일물질로 형성된다.
상기 보조접지라인(108)은 제 4 콘택홀(110d)을 통해 접지라인(107)과 연결됨으로써 접지라인(107)과 함께 망(mesh) 구조를 이루게 되며, 상기 제 5 콘택홀(110e)을 통해 구동 박막 트랜지스터(105)의 드레인 전극(105c)과 연결됨으로써 상기 접지라인(107)이 구동 박막 트랜지스터(105)의 드레인 전극(105c)과 연결될 수 있는 수단을 제공한다.
그리고, 상기 보조접지라인(108)은 상기 스위칭 박막 트랜지스터(104)의 드레인 전극(104c)으로부터 연장된 영역의 일부와 오버랩되어 스토리지 커패시터(Cst)를 형성한다.
상술한 바와 같은 구조를 가지는 본 발명의 바람직한 실시예에 따른 유기전계발광 소자에 구비된 접지라인(107)은, 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu)와 같은 금속으로 이루어진 제 2 층(107b)을 포함하여 이루어져 저항이 최소화되므로, 이로 인해 접지라인(107)에 전하가 축적되는 양이 최소화되어 구동 박 막 트랜지스터(105)가 정상 구동되므로 유기전계발광 다이오드(109)가 발광하는 빛의 밝기가 원하는 밝기에 가깝도록 구동할 수 있어, 화면의 품질이 향상된다.
이하, 도 6a 내지 도 6j를 비롯하여 도 4를 참조하여 본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 제조 방법에 대하여 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 제조 방법을 설명함에 있어서, 상기 스위칭 박막 트랜지스터(104)를 이루는 반도체층(104d), 소스 전극(104b), 드레인 전극(104c), 게이트 전극(104a) 각각은 구동 박막 트랜지스터(105)를 이루는 반도체층(105d), 소스 전극(105b), 드레인 전극(104c), 게이트 전극(104a) 각각과 동일 물질로 동시에 형성되므로, 스위칭 박막 트랜지스터(104)에 관한 설명은 생략하도록 한다. 따라서, 아래에 언급되는 반도체층(105d), 소스 전극(105b), 드레인 전극(105c), 게이트 전극(105a)은 구동 박막 트랜지스터(105)의 구성 요소임을 밝힌다.
먼저, 기판(101)을 준비한다.
다음으로, 도 6a에 도시한 바와 같이 상기 기판(101) 상에 버퍼층(120)을 형성한 후, 액티브층 형성을 위한 패턴(115d1)과 오믹 콘택층 형성을 위한 패턴(115d2)을 형성한다.
다음으로, 도 6b에 도시한 바와 같이 상기 반도체층(105d)의 일부와 오버랩되는 소스 전극(105b), 드레인 전극(105c)을 형성하고, 데이터 라인(103)을 형성하되, 상기 액티브층 형성을 위한 패턴(115d)의 일부와 오믹 콘택층 형성을 위한 패턴(115d2)의 일부를 제거하여 액티브층(105d1)과 오믹 콘택층(105d2)으로 이루어진 반도체층(105d)을 완성한다.
다음으로, 도 6c에 도시한 바와 같이 소스 전극(105b), 드레인 전극(105c) 및 데이터 라인(103)이 형성된 상기 기판(101) 전체에 게이트 절연막(130)을 형성하고, 상기 게이트 절연막(130) 상에 게이트 전극(105a) 및 게이트 라인(도 4의 102 참조)을 형성한다. 이때, 이전 단계에서 형성된 데이터 라인(103)과 게이트 라인(102)은 서로 종횡으로 교차하도록 형성되어 다수의 화소를 정의하게 된다.
상기 게이트 전극(105a) 및 게이트 라인(102)의 형성 시에는 보조접지라인(108)이 상기 게이트 라인(102)과 나란하도록 동일물질로 동시에 형성되며, 상기 보조접지라인(108)은 이후의 단계에서 접지라인(107)과 연결되어 접지라인(107)과 함께 망(mesh) 구조를 이루게 된다.
다음으로, 도 6d에 도시한 바와 같이 상기 게이트 전극(105a) 상에 보호막(140)을 형성하고, 상기 보호막(140)과 게이트 절연막(130)의 일부를 제거하여 상기 소스 전극(105b)의 일부를 외부로 노출하는 제 1 콘택홀(110a)을 형성하고 드레인 전극(105c)의 일부를 외부로 노출하는 제 5 콘택홀(도 4의 110e 참조)을 형성한다. 그리고, 상기 보호막(140)의 일부를 제거하여 상기 보조접지라인(108)의 일부를 외부로 노출하는 제 4 콘택홀(도 4의 110d)을 형성한다.
다음으로, 도 6e에 도시한 바와 같이 제 1, 제 4 및 제 5 콘택홀(110a, 110d, 110e)이 형성된 상기 기판(101) 상에 투명한 도전성 물질층(116), 금속층(117), 감광막(150)을 차례로 형성한 후, 회절 영역(160a)이 마련된 마스크(160)를 이용한 포토리소그라피(photolithography)를 수행하여 도 6f에 도시한 바와 같 은 제 1 감광막 패턴(150a)을 형성한다.
여기서, 상기 투명한 도전성 물질층(116)은 인듐 틴 옥사이드(ITO)로 이루어지며, 금속층(117)은 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu) 중 어느 하나로 이루어진다. 그리고, 상기 마스크(160)의 회절 영역(160a)은 제 1 기판(101) 상에 제 1 전극(도 6g의 106 참조)이 형성될 영역과 대응되는 영역에 마련된다.
다음으로, 상기 제 1 감광막 패턴(150a)을 이용하여 금속층(117)을 선택적으로 제거하여 도 6g에 도시한 바와 같은 금속 패턴(117a)을 형성한 후, 상기 제 1 감광막 패턴(150a)을 이용하여 투명한 도전성 물질층(116)을 선택적으로 제거하여 제 1 전극(106) 및 접지라인(107)의 제 1 층(107a)을 형성한다. 이때, 상기 접지라인(107)의 제 1 층(107a)은 상기 제 4 콘택홀(110d)을 통해 보조접지라인(108)과 접속되고 제 5 콘택홀(110e)을 통해 드레인 단자(105c)와 접속된다.
여기서, 상기 기판(101) 상에 게이트 라인(102)과 데이터 라인(103)이 교차하여 정의된 화소가 세로 한 라인분을 단위로 하여 수직 화소열을 이루고 가로 한 라인분을 단위로 하여 수평 화소열을 이룬다고 정의하면, 이 경우 상기 접지라인(107)의 제 1 층(107a)은 각 수직 화소열마다 데이터 라인(103)과 소정 간격을 두고 나란하도록 하나씩 형성되며, 상기 보조접지라인(108)은 상기 각 수평 화소열마다 배치되게 된다.
다음으로, 상기 제 1 감광막 패턴(150a) 중에 이전 단계에서 회절 영역(160a)이 마련된 마스크(160)를 이용한 포토리소그라피의 수행 시에 마스크(160) 의 회절 영역(160a)에 대응되어 회절 노광되었던 영역을 제거하여 도 6h에 도시한 바와 같은 제 2 감광막 패턴(150b)을 형성한다.
다음으로, 도 6i에 도시한 바와 같이 상기 제 2 감광막 패턴(150b)을 이용하여 금속 패턴(117a)을 선택적으로 제거하여 상기 접지라인(107)의 제 1 층(107a)과 오버랩되는 접지라인(107)의 제 2 층(107b)을 형성한다. 상기 접지라인(107)의 제 2 층(107b)도 상기에 언급한 제 1 층(107a)과 마찬가지로 데이터 라인(103)과 소정 간격을 두고 각 수평 화소열마다 하나씩 형성되게 된다.
다음으로, 도 6j에 도시한 바와 같이 상기 제 2 감광막 패턴(105b)을 제거한다.
다음으로, 상기 제 1 전극(106) 상에 발광층(미도시)을 형성하고 상기 발광층 상에 제 2 전극(미도시)을 형성하여, 제 1 전극(106), 발광층, 제 2 전극으로 이루어진 유기전계발광 소자(도 4의 109 참조)를 마련한다.
본 발명의 바람직한 실시예에 따른 유기전계발광 소자는, 제 1 층(107a)과 제 2 층(107b)으로 구성된 접지라인(107)의 형성 시에 회절 영역(160a)이 마련된 마스크(160)를 이용하여 포토리소그라피 공정을 수행함으로써, 제조 공정 시에 적용되는 마스크 수가 최소화되어 생산 수율이 향상되고 제조 단가가 낮은 이점이 있다.
도 1은 종래의 일반적인 유기전계발광 소자의 화소 구조를 나타낸 회로도.
도 2는 종래의 일반적인 유기전계발광 소자의 일부를 도시한 도면으로서, 상기 구동 박막 트랜지스터 및, 상기 유기전계발광 다이오드의 제 1 전극 및, 접지 라인 만을 도시한 단면도.
도 3은 본 발명의 바람직한 실시예에 따른 유기전계발광 소자의 화소 구조를 나타낸 회로도.
도 4는 도 3의 유기전계발광 소자의 일부를 도시한 평면도.
도 5는 도 4의 Ⅰ-Ⅰ'선을 따라 절단한 단면을 도시한 단면도.
도 6a 내지 도 6j는 도 4의 유기전계발광 소자를 제조하는 과정의 일부를 도시한 단면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 기판
102 : 게이트 라인 103 : 데이터 라인
104 : 스위칭 박막 트랜지스터 105 : 구동 박막 트랜지스터
106 : 제 1 전극
107 : 접지라인 108 : 보조접지라인
130 : 게이트 절연막 140 : 보호막
160 : 마스크

Claims (18)

  1. 게이트 라인과 데이터 라인이 서로 교차하여 다수의 화소가 정의된 기판;
    상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 스위칭 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터와 연결되도록 기판 상에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 구동 박막 트랜지스터;
    상기 각 화소마다 개별 마련되며, 구동 박막 트랜지스터의 소스 전극과 연결된 제 1 전극;
    상기 각 화소마다 개별 마련되며, 상기 제 1 전극 상에 형성된 발광층;
    상기 발광층 상에 형성된 제 2 전극;
    상기 구동 박막 트랜지스터의 드레인 전극과 연결되며, 상기 제 1 전극과 동일한 물질로 동일 층에 형성된 제 1 층을 포함한 복수의 층으로 형성된 접지라인;
    을 포함하여 구성된 것을 특징으로 하는 유기전계발광 소자.
  2. 제 1 항에 있어서, 상기 제 1 전극 및 접지라인의 제 1 층은 투명한 도전성 물질로 형성된 것을 특징으로 하는 유기전계발광 소자.
  3. 제 2 항에 있어서, 상기 제 1 전극 및 접지라인의 제 1 층은 인듐 틴 옥사이드(ITO)로 형성된 것을 특징으로 하는 유기전계발광 소자.
  4. 제 1 항에 있어서, 상기 접지라인은 투명한 도전성 물질로 형성된 제 1 층과, 불투명 금속으로 형성된 제 2 층을 포함하여 구성된 것을 특징으로 하는 유기전계발광 소자.
  5. 제 4 항에 있어서, 상기 접지라인의 제 2 층은 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu) 중에 선택된 어느 하나로 형성된 것을 특징으로 하는 유기전계발광 소자.
  6. 제 1 항에 있어서, 상기 기판 상에 정의된 화소가 다수의 수직 화소열을 이루며,
    상기 접지라인은 각 수직 화소열마다 하나씩 마련되어, 해당 수직 화소열을 이루는 화소 내의 구동 박막 트랜지스터의 드레인 전극마다 연결된 것을 특징으로 하는 유기전계발광 소자.
  7. 제 6 항에 있어서, 상기 각 화소는 다수의 수평 화소열을 이루며,
    상기 각 수평 화소열에는 상기 접지라인과 연결되는 보조접지라인이 추가로 형성된 것을 특징으로 하는 유기전계발광 소자.
  8. 제 6 항에 있어서, 상기 수직 화소열마다 하나씩 마련된 접지라인은 다수 지 점에서 서로 연결되어 망 구조를 이루는 것을 특징으로 하는 유기전계발광 소자.
  9. 제 8 항에 있어서, 상기 수직 화소열마다 하나씩 마련된 접지라인은 좌우 인접 화소마다 서로 연결되어 망 구조를 이루는 것을 특징으로 하는 유기전계발광 소자.
  10. 기판을 준비하는 단계;
    상기 기판 상에 버퍼층, 반도체층을 형성하고, 상기 반도체 층의 일부와 오버랩되는 소스 전극, 드레인 전극을 형성하고, 데이터 라인을 형성하는 단계;
    상기 소스 전극, 드레인 전극 및 데이터 라인이 형성된 기판 전체에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계;
    상기 게이트 전극 상에 보호막을 형성하는 단계;
    상기 보호막과 게이트 절연막의 일부를 제거하여 상기 소스 전극의 일부를 외부로 노출하는 제 1 콘택홀을 형성하는 단계;
    상기 제 1 콘택홀을 통해 소스 전극과 접속되는 제 1 전극 및, 상기 드레인 전극과 접속되는 접지라인의 제 1 층 및, 상기 제 1 층과 오버랩되는 접지라인의 제 2 층을 형성하는 단계;
    상기 제 1 전극 상에 발광층을 형성하는 단계;
    상기 발광층 상에 제 2 전극을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  11. 제 10 항에 있어서, 상기 제 1 콘택홀을 통해 소스 전극과 접속되는 제 1 전극을 형성하고 상기 드레인 전극과 접속되는 접지라인의 제 1 층을 형성하고, 상기 제 1 층과 오버랩되는 제 2 층을 형성하는 단계는,
    상기 제 1 콘택홀이 형성된 기판 상에 투명한 도전성 물질층, 금속층, 감광막을 차례로 형성하는 단계;
    회절영역이 마련된 마스크를 이용한 포토리소그라피(photolithography)를 수행하여 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 이용하여 금속층을 선택적으로 제거하여 금속 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 이용하여 투명한 도전성 물질층을 선택적으로 제거하여 제 1 전극 및 접지라인의 제 1 층을 형성하는 단계;
    상기 제 1 감광막 패턴 중에 마스크의 회절 영역에 대응된 영역을 제거하여 제 2 감광막 패턴을 형성하는 단계;
    상기 제 2 감광막 패턴을 이용하여 금속 패턴을 선택적으로 제거하여 상기 접지라인의 제 1 층과 오버랩되는 접지라인의 제 2 층을 형성하는 단계;
    상기 제 2 감광막 패턴을 제거하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 유기전계발광 소자의 제조 방 법.
  12. 제 10 항에 있어서, 상기 반도체 층, 소스 전극, 드레인 전극, 게이트 절연막, 게이트 전극은 구동 박막 트랜지스터를 이루고,
    상기 제 1 전극, 발광층, 제 2 전극은 유기전계발광 다이오드를 이루는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  13. 제 11 항에 있어서, 상기 투명한 도전성 물질층은 인듐 틴 옥사이드(ITO)로 이루어진 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  14. 제 11 항에 있어서, 상기 금속층은 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu) 중에 선택된 어느 하나로 이루어진 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  15. 제 10 항에 있어서, 상기 게이트 라인과 데이터 라인은 서로 교차하여 다수의 화소를 정의하도록 형성되고, 상기 화소는 다수의 수직 화소열을 이루며,
    제 1 층과 제 2 층으로 이루어진 상기 접지라인은 각 수직 화소열마다 하나씩 형성되는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  16. 제 15 항에 있어서, 상기 각 화소는 다수의 수평 화소열을 이루며,
    상기 게이트 전극 및 게이트 라인의 형성 시에, 상기 각 수평 화소열에는 접지라인과 연결되게 되는 보조접지라인이 추가로 형성되는 것을 특징으로 유기전계발광 소자의 제조 방법.
  17. 제 15 항에 있어서, 상기 수직 화소열마다 하나씩 마련된 접지 라인은 다수 지점에서 서로 연결되어 망 구조를 이루도록 형성되는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
  18. 제 17 항에 있어서, 상기 수직 화소열마다 하나씩 마련된 접지라인은 좌우 인접 화소마다 서로 연결되도록 형성되어 망 구조를 이루는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
KR1020070141962A 2007-12-31 2007-12-31 유기전계발광 소자 및 그의 제조방법 KR101432573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141962A KR101432573B1 (ko) 2007-12-31 2007-12-31 유기전계발광 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141962A KR101432573B1 (ko) 2007-12-31 2007-12-31 유기전계발광 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090073892A KR20090073892A (ko) 2009-07-03
KR101432573B1 true KR101432573B1 (ko) 2014-08-22

Family

ID=41330996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141962A KR101432573B1 (ko) 2007-12-31 2007-12-31 유기전계발광 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101432573B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071880A (ko) * 2014-12-12 2016-06-22 엘지디스플레이 주식회사 유기발광 표시소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057026A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
KR20030069668A (ko) * 2002-02-22 2003-08-27 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR20050094652A (ko) * 2004-03-24 2005-09-28 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
KR20070067930A (ko) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057026A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
KR20030069668A (ko) * 2002-02-22 2003-08-27 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR20050094652A (ko) * 2004-03-24 2005-09-28 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
KR20070067930A (ko) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071880A (ko) * 2014-12-12 2016-06-22 엘지디스플레이 주식회사 유기발광 표시소자
KR102341493B1 (ko) * 2014-12-12 2021-12-20 엘지디스플레이 주식회사 유기발광 표시소자

Also Published As

Publication number Publication date
KR20090073892A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
US10431768B2 (en) Organic light-emitting display device including auxiliary electrode
US20220367583A1 (en) Large area organic light-emitting diode display
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
CN105609529B (zh) 窄边框大面积有机发光二极管显示器
US10403845B2 (en) Top-emissive organic light-emitting diode display
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
CN110416226B (zh) 一种显示面板及其制作方法和显示装置
KR101818451B1 (ko) 유기발광다이오드 표시소자 및 그 제조방법
KR102107384B1 (ko) 프로세스 키를 포함하는 표시장치
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
US10916613B1 (en) Array substrate and OLED display device
US11839110B2 (en) Organic light-emitting display device
CN109994513B (zh) 显示装置及制造该显示装置的方法
CN204257650U (zh) 显示基板、显示面板和掩膜板
KR20040008321A (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR101432573B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
US11893913B2 (en) Display substrate, display panel and display device
CN111769138B (zh) 阵列基板及其制造方法
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN217034465U (zh) 一种显示面板及显示装置
KR102118460B1 (ko) 디스플레이장치 및 그의 제조방법
EP4195902A1 (en) Electroluminescence display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6